WO2021241104A1 - Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ - Google Patents

Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ Download PDF

Info

Publication number
WO2021241104A1
WO2021241104A1 PCT/JP2021/016621 JP2021016621W WO2021241104A1 WO 2021241104 A1 WO2021241104 A1 WO 2021241104A1 JP 2021016621 W JP2021016621 W JP 2021016621W WO 2021241104 A1 WO2021241104 A1 WO 2021241104A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
electrode
capacitor electrode
inductor
capacitor
Prior art date
Application number
PCT/JP2021/016621
Other languages
English (en)
French (fr)
Inventor
洋人 元山
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180030121.9A priority Critical patent/CN115461931A/zh
Priority to JP2022527604A priority patent/JP7323069B2/ja
Publication of WO2021241104A1 publication Critical patent/WO2021241104A1/ja
Priority to US17/964,082 priority patent/US20230029621A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present disclosure relates to an LC filter, a diplexer using the LC filter, and a multiplexer, and more specifically, to a technique for improving the attenuation characteristics of a laminated LC filter.
  • Patent Document 1 describes a strip-shaped conductor pattern for forming a capacitive element and an inductive element in a laminated LC filter in which a two-stage resonant circuit is connected in series between input / output terminals.
  • a configuration is disclosed in which a capacitive element for characteristic adjustment is formed by forming a pattern, and an inductive element for characteristic adjustment is formed by forming a zigzag-shaped via between two stages of resonance circuits. ..
  • a capacitive element and an inductive element for adjusting the characteristics can be formed without adding a new dielectric layer. This makes it possible to improve filter performance such as attenuation characteristics while suppressing an increase in chip size.
  • the present disclosure has been made to solve such a problem, and an object thereof is to improve the loss for a signal in the pass band and to improve the attenuation characteristics in the non-pass band in a laminated LC filter. Is.
  • the LC filter according to the present disclosure includes a laminate in which a plurality of dielectric layers are laminated, a first electrode and a second electrode, a first capacitor electrode to a sixth capacitor electrode, and a first inductor via to a third inductor via. And.
  • the first electrode and the second electrode have a flat plate shape and are formed in different dielectric layers in the laminated body.
  • the first capacitor electrode to the third capacitor electrode form a capacitor with the second electrode.
  • One end of the first inductor via is connected to the first capacitor electrode, and the other end is coupled to the first electrode.
  • One end of the second inductor via is connected to the second capacitor electrode, and the other end is connected to the first electrode.
  • One end of the third inductor via is connected to the third capacitor electrode, and the other end is coupled to the first electrode.
  • the fourth capacitor electrode faces the first capacitor electrode and the second capacitor electrode.
  • the fifth capacitor electrode faces the second capacitor electrode and the third capacitor electrode.
  • the sixth capacitor electrode faces the third capacitor electrode and the first capacitor electrode.
  • the LC filter according to the present disclosure electrically corresponds to a configuration including a two-stage resonant circuit connected in series and another resonant circuit connected in parallel to the two-stage resonant circuit connected in series. It has the same configuration. Further, the capacitor electrodes (first capacitor electrode to third capacitor electrode) forming each resonance circuit are capacitively coupled to each other by the fourth capacitor electrode to the sixth capacitor electrode. Since the inductor forming each resonance circuit is formed of vias, the loss in transmitting a signal can be improved. Also, the damping pole can be added by the jump coupling formed by the other resonant circuit described above. Therefore, it is possible to improve the loss for the signal in the pass band and improve the attenuation characteristics in the non-pass band.
  • FIG. It is a perspective perspective view of the LC filter which concerns on Embodiment 1.
  • FIG. It is a side perspective view of the LC filter of FIG.
  • It is an equivalent circuit diagram of the LC filter of FIG. It is a figure for demonstrating the circuit conversion of the equivalent circuit of FIG. It is a figure for demonstrating the passing characteristic of the LC filter of FIG.
  • It is a perspective perspective view of the LC filter of the modification 1.
  • FIG. It is a top view of the flat plate electrode PA2 in FIG.
  • FIG. It is a perspective perspective view of the LC filter of the modification 2.
  • FIG. It is a top view of the flat plate electrode PA3 in FIG.
  • It is a perspective perspective view of the LC filter of the modification 3.
  • FIG. 1 It is a block diagram which shows an example of the diplexer which concerns on Embodiment 2. It is a figure for demonstrating the passage characteristic of the diplexer of FIG. It is a block diagram which shows an example of the multiplexer which concerns on Embodiment 3.
  • FIG. 1 It is a block diagram which shows an example of the diplexer which concerns on Embodiment 2. It is a figure for demonstrating the passage characteristic of the diplexer of FIG. It is a block diagram which shows an example of the multiplexer which concerns on Embodiment 3.
  • FIG. 1 is a perspective perspective view of the LC filter 100.
  • FIG. 2 is a side perspective view of the LC filter.
  • the LC filter 100 shown in the first embodiment is a low-pass filter that passes a signal in a frequency band lower than a specific frequency.
  • the LC filter 100 includes a rectangular parallelepiped or substantially rectangular parallelepiped laminated body 110 formed by laminating a plurality of dielectric layers in the laminating direction.
  • Each dielectric layer of the laminate 110 is formed of, for example, ceramic.
  • a plurality of wiring patterns and electrodes formed in each dielectric layer, and a plurality of vias formed between the dielectric layers form an inductor and a capacitor constituting an LC resonance circuit.
  • the stacking direction of the laminated body 110 is defined as "Z-axis direction", and the direction perpendicular to the Z-axis direction and along one side of the laminated body 110 is defined as "X-axis direction”.
  • the direction along the other side of is defined as the "Y-axis direction”.
  • the positive direction of the Z axis in each figure may be referred to as an upper side, and the negative direction may be referred to as a lower side.
  • FIG. 1 FIG. 1, FIG. 2, FIG. 6, FIG. 8, FIG. 10, and FIG. Only shown.
  • the LC filter 100 includes a laminate 110, input terminals T1 and output terminals T2, inductor vias V1 to V3, and capacitor electrodes PC1 to PC3.
  • the laminated body 110 has an upper surface 111 and a lower surface 112.
  • the external terminals (input terminal T1, output terminal T2, and ground terminal GND) for connecting the LC filter 100 and the external device are flat plate-shaped electrodes, and LGAs (regularly arranged on the lower surface 112 of the laminated body 110) are arranged. Land Grid Array) terminal.
  • a flat plate electrode PG is formed on the dielectric layer close to the lower surface 112 of the laminated body 110. As shown in FIG. 2, the flat plate electrode PG is connected to the ground terminal GND of the lower surface 112 via the via VG. Further, the flat plate electrode PA1 is formed on the dielectric layer close to the upper surface 111 of the laminated body 110.
  • the flat plate electrode PA1 has a rectangular shape when viewed in a plan view from the stacking direction (Z-axis direction) of the laminated body 110. In FIG. 1, the flat plate electrode PA1 is shown by a broken line.
  • Plate-shaped capacitor electrodes PC1 to PC3 are formed on the dielectric layer between the flat plate electrode PA1 and the flat plate electrode PG.
  • the capacitor electrodes PC1 to PC3 are arranged apart from the flat plate electrode PG, and form a capacitor with the flat plate electrode PG.
  • the capacitor electrode PC1 is connected to the input terminal T1 via the wiring electrode P1 and the via VA.
  • An inductor via V1 is connected between the capacitor electrode PC1 and the flat plate electrode PA1.
  • a resonance circuit is formed by the inductor via V1 and the capacitor electrode PC1.
  • An inductor via V2 is connected between the capacitor electrode PC2 and the flat plate electrode PA1.
  • the inductor via V2 includes via conductors V2a and V2b extending in the stacking direction of the laminated body 110.
  • the via conductors V2a and V2b are connected in parallel between the capacitor electrode PC2 and the flat plate electrode PA1.
  • a resonance circuit is formed by the inductor via V2 (via conductors V2a, V2b) and the capacitor electrode PC2.
  • the capacitor electrode PC3 is connected to the output terminal T2 via the wiring electrode P2 and the via VB.
  • An inductor via V3 is connected between the capacitor electrode PC3 and the flat plate electrode PA1.
  • a resonance circuit is formed by the inductor via V3 and the capacitor electrode PC3.
  • the capacitor electrodes PC1 to PC3 further include capacitor electrodes PC12, PC13, and PC23 for capacitive coupling with each other.
  • the capacitor electrodes PC12, PC13, and PC23 are the dielectrics between the dielectric layer on which the flat plate electrode PA1 is formed and the dielectric layer (first dielectric layer) on which the capacitor electrodes PC1 to PC3 are formed in the laminated body 110. It is formed in a body layer (second dielectric layer).
  • the capacitor electrode PC 12 is arranged so as to face the capacitor electrode PC1 and the capacitor electrode PC2.
  • the capacitor electrode PC 12 capacitively couples the capacitor electrode PC 1 and the capacitor electrode PC 2.
  • the capacitor electrode PC 13 is arranged so as to face the capacitor electrode PC 1 and the capacitor electrode PC 3.
  • the capacitor electrode PC 13 capacitively couples the capacitor electrode PC 1 and the capacitor electrode PC 3.
  • the capacitor electrode PC23 is arranged so as to face the capacitor electrode PC2 and the capacitor electrode PC3.
  • the capacitor electrode PC23 capacitively couples the capacitor electrode PC2 and the capacitor electrode PC3.
  • FIG. 3 is an equivalent circuit diagram of the LC filter 100 shown in FIG.
  • the connection portion shown by the broken line corresponds to the flat plate electrodes PA1 and PG and the capacitor electrodes PC1 to PC3 in FIG.
  • the input terminal T1 is connected to the capacitor electrode PC1.
  • a capacitor C1 is formed between the capacitor electrode PC1 and the flat plate electrode PG connected to the ground terminal GND.
  • An inductor L1 is connected between the capacitor electrode PC1 and the flat plate electrode PA1. The inductor L1 corresponds to the inductor via V1.
  • the inductor L2 is connected between the flat plate electrode PA1 and the capacitor electrode PC2.
  • the inductor L2 corresponds to the inductor via V2 (via conductors V2a, V2b).
  • a capacitor C2 is formed between the capacitor electrode PC2 and the flat plate electrode PG.
  • the output terminal T2 is connected to the capacitor electrode PC3.
  • a capacitor C3 is formed between the capacitor electrode PC3 and the flat plate electrode PG.
  • An inductor L3 is connected between the capacitor electrode PC3 and the flat plate electrode PA1.
  • the inductor L3 corresponds to the inductor via V3.
  • a capacitor C12 is formed between the capacitor electrode PC1 and the capacitor electrode PC2.
  • the capacitor C12 is formed by capacitive coupling between the capacitor electrode PC1 and the capacitor electrode PC12 and capacitive coupling between the capacitor electrode PC12 and the capacitor electrode PC2.
  • a capacitor C23 is formed between the capacitor electrode PC2 and the capacitor electrode PC3.
  • the capacitor C23 is formed by capacitive coupling between the capacitor electrode PC2 and the capacitor electrode PC23 and capacitive coupling between the capacitor electrode PC23 and the capacitor electrode PC3.
  • a capacitor C13 is formed between the capacitor electrode PC1 and the capacitor electrode PC3.
  • the capacitor C13 is formed by capacitive coupling between the capacitor electrode PC1 and the capacitor electrode PC13 and capacitive coupling between the capacitor electrode PC13 and the capacitor electrode PC3.
  • FIG. 4 is a diagram for explaining the electrical circuit conversion of the equivalent circuit shown in FIG.
  • the equivalent circuit of the LC filter 100 shown in FIG. 3 has a ⁇ connection between the input terminal T1 and the output terminal T2, as shown in FIG. 4A.
  • the capacitors C12, C13, and C23 are connected to the Y-connected inductors L1, L2, and L3.
  • the Y-connected inductor in the configuration of FIG. 4A is Y- ⁇ converted, the inductor is connected in parallel to each of the capacitors C12, C13, and C23. That is, as shown in FIG. 4 (b), it is converted into a configuration in which three resonance circuits connected by ⁇ are connected between the input terminal T1 and the output terminal T2.
  • the resonant circuit RC12 formed by the inductor L12 and the capacitor C12 and the resonant circuit RC23 formed by the inductor L23 and the capacitor C23 are connected in series between the input terminal T1 and the output terminal T2. Further, the resonance circuit RC13 formed by the inductor L13 and the capacitor C13 is connected between the input terminal T1 and the output terminal T2. That is, the LC filter 100 corresponds to a configuration in which a jump coupling using the resonance circuit RC13 is added to the LC filter formed by the two-stage resonance circuits RC12 and RC23.
  • Attenuation poles can be added by the resonant circuit RC13 used for this jump coupling. Therefore, the attenuation characteristics in the non-passband can be improved as compared with the LC filter having no jump coupling.
  • the inductor for forming the resonance circuit is formed by the via extending in the stacking direction of the laminated body, and each inductor is common. It is electrically connected to the flat plate electrode PA1.
  • the “plate electrode PA1" and “plate electrode PG” of the first embodiment correspond to the “first electrode” and the “second electrode” in the present disclosure, respectively.
  • the “capacitor electrode PC1" to “capacitor electrode PC3", “capacitor electrode PC12”, “capacitor electrode PC23” and “capacitor electrode PC13” of the first embodiment are the “first capacitor electrode” to “sixth capacitor” in the present disclosure. Corresponds to each of the electrodes.
  • the simulation result of the passing characteristic of the LC filter 100 of the first embodiment will be described with reference to FIG.
  • the horizontal axis shows the frequency
  • the vertical axis shows the insertion loss (solid line LN10, broken line LN12) and the reflection loss (solid line LN10A, broken line LN12A) of the LC filter.
  • the pass band of the LC filter in the simulation example of FIG. 5 is 0 to 2200 MHz.
  • the inductance and resistance values of the inductors L1 to L3 in the equivalent circuit diagram of FIG. 3 are set to the same value.
  • the inductance of the inductors L1 to L3 is 1.33 nH, and the resistance value is set to 0.133 ⁇ .
  • the insertion loss (solid line LN10) of about 10 dB is realized at the high frequency side end (2300 MHz) of the pass band. Further, in the non-passing band on the higher frequency side than the pass band, an attenuation characteristic of about 43 dB is obtained. Further, the reflection characteristic (solid line LN10A) is lower than 15 dB over the entire pass band.
  • the inductance and resistance value of the inductor L2 are set to be smaller than those of the inductors L1 and L3 as in the LC filter 100 of FIG. 1 will be described.
  • the inductance of the inductors L1 and L3 is set to 1.2 nH and the resistance value is set to 0.12 ⁇
  • the inductance of the inductor L2 is set to 0.4 nH and the resistance value is set to 0.04 ⁇ . ..
  • the insertion loss (broken line LN12) and the reflection loss (broken line LN12A) are obtained with almost the same passage characteristics as when the inductance and resistance values are set to the same values.
  • the loss for the signal in the pass band is improved and the loss to the signal in the pass band is not improved. It is possible to improve the attenuation characteristics in the pass band.
  • the inductance of the inductor (inductor L2) not connected to the input / output terminals is made smaller than that of the inductors (inductors L1 and L3) connected to the input / output terminals (that is, the inductor L1).
  • the inductance of L3 is made relatively larger than that of the inductor L2), so that the equipment can be miniaturized while achieving the same passage characteristics.
  • FIG. 6 is a perspective perspective view of the LC filter 100A according to the first modification.
  • the inductor via V2 is formed of one via conductor like the inductor vias V1 and V3
  • the flat plate electrode PA1 is a flat plate electrode PA2. It is a configuration that has been replaced with. For the other elements, the arrangement and / or shape of the electrodes is partially different, but the actual configuration is the same. In the LC filter 100A, the description of the elements overlapping with the LC filter 100 will not be repeated.
  • FIG. 7 is a plan view of the flat plate electrode PA2 in FIG.
  • the flat plate electrode PA2 in the LC filter 100A is formed in an S-shape or a substantially S-shape when the laminated body 110 is viewed in a plan view from the stacking direction.
  • the plate electrode PA2 includes a rectangular region RG2 arranged near the center and L-shaped regions RG1 and RG3 connected to both ends of the region RG2 in the Y-axis direction.
  • the flat plate electrode PA2 is formed in a shape that is point-symmetrical with respect to the center of the rectangular region RG2.
  • An inductor via V1 is connected to the tip of the region RG1.
  • An inductor via V2 is connected to the region RG2.
  • An inductor via V3 is connected to the tip of the region RG3.
  • the notch NC1 is partially formed between the region RG1 and the region RG2, and the notch NC2 is partially formed between the region RG2 and the region RG3.
  • the notch NC1 is formed so as to intersect the linear path (virtual line CL1 in FIGS. 6 and 7) connecting the inductor via V1 and the inductor via V2. ..
  • the notch NC2 is formed so as to intersect the linear path (virtual line CL2 in FIGS. 6 and 7) connecting the inductor via V2 and the inductor via V3.
  • each of the regions RG1 and RG3 includes a first portion having a line width W2 and a second portion having a line width W3 narrower than the line width W2 (W2> W3).
  • the minimum width W3 in the regions RG1 and RG3 is narrower than the minimum width W1 in the region RG2.
  • the regions RG1 and RG3 can be regarded as an inductor formed in the plane of the dielectric layer. Therefore, even if the inductor via V2 is formed by one via conductor, the inductance of the path from the capacitor electrode PC1 to the region RG2 (inductor via V1 + region RG1) and the path from the capacitor electrode PC3 to the region RG2 (inductor via V3 +).
  • the inductance of the region RG1) can be made relatively larger than the inductance of the inductor via V2.
  • the inductance of the inductor via V2 can be made relatively small compared to the inductance of the path leading to the region RG2 via the inductor vias V1 and V3. Since the number of via conductors forming the inductor via V2 can be reduced, further miniaturization can be realized while maintaining the same filter characteristics as the LC filter 100 of the first embodiment.
  • the "flat plate electrode PA2" of the modified example 1 corresponds to the "first electrode” in the present disclosure.
  • the "notch NC1" and “notch NC2" of the first modification correspond to the "first notch” and the “second notch” in the present disclosure, respectively.
  • FIG. 8 is a perspective perspective view of the LC filter 100B according to the modified example 2.
  • the inductor via V2 is formed of one via conductor like the inductor vias V1 and V3, and the flat plate electrode PA1 is a flat plate electrode PA3. It is a configuration that has been replaced with. For the other elements, the arrangement and / or shape of the electrodes is partially different, but the actual configuration is the same. In the LC filter 100B, the description of the elements overlapping with the LC filter 100 will not be repeated.
  • FIG. 9 is a plan view of the flat plate electrode PA3 in FIG.
  • the plate electrode PA3 in the LC filter 100B is located at both ends of the rectangular region RG2 and the region RG2 in the Y-axis direction, similarly to the plate electrode PA2 of the LC filter 100A of the first modification.
  • the connected areas RG1 and RG3 are included.
  • the regions RG1 and RG3 of the flat plate electrode PA3 have a meander shape.
  • the flat plate electrode PA3 is also preferably formed in a point-symmetrical shape with respect to the center of the rectangular region RG2 in order to ensure the symmetry of the filter characteristics.
  • An inductor via V1 is connected to the tip of the region RG1.
  • An inductor via V2 is connected to the region RG2.
  • An inductor via V3 is connected to the tip of the region RG3.
  • the notch NC1 is formed so as to intersect the linear path (virtual line CL1 in FIGS. 8 and 9) connecting the inductor via V1 and the inductor via V2. ..
  • the notch NC2 is formed so as to intersect the linear path (virtual line CL2 in FIGS. 8 and 9) connecting the inductor via V2 and the inductor via V3.
  • the minimum width in the regions RG1 and RG3 is narrower than the minimum width in the region RG2.
  • the regions RG1 and RG3 of the flat plate electrode PA3 can be regarded as an inductor formed in the plane of the dielectric layer. Therefore, similarly to the LC filter 100A of the first modification, the inductance of the path reaching the region RG2 via the inductor vias V1 and V3 can be made relatively larger than the inductance of the inductor vias V2.
  • the inductance of the inductor via V2 can be made relatively small compared to the inductance of the path leading to the region RG2 via the inductor vias V1 and V3. Therefore, the LC filter 100B of the second modification can be further miniaturized while maintaining the same filter characteristics as the LC filter 100 of the first embodiment.
  • the "flat plate electrode PA3" of the modified example 2 corresponds to the "first electrode” in the present disclosure.
  • the "notch NC1A” and “notch NC2A” of the second modification correspond to the "first notch” and the “second notch” in the present disclosure, respectively.
  • FIG. 10 is a perspective perspective view of the LC filter 100C according to the modified example 3.
  • the inductor via V2 is formed of one via conductor like the inductor vias V1 and V3, and the flat plate electrode PA1 is a flat plate electrode PA4. It is a configuration that has been replaced with.
  • an inductor L5 connected between the inductor via V1 and the flat plate electrode PA4 and an inductor L6 connected between the inductor via V3 and the flat plate electrode PA4 are provided.
  • the arrangement and / or shape of the electrodes is partially different, but the actual configuration is the same.
  • the description of the elements overlapping with the LC filter 100 will not be repeated.
  • the flat plate electrode PA4 in the LC filter 100C has a rectangular shape, and is formed to have the same size as the region RG2 in the modified examples 1 and 2.
  • the inductors L5 and L6 are formed over a plurality of dielectric layers and have a coil shape having a winding axis in the stacking direction of the laminated body 110.
  • One end of the inductor L5 is connected to the inductor via V1 and the other end is connected to the flat plate electrode PA4.
  • One end of the inductor L6 is connected to the inductor via V3 and the other end is connected to the flat plate electrode PA4.
  • the inductors L5 and L6 may be coils formed in the plane of one dielectric layer, or may be coils having a winding axis in the X-axis or Y-axis direction. Further, the flat plate electrode PA4 may have the same size as the flat plate electrode PA1 of the first embodiment, and the inductors L5 and L6 may be formed on a layer different from the flat plate electrode PA4.
  • the path from the capacitor electrode PC1 to the plate electrode PA4 ( The inductance of the inductor via V1 + inductor L5) and the inductance of the path from the capacitor electrode PC3 to the plate electrode PA4 (inductor via V3 + inductor L6) can be made relatively larger than the inductance of the inductor via V2.
  • the inductance of the inductor via V2 can be made relatively small compared to the inductance of the path leading to the region RG2 via the inductor vias V1 and V3. Therefore, the LC filter 100C of the modification 3 can be further miniaturized while maintaining the same filter characteristics as the LC filter 100 of the first embodiment.
  • the "flat plate electrode PA4" of the modified example 3 corresponds to the "first electrode” in the present disclosure.
  • the "inductor L5" and “inductor L6" of the third modification correspond to the "first coil” and the “second coil” in the present disclosure, respectively.
  • FIG. 11 is a block diagram showing an outline of the diplexer 10 according to the second embodiment.
  • the diplexer 10 includes an input terminal T1A, two output terminals T2A, T3A, filters FLT1, FLT2, inductors L10, L20, and capacitors C10, C20.
  • the filter FLT1 is connected between the input terminal T1A and the output terminal T2A.
  • the filter FLT1 is a low-pass filter (LPF) capable of passing a signal in a frequency band lower than a predetermined frequency, and the same configuration as the LC filter shown in the first embodiment or each modification can be applied. can.
  • LPF low-pass filter
  • the inductor L10 is connected to the input terminal T1A, and the other end is connected to the filter FLT1.
  • the capacitor C10 is connected between the connection node between the inductor L10 and the filter FLT1 and the ground potential.
  • the inductor L10 and the capacitor C10 form a low-pass filter, and function as a demultiplexing circuit for a high-frequency signal received at the input terminal T1A.
  • the filter FLT2 is connected between the input terminal T1A and the output terminal T3A.
  • the filter FLT2 is a high-pass filter (HPF) or a bandpass filter (BPF) capable of passing a signal having a frequency band higher than the pass band of the filter FLT1.
  • HPF high-pass filter
  • BPF bandpass filter
  • the inductor L20 is connected between the connection node between the capacitor C20 and the filter FLT2 and the ground potential.
  • the inductor L20 and the capacitor C20 form a high-pass filter, and function as a demultiplexing circuit for a high-frequency signal received at the input terminal T1A.
  • FIG. 12 is a diagram showing an example of the passage characteristics of the diplexer of FIG. FIG. 12 (a) in the upper row shows the insertion loss (solid line LN20) and the reflection loss (broken line LN20A) in the filter FLT1 on the low frequency side.
  • the pass band of the filter FLT1 is set to 0 MHz to 5950 MHz
  • the pass band of the filter FLT2 is set to 6240 MHz to 8240 MHz.
  • the insertion loss at the end of the high frequency side passband (5950 MHz) in the filter FLT1 is about 1.3 dB, and the end of the low frequency side passband (6240 MHz) in the filter FLT2. ), The insertion loss is about 20 dB.
  • an attenuation pole is formed in the vicinity of 7200 MHz by a resonance circuit of jump coupling, and the attenuation characteristic is 15 dB or more over the pass band of the filter FLT2.
  • the reflection loss of the filter FLT1 is 15 dB or less over the entire pass band. Therefore, low loss is realized in the passband, and high attenuation characteristics are desired in the non-passing characteristics.
  • the loss is about 1.3 dB
  • the insertion loss at the end (5950 MHz) of the pass band on the high frequency side in the filter FLT1 is about 20 dB. Therefore, in the filter FLT2, a high attenuation characteristic in the non-passband between the filter FLT1 and the filter FLT1 is realized.
  • filter FLT1 and “filter FLT2" of the second embodiment correspond to the "first filter” and the “second filter” in the present disclosure, respectively.
  • FIG. 13 is a block diagram showing an outline of the multiplexer 20 according to the third embodiment.
  • the multiplexer 20 includes an input terminal T1B, three output terminals T2B, T3B, T4B, filters FLT1, FLT2, FLT3, inductors L10, L30, and capacitors C10, C30.
  • the filter FLT1 is connected between the input terminal T1B and the output terminal T2B.
  • the filter FLT1 is a low-pass filter (LPF) capable of passing a signal in a frequency band lower than a predetermined frequency, and the same configuration as the LC filter shown in the first embodiment and each modification can be applied. can.
  • LPF low-pass filter
  • the inductor L10 is connected to the input terminal T1B, and the other end is connected to the filter FLT1.
  • the capacitor C10 is connected between the connection node between the inductor L10 and the filter FLT1 and the ground potential.
  • the inductor L10 and the capacitor C10 form a low-pass filter, and function as a demultiplexing circuit for a high-frequency signal received at the input terminal T1B.
  • the filter FLT2 is connected between the input terminal T1B and the output terminal T3B.
  • the filter FLT2 is a bandpass filter (BPF) capable of passing a signal having a frequency band higher than the pass band of the filter FLT1.
  • BPF bandpass filter
  • the filter FLT3 is connected between the input terminal T1B and the output terminal T4B.
  • the filter FLT3 is a high-pass filter (HPF) or a bandpass filter (BPF) capable of passing a signal having a frequency band higher than the pass band of the filter FLT2.
  • HPF high-pass filter
  • BPF bandpass filter
  • the inductor L30 is connected between the connection node between the capacitor C30 and the filter FLT3 and the ground potential.
  • the inductor L30 and the capacitor C30 form a high-pass filter, and function as a demultiplexing circuit for a high-frequency signal received at the input terminal T1B.
  • filter FLT1 to “filter FLT3" of the third embodiment correspond to the "first filter” to the “third filter” in the present disclosure, respectively.

Abstract

ＬＣフィルタ（１００）は、積層体（１１０）と、平板電極（ＰＡ１，ＰＧ）と、キャパシタ電極（ＰＣ１～ＰＣ３，ＰＣ１２，ＰＣ１３，ＰＣ２３）と、インダクタビア（Ｖ１～Ｖ３）とを備える。キャパシタ電極（ＰＣ１～ＰＣ３）は、平板電極（ＰＧ）との間でキャパシタを形成する。インダクタビア（Ｖ１）は、キャパシタ電極（ＰＣ１）と平板電極（ＰＡ１）との間に接続されている。インダクタビア（Ｖ２）は、キャパシタ電極（ＰＣ２）と平板電極（ＰＡ１）との間に接続されている。インダクタビア（Ｖ３）は、キャパシタ電極（ＰＣ３）と平板電極（ＰＡ１）との間に接続されている。キャパシタ電極（ＰＣ１２）は、キャパシタ電極（ＰＣ１，ＰＣ２）に対向している。キャパシタ電極（ＰＣ２３）は、キャパシタ電極（ＰＣ２，ＰＣ３）に対向している。キャパシタ電極（ＰＣ１３）は、キャパシタ電極（ＰＣ１，ＰＣ３）に対向している。

Description

ＬＣフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ
　本開示はＬＣフィルタおよびそれを用いたダイプレクサ，マルチプレクサに関し、より特定的には、積層ＬＣフィルタにおける減衰特性を向上させる技術に関する。
　特開２０１０－０６２２６０号公報（特許文献１）には、入出力端子間に２段の共振回路が直列に接続された積層ＬＣフィルタにおいて、容量素子および誘導素子を形成するための導体パターンに帯状パターンを形成することによって特性調整用の容量素子が形成され、さらに、２段の共振回路間にジグザグ状のビアを形成することによって特性調整用の誘導素子が形成された構成が開示されている。特開２０１０－０６２２６０号公報（特許文献１）のＬＣフィルタにおいては、新たな誘電体層を追加することなく、特性調整用の容量素子および誘導素子を形成することができる。これにより、チップサイズの増加を抑制しつつ、減衰特性等のフィルタ性能の向上を可能としている。
特開２０１０－０６２２６０号公報
　通信機器に使用されるフィルタ装置においては、一般的に、フィルタを通過する信号のノイズおよび損失を低減するために、フィルタの通過帯域外における減衰量を確保することが重要である。
　近年、Ｗｉ－Ｆｉおよび第５世代移動通信システム（５Ｇ）の通信規格などにおいて、通信に用いる周波数帯域の高周波数化および広帯域化が進められている。各通過帯域において、たとえば２～６ＧＨｚの通過帯域幅が必要とされている。一方で、複数の通信規格に対して異なる通過帯域が割り当てられるため、隣接する利用通過帯域の間隔をできるだけ狭くする（たとえば、数百ＭＨｚ）ことが必要となる。すなわち、広い通過帯域を実現するとともに、非通過帯域の信号に対して高い減衰特性を有するフィルタ装置が求められている。
　本開示は、このような課題を解決するためになされたものであって、その目的は、積層ＬＣフィルタにおいて、通過帯域の信号に対する損失を改善するとともに、非通過帯域における減衰特性を向上させることである。
　本開示に係るＬＣフィルタは、複数の誘電体層が積層された積層体と、第１電極および第２電極と、第１キャパシタ電極～第６キャパシタ電極と、第１インダクタビア～第３インダクタビアとを備える。第１電極および第２電極は、平板形状を有し、積層体において、互いに異なる誘電体層に形成される。第１キャパシタ電極～第３キャパシタ電極は、第２電極との間でキャパシタを形成する。第１インダクタビアは、第１キャパシタ電極に一方端が接続され、第１電極に他方端が結合されている。第２インダクタビアは、第２キャパシタ電極に一方端が接続され、第１電極に他方端が接続されている。第３インダクタビアは、第３キャパシタ電極に一方端が接続され、第１電極に他方端が結合されている。第４キャパシタ電極は、第１キャパシタ電極および第２キャパシタ電極に対向している。第５キャパシタ電極は、第２キャパシタ電極および第３キャパシタ電極に対向している。第６キャパシタ電極は、第３キャパシタ電極および第１キャパシタ電極に対向している。
　本開示によるＬＣフィルタは、直列に接続された２段の共振回路と、上記直列接続された２段の共振回路に並列に接続されたもう１つの共振回路とを備えた構成に電気的に対応した構成を有している。さらに、各共振回路を形成するキャパシタ電極（第１キャパシタ電極～第３キャパシタ電極）同士が、第４キャパシタ電極～第６キャパシタ電極によって互いに容量結合された構成を有している。各共振回路を形成するインダクタがビアで形成されているため、信号を伝達する際の損失を改善することができる。また、上記のもう１つの共振回路によって形成される飛び越し結合によって減衰極を追加することができる。したがって、通過帯域の信号に対する損失を改善するとともに、非通過帯域における減衰特性を向上させることが可能となる。
実施の形態１に係るＬＣフィルタの斜視透視図である。 図１のＬＣフィルタの側面透視図である。 図１のＬＣフィルタの等価回路図である。 図３の等価回路の回路変換を説明するための図である。 図１のＬＣフィルタの通過特性を説明するための図である。 変形例１のＬＣフィルタの斜視透視図である。 図６における平板電極ＰＡ２の平面図である。 変形例２のＬＣフィルタの斜視透視図である。 図８における平板電極ＰＡ３の平面図である。 変形例３のＬＣフィルタの斜視透視図である。 実施の形態２に係るダイプレクサの一例を示すブロック図である。 図１１のダイプレクサの通過特性を説明するための図である。 実施の形態３に係るマルチプレクサの一例を示すブロック図である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［実施の形態１］
　（フィルタの構成）
　図１および図２を用いて、実施の形態１に従うＬＣフィルタ１００の構成について説明する。図１はＬＣフィルタ１００の斜視透視図である。また、図２は、ＬＣフィルタの側面透視図である。実施の形態１に示されるＬＣフィルタ１００は、特定周波数よりも低い周波数帯域の信号を通過させるローパスフィルタである。
　ＬＣフィルタ１００は、複数の誘電体層を積層方向に積層することによって形成された、直方体または略直方体の積層体１１０を備えている。積層体１１０の各誘電体層は、たとえばセラミックにより形成されている。積層体１１０の内部において、各誘電体層に形成された複数の配線パターンおよび電極、ならびに誘電体層間に形成された複数のビアによって、ＬＣ共振回路を構成するインダクタおよびキャパシタが形成される。
　以下の説明においては、積層体１１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の一方の辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の他方の辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。
　なお、図１および後述する図２，図６，図８，図１０，図１２においては、積層体１１０の誘電体は省略されており、内部に形成される配線パターン、ビアおよび端子の導電体のみが示されている。
　図１および図２を参照して、ＬＣフィルタ１００は、積層体１１０と、入力端子Ｔ１および出力端子Ｔ２と、インダクタビアＶ１～Ｖ３と、キャパシタ電極ＰＣ１～ＰＣ３とを備える。
　積層体１１０は、上面１１１および下面１１２を有する。ＬＣフィルタ１００と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤ）は平板状の電極であり、積層体１１０の下面１１２に規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。
　積層体１１０の下面１１２に近接した誘電体層に、平板電極ＰＧが形成されている。図２に示されているように、平板電極ＰＧは、ビアＶＧを介して下面１１２の接地端子ＧＮＤに接続されている。また、積層体１１０の上面１１１に近接した誘電体層に、平板電極ＰＡ１が形成されている。積層体１１０の積層方向（Ｚ軸方向）から平面視した場合に、平板電極ＰＡ１は矩形形状を有している。なお、図１においては、平板電極ＰＡ１は破線で示されている。
　平板電極ＰＡ１と平板電極ＰＧとの間の誘電体層には、平板状のキャパシタ電極ＰＣ１～ＰＣ３が形成されている。キャパシタ電極ＰＣ１～ＰＣ３は、平板電極ＰＧから離間して配置されており、平板電極ＰＧとの間でキャパシタを形成する。
　キャパシタ電極ＰＣ１は、配線電極Ｐ１およびビアＶＡを介して入力端子Ｔ１に接続されている。キャパシタ電極ＰＣ１と平板電極ＰＡ１との間には、インダクタビアＶ１が接続されている。インダクタビアＶ１およびキャパシタ電極ＰＣ１によって共振回路が形成される。
　キャパシタ電極ＰＣ２と平板電極ＰＡ１との間には、インダクタビアＶ２が接続されている。インダクタビアＶ２は、積層体１１０の積層方向に延在するビア導体Ｖ２ａ，Ｖ２ｂを含んでいる。ビア導体Ｖ２ａ，Ｖ２ｂは、キャパシタ電極ＰＣ２と平板電極ＰＡ１との間に並列に接続されている。インダクタビアＶ２（ビア導体Ｖ２ａ，Ｖ２ｂ）およびキャパシタ電極ＰＣ２によって共振回路が形成される。
　キャパシタ電極ＰＣ３は、配線電極Ｐ２およびビアＶＢを介して出力端子Ｔ２に接続されている。キャパシタ電極ＰＣ３と平板電極ＰＡ１との間には、インダクタビアＶ３が接続されている。インダクタビアＶ３およびキャパシタ電極ＰＣ３によって共振回路が形成される。
　また、ＬＣフィルタ１００においては、キャパシタ電極ＰＣ１～ＰＣ３が、互いに容量結合するためのキャパシタ電極ＰＣ１２，ＰＣ１３，ＰＣ２３をさらに含んでいる。キャパシタ電極ＰＣ１２，ＰＣ１３，ＰＣ２３は、積層体１１０において、平板電極ＰＡ１が形成される誘電体層と、キャパシタ電極ＰＣ１～ＰＣ３が形成される誘電体層（第１誘電体層）との間の誘電体層（第２誘電体層）に形成されている。
　キャパシタ電極ＰＣ１２は、キャパシタ電極ＰＣ１およびキャパシタ電極ＰＣ２に対向するように配置されている。キャパシタ電極ＰＣ１２によって、キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ２とが容量結合する。キャパシタ電極ＰＣ１３は、キャパシタ電極ＰＣ１およびキャパシタ電極ＰＣ３に対向するように配置されている。キャパシタ電極ＰＣ１３によって、キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ３とが容量結合する。キャパシタ電極ＰＣ２３は、キャパシタ電極ＰＣ２およびキャパシタ電極ＰＣ３に対向するように配置されている。キャパシタ電極ＰＣ２３によって、キャパシタ電極ＰＣ２とキャパシタ電極ＰＣ３とが容量結合する。
　図３は、図１で示したＬＣフィルタ１００の等価回路図である。図３において、破線で示した接続部分は、図１における平板電極ＰＡ１，ＰＧおよびキャパシタ電極ＰＣ１～ＰＣ３に対応する。
　入力端子Ｔ１はキャパシタ電極ＰＣ１に接続されている。キャパシタ電極ＰＣ１と、接地端子ＧＮＤに接続された平板電極ＰＧとの間には、キャパシタＣ１が形成される。キャパシタ電極ＰＣ１と平板電極ＰＡ１との間には、インダクタＬ１が接続される。インダクタＬ１は、インダクタビアＶ１に対応する。
　平板電極ＰＡ１とキャパシタ電極ＰＣ２との間には、インダクタＬ２が接続される。インダクタＬ２は、インダクタビアＶ２（ビア導体Ｖ２ａ，Ｖ２ｂ）に対応する。キャパシタ電極ＰＣ２と平板電極ＰＧとの間には、キャパシタＣ２が形成される。
　出力端子Ｔ２はキャパシタ電極ＰＣ３に接続されている。キャパシタ電極ＰＣ３と平板電極ＰＧとの間には、キャパシタＣ３が形成される。キャパシタ電極ＰＣ３と平板電極ＰＡ１との間には、インダクタＬ３が接続される。インダクタＬ３は、インダクタビアＶ３に対応する。
　キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ２との間には、キャパシタＣ１２が形成される。キャパシタＣ１２は、キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ１２との容量結合、および、キャパシタ電極ＰＣ１２とキャパシタ電極ＰＣ２との容量結合によって形成される。
　キャパシタ電極ＰＣ２とキャパシタ電極ＰＣ３との間には、キャパシタＣ２３が形成される。キャパシタＣ２３は、キャパシタ電極ＰＣ２とキャパシタ電極ＰＣ２３との容量結合、および、キャパシタ電極ＰＣ２３とキャパシタ電極ＰＣ３との容量結合によって形成される。
　キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ３との間には、キャパシタＣ１３が形成される。キャパシタＣ１３は、キャパシタ電極ＰＣ１とキャパシタ電極ＰＣ１３との容量結合、および、キャパシタ電極ＰＣ１３とキャパシタ電極ＰＣ３との容量結合によって形成される。
　図４は、図３で示した等価回路の電気的な回路変換を説明するための図である。図４を参照して、図３で示したＬＣフィルタ１００の等価回路は、概略的には、図４（ａ）に示されるように、入力端子Ｔ１と出力端子Ｔ２との間に、Δ結線されたキャパシタＣ１２，Ｃ１３、Ｃ２３と、Ｙ結線されたインダクタＬ１，Ｌ２，Ｌ３とが接続された構成となっている。図４（ａ）の構成におけるＹ結線されたインダクタをＹ－Δ変換すると、キャパシタＣ１２，Ｃ１３、Ｃ２３の各々にインダクタが並列に接続された構成となる。すなわち、図４（ｂ）に示されるように、入力端子Ｔ１と出力端子Ｔ２との間に、Δ結線された３つの共振回路が接続された構成に変換される。
　具体的には、インダクタＬ１２およびキャパシタＣ１２で形成される共振回路ＲＣ１２と、インダクタＬ２３およびキャパシタＣ２３で形成される共振回路ＲＣ２３とが、入力端子Ｔ１と出力端子Ｔ２との間に直列に接続されており、さらに、インダクタＬ１３およびキャパシタＣ１３で形成される共振回路ＲＣ１３が入力端子Ｔ１と出力端子Ｔ２との間に接続された構成となる。すなわち、ＬＣフィルタ１００は、２段の共振回路ＲＣ１２，ＲＣ２３で形成されたＬＣフィルタに、共振回路ＲＣ１３を用いた飛び越し結合が付加された構成に対応する。
　この飛び越し結合に用いられる共振回路ＲＣ１３によって減衰極を追加することができる。そのため、飛び越し結合を有さない構成のＬＣフィルタに比べて、非通過帯域における減衰特性を改善することができる。
　また、図１および図２で説明したように、ＬＣフィルタ１００においては、共振回路を形成するためのインダクタが、積層体の積層方向に延在するビアによって形成されており、各インダクタが共通の平板電極ＰＡ１に電気的に接続されている。このような構成によって、誘電体層の面内でインダクタを形成する場合と比較してインダクタによる損失を低減することができ、さらに、共振回路間の信号伝達経路における損失も低減することができる。したがって、通過帯域における損失を低減することができる。
　なお、実施の形態１の「平板電極ＰＡ１」および「平板電極ＰＧ」は、本開示における「第１電極」および「第２電極」にそれぞれ対応する。実施の形態１の「キャパシタ電極ＰＣ１」～「キャパシタ電極ＰＣ３」、「キャパシタ電極ＰＣ１２」、「キャパシタ電極ＰＣ２３」および「キャパシタ電極ＰＣ１３」は、本開示における「第１キャパシタ電極」～「第６キャパシタ電極」にそれぞれ対応する。
　（フィルタ特性）
　次に、図５を用いて、実施の形態１のＬＣフィルタ１００の通過特性のシミュレーション結果について説明する。図５においては、横軸には周波数が示されており、縦軸にはＬＣフィルタの挿入損失（実線ＬＮ１０，破線ＬＮ１２）および反射損失（実線ＬＮ１０Ａ，破線ＬＮ１２Ａ）が示されている。なお、図５のシミュレーションの例におけるＬＣフィルタの通過帯域は０～２２００ＭＨｚである。
　図５を参照して、まず、図３の等価回路図におけるインダクタＬ１～Ｌ３のインダクタンスおよび抵抗値がいずれも同じ値に設定されている場合について説明する。一例においては、インダクタＬ１～Ｌ３のインダクタンスは１．３３ｎＨであり、抵抗値は０．１３３Ωに設定されている。この例においては、挿入損失（実線ＬＮ１０）については、通過帯域の高周波数側の端部（２３００ＭＨｚ）において約１０ｄＢが実現されている。また、通過帯域よりも高周波数側の非通過帯域においては、約４３ｄＢの減衰特性が得られている。また、反射特性（実線ＬＮ１０Ａ）は、通過帯域全域にわたって１５ｄＢよりも低くなっている。
　次に、図１のＬＣフィルタ１００のように、インダクタＬ２のインダクタンスおよび抵抗値を、インダクタＬ１，Ｌ３よりも小さく設定した場合について説明する。図５の例においては、インダクタＬ１，Ｌ３のインダクタンスは１．２ｎＨおよび抵抗値は０．１２Ωに設定されており、インダクタＬ２のインダクタンスは０．４ｎＨおよび抵抗値は０．０４Ωに設定されている。この例においても、挿入損失（破線ＬＮ１２）および反射損失（破線ＬＮ１２Ａ）とも、インダクタンスおよび抵抗値を同じ値に設定した場合と、ほぼ同程度の通過特性が得られている。
　以上のように、入力端子と出力端子との間に共振回路を用いた飛び越し結合を付加した構成をＬＣフィルタ（ローパスフィルタ）に適用することによって、通過帯域の信号に対する損失を改善するとともに、非通過帯域における減衰特性を向上させることができる。
　さらに、図５で示したように、入出力端子に接続されていないインダクタ（インダクタＬ２）のインダクタンスを入出力端子に接続されたインダクタ（インダクタＬ１，Ｌ３）に比べて小さくする（すなわち、インダクタＬ１，Ｌ３のインダクタンスをインダクタＬ２に比べて相対的に大きくする）ことによって、同等の通過特性を実現しながら機器の小型化を図ることができる。
　（変形例）
　実施の形態１のＬＣフィルタ１００においては、インダクタビアＶ２を２つのビア導体Ｖ２ａ，Ｖ２ｂで形成することによって、インダクタビアＶ１，Ｖ３に比べてインダクタビアＶ２のインダクタンスを相対的に小さくする構成について説明した。
　以下の変形例１～変形例３においては、インダクタビアが共通して電気的に接続される平板電極の形状の変更、あるいは、追加的にインダクタを設けることによって、インダクタビアＶ１，Ｖ３に比べてインダクタビアＶ２のインダクタンスを小さくする他の構成について説明する。
　（ａ）変形例１
　図６は、変形例１に係るＬＣフィルタ１００Ａの斜視透視図である。変形例１におけるＬＣフィルタ１００Ａは、実施の形態１のＬＣフィルタ１００と比較すると、インダクタビアＶ２がインダクタビアＶ１，Ｖ３と同様に１つのビア導体で形成されており、平板電極ＰＡ１が平板電極ＰＡ２に置き換わった構成となっている。その他の要素については、電極の配置および／または形状が一部異なっているものの、実質的な構成は同様である。ＬＣフィルタ１００Ａにおいて、ＬＣフィルタ１００と重複する要素の説明は繰り返さない。なお、図７は、図６における平板電極ＰＡ２の平面図である。
　図６および図７を参照して、ＬＣフィルタ１００Ａにおける平板電極ＰＡ２は、積層体１１０を積層方向から平面視した場合に、Ｓ字形状または略Ｓ字形状に形成されている。平板電極ＰＡ２は、中央付近に配置された矩形形状の領域ＲＧ２と、領域ＲＧ２のＹ軸方向の両端に接続されたＬ字形状の領域ＲＧ１，ＲＧ３とを含む。なお、フィルタ特性の対称性を確保するために、平板電極ＰＡ２は、矩形形状の領域ＲＧ２の中心に対して点対称の形状に形成されることが好ましい。
　領域ＲＧ１の先端部には、インダクタビアＶ１が接続されている。領域ＲＧ２にはインダクタビアＶ２が接続されている。領域ＲＧ３の先端部には、インダクタビアＶ３が接続されている。
　平板電極ＰＡ２においては、領域ＲＧ１と領域ＲＧ２との間に部分的に切欠部ＮＣ１が形成されており、領域ＲＧ２と領域ＲＧ３との間に部分的に切欠部ＮＣ２が形成されている。積層体１１０を積層方向から平面視した場合に、切欠部ＮＣ１は、インダクタビアＶ１とインダクタビアＶ２とを結ぶ直線経路（図６および図７の仮想線ＣＬ１）と交差するように形成されている。同様に、切欠部ＮＣ２は、インダクタビアＶ２とインダクタビアＶ３とを結ぶ直線経路（図６および図７の仮想線ＣＬ２）と交差するように形成されている。
　Ｌ字形状の領域ＲＧ１は、インダクタビアＶ２の接続点からインダクタビアＶ１の接続点に向かって線路幅が次第に狭くなるように形成されている。また、領域ＲＧ３についても同様に、インダクタビアＶ２の接続点からインダクタビアＶ３の接続点に向かって線路幅が次第に狭くなるように形成されている。図６の例においては、領域ＲＧ１，ＲＧ３の各々は、線路幅Ｗ２を有する第１部分と、線路幅Ｗ２よりも狭い線路幅Ｗ３を有する第２部分とを含んでいる（Ｗ２＞Ｗ３）。領域ＲＧ１，ＲＧ３における最小幅Ｗ３は、領域ＲＧ２における最小幅Ｗ１よりも狭い。
　平板電極ＰＡ２をこのような形状とすることによって、領域ＲＧ１，ＲＧ３を、誘電体層の面内に形成されたインダクタとして見なすことができる。そのため、インダクタビアＶ２を１つのビア導体で形成しても、キャパシタ電極ＰＣ１から領域ＲＧ２に至る経路（インダクタビアＶ１＋領域ＲＧ１）のインダクタンス、および、キャパシタ電極ＰＣ３から領域ＲＧ２に至る経路（インダクタビアＶ３＋領域ＲＧ１）のインダクタンスを、インダクタビアＶ２のインダクタンスよりも相対的に大きくすることができる。言い換えれば、インダクタビアＶ１，Ｖ３を介して領域ＲＧ２に至る経路のインダクタンスに比べて、インダクタビアＶ２のインダクタンスを相対的に小さくすることができる。インダクタビアＶ２を形成するビア導体の数を低減できるので、実施の形態１のＬＣフィルタ１００と同等のフィルタ特性を維持しながら、さらなる小型化を実現することができる。
　なお、変形例１の「平板電極ＰＡ２」は、本開示における「第１電極」に対応する。変形例１の「切欠部ＮＣ１」および「切欠部ＮＣ２」は、本開示における「第１切欠部」および「第２切欠部」にそれぞれ対応する。
　（ｂ）変形例２
　図８は、変形例２に係るＬＣフィルタ１００Ｂの斜視透視図である。変形例２におけるＬＣフィルタ１００Ｂは、実施の形態１のＬＣフィルタ１００と比較すると、インダクタビアＶ２がインダクタビアＶ１，Ｖ３と同様に１つのビア導体で形成されており、平板電極ＰＡ１が平板電極ＰＡ３に置き換わった構成となっている。その他の要素については、電極の配置および／または形状が一部異なっているものの、実質的な構成は同様である。ＬＣフィルタ１００Ｂにおいて、ＬＣフィルタ１００と重複する要素の説明は繰り返さない。なお、図９は、図８における平板電極ＰＡ３の平面図である。
　図８および図９を参照して、ＬＣフィルタ１００Ｂにおける平板電極ＰＡ３は、変形例１のＬＣフィルタ１００Ａの平板電極ＰＡ２と同様に、矩形形状の領域ＲＧ２と、領域ＲＧ２のＹ軸方向の両端に接続された領域ＲＧ１，ＲＧ３とを含む。平板電極ＰＡ３の領域ＲＧ１，ＲＧ３は、ミアンダ形状をしている。平板電極ＰＡ３についても、フィルタ特性の対称性を確保するために、矩形形状の領域ＲＧ２の中心に対して点対称の形状に形成されることが好ましい。
　領域ＲＧ１の先端部には、インダクタビアＶ１が接続されている。領域ＲＧ２にはインダクタビアＶ２が接続されている。領域ＲＧ３の先端部には、インダクタビアＶ３が接続されている。
　平板電極ＰＡ３においては、領域ＲＧ１，ＲＧ３のミアンダ形状の部分に、少なくとも１つの切欠部が形成されている。積層体１１０を積層方向から平面視した場合に、インダクタビアＶ１とインダクタビアＶ２とを結ぶ直線経路（図８および図９の仮想線ＣＬ１）と交差するように、切欠部ＮＣ１が形成されている。同様に、インダクタビアＶ２とインダクタビアＶ３とを結ぶ直線経路（図８および図９の仮想線ＣＬ２）と交差するように、切欠部ＮＣ２が形成されている。
　平板電極ＰＡ３においても、領域ＲＧ１，ＲＧ３における最小幅は、領域ＲＧ２における最小幅よりも狭くなっている。これにより、平板電極ＰＡ３の領域ＲＧ１，ＲＧ３を、誘電体層の面内に形成されたインダクタとして見なすことができる。そのため、変形例１のＬＣフィルタ１００Ａと同様に、インダクタビアＶ１，Ｖ３を介して領域ＲＧ２に至る経路のインダクタンスを、インダクタビアＶ２のインダクタンスよりも相対的に大きくすることができる。言い換えれば、インダクタビアＶ１，Ｖ３を介して領域ＲＧ２に至る経路のインダクタンスに比べて、インダクタビアＶ２のインダクタンスを相対的に小さくすることができる。したがって、変形例２のＬＣフィルタ１００Ｂについても、実施の形態１のＬＣフィルタ１００と同等のフィルタ特性を維持しながら、さらなる小型化を実現することができる。
　なお、変形例２の「平板電極ＰＡ３」は、本開示における「第１電極」に対応する。変形例２の「切欠部ＮＣ１Ａ」および「切欠部ＮＣ２Ａ」は、本開示における「第１切欠部」および「第２切欠部」にそれぞれ対応する。
　（ｃ）変形例３
　図１０は、変形例３に係るＬＣフィルタ１００Ｃの斜視透視図である。変形例３におけるＬＣフィルタ１００Ｃは、実施の形態１のＬＣフィルタ１００と比較すると、インダクタビアＶ２がインダクタビアＶ１，Ｖ３と同様に１つのビア導体で形成されており、平板電極ＰＡ１が平板電極ＰＡ４に置き換わった構成となっている。さらに、ＬＣフィルタ１００Ｃにおいては、インダクタビアＶ１と平板電極ＰＡ４との間に接続されたインダクタＬ５と、インダクタビアＶ３と平板電極ＰＡ４との間に接続されたインダクタＬ６が設けられている。その他の要素については、電極の配置および／または形状が一部異なっているものの、実質的な構成は同様である。ＬＣフィルタ１００Ｃにおいて、ＬＣフィルタ１００と重複する要素の説明は繰り返さない。
　図１０を参照して、ＬＣフィルタ１００Ｃにおける平板電極ＰＡ４は矩形形状を有しており、変形例１，２における領域ＲＧ２と同程度の大きさに形成されている。図１０の例においては、インダクタＬ５，Ｌ６は、複数の誘電体層にわたって形成され、積層体１１０の積層方向に巻回軸を有するコイル形状を有している。インダクタＬ５の一方端はインダクタビアＶ１に接続され、他方端は平板電極ＰＡ４に接続されている。インダクタＬ６の一方端はインダクタビアＶ３に接続され、他方端は平板電極ＰＡ４に接続されている。
　なお、インダクタＬ５，Ｌ６は、１つの誘電体層の面内で形成されるコイルであってもよいし、Ｘ軸あるいはＹ軸方向を巻回軸とするコイルであってもよい。また、平板電極ＰＡ４は、実施の形態１の平板電極ＰＡ１と同程度の大きさとし、平板電極ＰＡ４とは異なる層にインダクタＬ５，Ｌ６が形成されてもよい。
　このように、インダクタビアＶ２が接続される平板電極ＰＡ４とインダクタビアＶ１，Ｖ３との間に、直列接続された追加的なインダクタを形成することによって、キャパシタ電極ＰＣ１から平板電極ＰＡ４に至る経路（インダクタビアＶ１＋インダクタＬ５）のインダクタンス、および、キャパシタ電極ＰＣ３から平板電極ＰＡ４に至る経路（インダクタビアＶ３＋インダクタＬ６）のインダクタンスを、インダクタビアＶ２のインダクタンスよりも相対的に大きくすることができる。言い換えれば、インダクタビアＶ１，Ｖ３を介して領域ＲＧ２に至る経路のインダクタンスに比べて、インダクタビアＶ２のインダクタンスを相対的に小さくすることができる。したがって、変形例３のＬＣフィルタ１００Ｃについても、実施の形態１のＬＣフィルタ１００と同等のフィルタ特性を維持しながら、さらなる小型化を実現することができる。
　なお、変形例３の「平板電極ＰＡ４」は、本開示における「第１電極」に対応する。変形例３の「インダクタＬ５」および「インダクタＬ６」は、本開示における「第１コイル」および「第２コイル」にそれぞれ対応する。
　［実施の形態２］
　実施の形態２においては、実施の形態１および各変形例において説明したＬＣフィルタをダイプレクサに適用した構成について説明する。
　図１１は、実施の形態２に係るダイプレクサ１０の概略を示すブロック図である。図１１を参照して、ダイプレクサ１０は、入力端子Ｔ１Ａと、２つの出力端子Ｔ２Ａ，Ｔ３Ａと、フィルタＦＬＴ１，ＦＬＴ２と、インダクタＬ１０，Ｌ２０と、キャパシタＣ１０，Ｃ２０とを含む。
　フィルタＦＬＴ１は、入力端子Ｔ１Ａと出力端子Ｔ２Ａとの間に接続される。フィルタＦＬＴ１は、所定の周波数よりも低い周波数帯域の信号を通過させることができるローパスフィルタ（ＬＰＦ）であり、実施の形態１あるいは各変形例で示したＬＣフィルタと同様の構成を適用することができる。
　インダクタＬ１０は、一方端が入力端子Ｔ１Ａに接続され、他方端がフィルタＦＬＴ１に接続されている。キャパシタＣ１０は、インダクタＬ１０およびフィルタＦＬＴ１の間の接続ノードと接地電位との間に接続されている。インダクタＬ１０およびキャパシタＣ１０はローパスフィルタを形成しており、入力端子Ｔ１Ａで受信した高周波信号の分波回路として機能する。
　一方、フィルタＦＬＴ２は、入力端子Ｔ１Ａと出力端子Ｔ３Ａとの間に接続される。フィルタＦＬＴ２は、フィルタＦＬＴ１の通過帯域よりも高い周波数帯域の信号を通過させることができるハイパスフィルタ（ＨＰＦ）あるいはバンドパスフィルタ（ＢＰＦ）である。
　キャパシタＣ２０は、一方端が入力端子Ｔ１Ａに接続され、他方端がフィルタＦＬＴ２に接続されている。インダクタＬ２０は、キャパシタＣ２０およびフィルタＦＬＴ２の間の接続ノードと接地電位との間に接続されている。インダクタＬ２０およびキャパシタＣ２０はハイパスフィルタを形成しており、入力端子Ｔ１Ａで受信した高周波信号の分波回路として機能する。
　図１２は、図１１のダイプレクサの通過特性の一例を示す図である。上段の図１２（ａ）には、低周波数側のフィルタＦＬＴ１における挿入損失（実線ＬＮ２０）および反射損失（破線ＬＮ２０Ａ）が示されている。下段の図１２（ｂ）には、高周波数側のフィルタＦＬＴ２における挿入損失（実線ＬＮ２５）および反射損失（破線ＬＮ２５Ａ）が示されている。なお、ダイプレクサ１０の例においては、フィルタＦＬＴ１の通過帯域は０ＭＨｚ～５９５０ＭＨｚに設定されており、フィルタＦＬＴ２の通過帯域は６２４０ＭＨｚ～８２４０ＭＨｚに設定されている。
　図１２（ａ）を参照して、フィルタＦＬＴ１における高周波数側の通過帯域の端部（５９５０ＭＨｚ）における挿入損失は約１．３ｄＢであり、フィルタＦＬＴ２における低周波数側の通過帯域の端部（６２４０ＭＨｚ）における挿入損失は約２０ｄＢとなっている。また、７２００ＭＨｚ付近に、飛び越し結合の共振回路による減衰極が形成されており、フィルタＦＬＴ２の通過帯域にわたって１５ｄＢ以上の減衰特性となっている。また、フィルタＦＬＴ１の反射損失については、通過帯域の全域にわたって１５ｄＢ以下となっている。したがって、通過帯域においては低損失が実現され、かつ、非通過特性においては高減衰特性が実願されている。
　なお、本願においては、フィルタＦＬＴ２の構成については特に規定はしていないが、図１２（ｂ）の例に示されるように、フィルタＦＬＴ２における低周波数側の通過帯域の端部（６２４０ＭＨｚ）における挿入損失は約１．３ｄＢであり、フィルタＦＬＴ１における高周波数側の通過帯域の端部（５９５０ＭＨｚ）における挿入損失は約２０ｄＢとなっている。したがって、フィルタＦＬＴ２において、フィルタＦＬＴ１との間の非通過帯域における高減衰特性が実現されている。
　以上のように、ダイプレクサにおけるローパスフィルタとして、実施の形態１および各変形例で示したＬＣフィルタを適用することにより、低損失で、かつ、高い減衰特性を有するダイプレクサを実現することができる。
　なお、実施の形態２の「フィルタＦＬＴ１」および「フィルタＦＬＴ２」は、本開示における「第１フィルタ」および「第２フィルタ」にそれぞれ対応する。
　［実施の形態３］
　実施の形態３においては、実施の形態１および各変形例において説明したＬＣフィルタを、３つ以上のフィルタによって構成されるマルチプレクサに適用した例について説明する。
　図１３は、実施の形態３に係るマルチプレクサ２０の概略を示すブロック図である。図１３を参照して、マルチプレクサ２０は、入力端子Ｔ１Ｂと、３つの出力端子Ｔ２Ｂ，Ｔ３Ｂ，Ｔ４Ｂと、フィルタＦＬＴ１，ＦＬＴ２，ＦＬＴ３と、インダクタＬ１０，Ｌ３０と、キャパシタＣ１０，Ｃ３０とを含む。
　フィルタＦＬＴ１は、入力端子Ｔ１Ｂと出力端子Ｔ２Ｂとの間に接続される。フィルタＦＬＴ１は、所定の周波数よりも低い周波数帯域の信号を通過させることができるローパスフィルタ（ＬＰＦ）であり、実施の形態１および各変形例で示したＬＣフィルタと同様の構成を適用することができる。
　インダクタＬ１０は、一方端が入力端子Ｔ１Ｂに接続され、他方端がフィルタＦＬＴ１に接続されている。キャパシタＣ１０は、インダクタＬ１０およびフィルタＦＬＴ１の間の接続ノードと、接地電位との間に接続されている。インダクタＬ１０およびキャパシタＣ１０はローパスフィルタを形成しており、入力端子Ｔ１Ｂで受信した高周波信号の分波回路として機能する。
　フィルタＦＬＴ２は、入力端子Ｔ１Ｂと出力端子Ｔ３Ｂとの間に接続される。フィルタＦＬＴ２は、フィルタＦＬＴ１の通過帯域よりも高い周波数帯域の信号を通過させることができるバンドパスフィルタ（ＢＰＦ）である。
　フィルタＦＬＴ３は、入力端子Ｔ１Ｂと出力端子Ｔ４Ｂとの間に接続される。フィルタＦＬＴ３は、フィルタＦＬＴ２の通過帯域よりもさらに高い周波数帯域の信号を通過させることができるハイパスフィルタ（ＨＰＦ）あるいはバンドパスフィルタ（ＢＰＦ）である。
　キャパシタＣ３０は、一方端が入力端子Ｔ１Ｂに接続され、他方端がフィルタＦＬＴ３に接続されている。インダクタＬ３０は、キャパシタＣ３０およびフィルタＦＬＴ３の間の接続ノードと接地電位との間に接続されている。インダクタＬ３０およびキャパシタＣ３０はハイパスフィルタを形成しており、入力端子Ｔ１Ｂで受信した高周波信号の分波回路として機能する。
　このようなマルチプレクサにおいても、最も低い周波数帯域の信号の通過経路に設けられるローパスフィルタとして、実施の形態１および各変形例で示したＬＣフィルタを適用することにより、低損失で、かつ、高い減衰特性を有するマルチプレクサを実現することができる。
　なお、実施の形態３の「フィルタＦＬＴ１」～「フィルタＦＬＴ３」は、本開示における「第１フィルタ」～「第３フィルタ」にそれぞれ対応する。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　ダイプレクサ、２０　マルチプレクサ、１００，１００Ａ～１００Ｃ　ＬＣフィルタ、１１０　積層体、Ｃ１～Ｃ３，Ｃ１０，Ｃ１２，Ｃ１３，Ｃ２０，Ｃ２３，Ｃ３０　キャパシタ、ＦＬＴ１，ＦＬＴ２，ＦＬＴ３　フィルタ、ＧＮＤ　接地端子、Ｌ１～Ｌ３，Ｌ５，Ｌ６，Ｌ１０，Ｌ１２，Ｌ１３，Ｌ２０，Ｌ２３，Ｌ３０　インダクタ、ＮＣ１，ＮＣ１Ａ，ＮＣ２，ＮＣ２Ａ　切欠部、Ｐ１，Ｐ２　配線電極、ＰＡ１～ＰＡ４，ＰＧ　平板電極、ＰＣ１～ＰＣ３，ＰＣ１２，ＰＣ１３，ＰＣ２３　キャパシタ電極、ＲＣ１２，ＲＣ１３，ＲＣ２３　共振回路、ＲＧ１～ＲＧ３　領域、Ｔ１，Ｔ１Ａ，Ｔ１Ｂ　入力端子、Ｔ２，Ｔ２Ａ，Ｔ２Ｂ，Ｔ３Ａ，Ｔ３Ｂ，Ｔ４Ｂ　出力端子、Ｖ１～Ｖ３　インダクタビア、Ｖ２ｂ，Ｖ２ａ　ビア導体、ＶＡ，ＶＢ，ＶＧ　ビア。

Claims (13)

  1. 　複数の誘電体層が積層された積層体と、
    　前記積層体において、互いに異なる誘電体層に形成された平板形状の第１電極および第２電極と、
    　前記第２電極との間でキャパシタを形成する第１キャパシタ電極、第２キャパシタ電極および第３キャパシタ電極と、
    　前記第１キャパシタ電極に一方端が接続され、前記第１電極に他方端が結合された第１インダクタビアと、
    　前記第２キャパシタ電極に一方端が接続され、前記第１電極に他方端が接続された第２インダクタビアと、
    　前記第３キャパシタ電極に一方端が接続され、前記第１電極に他方端が結合された第３インダクタビアと、
    　前記第１キャパシタ電極および前記第２キャパシタ電極に対向する第４キャパシタ電極と、
    　前記第２キャパシタ電極および前記第３キャパシタ電極に対向する第５キャパシタ電極と、
    　前記第３キャパシタ電極および前記第１キャパシタ電極に対向する第６キャパシタ電極とを備える、ＬＣフィルタ。
  2. 　前記第１キャパシタ電極、前記第２キャパシタ電極および前記第３キャパシタ電極は、前記第１電極と前記第２電極との間の第１誘電体層に形成されており、
    　前記第４キャパシタ電極、前記第５キャパシタ電極および前記第６キャパシタ電極は、前記第１電極と前記第１誘電体層との間の第２誘電体層に形成されている、請求項１に記載のＬＣフィルタ。
  3. 　前記第１インダクタビア、前記第２インダクタビアおよび前記第３インダクタビアの各々は、少なくとも１つのビア導体を含み、
    　前記第２インダクタビアのビア導体の数は、前記第１インダクタビアおよび前記第３インダクタビアのビア導体の数よりも多い、請求項１または２に記載のＬＣフィルタ。
  4. 　前記第２インダクタビアのインダクタンスは、前記第１インダクタビアおよび前記第３インダクタビアのインダクタンスよりも小さい、請求項１～３のいずれか１項に記載のＬＣフィルタ。
  5. 　前記積層体の積層方向から平面視した場合に、前記第１電極には、前記第１インダクタビアと前記第２インダクタビアとを結ぶ直線経路に交差する少なくとも１つの第１切欠部、および、前記第２インダクタビアと前記第３インダクタビアとを結ぶ直線経路に交差する少なくとも１つの第２切欠部が形成されている、請求項１または２に記載のＬＣフィルタ。
  6. 　前記第１電極は、
    　　前記第１インダクタビアが接続される第１領域と、
    　　前記第２インダクタビアが接続される第２領域と、
    　　前記第３インダクタビアが接続される第３領域とを含み、
    　前記積層体の積層方向から平面視した場合に、
    　　前記第１領域の最小幅は、前記第２領域の最小幅よりも狭く、
    　　前記第３領域の最小幅は、前記第２領域の最小幅よりも狭い、請求項５に記載のＬＣフィルタ。
  7. 　前記第１領域および前記第３領域の各々は、第１線路幅を有する第１部分と、前記第１線路幅よりも狭い第２線路幅を有する第２部分とを含み、
    　前記第１部分は、前記第２部分よりも前記第２領域に近接して配置される、請求項６に記載のＬＣフィルタ。
  8. 　　前記積層体の積層方向から平面視した場合に、前記第１電極はＳ字形状または略Ｓ字形状に形成されている、請求項５～７のいずれか１項に記載のＬＣフィルタ。
  9. 　前記第１インダクタビアと前記第１電極との間に接続された第１コイルと、
    　前記第３インダクタビアと前記第１電極との間に接続された第２コイルとをさらに備える、請求項１または２に記載のＬＣフィルタ。
  10. 　前記積層体は、セラミックで形成される、請求項１～８のいずれか１項に記載のＬＣフィルタ。
  11. 　前記ＬＣフィルタは、特定周波数よりも低い周波数帯域の信号を通過させるローパスフィルタとして機能する、請求項１～１０のいずれか１項に記載のＬＣフィルタ。
  12. 　請求項１～１１のいずれか１項に記載のＬＣフィルタが形成された第１フィルタと、
    　前記第１フィルタの通過帯域よりも高い周波数帯域の信号を通過させる第２フィルタとを備える、ダイプレクサ。
  13. 　請求項１～１１のいずれか１項に記載のＬＣフィルタが形成された第１フィルタと、
    　前記第１フィルタの通過帯域よりも高い周波数帯域の信号を通過させる第２フィルタと、
    　前記第２フィルタの通過帯域よりも高い周波数帯域の信号を通過させる第３フィルタとを備える、マルチプレクサ。
PCT/JP2021/016621 2020-05-25 2021-04-26 Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ WO2021241104A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180030121.9A CN115461931A (zh) 2020-05-25 2021-04-26 Lc滤波器以及使用该lc滤波器的双工器和复用器
JP2022527604A JP7323069B2 (ja) 2020-05-25 2021-04-26 Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ
US17/964,082 US20230029621A1 (en) 2020-05-25 2022-10-12 Lc filter, and diplexer and multiplexer using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-090702 2020-05-25
JP2020090702 2020-05-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/964,082 Continuation US20230029621A1 (en) 2020-05-25 2022-10-12 Lc filter, and diplexer and multiplexer using same

Publications (1)

Publication Number Publication Date
WO2021241104A1 true WO2021241104A1 (ja) 2021-12-02

Family

ID=78744509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016621 WO2021241104A1 (ja) 2020-05-25 2021-04-26 Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ

Country Status (4)

Country Link
US (1) US20230029621A1 (ja)
JP (1) JP7323069B2 (ja)
CN (1) CN115461931A (ja)
WO (1) WO2021241104A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145495A1 (ja) * 2022-01-28 2023-08-03 株式会社村田製作所 Ｌｃフィルタ、マルチプレクサ、高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232809A (ja) * 1996-02-20 1997-09-05 Mitsubishi Electric Corp 高周波フィルタ
JP2006140634A (ja) * 2004-11-10 2006-06-01 Ngk Spark Plug Co Ltd フィルタ装置、デュプレクサ装置
JP2017063394A (ja) * 2015-09-26 2017-03-30 株式会社村田製作所 積層型ｌｃフィルタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277427B2 (ja) * 1999-07-08 2009-06-10 パナソニック株式会社 積層フィルタおよび共用器およびそれを用いた移動体通信機器
US6998938B2 (en) 2004-03-10 2006-02-14 Chi Mei Communication Systems, Inc. Lumped-element low-pass filter in multi-layered substrate
JP4669722B2 (ja) * 2005-03-18 2011-04-13 太陽誘電株式会社 共振回路、フィルタ回路、多層基板並びに回路モジュール
KR100956303B1 (ko) * 2006-04-14 2010-05-10 가부시키가이샤 무라타 세이사쿠쇼 적층 대역 통과 필터
JP2008278100A (ja) * 2007-04-27 2008-11-13 Ngk Spark Plug Co Ltd 積層型分波器
TW200908430A (en) * 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
TW200917563A (en) * 2007-09-27 2009-04-16 Murata Manufacturing Co Laminated bandpass filter
TWI442622B (zh) * 2010-11-11 2014-06-21 Murata Manufacturing Co Laminated bandpass filter
CN104937845B (zh) * 2013-10-24 2017-08-22 株式会社村田制作所 复合lc谐振器及带通滤波器
CN110024283B (zh) * 2016-12-02 2023-02-17 株式会社村田制作所 Lc谐振器以及lc滤波器
JP6677352B2 (ja) 2017-06-19 2020-04-08 株式会社村田製作所 Ｌｃフィルタ
WO2020105257A1 (ja) 2018-11-22 2020-05-28 株式会社村田製作所 共振素子、フィルタ、およびダイプレクサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232809A (ja) * 1996-02-20 1997-09-05 Mitsubishi Electric Corp 高周波フィルタ
JP2006140634A (ja) * 2004-11-10 2006-06-01 Ngk Spark Plug Co Ltd フィルタ装置、デュプレクサ装置
JP2017063394A (ja) * 2015-09-26 2017-03-30 株式会社村田製作所 積層型ｌｃフィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145495A1 (ja) * 2022-01-28 2023-08-03 株式会社村田製作所 Ｌｃフィルタ、マルチプレクサ、高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US20230029621A1 (en) 2023-02-02
CN115461931A (zh) 2022-12-09
JPWO2021241104A1 (ja) 2021-12-02
JP7323069B2 (ja) 2023-08-08

Similar Documents

Publication Publication Date Title
US7982557B2 (en) Layered low-pass filter capable of producing a plurality of attenuation poles
US8680950B2 (en) Multilayer bandpass filter
US8629736B2 (en) Directional coupler
US7336144B2 (en) Compact multilayer band-pass filter and method using interdigital capacitor
WO2021241104A1 (ja) Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ
US7099645B2 (en) Multilayer LC filter
US11496106B2 (en) Filter module
US20210036676A1 (en) Filter device
JP5123937B2 (ja) 平面基板上のフィルタのグランド方法
US20230044859A1 (en) Lc filter
JP6315347B2 (ja) 方向性結合器およびそれを用いたモジュール
US20220294411A1 (en) Branching filter
US20220231655A1 (en) Multilayer filter
US11817843B2 (en) LC filter
KR20230120124A (ko) 대역-통과 필터 회로 및 멀티플렉서
US11736083B2 (en) Multilayered filter device
US11757424B2 (en) Band-pass filter
US20240128944A1 (en) Multilayer electronic component
US20230231530A1 (en) Multilayer band-pass filter
US20230077358A1 (en) Multilayer electronic component
US11863150B2 (en) Multilayer electronic component
US11949396B2 (en) Multilayer electronic component
JP7424482B2 (ja) Ｌｃフィルタ
US20230083216A1 (en) Multilayer electronic component
WO2023127245A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21811988

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022527604

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21811988

Country of ref document: EP

Kind code of ref document: A1