KR100956303B1 - 적층 대역 통과 필터 - Google Patents

적층 대역 통과 필터 Download PDF

Info

Publication number
KR100956303B1
KR100956303B1 KR1020087021927A KR20087021927A KR100956303B1 KR 100956303 B1 KR100956303 B1 KR 100956303B1 KR 1020087021927 A KR1020087021927 A KR 1020087021927A KR 20087021927 A KR20087021927 A KR 20087021927A KR 100956303 B1 KR100956303 B1 KR 100956303B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
capacitor
inductor
line
Prior art date
Application number
KR1020087021927A
Other languages
English (en)
Other versions
KR20080096820A (ko
Inventor
테츠오 타니구치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080096820A publication Critical patent/KR20080096820A/ko
Application granted granted Critical
Publication of KR100956303B1 publication Critical patent/KR100956303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

접지 전극 형성층(101)의 접지 전극(109)과 커패시터 전극 형성층(102)의 커패시터 전극(111~115) 사이에 각각 용량을 형성하고, 비아 전극(131~140) 및 선로 전극(116~120)에 의해 복수의 인덕터 전극을 구성함과 아울러, 그것들의 루프면을 인덕터 전극의 배열 방향에서 보았을 때에 루프 면 끼리가 일부에서 겹쳐지도록 한다. 또한, 입력측(1단째)의 LC 병렬 공진기의 인덕터 전극에 의한 루프와 그것에 인접하는 2단째의 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향과, 출력측(5단째)의 LC 병렬 공진기의 인덕터 전극에 의한 루프와 그것에 인접하는 4단째의 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향을 역으로 한다.
적층 대역 통과 필터, 유전체층, 전극층, 적층에

Description

적층 대역 통과 필터{LAYERED BAND PASS FILTER}
본 발명은 복수의 유전체층과 전극층을 적층해서 이루어지는 적층 대역 통과 필터에 관한 것이다.
종래, 소형ㆍ저렴화에 적합한 고주파의 대역 통과 필터는 유전체층과 전극층을 적층한 적층체 내에 복수의 LC 공진기를 제공함으로써 구성되어 있다.
이러한 적층 대역 통과 필터로서 특허문헌1~4가 개시되어 있다.
특허문헌1의 적층 대역 통과 필터의 구성을 도 1을 참조해서 설명한다.
도 1(A)는 그 회로도, 도 1(B)는 그 단면도이다. 이 필터는 복수의 LC 병렬 공진 회로를 유도 결합(자기적 결합)시킨 것이며, 코일(L1, L2, L3 ㆍㆍㆍLn) 및 콘덴서(C1, C2, C3 ㆍㆍㆍCn)로 복수의 병렬 공진기를 구성하고, 각각 인접하는 공진기 간의 코일 끼리를 자기적으로 결합시키고 있다.
도 1(B)에 나타낸 바와 같이, 제 1 층(10-1), 제 2 층(10-2), 및 제 3 층(10-3)에는 커패시터 전극 패턴(12)과 코일 패턴(13)을 인쇄 형성하고 있어서 이들의 층에 의해 공진기를 구성하고 있다. 즉, 접지 전극(11)과 커패시터 전극(12) 사이에 용량을 구성하고, 2층에 걸치는 코일 패턴(13)이 블라인드(blind) 스로우 홀(14)을 통해서 도통되어 있다. 이러한 공진기를 제 4 층(10-4)으로부터 아래의 층으로 복수층 적층함으로써 서로 인접하는 코일이 자기적으로 결합하도록 하고 있다.
특허문헌2는 유전체층과 전극층의 적층체의 내부에 복수의 용량 형성 전극에 의해 형성되는 복수의 커패시턴스와, 이들의 복수의 용량 형성 전극이 각각 가지고 있는 인덕턴스에 의해 복수의 LC 공진기를 구성하고, 적층체의 내부에서 서로 인접하는 LC 공진기를 적층체의 두께 방향에 있어서 다른 높이 위치에 배치함과 아울러 전자기적으로 결합시킨 것이다. 이렇게 적층체 내부에 복수의 LC 공진기를 적층체의 두께 방향의 다른 높이 위치에 배치함으로써 밴드패스 필터의 설계상 필요로 하는 LC 공진기 간의 물리적 거리를 확보한 상태로 부품 사이즈를 소형화할 수 있다.
특허문헌3의 적층 대역 통과 필터는 배선층의 일부에 서로 평행한 한 쌍의 선로로 이루어지는 제 1ㆍ제 2 필터 선로를 서로 다른 회로층에 평행하게 대향시킴과 아울러, 일단부에서 전기적으로 접속하고, 한 쌍의 선로가 유전체층을 통해서 폴딩된(folded) 구조의 필터 소자를 구성하는 것이다.
특허문헌4의 적층 대역 통과 필터는 공진기를 구성하는 2개의 스트립라인을 동일층에 일정 간격으로 배치함으로써 전자기적으로 결합시킨 것이다.
특허문헌1: 일본 특허 공개평 4-6911호 공보
특허문헌2: 일본 특허 공개 2000-201001호 공보
특허문헌3: 일본 특허 공개 2003-198226호 공보
특허문헌4: 국제공개 제02/009225호 팜플렛
특허문헌1의 적층 대역 통과 필터에서는 각 LC 병렬 공진기가 갖는 코일이 2층의 코일 패턴으로 형성되어 있으므로, 각 LC 병렬 공진기 간의 자기적인 결합이 커진다고 하는 문제가 있다. 또한, 2층의 코일 패턴으로 코일을 형성하고 있으므로, 코일의 Q값의 열화에 의해 적층 대역 통과 필터의 삽입 손실이 커진다고 하는 문제가 있다. 상기 문제를 해결하기 위해서, 각 LC 병렬 공진기 간의 거리를 충분히 둘 필요가 있지만, 그 때문에 적층 대역 통과 필터의 두께 치수가 커져버린다고 하는 문제가 있다.
특허문헌2의 적층 대역 통과 필터는 콘덴서의 자기 공진을 이용하는 것이며, 커패시터 전극의 커패시턴스 성분과, 그 커패시터 전극이 각각 갖는 인덕턴스 성분으로 LC 공진기를 구성하고 있다. 그 때문에, 소망의 인덕턴스를 갖는 공진기를 구성할 수 없고, 저손실의 대역 통과 필터의 특성이 얻어지지 않는다.
특허문헌3,4의 적층 대역 통과 필터에서는 소형 또한 저손실의 대역 통과 필터를 얻을 수 있지만, 통과 대역으로부터 그 대역 외로의 급준한 감쇠량 특성을 얻기 위해서 공진기를 다단화하려고 하면, 2단의 필터를 적층 방향으로 적층해서 스트립라인을 두께 방향으로 결합시키게 되고, 다단의 필터를 구성할 경우에 두께 치수가 커진다고 하는 문제가 생긴다.
또한, 이러한 종래의 적층 대역 통과 필터에서는 적층체 내에 커패시터 전극 및 인덕터 전극에 의한 LC 병렬 공진기를 배치함과 아울러, 인접하는 인덕터 전극 간을 유도 결합시켰을 경우에 통과 대역에서의 통과 특성에 리플(편차)이 생긴다고 하는 문제가 있었다.
그래서, 본 발명의 목적은 상술한 문제를 해소해서 소형ㆍ저손실이고 또한 통과 대역으로부터 통과 대역 외로의 감쇠가 급준하고, 대역 내에서의 리플이 적은 적층 대역 통과 필터를 제공하는 것에 있다.
(1)…전 실시형태
복수의 유전체층과 커패시터 전극 또는 인덕터 전극의 적어도 한쪽의 전극을 포함하는 복수의 전극층의 적층체인 적층 대역 통과 필터에 있어서,
상기 커패시터 전극과 상기 인덕터 전극에 의해 인접하는 LC 병렬 공진기 끼리에 의해 결합되는 3개 이상의 복수의 LC 병렬 공진기가 구성되고,
상기 복수의 LC 병렬 공진기 중 입력측의 LC 병렬 공진기가 접속되는 입력 전극과, 출력측의 LC 병렬 공진기가 접속되는 출력 전극을 구비하고,
상기 복수의 LC 병렬 공진기의 인덕터 전극은 각각 루프를 형성하고, 서로 결합되는 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프 면을 상기 인덕터 전극의 배열 방향에서 보았을 때 상기 루프 면 끼리가 적어도 일부에서 겹쳐지고,
결합되는 2개 이상의 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 서로 역방향이도록 구성한다.
(2)…전 실시형태
상기 입력측 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향과, 상기 입력측 LC 병렬 공진기의 인덕터 전극에 인접하는 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향이 역이고, 또한 상기 출력측 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향과, 상기 출력측 LC 병렬 공진기의 인덕터 전극에 인접하는 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향이 역이도록 구성한다.
(3)…제 11 실시형태
상기 복수의 LC 병렬 공진기 중 1개 이상의 LC 병렬 공진기는 복수의 인덕터 전극을 구비한 것으로 한다.
(4)…제 12 실시형태
상기 복수의 LC 병렬 공진기의 인덕터 전극에 대하여 절연 상태에서 횡단하는 횡단 전극을 제공한다.
(5)…제 12 실시형태
또한, 상기 횡단 전극은 필요에 따라 접지된다.
(6)…전 실시형태
적층된 유전체층의 측면에 측면 전극(통상은 접지 전위의 전극)을 구비하고,
상기 LC 병렬 공진기의 접지측이 되는 접지 전극은 1개 이상의 접속 전극을 경유해서 상기 측면 전극에 도통된다.
(7)…제 14 실시형태
상기 접지 전극은 상기 복수의 LC 병렬 공진기 중 소정의 LC 병렬 공진기 끼리의 접지 간에서 전기적(고주파적)으로 분리된 복수의 접지 전극으로 구성된다.
(8)…제 1~제 20 실시형태
상기 복수의 LC 병렬 공진기의 인덕터 전극은 상기 유전체층의 적층 방향으로 통하는 비아 전극과 적어도 상기 유전체층의 층 방향으로 연장되는 선로 전극에 의해 각각 코일 형상을 이루고, 상기 인덕터 전극 및 커패시터 전극은 상기 유전체층 및 상기 전극층이 적층되는 적층 방향에 대하여 수직 방향으로 배열된다.
(9)…제 1, 4, 8, 11~19 실시형태
상기 입력 전극과 상기 출력 전극을 구성하는 입출력 전극 형성층을 상기 커패시터 전극 또는 상기 선로 전극의 적어도 한쪽의 전극을 포함하는 전극층과는 별개로 제공함과 아울러, 상기 입력 전극 및 상기 출력 전극이 각각 도통되는 입력 단자 및 출력 단자를 상기 적층체의 측면에 제공한다.
(10)…제 1, 4, 8, 11~19 실시형태
상기 입출력 전극 형성층은 상기 선로 전극을 형성한 전극층과 상기 커패시터 전극을 형성한 전극층 사이에 배치된다.
(11)
상기 LC 병렬 공진기의 커패시터 전극은 상기 적층체의 표면에 탑재된 칩 콘덴서로 구성된다.
(12)…제 21 실시형태 이외의 실시형태
상기 복수의 LC 병렬 공진기의 커패시터 전극은 상기 복수의 커패시터 전극의 배치 범위로 확대되는 공통 접지 전극의 사이에 각각 용량을 구성하는 전극이며, 상기 커패시터 전극은 동일(공통)한 전극층으로 형성된다.
(13)…제 21 실시형태 이외의 실시형태
상기 선로 전극은 동일한 전극층에 형성된다.
(14)…제 21 실시형태 이외의 실시형태
상기 선로 전극 각각은 복수의 선로 전극이 분포되는 범위의 중심을 통과하고, 또한 상기 선로 전극과 평행한 가상 중심선에 대하여 선대칭으로 배치된다.
(15)…제 8 실시형태
인접하는 2개 이상의 상기 선로 전극의 폭이 서로 다른 것으로 한다.
(16)…제 9, 제 10 실시형태
인접하는 상기 선로 전극의 폭방향의 간격을 비등간격으로 한다.
(17)…제 8 실시형태
상기 선로 전극에는 각각 2개의 비아 전극을 접속함과 아울러, 상기 2개의 비아 전극의 접속점간 거리를 2개 이상의 상기 선로 전극끼리 다른 것으로 한다.
(18)…제 16~제 18 실시형태
상기 복수의 전극층 중 소정의 전극층에 상기 입력 전극과 상기 출력 전극 사이를 용량으로 접속하기 위한 커패시터 전극을 제공한다.
(19)…제 22,제 23 실시형태
복수의 상기 선로 전극 중 1개 이상을 미앤더(meandering) 형상 또는 コ자 형상으로 한다.
(20)…제 22, 제 23 실시형태
상기 입력측의 LC 병렬 공진기의 커패시터 전극과 상기 출력측의 LC 병렬 공진기의 커패시터 전극에 끼워지 영역 이외의 영역에 다른 커패시터 전극을 형성한다.
(21)…제 24, 제 25 실시형태
상기 입력측 및 출력측의 LC 병렬 공진기의 커패시터 전극과, 상기 커패시터 전극 이외의 커패시터 전극은 각각 다른 전극층에 배치된다.
(22)…제 20 실시형태
상기 선로 전극은 상기 적층체의 표면에 탑재된 칩 인덕터로 구성된 것으로 한다.
(23)…제 21 실시형태 이외의 실시형태
상기 선로 전극을 포함하는 전극층에 적층되어 있는 상기 유전체층의 비유전율은 6이상 80이하의 범위내에 있고, 상기 커패시터 전극을 포함하는 전극층이 적층되어 있는 상기 유전체층의 비유전율은 20이상으로 한다.
(24)…전 실시형태
상기 유전체층은 저온 소결 세라믹으로 한다.
(1) 복수의 LC 병렬 공진기의 인덕터 전극의 각각이 루프를 형성하고, 서로 결합되는 LC 병렬 공진기의 인덕터 전극에 의한 루프 면이 그 인덕터 전극의 배열 방향을 보았을 때, 루프면 끼리가 적어도 일부에서 겹쳐지기 때문에, 인접하는 LC 병렬 공진기 간의 결합도(유도 결합)를 높일 수 있고, 광대역화를 도모할 수 있다.
또한, 커패시터 전극과는 별개로 인덕터 전극을 형성할 수 있으므로, Q값이 높은 인덕터를 형성해서 저삽입 손실화를 도모할 수 있다.
또한, 콘덴서의 자기 공진을 사용한 공진기가 아니므로 소망의 인덕턴스를 갖는 공진기를 구성할 수 있고, 소망의 통과 대역으로 저삽입 손실을 실현할 수 있다.
또한, 결합된 2개 이상의 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 서로 역방향이므로, 통과 대역에서의 삽입 손실의 리플이 억제되어 양호한 대역 통과 특성을 얻을 수 있다.
(2) 상기 입력측 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향과 입력측 LC 병렬 공진기의 인덕터 전극에 인접하는 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 역이고, 또한 상기 출력측 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향과, 상기 출력측 LC 병렬 공진기의 인덕터 전극에 인접하는 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향이 역이도록 구성됨으로써 통과 대역에서의 삽입 손실의 리플을 보다 확실히 억제할 수 있다.
(3) 상기 복수의 LC 병렬 공진기의 인덕터 전극에 대하여 절연 상태에서 횡단 전극을 횡단시킴으로써 그 횡단 전극의 형상이나 인덕터 전극의 간격(층의 두께)을 변경하는 것만으로 LC 병렬 공진기의 구성을 변경하지 않고 소망의 통과 대역 특성을 얻을 수 있게 된다.
(4) 상기 횡단 전극을 접지함으로써 접지하지 않는 경우에 비해서 통과 대역 특성이 다른 대역 통과 필터를 얻을 수 있다.
(5) 상기 복수의 LC 병렬 공진기 중 1개 이상의 LC 병렬 공진기에 복수의 인덕터 전극을 제공함으로써 최적의 인덕턴스를 얻기 쉬워지고, 또한 인접하는 LC 병렬 공진기의 인덕터 전극에 의한 루프 면 끼리의 겹침에 의한 결합도도 최적화되기 쉬워진다.
(6) 적층된 유전체층의 측면에 측면 전극을 구비하고, 상기 LC 병렬 공진기의 접지측이 되는 접지 전극을 접속 전극을 경유해서 측면 전극에 도통시킴으로써 그 접속 전극은 미소한 인덕터로서 작용하고, 이 접속 전극의 형상을 변경하는 것만으로(기본 설계 구조를 변경하지 않고) 통과 대역 특성을 변경할 수 있다.
(7) 상기 접지 전극을 전기적으로 분리한 복수의 접지 전극으로 구성함으로써 복수의 LC 병렬 공진기 중 소정의 LC 병렬 공진기 간의 접지 전극을 통하는 고주파 신호의 불필요한 전파를 방지할 수 있고, 통과 대역 외의 감쇠량을 크게 확보할 수 있다.
(8) 복수의 LC 병렬 공진기의 인덕터 전극 및 커패시터 전극을 유전체층 및 전극층의 적층 방향에 대하여 수직 방향으로 배열함으로써 인접하는 인덕터 전극에 의한 루프면의 간격이 일정하게 유지되므로, 유전체층과 전극층의 적층 시의 면방향의 차이가 생겨도 서로 인접하는 LC 병렬 공진기의 인덕터 전극 간의 차이를 대부분 없앨 수 있고, 특성 편차가 적은 대역 통과 필터 특성을 얻을 수 있다.
(9) 입력 단자와 출력 단자를 구성하는 입출력 단자 전극층을 커패시터 전극 또는 인덕터 전극의 적어도 한쪽의 전극을 포함하는 전극층과는 별개로 제공함으로써 입출력 단자를 커패시터 전극 또는 인덕터 전극의 위치ㆍ형상과는 독립해서 임의의 위치에 배치할 수 있고, 유전체층과 전극층의 적층체의 임의의 위치에 입출력 단자를 배치할 수 있다.
(10) 입출력 전극 형성층을 상기 선로 전극을 형성한 전극층과 상기 커패시터 전극을 형성한 전극층 사이에 배치함으로써 적층체의 커트 정밀도, 및 각 층의 겹쳐 쌓기 차이의 정밀도에 대한 공진 주파수의 편차를 저감할 수 있다. 즉, 비아 전극에 대해서는 그 비아 전극 간의 상대적인 위치 정밀도가 높으므로, 각 층의 겹쳐 쌓기 차이나 인쇄 차이에 의해 비아 전극의 형성 위치가 상대적으로 벗어나도, 인덕터 전극은 소망의 인덕턴스를 갖게 되고, 입출력 전극의 형성 위치가 LC 병렬 공진기의 공진 주파수에 직접 영향을 주지 않는다.
(11) 상기 LC 병렬 공진기의 커패시터 전극을 상기 적층체의 표면에 탑재한 칩 콘덴서에 의해 구성함으로써 LC 병렬 공진기의 콘덴서 용량을 크게 확보할 수 있다. 또한, 결합해야 할 LC 병렬 공진기 간을 유도 결합만으로 결합시킬 수 있고, 필터의 설계가 용이해진다.
(12) 복수의 LC 병렬 공진기의 커패시터 전극을 그것들의 커패시터 전극의 배치 범위로 확대되는 공통 접지 전극의 사이에 각각 용량을 구성함으로써 인접하는 커패시터 전극간에도 용량이 생기고, 종래 독립해서 필요로 되어 있었던 LC 병렬 공진기 간의 결합용의 용량 소자를 생략할 수 있고, 공진기의 Q값의 향상을 도모할 수 있다. 또한, 커패시터 전극을 형성한 층의 쌓기 차이나 인쇄 차이가 생겨도, 접지 전극의 사이에 생기는 용량 및 인접하는 커패시터 전극 간에도 용량에 변화가 생기지 않으므로, 그것에 의한 특성의 편차를 억제할 수 있다.
(13) 상기 복수의 LC 병렬 공진기의 인덕터 전극이 유전체층의 층 방향으로 연장되는 선로 전극을 포함하고, 그 선로 전극이 동일한 전극층에 형성됨으로써 그 선로 전극 형성층의 인쇄 차이나 쌓기 차이가 생겨도 각 인덕터 전극의 인덕턴스의 변동이 작고, 또한 인접하는 인덕터 전극에 의한 루프 면의 간격이 고정밀도로 일정하게 유지되므로 서로 인접하는 LC 병렬 공진기의 인덕터 전극 간의 차이를 대부분 없앨 수 있고, 특성 편차가 적은 대역 통과 필터 특성을 얻을 수 있다.
(14) 상기 선로 전극 각각을 복수의 선로 전극이 분포되는 범위의 중심을 통하고, 또한 선로 전극과 평행한 가상 중심선에 대하여 선대칭으로 배치함으로써 입출력의 방향성이 없어지고, 실장 기판으로의 실장 시에 어느 쪽의 방향으로 실장해도 동등한 전기적 특성을 얻을 수 있다.
(15) 인접하는 2개의 선로 전극의 폭을 서로 다르게 함으로써 LC 병렬 공진기의 인덕터의 인덕턴스 값을 각각 미조정할 수 있게 된다.
(16) 마찬가지로, 인접하는 선로 전극의 폭방향의 간격을 비등간격으로 함으로써 LC 병렬 공진기 간의 전자계 결합을 변경할 수 있고, 적층 대역 통과 필터의 입출력 임피던스를 조정할 수 있다.
(17) 각 선로 전극에 2개 비아 전극을 접속하도록 하고, 그 2개의 비아 전극의 접속점간 거리를 2개 이상의 선로 전극 끼리로 다르게 함으로써 각 LC 병렬 공진기의 공진 주파수를 미조정할 수 있고, 통과 대역 내의 리플을 최소한으로 억제할 수 있다.
(18) 상기 선로 전극을 상기 적층체의 표면에 탑재한 칩 인덕터로 구성함으로써 인덕턴스 값의 큰 인덕터를 구성할 수 있게 된다. 또한, 칩 인덕터의 변경에 의해 소망의 감쇠 특성을 얻을 수 있게 된다.
(19) 복수의 상기 선로 전극 중 1개 이상을 미앤더 형상 또는 コ자 형상으로 함으로써 한정된 점유 면적 내에 상대적으로 긴 선로 전극을 형성할 수 있고, 그 때문에 필요한 인덕턴스를 얻기 위한 면적을 축소화할 수 있고, 그 부분 전체에 소형화할 수 있다.
(20) 입력측의 LC 병렬 공진기의 커패시터 전극과 출력측의 LC 병렬 공진기의 커패시터 전극에 끼워지는 영역 이외의 영역에 다른 커패시터 전극을 형성함으로써 입력측의 LC 병렬 공진기의 커패시터 전극과 출력측의 LC 병렬 공진기의 커패시터 전극 사이의 용량을 다른 커패시터 전극에 영향을 주어지지 않고 설정할 수 있고, 불필요한 결합도 생기지 않으므로 통과 대역 양측의 감쇠극의 주파수의 설계가 용이해진다.
(21) 입출력 전극간의 용량을 변경함으로써 필터의 감쇠 대역의 편측 또는 양측에 나타나는 감쇠극의 주파수를 변경할 수 있고, 필터의 감쇠 특성을 제어할 수 있지만, 입출력 전극 간에 다른 전극이 존재할 경우, 그 전극을 통해서 용량 제어를 행할 필요가 있어 용량값의 제어가 곤란하다. 따라서, 상기 입력측 및 출력측의 LC 병렬 공진기의 커패시터 전극과, 상기 커패시터 전극 이외의 커패시터 전극을 각각 다른 전극층에 배치함으로써 이들의 커패시터가 다른 공진기의 커패시터 전극과는 결합하지 않고, 안정한 용량을 얻을 수 있다. 그 결과, 감쇠극 특성 및 필터 특성이 향상한다. 또한, 입출력 전극 간의 거리만으로의 용량 조정이 가능하게 되고, 감쇠극의 주파수 조정(설정)이 용이해진다.
(22) 상기 입력 전극과 출력 전극 사이를 용량으로 접속하기 위한 커패시터 전극을 제공함으로써 그 커패시터 전극의 추가 변경에 의해 LC 병렬 공진기의 기본구성을 변경하지 않고 소망의 감쇠 특성을 얻을 수 있다.
(23) 상기 선로 전극을 포함하는 전극층에 적층되는 유전체층의 비유전율을 6이상 80이하의 범위 내로 하고, 상기 커패시터 전극을 포함하는 전극층이 적층되는 유전체층의 비유전율을 20이상으로 함으로써 단위 면적당의 커패시턴스를 크게 할 수 있고, 전체에 소형화할 수 있음과 아울러 인덕터의 Q값의 열화를 억제할 수 있다.
(24) 상기 유전체층을 저온 소결 세라믹으로 함으로써 단위 면적당의 커패시턴스를 크게 할 수 있고, 전체에 소형화를 도모할 수 있다.
도 1은 특허문헌1에 나타내어져 있는 적층 대역 통과 필터의 등가 회로도 및 단면도이다.
도 2는 제 1 실시형태에 의한 적층 대역 통과 필터의 분해 사시도 및 외관 사시도이다.
도 3은 동 필터의 등가 회로도 및 통과 특성도이다.
도 4는 제 2 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 5는 제 3 실시형태에 의한 적층 대역 통과 필터의 등가 회로도이다.
도 6은 동 필터에 있어서 인접하는 LC 병렬 공진기 간의 유도 결합의 극성이 <101>일 경우의 통과 특성도이다.
도 7은 동 필터에 있어서 인접하는 LC 병렬 공진기 간의 유도 결합의 극성을 <111>로 변경했을 경우의 통과 특성도이다.
도 8은 동 필터에 있어서 인접하는 LC 병렬 공진기 간의 유도 결합의 극성을 <111>로 함과 아울러, 소망의 통과 대역이 얻어지도록 설계했을 경우의 통과 특성 도이다.
도 9는 동 필터에 있어서 인접하는 LC 병렬 공진기 간의 유도 결합의 극성이 <110>일 경우의 통과 특성도이다.
도 1O은 제 4 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 11은 동 필터의 외관 사시도이다.
도 12는 제 5 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 13은 동 필터의 등가 회로도이다.
도 14는 제 6 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 15는 동 필터의 외관 사시도이다.
도 16은 제 7 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 17은 동 필터의 등가 회로도이다.
도 18은 제 8 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 19는 동 필터의 선로 전극 형성층의 평면도이다.
도 20은 동 필터의 선로 전극 각 부의 치수를 변화시킨 3개의 예이다.
도 21은 그 3개의 각 대역 통과 필터의 특성도이다.
도 22는 제 9 실시형태에 의한 적층 대역 통과 필터의 선로 전극 형성층의 평면도이다.
도 23은 동 필터의 선로 전극 각 부의 치수를 변화시킨 4개의 예이다.
도 24는 그 4개의 각 대역 통과 필터의 통과 특성도이다.
도 25는 제 10 실시형태에 의한 적층 대역 통과 필터의 선로 전극 형성층의 평면도이다.
도 26은 동 필터의 선로 전극 각 부의 치수를 변화시킨 7개의 예이다.
도 27은 그 7개의 각 대역 통과 필터의 통과 특성도이다.
도 28은 제 11 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 29는 제 12 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 30은 동 필터의 통과 특성도이다.
도 31은 제 12 실시형태에 의한 다른 적층 대역 통과 필터의 분해 사시도이다.
도 32는 제 12 실시형태에 의한 적층 대역 통과 필터에 있어서 횡단 전극이 없는 경우의 통과 특성도이다.
도 33은 제 12 실시형태에 의한 적층 대역 통과 필터에 있어서 접지되지 않은 횡단 전극을 제공한 경우의 통과 특성도이다.
도 34는 제 12 실시형태에 의한 적층 대역 통과 필터에 있어서 접지된 횡단 전극을 제공한 경우의 통과 특성도이다.
도 35는 제 13 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 36은 동 필터의 등가 회로도이다.
도 37은 동 필터의 통과 특성도이다.
도 38은 제 14 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 39는 동 필터의 등가 회로도이다.
도 40은 제 15 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 41은 동 필터의 등가 회로도이다.
도 42는 제 16 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 43은 동 필터의 등가 회로도 및 통과 특성도이다.
도 44는 제 16 실시형태에 의한 적층 대역 통과 필터의 비교예로서의 등가 회로도 및 통과 특성도이다.
도 45는 제 17 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 46은 동 필터의 등가 회로도 및 통과 특성도이다.
도 47은 제 17 실시형태에 의한 적층 대역 통과 필터의 비교예로서의 등가 회로도 및 통과 특성도이다.
도 48은 제 18 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 49는 동 필터의 등가 회로도이다.
도 50은 제 19 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 51은 제 20 실시형태에 의한 적층 대역 통과 필터의 분해 사시도 및 외관 사시도이다.
도 52는 제 21 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 53은 동 필터의 등가 회로도이다.
도 54는 제 22 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 55는 동 필터의 등가 회로도 및 특성도이다.
도 56은 제 23 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 57은 제 24 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 58은 동 필터의 등가 회로도 및 특성도이다.
도 59는 제 25 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 60은 동 필터의 등가 회로도 및 특성도이다.
부호의 설명
1~4: 적층 대역 통과 필터 6: 접지 단자
7,8: 입출력 단자
101,201,301ㆍㆍㆍ901,1001: 접지 전극 형성층
102,202,302,402,902,1002,1006: 커패시터 전극 형성층
103,203,303ㆍㆍㆍ603,903,1003: 입출력 전극 형성층
104,204,304ㆍㆍㆍ504,904,1004: 선로 전극 형성층
105,305,405,905,1005: 외층 106: 횡단 전극 형성층
109,209~211,309,409,509,1009: 접지 전극
111~115,311~313,411~414,1011~1014: 커패시터 전극
116~120,216~220,316~319,416,418,420,516~518,616~619,1016~1019:선로 전극
121,221,321ㆍㆍㆍ821,1021,1022: 입출력 전극
122,222,322ㆍㆍㆍ722,821~824: 입출력 전극
131~140,231~240,331~336,431~438,1031~1038: 비아 전극
141,241,341,441: 입출력부 비아 전극 142,342,442: 입출력부 비아 전극
151,152,153,154,155~158,251~256,351,352,451, 452,551: 접지 접속 전극
L1~L5: 인덕터 C1~C5: 커패시터
C12,C23,C34,C45: 결합 용량 M1~M4: 유도 결합
100,200,300: 적층체
160, 260,360,460,1060: 입출력간 커패시터 전극
170: 횡단 전극 171~175: 칩 인덕터
507,607: 입출력간 커패시터 전극 형성층
(716A,716B)~(720A,720B): 칩 인덕터 접속 전극
21,23,25,27: 접지 전극 형성층 22,24,26: 인덕터ㆍ커패시터 전극 형성층
28: 외층 33~34: 접지 전극
41~43: 커패시터 전극 51~53: 인덕터 전극
60,61: 접지 단자 71~76: 접지 접속 전극
81,82: 입출력 단자 91~93: 비아 전극
(제 1 실시형태)
제 1 실시형태에 의한 적층 대역 통과 필터에 대해서 도 2~도 9를 참조해서 설명한다.
도 2(A)는 제 1 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 2(B)는 그 외관 사시도이다.
도 2(A)에 나타낸 바와 같이, 이 적층 대역 통과 필터는 접지 전극 형성층(101), 커패시터 전극 형성층(102), 입출력 전극 형성층(103), 선로 전극 형성층(104), 및 외층(105)을 구비하고 있다. 이들의 각 층은 유전체층의 상면에 소정 패턴의 전극을 형성한 것이다. 이들의 각 층을 적층한 것이 유전체층과 전극층을 구비한 적층체가 된다.
도 2(A)에 있어서, 접지 전극 형성층(101)의 상면에 접지 전극(109)을 형성하고 있다. 커패시터 전극 형성층(102)에는 커패시터 전극(111~115)을 형성하고 있다. 입출력 전극 형성층(103)에는 입출력 전극(121,122)을 형성하고 있다. 선로 전극 형성층(104)에는 선로 전극(116~120)을 형성하고 있다. 이 적층 대역 통과 필터는 5개의 유전체층과 4개의 전극층으로 적층체를 형성함과 아울러, 그 단면에 단자 전극을 형성한 것이다.
도 2(B)에 있어서, 적층체(100)는 상기 유전체층과 전극층의 적층체이다. 이 적층체의 4개의 측면 중 대향하는 2개의 측면에(단면에) 입출력 단자(7,8)를 제공하고, 남는 2개의 측면에 접지 단자(6)를 제공함으로써 적층 대역 통과 필터(1)를 구성하고 있다.
상기 각 층의 유전체층 부분은 비유전율이 6이상 80이하의 범위내인 저온 소결 세라믹(LTCC)이다.
또한, 상기 선로 전극을 포함하는 전극층에 적층되어 있는 유전체층, 즉 선로 전극 형성층(104) 및 외층(105)의 비유전율은 6이상 80이하의 범위내에 있다. 또한, 커패시터 전극 형성층의 비유전율은 20이상이다. 각 유전체층은, 예를 들면 산화 티탄, 산화 바륨, 알루미나 등의 성분 중 적어도 1이상의 성분과, 글래스 성분으로부터 형성되는 저온 소결 세라믹스를 이용해서 형성된다.
각 유전체층을 형성하는 재료는 이후에 나타내는 다른 실시형태에 대해서도 같다.
도 2(A)에 있어서, 접지 전극 형성층(101)에는 그 평면 외형보다 약간 작은 범위로 넓어지는 접지 전극(109)과, 이 접지 전극(109)에 도통됨과 아울러 접지 전극 형성층(101)의 2개의 측면에까지 연장되는 접지 접속 전극(151,152)을 형성하고 있다. 이 2개의 접지 접속 전극(151,152)은 도 2(B)에 나타낸 접지 단자(6)에 도통되게 된다.
커패시터 전극 형성층(102)에는 각각 구형 형상을 이루고, 서로 평행한 5개의 커패시터 전극(111~115)을 형성하고 있다. 이들의 커패시터 전극(111~115)은 접지 전극(109) 사이에서 각각 용량을 구성한다. 또한, 인접하는 커패시터 전극의 사이에도 용량을 구성한다.
입출력 전극 형성층(103)에는 그 2개의 단변에 접하는 구형 형상의 입출력 전극(121,122)을 형성하고 있다. 이 2개의 입출력 전극(121,122)은 도 2(B)에 나타낸 입출력 단자(7,8)에 도통하게 된다.
선로 전극 형성층(104)에는 서로 평행하게 각각 선로 형상의 선로 전극(116~120)을 형성하고 있다.
커패시터 전극 형성층(102), 입출력 전극 형성층(103) 및 선로 전극 형성층(104)에는 이들의 적층 방향으로 연장되는 비아 전극(131~142)을 형성하고 있다. 비아 전극(131)은 선로 전극(116)의 일단(116A)과 커패시터 전극(111)에 도통된다. 비아 전극(132)은 선로 전극(116)의 타단(116B)과 접지 전극(109)에 도통된다. 비아 전극(133)은 선로 전극(117)의 일단(117A)과 접지 전극(109)에 도통된다. 비아 전극(134)은 선로 전극(117)의 타단(117B)과 커패시터 전극(112)에 도통된다. 비아 전극(135)은 선로 전극(118)의 일단(118A)과 커패시터 전극(113)에 도통된다. 비아 전극(136)은 선로 전극(118)의 타단(118B)과 접지 전극(109)에 도통된다. 비아 전극(137)은 선로 전극(119)의 일단(119A)과 접지 전극(109)에 도통된다. 비아 전극(138)은 선로 전극(119)의 타단(119B)과 커패시터 전극(114)에 도통된다. 비아 전극(139)은 선로 전극(120)의 일단(120A)과 커패시터 전극(115)에 도통된다. 비아 전극(140)은 선로 전극(120)의 타단(120B)과 접지 전극(109)에 도통된다.
따라서, 상기 각 비아 전극과 각 선로 전극에 의한 각 인덕터 전극 및 그것들의 루프 방향은 다음과 같은 관계가 된다.
Figure 112008063594852-pct00001
인덕터 전극이 형성되는 「루프」는 커패시터 전극과 인덕터 전극의 접속점을 시점으로 한 인덕터 전극의 경로에 의해 형성된다. 즉, 커패시터 전극과 비아 전극의 접속점을 시점으로 하고, 상기 비아 전극, 선로 전극, 다른 비아 전극과의 접속 경로에 의해 루프는 형성된다.
「루프의 방향」은 선로 전극의 배열 방향의 한쪽의 방향에서 루프를 보았을 때, 그 루프의 시점으로부터의 회전 방향이다. 예를 들면, 도 2(A)를 입출력 전극(121)측으로부터 입출력 전극(122)을 향해서 각 인덕터 전극이 형성되는 루프를 보았을 때, 제 1 인덕터 전극은 커패시터 전극(111)과 비아 전극(131)의 접속점(시점)-비아 전극(131)-선로 전극(116)-비아 전극(132)의 접속 경로에서 루프를 형성하고 있어 상기 제 1 인덕터 전극에 의한 루프의 방향은 좌회전이다. 제 2 인덕터 전극은 커패시터 전극(112)과 비아 전극(134)의 접속점(시점)-비아 전극(134)-선로 전극(117)-비아 전극(133)의 접속 경로에서 루프를 형성하고 있어 상기 제 2 인덕터 전극에 의한 루프 방향은 우회전다. 여기에서, 루프의 방향은 좌회전, 우회전의 2방향밖에 없으므로, 한쪽의 방향을 「1」, 다른 쪽을 「0」으로 나타낸다.
표 1에 나타낸 5개(5단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 대역 통과 필터의 입력측으로부터 출력측에 걸쳐서 순서대로 나타내면, <10101>로 표현될 수 있다.
또한, 입출력부 비아 전극(141)은 입출력 전극(121)과 커패시터 전극(115)에 도통되고, 입출력부 비아 전극(142)은 입출력 전극(122)에 도통된다. 도 3(A)는 상기 적층 대역 통과 필터의 등가 회로도이다. 또한, 도 3(B)는 그 통과 특성(S파라미터의 S21 특성)이다.
도 3(A)에 있어서, 입력 단자(IN)는 도 2(A)에 나타낸 입출력 전극(121)이 도통되는 입출력 단자(7)에 대응하고, 출력 단자(OUT)는 입출력 전극(122)이 도통되는 입출력 단자(8)에 대응한다. 인덕터(L1)는 비아 전극(131,132) 및 선로 전극(116)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스를 기호화한 것이다. 인덕터(L2)는 비아 전극(133,134) 및 선로 전극(117)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다. 마찬가지로, 인덕터(L3)는 비아 전극(135,136) 및 선로 전극(118)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다. 인덕터(L4)는 비아 전극(137,138) 및 선로 전극(119)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다. 인덕터(L5)는 비아 전극(139,140) 및 선로 전극(120)으로 구성되는 인덕터 전극에 의해 생기는 인덕턴스 성분을 기호화한 것이다.
또한, 커패시터(C1~C5)는 커패시터 전극(111~115)과 접지 전극(109) 사이에 생기는 용량을 기호화한 것이다. 커패시터(C12)는 커패시터 전극(111-112) 사이에 생기는 용량을 기호화한 것이다. 마찬가지로, 커패시터(C23)는 커패시터 전극(112-113) 사이에 생기는 용량을 기호화한 것, 커패시터(C34)는 커패시터 전극(113-114) 사이에 생기는 용량을 기호화한 것, 커패시터(C45)는 커패시터 전극(114-115) 사이에 생기는 용량을 기호화한 것이다.
이와 같이 각각 2개의 비아 전극과 1개의 선로 전극에 의한 인덕터 전극이 이루는 루프면을 인덕터 전극의 배열 방향에서 보았을 때, 루프 면 끼리가 적어도 일부에 겹쳐지도록 배치하고 있다. 그 때문에, 적어도 인접하는 인덕터 전극에 의한 인덕터 끼리는 유도 결합한다.
도 3(B)에 나타낸 바와 같이, 이 예에서는 3.3~5.3GHz의 주파수대에서 통과하고, 그 이외의 주파수대를 차단하는 대역 통과 필터 특성을 얻을 수 있다. 또한, 6.6GHz에는 감쇠극(폴)이 생겨 있어서 이 감쇠극 부근의 감쇠량을 크게 확보하고 있다. 이 감쇠극은 복수의 LC 병렬 공진기를 교대로 반대 극성의 유도 결합으로 결합시킴으로써 생긴 것이다.
(제 2 실시형태)
도 4는 제 2 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다. 도 4는 제 1 실시형태에서 나타낸 도 2(A)와 대비하도록 나타낸 도이다. 따라서, 기본적으로 동일 구성 부분에 대해서는 동일 부호를 부여하고 있다.
제 1 실시형태와 다른 것은 입출력 전극의 취출 방법과, 인접하는 LC 병렬 공진기 간의 유도 결합의 극성이다.
적층 대역 통과 필터는 접지 전극 형성층(101), 커패시터 전극 형성층(202), 선로 전극 형성층(104), 및 외층(105)의 적층체로 이루어진다.
접지 전극 형성층(101)에는 접지 전극(109) 및 접지 접속 전극(151,152)을 형성하고 있다. 커패시터 전극 형성층(202)에는 5개의 커패시터 전극(111~115)을 형성하고 있다. 또한, 이 커패시터 전극 형성층(202)에는 커패시터 전극(111,115)에 각각 도통됨과 아울러 커패시터 전극 형성층(202)의 양단부에 각각 인출된 입출력 전극(221,222)을 형성하고 있다. 선로 전극 형성층(104)에는 5개의 선로 전극(116~120)을 형성하고 있다.
비아 전극(231)은 커패시터 전극(111)과 선로 전극(116)의 일단에 도통되고, 비아 전극(232)은 선로 전극(116)의 타단과 접지 전극(109)에 도통된다. 비아 전극(233)은 접지 전극(109)과 선로 전극(117)의 일단에 도통되고, 비아 전극(234)은 선로 전극(117)의 타단과 커패시터 전극(112)에 도통된다. 비아 전극(235)은 접지 전극(109)과 선로 전극(118)의 일단에 도통되고, 비아 전극(236)은 선로 전극(118)의 타단과 커패시터 전극(113)에 도통된다. 비아 전극(237)은 접지 전극(109)과 선로 전극(119)의 일단에 도통되고, 비아 전극(238)은 선로 전극(119)의 타단과 커패시터 전극(114)에 도통된다. 비아 전극(239)은 선로 전극(120)의 일단과 커패시터 전극(115)에 도통되고, 비아 전극(240)은 선로 전극(120)의 타단과 접지 전극(109)에 도통된다.
따라서, 상기 각 비아 전극과 각 선로 전극에 의한 각 인덕터 전극 및 그것들의 루프 방향은 다음과 같은 관계가 된다.
Figure 112008063594852-pct00002
이와 같이 입력측 LC 병렬 공진기의 인덕터 전극(제 1 인덕터 전극)에 의한 루프의 방향과, 거기에 인접하는 LC 병렬 공진기의 인덕터 전극(제 2 인덕터 전극)에 의한 루프의 방향은 서로 역이다. 또한, 출력측 LC 병렬 공진기의 인덕터 전극(제 5 인덕터 전극)에 의한 루프의 방향과, 거기에 인접하는 LC 병렬 공진기의 인덕터 전극(제 4 인덕터 전극)에 의한 루프의 방향은 서로 역이다. 제 3 인덕터 전극에 의한 루프의 방향은 제 2ㆍ제 4 인덕터 전극에 의한 루프의 방향과 동일 방향이다. 따라서, 이 대역 통과 필터의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <10001>으로 표현될 수 있다.
이와 같이, 인접하는 LC 병렬 공진기 끼리로 인덕터 전극에 의한 루프의 방향을 역으로 함으로써, 또한 특히 입력측 또는 출력측 LC 병렬 공진기의 인덕터 전극과 그것에 결합되는 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향을 역으로 함으로써 통과 대역의 리플을 작게 할 수 있다.
(제 3 실시형태)
제 3 실시형태에 의한 적층 대역 통과 필터에 대해서 도 5~도 9를 참조해서 설명한다.
제 3 실시형태에 의한 적층 대역 통과 필터는 3개의 LC 병렬 공진기를 구비한 것이며, 그 등가 회로는 도 5에 나타낸 대로이다. 제 1ㆍ제 2 실시형태에서는 5개(5단)의 LC 병렬 공진기를 결합시킨 예를 나타냈지만, 마찬가지로 해서 각 단의 인덕터 전극은 2개의 비아 전극과 1개의 선로 전극으로 구성될 수 있다.
도 6~도 9는 이러한 3단 구성의 적층 대역 통과 필터에 있어서, 인접하는 LC 병렬 공진기 간의 유도 결합의 극성, 즉 인덕터 전극에 의한 루프의 방향을 변화시켰을 경우의 특성의 차이에 대해서 나타내고 있다. 이들의 도 6~도 9에 있어서는 모두 통과 특성(S파라미터의 S21 특성)을 나타내고 있어서 (A)는 통과 대역과 그 상하의 감쇠 영역을 포함하는 주파수 범위의 특성, (B)는 특히 그 통과 대역 부분에 대해서 나타내고 있다.
도 6은 이 3개(3단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성이 <101>, 즉 입력측 LC 병렬 공진기와 2단째의 LC 병렬 공진기는 역 극성의 유도 결합이며, 또한 2단째의 LC 병렬 공진기와 출력측 LC 병렬 공진기가 역 극성의 유도 결합일 경우의 특성이다. 이 예에서는 2.7~4.8GHz를 통과 대역으로 하는 저 리플 대역 통과 특성을 얻을 수 있다.
도 7은 도 6에 나타낸 특성을 얻은 인덕터 전극의 인덕턴스 및 커패시터 전극의 커패시턴스를 변경하지 않고, 동일 극성만(<111>으로 하도록) 구성했을 경우의 예이다. 통과 대역이 3.2~4.0GHz로 협대역화되는 것을 안다.
도 8은 상기 3개(3단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성이 <111>의 조건으로 통과 대역이 3.0~4.8GHz가 되도록 3개의 LC 병렬 공진기 인덕턴스 및 커패시턴스를 조정했을 경우의 특성이다. 통과 대역에 큰 리플이 생기고, 통과 대역 전역에 걸쳐 삽입 손실이 커지는 것을 안다.
도 9는 상기 3개(3단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성이 <110>의 경우의 특성이다. 도 6에 나타낸 <101>의 경우에 비해서 통과 대역의 고영역측에 감쇠극이 생기고, 광대역의 통과 대역 특성을 얻을 수 없지만, 저삽입 손실을 유지할 수 있는 주파수 대역으로서 충분한 대역의 확보와, 감쇠를 얻을 수 있다.
이와 같이, 결합해야 할 2개의 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 역방향인 관계를 제공함으로써 광대역에 걸쳐 저삽입 손실의 특성을 얻을 수 있다.
(제 4 실시형태)
도 10은 제 4 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 11은 그 외관 사시도이다.
도 2에 나타낸 제 1 실시형태에 의한 적층 대역 통과 필터와 다른 것은 입출력 전극, 접지 접속 전극, 입출력 단자, 접지 단자의 각각의 위치이다.
도 10에 있어서는, 도 2(A)와 대비하기 위해서, 기본적으로 동일 구성의 부분에는 동일 부호를 부여하고 있다. 이 적층 대역 통과 필터는 접지 전극 형성층(201), 커패시터 전극 형성층(102), 입출력 전극 형성층(103), 선로 전극 형성층(104), 및 외층(105)에서 적층체(200)를 형성함과 아울러, 그 적층체(200)에 입출력 단자 및 접지 단자를 제공한 것이다.
접지 전극 형성층(201)에는 접지 전극(109) 및 접지 접속 전극(151~154)을 형성하고 있다. 이들의 접지 접속 전극 중 접지 접속 전극(151)은 접지 전극 형성층(201)의 한쪽의 장변의 중앙부로 인출되고, 3개의 접지 접속 전극(152~154)은 다른 쪽의 장변에 인출되도록 배치하고 있다. 커패시터 전극 형성층(102)에는 커패시터 전극(111~115)을 형성하고 있다. 입출력 전극 형성층(103)에는 입출력 전극(221,222)을 형성하고 있다. 도 2(A)에 나타낸 예에서는 입출력 전극 형성층(103)의 단변에 2개의 입출력 전극을 인출하도록 했지만, 도 10에 나타낸 예에서는 동일한 장변 부분에 입출력 전극(221,222)을 인출하도록 배치하고 있다. 선로 전극 형성층(104)에는 선로 전극(116~120)을 형성하고 있다.
비아 전극(131)은 커패시터 전극(111)과 선로 전극(116)의 일단에 도통됨과 아울러 도중에 입출력 전극(221)에도 도통된다. 또한, 비아 전극(139)은 커패시터 전극(115)과 선로 전극(120)의 일단에 도통됨과 아울러 도중에 입출력 전극(222)에도 도통된다.
제 4 실시형태에 의한 적층 대역 통과 필터의 등가 회로도는 도 3(A)에 나타낸 것과 다르고, 인덕터(L1)의 도중 부분에 입력 단자(IN)가 접속되고, 인덕터(L5)의 도중 부분에 출력 단자(OUT)가 접속된 구조가 된다.
이러한 구성에 의하면, 2개의 입출력 전극(221,222) 사이 및 2개의 입출력 단자(7,8) 사이에 접지 접속 전극(151) 및 접지 단자(6)가 존재하므로 입출력 간의 신호의 불필요한 바이패스를 차단할 수 있다. 또한, 커패시터 전극과 선로 전극간을 잇는 비아 전극에 입출력 전극을 도통시키도록 함으로써 입출력 전극 형성층의 두께를 변경하여 인덕터 전극으로부터 입출력 전극을 인출하는 위치를 임의로 변경할 수 있다. 이에 따라, 소망의 입출력 임피던스를 얻을 수 있다.
(제 5 실시형태)
도 12는 제 5 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 13은 그 등가 회로도이다.
이 예에서는 접지 전극(109)으로부터 4개의 접지 접속 전극(151~154)을 인출하고 있다. 또한, 커패시터 전극 형성층(102)에 커패시터 전극(111~115)을 형성함과 아울러, 커패시터 전극(111,115)에 도통되는 입출력 전극(321,322)을 형성하고 있다. 따라서, 도 2(A)에 있어서 나타낸 입출력 전극 형성층(103)에 상당하는 것은 존재하지 않는다. 그 밖의 구성은 제 1 실시형태의 경우와 같다.
도 13에 나타낸 등가 회로는 도 3(A)에 나타낸 것과 같지만, 도 2(A)의 구성에서는 입출력 전극(121,122)과 커패시터 전극(111,115) 사이에 입출력부 비아 전극(141,142)이 존재하므로 전기적인 특성은 다소 다르다.
(제 6 실시형태)
도 14는 제 6 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 15는 그 사시도이다.
이 예에서는 접지 전극(109)으로부터 6개의 접지 접속 전극(151~156)을 인출하고 있다. 또한, 커패시터 전극 형성층(102)에 커패시터 전극(111~115)을 형성함과 아울러, 커패시터 전극(111,115)으로부터 입출력 전극(321,322)을 연속적으로 형성하고 있다. 그 밖의 구성은 제 5 실시형태의 경우와 같다. 이에 따라, 소망의 위치에 입출력 전극(321,322)을 형성할 수 있다.
(제 7 실시형태)
도 16은 제 7 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 17은 그 등가 회로도이다.
이 예에서는 선로 전극 형성층(104)에 선로 전극(116~120)을 형성함과 아울러, 선로 전극(116,120)에 각각 도통되는 입출력 전극(421,422)을 형성하고 있다. 이렇게 입출력 전극(421,422)을 선로 전극 형성층(104)에 형성하고 있으므로 입출력 전극 전용의 유전체층은 불필요하다. 이 적층 대역 통과 필터는 입출력 전극(421,422)을 선로 전극(116,120)의 중간 위치(도중 부분)로부터 인출하도록 형성하고 있으므로 그 등가 회로는 도 17과 같이 나타낼 수 있다.
따라서, 선로 전극(116,120)으로부터 입출력 전극(421,422)을 인출하는 위치를 결정함으로써 입력측 및 출력측 LC 병렬 공진기의 입출력 임피던스를 정할 수 있다.
(제 8 실시형태)
도 18은 제 8 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다. 전체의 기본적인 구성은 도 2(A)로부터 제 3 인덕터 전극과 커패시터 전극(113)을 제외한 것과 같다. 단, 선로 전극 형성층(104)에 형성하는 각 선로 전극(216~220)의 형상, 치수, 형성 위치에 대해서는 다르다. 이 선로 전극(216~220)의 형상, 치수, 형성 위치를 결정함으로써 LC 병렬 공진기 인덕턴스 및 LC 병렬 공진기 간의 결합의 강도를 정할 수 있다.
이 적층 대역 통과 필터는 접지 전극 형성층(701), 커패시터 전극 형성층(402), 입출력 전극 형성층(403), 선로 전극 형성층(404), 및 외층(405)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다.
도 18에 나타낸 바와 같이, 입출력 전극 형성층(403)에는 입출력 전극(721,722)을 형성하고 있다.
커패시터 전극 형성층(402)의 커패시터 전극(411,412,413,414)은 접지 전극(409)에 대향한다.
비아 전극(441)은 입출력 전극(721)과 커패시터 전극(411)에 도통되고, 비아 전극(442)은 입출력 전극(722)과 커패시터 전극(414)에 도통된다.
비아 전극(431)은 커패시터 전극(411)과 선로 전극(616)의 일단에 도통되고, 비아 전극(432)은 선로 전극(616)의 타단과 접지 전극(409)에 도통된다. 비아 전극(433)은 접지 전극(409)과 선로 전극(617)의 일단에 도통되고, 비아 전극(434)은 선로 전극(617)의 타단과 커패시터 전극(412)에 도통된다. 비아 전극(435)은 접지 전극(409)과 선로 전극(618)의 일단에 도통되고, 비아 전극(436)은 선로 전극(618)의 타단과 커패시터 전극(413)에 도통된다. 비아 전극(437)은 커패시터 전극(414)과 선로 전극(619)의 일단에 도통되고, 비아 전극(438)은 선로 전극(619)의 타단과 접지 전극(409)에 도통된다.
따라서, 이 4개(4단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <1001>이다.
도 19는 4단의 LC 병렬 공진기를 구성했을 경우에 관한 선로 전극과, 그것에 도통되는 비아 전극의 상호 위치 관계를 나타내는 도이다.
도 19에 있어서 A1~A3은 선로 전극(616~619) 중 인접하는 선로 전극 간의 거리이다. B1~B4는 각 선로 전극(616~619)의 전극 폭이다. 치수(C1~C3)는 비아 전극의 인덕터 전극 배열 방향의 간격이다.
도 20은 상기 각 부의 치수를 변화시킨 3개의 예이며, 도 21은 그 3개의 각 대역 통과 필터의 통과 특성(S파라미터의 S21 특성) 및 반사 특성(S파라미터의 S11 특성)을 나타내는 도이다. 또한, 필터의 입출력의 방향성을 없애기 위해서 A1=A3, C1=C3으로 하고 있다. 또한, B1=B4, B2=B3으로 하고 있다.
선로 전극(616,619)에 비아 전극(431,437)을 통해서 각각 접속하는 커패시터 전극(411,414)의 전극 치수는 동일하고, 선로 전극(617,618)에 비아 전극(434,436)을 통해서 각각 접속하는 커패시터 전극(412,413)의 전극 치수는 동일 치수이다. 또한, 커패시터 전극(411,414)의 전극 치수와 412,413의 전극 치수는 동일하여도 좋고, 다르게 되어 있어도 좋다.
도 20 및 도 21에 있어서 (A)는 기준이 되는(비교 대상으로 되는) 것이며, 이 예에서는 2.8G~3.5GHz를 통과 대역으로 하는 대역 통과 특성을 얻을 수 있다. (B)에서는 상기 치수(C2)를 (A)의 상태로부터 넓힌 것이다. 이 경우, 3.2~3.5GHz를 통과 대역으로 하는 대역 통과 특성을 얻을 수 있다. 이렇게 (A)에 비해서 협대역화되는 것을 안다. 또한, (C)에 나타낸 조건에서는 (B)의 경우와 거의 같은 통과 대역에서 저 리플의 특성을 얻을 수 있는 것을 안다.
(제 9 실시형태)
도 22는 5단의 LC 병렬 공진기로 이루어지는 대역 통과 필터의 선로 전극 형성층의 평면도이며, 서로 인접하는 선로 전극간의 치수(A1~A4)를 나타내고 있다. 도 22에 있어서, 범위(LA)는 선로 전극이 분포되는 범위를 나타내고 있다. 또한, 직선(VCL)은 이 범위(LA)의 중심을 지나가고, 또한 각 선로 전극과 평행한 가상 중심선을 나타내고 있다. 제 9 실시형태는 상기 선로 전극의 간격(A1~A4)을 변화시켰을 때의 필터 특성의 변화에 대해서 나타내는 것이다.
도 23은 상기 치수(A1~A4)를 4패턴으로 변화시킨 예를 나타내고 있다.
도 24(A)~도 24(D)는 도 23에 나타낸 4개의 조건에서의 필터의 통과 특성을 나타내고 있다. 모두, 상기 가상 중심선(VCL)에 대하여 선대칭이 되도록 5개의 선로 전극의 길이 및 폭을 결정함과 아울러 상기 치수(A1~A4)를 정하고 있다.
도 24(A)는 기준이 되는(비교 대상으로 되는) 특성이며, 3.2~5.0GHz의 대역 통과 특성을 얻을 수 있다. 상기 치수(A1,A4)를 크게 함과 아울러, 치수(A2,A3)를 작게 하면 도 24(B)에 나타낸 바와 같이 통과 대역이 고영역측으로 넓어진다.
또한, 상기 치수(A1~A4)를 모두 넓힘으로써 도 24(C)에 나타낸 바와 같이 통과 대역의 리플이 증대한다. 더욱이, 상기 치수(A1,A4)를 작게 함과 아울러, 치수(A2,A3)를 크게 하면 도 24(D)에 나타낸 바와 같이 통과 대역은 3.3~5.0GHz가 되고, 저영역 측의 통과 대역폭이 좁아지는 것을 안다.
(제 10 실시형태)
도 25는 5단의 LC 병렬 공진기로 이루어지는 대역 통과 필터의 선로 전극 형성층의 평면도이며, 선로 전극 간의 치수(B1~B4) 및 선로 전극의 폭(C1~C5)에 대해서 나타내고 있다. 제 10 실시형태는 상기 선로 전극 간의 치수(B1~B4) 및 선로 전극의 폭(C1~C5)을 변화시켰을 때의 필터 특성의 변화에 대해서 나타내는 것이다.
도 26은 상기 치수(B1~B4) 및 C1~C5를 7패턴으로 변화시킨 예를 나타내고 있다. 도 27(A)~ 도 27(G)는 도 26의 7개의 조건에서의 필터의 통과 특성을 나타내고 있다. (A)는 기준이 되는(비교 대상으로 되는) 특성이며, 3.2~5.0GHz를 통과 대역으로 하는 대역 통과 특성을 얻을 수 있다.
(A)의 조건으로부터 상기 치수(B2,B3)를 작게 함과 아울러, 치수(C2,C4)를 넓힘으로써 도 27(B)에 나타낸 바와 같이 통과 대역이 고영역측으로 넓어지는 것을 안다.
또한, (B)의 조건으로부터 더욱 상기 치수(B2,B3)를 작게 함과 아울러, 치수(C2,C4)를 크게 하면 도 27(C)에 나타낸 바와 같이 통과 대역이 고영역측으로 넓어짐과 아울러 대역 내의 리플이 커지는 것을 안다.
또한, (A)의 조건으로부터 더욱 상기 치수(B1,B4)를 작게 함과 아울러, 치수(C2,C4)를 크게 하면 도 27(D)에 나타낸 바와 같이 통과 대역이 고영역측으로 넓어지는 것을 안다.
또한, (D)의 조건으로부터 더욱 상기 치수(B1,B4)를 작게 함과 아울러, 치수(C2,C4)를 크게 하면 도 27(E)에 나타낸 바와 같이 통과 대역이 더욱 고영역측으로 퍼지지만 통과 대역 내의 리플이 커지는 것을 안다.
또한, (F),(G)를 대비하면 알 수 있는 바와 같이, 상기 치수(B2,B3)를 작게 함과 아울러, 치수(C3)를 크게 하면 통과 대역이 퍼지는 것을 안다.
(제 11 실시형태)
도 28은 제 11 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다. 이 예에서는 2개의 선로 전극 형성층(104,204)을 구비하고 있다. 한쪽의 선로 전극 형성층(104)에는 선로 전극(116~120)을 형성하고 있다. 이미 1개의 선로 전극 형성층204에는 선로 전극(416,418,420)을 형성하고 있다. 비아 전극(131)은 선로 전극(116 및 416)의 일단에 도통되어 있다. 또한, 비아 전극(132)은 선로 전극(116 및 416)의 다른 쪽의 단부에 도통되어 있다. 비아 전극(135)은 선로 전극(118 및 418)의 한쪽의 단부에 도통되어 있다. 비아 전극(136)은 선로 전극(118 및 418)의 다른 쪽의 단부에 도통되어 있다. 마찬가지로, 비아 전극(139)은 선로 전극(120 및 420)의 한쪽의 단부에 도통되어 있다. 비아 전극(140)은 선로 전극(120 및 420)의 다른 쪽의 단부에 도통되어 있다.
따라서, 선로 전극(116,118,120)에는 각각 선로 전극(416,418,420)이 비아 전극을 통해서 병렬 접속되게 된다. 이렇게 인덕터 전극의 일부인 선로 전극은 다층화될 수 있고, 그것에 의해 소망의 인덕턴스 값을 얻을 수 있다. 또한, 선로 전극의 도체 손실을 억제해서 인덕터의 Q값을 높임으로써 삽입 손실을 저감할 수도 있다.
(제 12 실시형태)
도 29는 제 12 실시형태에 의한 적층 대역 통과 필터의 2개의 구성 예 중 한쪽의 분해 사시도이다. 도 30은 그 통과 특성을 나타내는 도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(101), 커패시터 전극 형성층(102), 입출력 전극 형성층(103), 선로 전극 형성층(104), 횡단 전극 형성층(106), 및 외층(105)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다.
도 2(A)에 나타낸 적층 대역 통과 필터와 다르고, 이 예에서는 횡단 전극(170) 및 접지 접속 전극(551)을 형성한 횡단 전극 형성층(106)을 제공하고 있다. 접지 접속 전극(551)은 접지 전극 형성층(101)에 형성된 접지 접속 전극(151)과 함께 적층체의 측면에 형성되는 접지 단자에 도통된다.
이렇게 인덕터 전극[이 예에서는 특히 선로 전극(116~120)]에 대하여 절연 상태로 횡단 전극(170)이 횡단하고 또한 그 횡단 전극이 접지되게 된다.
도 31은 상기 횡단 전극 형성층의 구성이 또한, 다른 1개의 적층 대역 통과 필터의 분해 사시도이다. 이 예에서는 횡단 전극 형성층(106)에 접지되지 않는 횡단 전극(170)을 형성하고 있다. 이렇게 횡단 전극(170)의 접지 유무에 의해서도 필터 특성이 변화되므로 목적에 따라 선택된다. 그 경우에도 다른 각 층의 전극 패턴은 변경되지 않고 특성 변경이 가능해진다.
도 32~도 34는 상기 횡단 전극의 유무 및 그 접지 유무에 의한 필터 특성의 변화에 대해서 나타내고 있다. 단, 이 예에서는 3단의 LC 병렬 공진기를 구성한 예이다. 도 32는 횡단 전극을 제공하지 않는 예, 도 33은 접지되지 않는 횡단 전극을 제공했을 경우, 도 34는 접지한 횡단 전극을 제공했을 경우이다. 도 32와 도 33을 대비하면 명확해지는 바와 같이, 접지되지 않는 횡단 전극을 제공함으로써 통과 대역을 광대역화함과 아울러 통과 대역으로부터 고영역측의 차단 대역으로의 감쇠를 급준하게 할 수 있다. 또한, 접지된 횡단 전극을 제공함으로써 통과 대역을 좁게 함과 아울러 통과 대역으로부터 감쇠 대역으로의 감쇠 특성을 급준하게 할 수 있다.
또한, 도에서는 나타내지 않고 있지만, 상기 횡단 전극의 형상ㆍ크기 및 횡단 전극 형성층의 유전체의 두께를 변경함으로써도 필터의 통과 대역 특성을 변경할 수 있다.
(제 13 실시형태)
도 35는 제 13 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
도 2(A)에 나타낸 것과 다르고, 제 13 실시형태에서는 접지 전극 형성층(401)에 형성하는 접지 접속 전극(155~158)의 개수, 폭 및 위치를 적당히 설정 함으로써 접지 전극(109)과 적층체 측면에 형성하는 접지 단자 사이에 생기는 인덕턴스 성분을 적극적으로 정하도록 한 것이다.
도 36은 이 적층 대역 통과 필터의 등가 회로도이다. 도 36에 있어서 인덕터(L6)는 상기 접지 접속 전극(155~158)에 의해 생기는 인덕턴스 성분을 기호화한 것이다. 이들의 접지 접속 전극(155~158)의 개수, 폭, 길이를 변경함으로써 인덕터(L6)의 값을 정할 수 있다.
또한, 도 3,도 5,도 13,도 17, 후에 참조하는 도 41,도 43,도 46,도 47,도 49,도 53의 등가 회로도에 대해서는 각 접지 접속 전극에 의해 생기는 인덕턴스 성분을 기호화한 인덕터의 기재는 생략하고 있다.
도 37은 상기 인덕터(L6)의 값을 3개로 했을 때의 필터의 통과 특성을 나타내고 있다. (A)는 L6=0.03nH로 했을 때, (B)는 L6=0.10nH로 했을 때, (C)는 L6=0.20nH로 했을 때의 특성이다.
인덕터(L6)의 인덕턴스가 작은 만큼, 통과 대역의 고영역측에 생기는 감쇠극에서의 감쇠량이 커지는 것을 안다. 또한, L6의 인덕턴스를 크게 함으로써 통과 대역으로부터 그 고영역측으로의 감쇠 특성이 급준해지는 것을 안다.
(제 14 실시형태)
도 38은 제 14 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
이 예에서는 접지 전극 형성층(501)에 서로 분리한 3개의 접지 전극(209~211) 및 그것들로부터 인출된 접지 접속 전극(251~256)을 형성하고 있다.
커패시터 전극 형성층(102)의 커패시터 전극(111,112)은 상기 접지 전극(209)에 대향하고, 커패시터 전극(113)은 상기 접지 전극(210)에 대향하고, 커패시터 전극(114,115)은 상기 접지 전극(211)에 대향한다. 또한, 비아 전극(132,133)은 상기 접지 전극(209)에 도통되고, 비아 전극(136)은 상기 접지 전극(210)에 도통되고, 비아 전극(137,140)은 상기 접지 전극(211)에 도통된다.
따라서, 이 적층 대역 통과 필터의 등가 회로는 도 39에 나타낸 바와 같은 것이 된다. 여기서 인덕터(L12)는 접지 접속 전극(251,252)에 생기는 인덕턴스 성분을 기호화한 것이다. 인덕터(L30)는 상기 접지 접속 전극(253,254)에 생기는 인덕턴스 성분을 기호화한 것이다. 인덕터(L45)는 상기 접지 접속 전극(255,256)에 생기는 인덕턴스 성분을 기호화한 것이다.
이와 같이 소정의 커패시터 전극이 대향하고, 소정의 비아 전극이 도통하는 접지 전극을 복수로 분리함으로써 공통 접지 전극을 제공한 것에 비해서 특성이 다른 대역 통과 필터를 얻을 수 있다.
(제 15 실시형태)
도 40은 제 15 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다. 또한, 도 41(A)는 이 필터의 등가 회로도이다. 도 2(A)에 나타낸 예에서는 입출력 전극 형성층(103)에 형성된 입출력 전극(121)과 커패시터 전극 형성층(102)에 형성된 커패시터 전극(111)을 비아 전극(141)으로 도통시켰지만, 이 도 40에 나타낸 예에서는 선로 전극(116)의 도중과 입출력 전극(521)에 각각 도통되는 비아 전극(241)을 제공하고 있다.
또한, 도 2(A)에서는 커패시터 전극(115)과 입출력 전극(122)에 도통되는 비아 전극(142)을 제공했지만, 이 도 40에 나타낸 예에서는 입출력 전극(522)을 이 입출력 전극(522)과 커패시터 전극(115) 사이에 용량이 생기도록 형성하고 있다.
따라서, 도 40에 나타낸 적층 대역 통과 필터의 등가 회로는 도 41(A)에 나타낸 것과 같은 것이 된다. 여기서, 인덕터(L1)는 비아 전극(131,132) 및 선로 전극(116)에 의한 인덕터이다. 또한, 커패시터(C50)는 커패시터 전극(115)과 입출력 전극(522) 사이에 생기는 커패시턴스를 기호화한 것이다. 이렇게 하여 인덕턴스 분할(유도성 결합)로 입력하고, 용량 취출(용량성 결합)로 출력하는 필터로서 이용될 수 있다. 회로 설계에 있어서, 적층 대역 통과 필터의 입출력 임피던스가 높을 경우는 인덕턴스 분할을 이용하고, 적층 대역 통과 필터의 입출력 임피던스가 낮을 경우에는 용량 취출을 행함으로써 입출력 임피던스를 조정시킬 수 있다.
또한, 도 40에 나타낸 비아 전극(241)을 제공하지 않으면 입출력 전극(521)과 커패시터 전극(111) 사이에 생기는 용량으로 외부 결합을 취할 수 있다. 이 경우의 등가 회로는 도 41(B)에 나타낸 것과 같은 것이 된다. 여기서, 커패시터(C10)는 상기 입출력 전극(521)과 커패시터 전극(111) 사이에 생기는 용량을 기호화한 것이다.
이와 같이 입출력과 함께 용량성 결합으로 할 수도 있고, 단지 비아 전극의 유무만으로 이러한 입출력 형식의 변경을 용이하게 할 수 있다.
(제 16 실시형태)
도 42는 제 16 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 43(A)는 그 등가 회로도, 도 43(B)는 그 통과 특성을 나타내는 도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(601), 커패시터 전극 형성층(302), 입출력 전극 형성층(303), 선로 전극 형성층(304), 및 외층(305)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다.
도 42에 나타낸 바와 같이, 입출력 전극 형성층(303)에는 입출력 전극(621,622)과 함께 입출력간 커패시터 전극(160)을 형성하고 있다. 이 입출력간 커패시터 전극(160)은 2개의 입출력 전극(621,622) 사이에 용량을 생기게 함으로써 입출력 전극(621~622) 사이를 용량 결합시키는 것이다.
커패시터 전극 형성층(302)의 커패시터 전극(311,312,313)은 접지 전극(309)에 대향한다.
비아 전극(341)은 입출력 전극(621)과 커패시터 전극(311)에 도통되고, 비아 전극(342)은 입출력 전극(622)과 커패시터 전극(313)에 도통된다.
비아 전극(331)은 커패시터 전극(311)과 선로 전극(516)의 일단에 도통되고, 비아 전극(332)은 선로 전극(516)의 타단과 접지 전극(309)에 도통된다. 비아 전극(333)은 접지 전극(309)과 선로 전극(517)의 일단에 도통되고, 비아 전극(334)은 선로 전극(517)의 타단과 커패시터 전극(312)에 도통된다. 비아 전극(335)은 커패시터 전극(313)과 선로 전극(518)의 일단에 도통되고, 비아 전극(336)은 선로 전극(518)의 타단과 접지 전극(309)에 도통된다.
따라서, 이 3개(3단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <101>이다.
이 적층 대역 통과 필터의 등가 회로는 도 43(A)에 나타낸 바와 같은 것이 된다. 여기서 커패시터(C13)는 상기 입출력간 커패시터 전극(160)을 제공함으로써 입출력 전극(621~622) 사이에 생기는 용량을 기호화한 것이다.
이와 같이 <101> 결합의 3단의 공진기를 순서대로 결합시킴과 아울러, 1단째와 3단째의 공진기 간을 용량성 결합시킴으로써 도 43(B)에 나타낸 바와 같은 통과 특성을 얻을 수 있다. 도 44(A)는 비교예로서 상기 입출력간 커패시터 전극을 제공하지 않을 경우의 등가 회로도, 도 44(B)는 그 경우의 필터의 특성도이다.
도 43(B)와 도 44(B)를 대비하면 명확해지는 바와 같이, 입출력간 커패시터 전극을 제공함으로써 통과 대역의 고영역측의 감쇠극이 고영역측으로 떨어지지만, 통과 대역의 저영역측에 2개의 감쇠극이 생김으로써 통과 대역으로부터 저영역측으로의 감쇠 특성을 급준하게 할 수 있다.
이렇게 하여 공진기 간의 점핑(jumoing) 결합도 단지 입출력 전극 형성층에 입출력간 커패시터 전극을 형성하는 것만으로 용이하게 생기게 할 수 있다. 따라서, 얻어야 할 필터 특성에 따라 이 입출력간 커패시터 전극의 유무, 형상, 형성 위치를 적당히 설정하면 좋다.
(제 17 실시형태)
제 17 실시형태는 4단의 LC 병렬 공진기를 구성하고, 또한 입출력간 커패시터 전극을 제공한 예이다.
도 45는 제 17 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 46(A)는 그 등가 회로도, 도 46(B)는 그 통과 특성을 나타내는 도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(701), 커패시터 전극 형성층(402), 입출력 전극 형성층(403), 선로 전극 형성층(404), 및 외층(405)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다.
도 45에 나타낸 바와 같이, 입출력 전극 형성층(403)에는 입출력 전극(721,722)과 함께 입출력간 커패시터 전극(260)을 형성하고 있다. 이 입출력간 커패시터 전극(260)은 2개의 입출력 전극(721,722) 사이에 용량을 생기게 함으로써 입출력 전극(721~722) 사이를 용량 결합시키는 것이다.
커패시터 전극 형성층(402)의 커패시터 전극(411,412,413,414)은 접지 전극(409)에 대향한다.
비아 전극(441)은 입출력 전극(721)과 커패시터 전극(411)에 도통되고, 비아 전극(442)은 입출력 전극(722)과 커패시터 전극(414)에 도통된다.
비아 전극(431)은 커패시터 전극(411)과 선로 전극(616)의 일단에 도통되고, 비아 전극(432)은 선로 전극(616)의 타단과 접지 전극(409)에 도통된다. 비아 전극(433)은 접지 전극(409)과 선로 전극(617)의 일단에 도통되고, 비아 전극(434)은 선로 전극(617)의 타단과 커패시터 전극(412)에 도통된다. 비아 전극(435)은 접지 전극(409)과 선로 전극(618)의 일단에 도통되고, 비아 전극(436)은 선로 전극(618)의 타단과 커패시터 전극(413)에 도통된다. 비아 전극(437)은 커패시터 전극(414)과 선로 전극(619)의 일단에 도통되고, 비아 전극(438)은 선로 전극(619)의 타단과 접지 전극(409)에 도통된다.
따라서, 이 4개(4단)의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <1001>.
적층 대역 통과 필터의 등가 회로는 도 46(A)에 나타낸 바와 같은 것이 된다. 여기서, 커패시터(C14)는 상기 입출력간 커패시터 전극(260)을 제공함으로써 입출력 전극(721~722) 사이에 생기는 용량을 기호화한 것이다.
이와 같이 <1001> 결합의 4단의 공진기를 순서대로 결합시킴과 아울러, 1단째와 4단째의 공진기 간을 용량성 결합시킴으로써 도 46(B)에 나타낸 바와 같은 통과 특성을 얻을 수 있다. 도 47(A)는 비교예로서 상기 입출력간 커패시터 전극을 제공하지 않을 경우의 등가 회로도, 도 47(B)는 그 경우의 필터의 특성도이다.
도 46(B)와 도 47(B)를 대비하면 명확해지는 바와 같이, 입출력간 커패시터 전극을 제공함으로써 통과 대역의 고영역측에 감쇠극이 생김과 아울러 통과 대역의 저영역측에 2개의 감쇠극이 생김으로써 통과 대역으로부터 저영역측으로의 감쇠 특성 및 통과 대역으로부터 고영역측으로의 감쇠 특성을 함께 급준하게 할 수 있다.
(제 18 실시형태)
제 18 실시형태는 4단의 LC 병렬 공진기를 구성하고, 또한 입출력간 커패시터 전극을 제공한 예이다.
도 48은 제 18 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 49는 그 등가 회로도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(701), 커패시터 전극 형성층(402), 입출력 전극 형성층(503,506), 선로 전극 형성층(404), 입출력간 커패시터 전극 형성층(507), 및 외층(405)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다.
이 예에서는 입출력 전극 형성층(506)에 입출력 전극(823,824)을 형성하고, 입출력 전극 형성층(503)에 입출력 전극(821,822)을 형성하고 있다. 또한, 이 2개의 입출력 전극 형성층(506,503)과는 달리 입출력간 커패시터 전극 형성층(507)에 입출력간 커패시터 전극(360)을 형성하고 있다. 이 입출력간 커패시터 전극(360)은 입출력 전극(823-360-824) 사이에서 각각 용량을 생기게 해서 입출력간을 용량 결합시킨다. 또한, 선로 전극(616~619)을 횡단하는 횡단 전극으로서도 작용한다. 그 외는 제 17 실시형태의 경우와 같다.
또한, 입출력 전극(821과 823)은 적층체의 한쪽의 단면에 형성되는 단자 전극에 접속된다. 또한, 입출력 전극(822와 824)은 적층체의 다른 쪽의 단면에 형성되는 단자 전극에 접속된다.
도 49에 있어서 커패시터(C14)는 상기 입출력간 커패시터 전극(360)을 제공함으로써 입출력 전극(823-360-824) 사이에 생기는 용량을 기호화한 것이다. 또한, 상기 입출력간 커패시터 전극(360)이 횡단 전극으로서 작용할 경우에는 분포 정수선로적이므로 도 49에서는 나타내지 않고 있다.
(제 19 실시형태)
제 19 실시형태는 4단의 LC 병렬 공진기를 구성하고, 입출력간 커패시터 전극을 제공함과 아울러, 최하층 이외의 층에 내부 접지 전극을 제공한 예이다.
도 50은 제 19 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다. 여기서, 접지 전극 형성층(701), 커패시터 전극 형성층(402), 입출력 전극 형성층(403), 선로 전극 형성층(404)의 구성은 도 45에 나타낸 것과 같다. 도 50에서는 접지 전극 형성층(801)을 선로 전극 형성층(404)과 외층(405) 사이에 더 제공하고 있다. 이 접지 전극 형성층(801)에는 크랭크형의 접지 전극(509)을 형성하고 있다. 이 크랭크형의 접지 전극(509) 중 서로 평행한 부분은 선로 전극(617,618)과 부분적으로 평행하게 대향하도록 배치되어 있다. 따라서, 2단째와 3단째의 LC 병렬 공진기의 인덕터와 접지 사이에 분포 용량이 생기게 된다.
이와 같이 복수의 LC 병렬 공진기를 순서대로 유도 결합시킨 기본 구성의 것에 접지 전극 형성층을 삽입함으로써 부가 회로를 용이하게 제공할 수 있고, 그것에 의해 필터 특성을 다양하게 정할 수 있다.
(제 20 실시형태)
제 20 실시형태는 칩 인덕터를 이용해서 5단의 LC 병렬 공진기를 구성한 것이다.
도 51(A)는 제 20 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 51(B)는 외관 사시도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(101), 커패시터 전극 형성층(102), 입출력 전극 형성층(103), 및 선로 전극 형성층(504)을 적층해서 이루어지는 적층체에 입출력 단자(7,8), 접지 단자(6)를 형성하고, 칩 인덕터(171~175)를 실장(탑재)함으로써 구성한 것이다.
도 51(A)에 있어서, 선로 전극 형성층(504)에는 칩 인덕터 접속 전극[(716A,716B)~(720A,720B)]을 형성하고 있다.
선로 전극 형성층(504)과 커패시터 전극 형성층(102) 사이 및 선로 전극 형성층(504)과 접지 전극 형성층(101) 사이에 각각 제공되는 비아 전극의 구성은 도 2(A)에 나타낸 것과 같다. 따라서, 상기 칩 인덕터(171~175)를 상기 적층체에 탑재한 상태이고, 등가 회로로서는 도 3(A)에 나타낸 것과 동등한 필터를 구성할 수 있다.
이와 같이, 탑재하는 칩 인덕터(171~175)의 인덕턴스 값을 변경함으로써 상기 적층체를 변경하지 않고 필터 특성을 용이하게 설정할 수 있다.
또한, 칩 인덕터를 이용함으로써 LC 병렬 공진기의 각 인덕터의 인덕턴스 값을 크게 확보할 수 있으므로 소형이면서 비교적 낮은 주파수 대역에 적용가능한 대역 통과 필터를 구성할 수 있다.
(제 21 실시형태)
이상에 나타낸 각 실시형태에서는 유전체층 및 전극층의 적층 방향에 대하여 수직 방향으로 인덕터 전극 및 커패시터 전극을 배열 형성했지만, 제 21 실시형태에서는 인덕터 전극 및 커패시터 전극을 유전체층 및 전극층의 적층 방향으로 배열한다.
도 52는 제 21 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(21,23,25,27), 인덕터ㆍ커패시터 전극 형성층(22,24,26), 및 외층(28)을 적층해서 적층체(200)를 구성함과 아울러, 그 측면에 입출력 단자(70,80) 및 접지 단자(60,61)를 형성한 것이다.
접지 전극 형성층(21)에는 접지 전극(31) 및 접지 접속 전극(71,72)을 형성하고 있다. 접지 전극 형성층(23)에는 접지 전극(32) 및 접지 접속 전극(73)을 형성하고 있다. 접지 전극 형성층(25)에 접지 전극(33) 및 접지 접속 전극(74)을 형성하고 있다. 또한, 접지 전극 형성층(27)에는 접지 전극(34) 및 접지 접속 전극(75,76)을 형성하고 있다.
인덕터ㆍ커패시터 전극 형성층(22,24,26)에는 각각 커패시터 전극(41,42,43), 인덕터 전극(51,52,53)을 각각 형성하고 있다. 또한, 인덕터 전극(51)의 단부와 접지 전극(32)에 도통되는 비아 전극(91), 인덕터 전극(52)의 단부와 접지 전극(33)에 도통되는 비아 전극(92), 인덕터 전극(53)의 단부와 접지 전극(33)에 도통되는 비아 전극(93)을 각각 제공하고 있다.
이러한 구성이므로, 등가 회로도로서 도 53에 나타낸 바와 같은 회로를 구성할 수 있다. 여기서, 커패시터(C1~C3)는 상기 커패시터 전극(41~43)과 접지 전극(31~34) 사이에 생기는 용량을 기호화한 것이다. 또한, 인덕터(L1~L3)는 상기 인덕터 전극(51~53)에 의한 인덕턴스 성분을 기호화한 것이다. 도 52에 나타낸 인덕터 전극(52)에 의한 루프의 방향과 인덕터 전극(51,53)에 의한 루프의 방향은 역방향이므로, 도 53에 나타낸 유도성 결합(M1,M2)은 각각 역 극성이고 <101)의 결합의 구성이 된다. 또한, 접지 단자(61)는 인덕터 전극(51~53)의 일부와 각각 대향해서 횡단하므로 횡단 전극으로서도 작용한다.
또한, 이상에 나타낸 각 실시형태에서는 커패시터 전극을 커패시터 전극 형성층에 전극을 형성함으로써 LC 병렬 공진기의 커패시터를 구성했지만, 칩 콘덴서를 유전체층과 전극층의 적층체에 탑재해도 좋다.
또한, 이상에 나타낸 각 실시형태에서는 공통 접지 전극과 커패시터 전극에서 용량을 생기게 했지만, 접지 전극 대신에 다른 커패시터 전극을 다른 전극 형성층에 형성함으로써 용량을 생기게 해도 좋다.
(제 22 실시형태)
도 54는 제 22 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 55(A)는 그 등가 회로도, 도 55(B)는 그 통과 특성 및 반사 특성을 나타내는 도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(901), 커패시터 전극 형성층(902), 입출력 전극 형성층(903), 선로 전극 형성층(904), 및 외층(905)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다. 이 적층 대역 통과 필터의 외관은 도 2(B)에 나타낸 것과 같다.
도 54에 나타낸 바와 같이, 입출력 전극 형성층(903)에는 입출력 전극(1021,1022)과 함께 입출력간 커패시터 전극(1060)을 형성하고 있다. 이 입출력간 커패시터 전극(1060)은 2개의 입출력 전극(1021,1022) 사이에 용량을 생기게 함으로써 입출력 전극(1021-1022) 사이를 용량 결합시키는 것이다.
커패시터 전극 형성층(902)의 커패시터 전극(1011,1012,1013)은 각각 접지 전극(1009)에 대향한다.
비아 전극(1031)은 입출력 전극(1021), 커패시터 전극(1011), 및 선로 전극(1016)에 도통되고, 비아 전극(1035)은 입출력 전극(1022), 커패시터 전극(1013), 및 선로 전극(1018)에 도통된다.
비아 전극(1032)은 선로 전극(1016)의 타단과 접지 전극(1009)에 도통된다. 비아 전극(1033)은 접지 전극(1009)과 선로 전극(1017)의 일단에 도통되고, 비아 전극(1034)은 선로 전극(1017)의 타단과 커패시터 전극(1012)에 도통된다. 비아 전극(1036)은 선로 전극(1018)의 타단과 접지 전극(1009)에 도통된다.
이 적층 대역 통과 필터의 등가 회로는 도 55(A)에 나타낸 바와 같은 것이 된다. 이 회로는 제 16 실시형태에서 도 43(A)에 나타낸 것과 같다. 도 55(A)에 나타낸 커패시터(C1,C2,C3)은 커패시터 전극(1011,1012,1013)과 접지 전극(1009)으로 구성된다. 인덕터(L1)는 선로 전극(1016)과 비아 전극(1031,1032)에 의해 구성된다. 인덕터(L2)는 선로 전극(1017)과 비아 전극(1033,1034)에 의해 구성된다. 인덕터(L3)는 선로 전극(1018)과 비아 전극(1035,1036)에 의해 구성된다. 커패시터(C12)는 커패시터 전극(1011과 1012)과의 전극간 간극, 커패시터(C23)는 커패시터 전극(1012와 1013)과의 전극간 간극에서 각각 구성된다. 커패시터(C13)는 입출력간 커패시터 전극(1060)과 입출력 전극(1021,1022)의 전극간 간극에 의해 구성되는 용량, 및 입출력간 커패시터 전극(1060)의 양단 부분과 커패시터 전극(1011,1013) 사이에 생기는 용량의 합성 용량이다. 또한, 인덕터(L1과 L2) 사이에 유도 결합(M1), 인덕터(L2와 L3) 사이에 유도 결합(M2)이 각각 생긴다. 이 3단의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <101>이다.
이상의 구조에 의해, 3단의 LC 병렬 공진기로 이루어지는 밴드패스 필터로서 작용한다.
제 22 실시형태에서는 3개의 선로 전극(1016,1017,1018) 중 중앙의 선로 전극(1017)을 미앤더 형상으로 함으로써 한정된 점유 면적 내에 상대적으로 긴 선로 전극을 형성할 수 있다. 그 때문에, 필요한 인덕턴스를 얻기 위한 면적을 축소화할 수 있고, 그 전체에 소형화할 수 있다.
또한, 커패시터 전극 형성층(902) 상에 형성된 2단째의 LC 병렬 공진기의 커패시터 전극(1012)을 입력측의 LC 병렬 공진기의 커패시터 전극(1011)과 출력측의 LC 병렬 공진기의 커패시터 전극(1013) 사이에 끼워져 있지 않은 위치에 배치하고 있다.
이러한 각 커패시터 전극의 배치에 의해 커패시터 전극(1011)과 (1012) 사이에 생기는 용량, 및 커패시터 전극(1013)과 (1012) 사이에 생기는 용량을 함께 작게 한 채, 이들의 용량과는 독립으로 2개의 커패시터 전극(1011-1013) 사이에 생기는 용량을 최적값으로 정할 수 있다. 그 때문에, 2개의 커패시터 전극(1011-1013) 사이의 간격을 조정하는 것만으로 입출력 단자 간의 용량을 설정할 수 있고, 통과 대역 양측의 감쇠극의 주파수의 설계가 용이해진다. 덧붙여서 말하면, 도 42에 나타낸 예에서는 커패시터 전극(311)과 (313) 사이에 2단째의 공진기의 커패시터 전극(312)이 개재하고 있으므로, 커패시터 전극(311,313)과 커패시터 전극(312) 사이에 상대적으로 큰 용량이 생긴다. 그 때문에, 입출력 단자간 용량값의 설계가 어렵고, 점핑 결합에 의한 감쇠극의 제어도 곤란하다.
더욱이, 제 22 실시형태에서는 입출력간 커패시터 전극(1060)을 2단째의 LC 병렬 공진기의 커패시터 전극(1012)과 대향하지 않는(용량성 결합하지 않는) 위치에 배치하고 있다. 그 때문에, 입출력간 커패시터 전극(1060)과 2단째의 LC 병렬 공진기의 커패시터 전극(1012)의 불필요한 결합을 억제할 수 있고, 1단째의 공진기와 3단째의 공진기의 점핑 결합에 의한 기대의 감쇠극 특성을 얻을 수 있다.
이와 같이 <101> 결합의 3단의 공진기를 순서대로 결합시킴과 아울러, 1단째와 3단째의 공진기 간을 용량성 결합시킴으로써 도 55(B)에 나타낸 바와 같은 특성을 얻을 수 있다. 여기서, 특성(S21)은 통과 특성, 특성(S11)은 반사 특성이다. 이 예에서는 약 2.3~2.9GHz의 통과 대역을 얻을 수 있다. 또한, 이 통과 대역의 저영역측에 2개의 감쇠극이 생겨 있다. 도 43(B)와 대비하면 명확해지는 바와 같이, 통과 대역의 저영역에서 통과 대역에 가까운 측의 감쇠극에 의한 감쇠량이 크고, 약 2.2GHz이하의 주파수대에서 감쇠량 약 140dB를 확보할 수 있는 것을 안다.
(제 23 실시형태)
도 56은 제 23 실시형태에 의한 적층 대역 통과 필터의 분해 사시도이다. 제 22 실시형태에서 도 54에 나타낸 예와 다른 것은 선로 전극 형성층(904)에 형성된 각 선로 전극의 패턴이다. 도 56에 나타낸 예에서는 선로 전극 형성층(904)에 각각 미앤더 형상의 선로 전극(1116,1117,1118)을 형성하고 있다. 그 외는 도 54에 나타낸 것과 같다. 따라서, 등가 회로는 도 55(A)와 같다.
또한, 이들의 선로 전극의 패턴은 선로 전극 형성층(904)의 중심에 대하여 점대칭으로 형성되어 있다. 그 때문에, 등가 회로에서 표시된 경우의 1단째와 3단째의 LC 병렬 공진기의 인덕터(L1,L3)는 같고, 또한 인덕터(L1-L2) 사이의 유도 결합(M1)과, 인덕터(L2-L3) 사이의 유도 결합(M2)은 같다.
또한, 이 예에서는 선로 전극(1116,1117,1118)의 모두 미앤더 형상으로 형성했지만, 1단째와 3단째의 선로 전극(1116,1118)은 각각 중앙측에 돌출하는 コ자 형상으로 해도 좋다.
이와 같이 각 선로 전극(1116,1117,1118)의 선로 길이를 길게 함으로써 등가 회로에서 표시된 경우의 각 단계의 LC 병렬 공진기의 인덕터(L1,L2,L3)의 인덕턴스가 커진다. 그 때문에, 각 선로 전극(1116,1117,1118)가 직선상일 경우와 비교하여 통과 대역의 주파수를 낮게 설정할 수 있다.
이렇게 하여 소형의 적층 대역 통과 필터를 구성할 수 있다. 또한, 선로 전극 형성층(904)만을 변경하는 것만으로 필터의 특성을 용이하게 변경할 수 있다.
(제 24 실시형태)
도 57은 제 24 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 58(A)는 그 등가 회로도, 도 58(B)는 그 통과 특성 및 반사 특성을 나타내는 도이다.
이 적층 대역 통과 필터는 접지 전극 형성층(1001), 커패시터 전극 형성층(1002,1006), 입출력 전극 형성층(1003), 선로 전극 형성층(1004), 및 외층(1005)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다. 이 적층 대역 통과 필터의 외관은 도 2(B)에 나타낸 것과 같다.
도 57에 나타낸 바와 같이, 입출력 전극 형성층(1003)에는 입출력 전극(1021,1022)과 함께 입출력간 커패시터 전극(1060)을 형성하고 있다. 이 입출력간 커패시터 전극(1060)은 2개의 입출력 전극(1011,1014) 사이에 용량을 생기게 함으로써 입출력 전극(1021-1022) 사이를 용량 결합시키는 것이다.
커패시터 전극 형성층(1006)의 커패시터 전극(1011,1014)은 각각 접지 전극(1009)에 대향한다.
또한, 하나의 커패시터 전극 형성층(1002)의 커패시터 전극(1012,1013)은 각각 접지 전극(1009)에 대향한다.
비아 전극(1031)은 입출력 전극(1021), 커패시터 전극(1011), 및 선로 전극(1016)의 일단에 도통된다. 비아 전극(1032)은 선로 전극(1016)의 타단과 접지 전극(1009)에 도통된다. 비아 전극(1033)은 접지 전극(1009)과 선로 전극(1017)의 일단에 도통된다. 비아 전극(1034)은 선로 전극(1017)의 타단과 커패시터 전극(1012)에 도통된다. 비아 전극(1035)은 선로 전극(1018)의 일단과 접지 전극(1019)에 도통된다. 비아 전극(1036)은 선로 전극(1018)의 타단과 커패시터 전극(1013)에 도통된다. 비아 전극(1037)은 입출력 전극(1022), 커패시터 전극(1014), 및 선로 전극(1019)에 도통된다. 비아 전극(1038)은 선로 전극(1019)의 타단과 접지 전극(1009)에 도통된다.
이 적층 대역 통과 필터의 등가 회로는 도 58(A)에 나타낸 것이 된다. 도 58(A)에 나타낸 커패시터(C1,C2,C3,C4)는 커패시터 전극(1011,1012,1013,1014)과 접지 전극(1009)으로 구성된다. 인덕터(L1)는 선로 전극(1016)과 비아 전극(1031,1032)에 의해 구성된다. 인덕터(L2)는 선로 전극(1017)과 비아 전극(1033,1034)에 의해 구성된다. 인덕터(L3)는 선로 전극(1018)과 비아 전극(1035,1036)에 의해 구성된다. 인덕터(L4)는 선로 전극(1019)과 비아 전극(1037,1038)에 의해 구성된다.
커패시터(C23)는 커패시터 전극(1012)과 (1013)의 전극간 간극에 의해 구성된다. 커패시터(C14)는 입출력간 커패시터 전극(1060)과 입출력 전극(1011,1014)의 전극간 간극에 의해 구성되는 용량, 및 입출력간 커패시터 전극(1060)의 양단 부분과 커패시터 전극(1011,1014) 사이에 생기는 용량의 합성 용량이다.
또한, 인덕터(L1)과 (L2) 사이에 유도 결합(M1), 인덕터(L2)와 (L3) 사이에 유도 결합(M2), 인덕터(L3)과 (L4) 사이에 유도 결합(M3)이 각각 생긴다. 이 4단계의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <1001>이다.
이상의 구조에 의해, 4단의 LC 병렬 공진기로 이루어지는 밴드패스 필터로서 작용한다.
제 24 실시형태에서는 입력측 및 출력측의 공진기의 커패시터 전극(1011,1014)을 다른 커패시터 전극(1012,1013)과는 다른 단독의 전극층에 배치하고 있으므로, 입출력측의 공진기의 커패시터(1011,1014)는 다른 공진기의 커패시터 전극(1012,1013)과는 결합하지 않고, 안정한 용량을 얻을 수 있다. 그 결과, 감쇠극 특성 및 필터 특성이 향상한다.
또한, 입출력측의 공진기의 커패시터 전극(1011,1014)이 공진기의 인덕터와 전자계 결합하지 않으므로 높은 Q특성의 공진기를 얻을 수 있고, 감쇠극 특성 및 필터 특성이 향상한다.
더욱이, 입력측 및 출력측의 공진기의 커패시터 전극(1011,1014)과 다른 커패시터 전극(1012,1013)을 내부의 접지 전극(1009)의 표리에 형성함으로써 내부 접지 전극의 유효 면적이 증대하고, 그 소형화 설계가 가능해진다.
도 58(B)는 제 24 실시형태의 적층 대역 통과 필터의 특성도이다. 여기서, 특성(S21)은 통과 특성, 특성(S11)은 반사 특성이다. 이 예에서는 약 2.2~2.5GHz의 통과 대역을 얻을 수 있다. 또한, 이 통과 대역의 저영역측과 고영역측의 각각 2개의 감쇠극이 생겨 있다. 도 46(B)와 대비하면 명확해지는 바와 같이, 통과 대역의 고영역에서 통과 대역에 가까운 측의 감쇠극에 의한 감쇠량을 크게 설정할 수 있는 것을 안다.
(제 25 실시형태)
도 59는 제 25 실시형태에 의한 적층 대역 통과 필터의 분해 사시도, 도 60(A)는 그 등가 회로도, 도 60(B)는 그 통과 특성 및 반사 특성을 나타내는 도이다.
제 24 실시형태가 4단의 공진기를 제공한 것에 대해서, 제 25 실시형태에서는 3단의 공진기를 제공하고 있다.
이 적층 대역 통과 필터는 접지 전극 형성층(1001), 커패시터 전극 형성층(1002,1006), 입출력 전극 형성층(1003), 선로 전극 형성층(1004), 및 외층(1005)으로 적층체를 이루고, 그 적층체의 단면에 소정의 입출력 단자 및 접지 단자를 제공한 것이다. 이 적층 대역 통과 필터의 외관은 도 2(B)에 나타낸 것과 같다.
도 59에 나타낸 바와 같이, 선로 전극 형성층(1004)에는 3개의 선로 전극(1016,1017,1018)을 형성하고 있어서 커패시터 전극 형성층(1002)에는 1개의 커패시터 전극(1012)을 형성하고 있다. 또한, 그것에 따라 비아 전극의 형성 위치를 결정하고 있다. 그 밖의 각 전극층의 구성은 도 57에 나타낸 것과 같다. 즉, 그 밖의 전극층으로서는 도 57에 나타낸 4단의 경우와 같은 전극층의 패턴을 이용한다.
비아 전극(1031)은 입출력 전극(1021), 커패시터 전극(1011), 및 선로 전극(1016)의 일단에 도통된다. 비아 전극(1032)은 선로 전극(1016)의 타단과 접지 전극(1009)에 도통된다. 비아 전극(1033)은 접지 전극(1009)과 선로 전극(1017)의 일단에 도통된다. 비아 전극(1034)은 선로 전극(1017)의 타단과 커패시터 전극(1012)에 도통된다. 비아 전극(1035)은 입출력 전극(1022), 커패시터 전극(1013), 및 선로 전극(1018)의 일단에 도통된다. 비아 전극(1036)은 선로 전극(1018)의 타단과 접지 전극(1009)에 도통된다.
이 적층 대역 통과 필터의 등가 회로는 도 60(A)에 나타낸 것과 같은 것이 된다. 도 60(A)에 나타낸 커패시터(C1,C2,C3)는 커패시터 전극(1011,1012,1013)과 접지 전극(1009)으로 구성된다. 인덕터(L1)는 선로 전극(1016)과 비아 전극(1031,1032)에 의해 구성된다. 인덕터(L2)는 선로 전극(1017)과 비아 전극(1033,1034)에 의해 구성된다. 인덕터(L3)는 선로 전극(1018)과 비아 전극(1035,1036)에 의해 구성된다.
커패시터(C13)는 입출력간 커패시터 전극(1060)과 입출력 전극(1011,1013)의 전극간 간극에 의해 구성되는 용량, 및 입출력간 커패시터 전극(1060)의 양단 부분과 커패시터 전극(1011,1013) 사이에 생기는 용량의 합성 용량이다.
또한, 인덕터(L1)와 (L2) 사이에 유도 결합(M1), 인덕터(L2)와 (L3) 사이에 유도 결합(M2)이 각각 생긴다. 이 3단의 LC 병렬 공진기의 각 공진기 간의 결합의 극성은 <101>이다.
이상의 구조에 의해, 3단의 LC 병렬 공진기로 이루어지는 밴드패스 필터로서 작용한다.
제 25 실시형태에서는 입력측 및 출력측의 공진기의 커패시터 전극(1O11,1013)을 다른 공진기의 커패시터 전극(1012)과는 다른 단독의 전극층에 배치하고 있으므로, 입출력측의 공진기의 커패시터(1011,1013)은 다른 공진기의 커패시터 전극(1012)과는 결합하지 않고, 안정한 용량을 얻을 수 있다. 그 결과, 감쇠극 특성 및 필터 특성이 향상한다.
또한, 입출력측의 공진기의 커패시터 전극(1O11,1O13)이 공진기의 인덕터와 전자계 결합하지 않으므로 높은 Q특성의 공진기를 얻을 수 있고, 감쇠극 특성 및 필터 특성이 향상한다.
더욱이, 입력측 및 출력측의 공진기의 커패시터 전극(1O11,1O13)과 다른 커패시터 전극(1012)을 내부의 접지 전극(1009)의 표리에 형성함으로써 내부 접지 전극의 유효 면적이 증대하고, 그 소형화 설계가 가능해진다.
도 60(B)는 제 25 실시형태의 적층 대역 통과 필터의 특성도이다. 여기서, 특성(S21)은 통과 특성, 특성(S11)은 반사 특성이다. 이 예에서는 약 2.2~2.5GHz의 통과 대역을 얻을 수 있다. 또한, 이 통과 대역의 저영역측에 2개의 감쇠극, 고영역측에 1개의 감쇠극이 생겨 있다. 도 43(B)와 대비하면 명확해지는 바와 같이, 통과 대역의 저영역에서 통과 대역에 가까운 측의 감쇠극에 의한 감쇠량이 크게 설정할 수 있는 것을 안다.

Claims (24)

  1. 복수의 유전체층; 및 커패시터 전극 또는 인덕터 전극의 적어도 한쪽의 전극을 포함하는 복수의 전극층의 적층체인 적층 대역 통과 필터에 있어서:
    상기 커패시터 전극과 상기 인덕터 전극에 의해 인접하는 LC 병렬 공진기 끼리에 의해 결합되는 3개 이상의 복수의 LC 병렬 공진기가 구성되고;
    상기 복수의 LC 병렬 공진기 중 입력측의 LC 병렬 공진기가 접속되는 입력 전극, 및 출력측의 LC 병렬 공진기가 접속되는 출력 전극을 구비하고;
    상기 복수의 LC 병렬 공진기의 인덕터 전극은 상기 인덕터 전극의 한쪽의 단부와 상기 커패시터 전극의 접속점을 시점으로 하는 루프를 각각 형성하고, 서로 결합되는 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프 면을 상기 인덕터 전극의 배열 방향에서 보았을 때 상기 루프 면 끼리가 적어도 일부에서 겹쳐지고;
    결합되는 2개 이상의 상기 LC 병렬 공진기의 인덕터 전극에 의한 루프의 방향이 상기 인덕터 전극의 배열 방향에서 보았을 때 서로 역인 것을 특징으로 하는 적층 대역 통과 필터.
  2. 제 1 항에 있어서,
    상기 입력측 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향과, 상기 입력측 LC 병렬 공진기의 인덕터 전극에 인접하는 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향이 역이고, 또한 상기 출력측 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향과, 상기 출력측 LC 병렬 공진기의 인덕터 전극에 인접하는 LC 병렬 공진기의 상기 인덕터 전극에 의한 루프의 방향이 역인 것을 특징으로 하는 적층 대역 통과 필터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 LC 병렬 공진기 중 1개 이상의 LC 병렬 공진기는 복수의 인덕터 전극을 구비하고 있는 것을 특징으로 하는 적층 대역 통과 필터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 LC 병렬 공진기의 인덕터 전극에 대하여 절연 상태에서 횡단하는 횡단 전극을 제공한 것을 특징으로 하는 적층 대역 통과 필터.
  5. 제 4 항에 있어서,
    상기 횡단 전극은 상기 LC 병렬 공진기의 접지측이 되는 접지 전극에 도통되는 것을 특징으로 하는 적층 대역 통과 필터.
  6. 제 1 항 또는 제 2 항에 있어서,
    적층된 유전체층의 측면에 측면 전극을 구비하고;
    상기 LC 병렬 공진기의 접지측이 되는 접지 전극은 1개 이상의 접속 전극을 경유해서 상기 측면 전극으로 도통되는 것을 특징으로 하는 적층 대역 통과 필터.
  7. 제 5 항에 있어서,
    상기 접지 전극은 상기 복수의 LC 병렬 공진기 중 소정의 LC 병렬 공진기 끼리의 접지 간에서 전기적(고주파적)으로 분리된 복수의 접지 전극으로 이루어지는 것을 특징으로 하는 적층 대역 통과 필터.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 LC 병렬 공진기의 인덕터 전극은 상기 유전체층의 적층 방향으로 통하는 비아 전극과 적어도 상기 유전체층의 적층 방향에 대하여 수직 방향으로 연장되는 선로 전극에 의해 각각 코일 형상을 이루고, 상기 인덕터 전극 및 커패시터 전극은 상기 유전체층 및 상기 전극층이 적층되는 적층 방향에 대하여 수직 방향으로 배열되어 있는 것을 특징으로 하는 적층 대역 통과 필터.
  9. 제 8 항에 있어서,
    상기 입력 전극과 상기 출력 전극을 구성하는 입출력 전극 형성층을 상기 커패시터 전극 또는 상기 선로 전극의 적어도 한쪽의 전극을 포함하는 전극층과는 별개로 제공함과 아울러, 상기 입력 전극 및 상기 출력 전극이 각각 도통되는 입력 단자 및 출력 단자를 상기 적층체의 측면에 제공한 것을 특징으로 하는 적층 대역 통과 필터.
  10. 제 9 항에 있어서,
    상기 입출력 전극 형성층은 상기 선로 전극을 형성한 전극층과 상기 커패시터 전극을 형성한 전극층 사이에 배치되어 있는 것을 특징으로 하는 적층 대역 통과 필터.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 LC 병렬 공진기의 커패시터 전극은 상기 적층체의 표면에 탑재된 칩 콘덴서로 구성된 것을 특징으로 하는 적층 대역 통과 필터.
  12. 제 8 항에 있어서,
    상기 복수의 LC 병렬 공진기의 커패시터 전극은 상기 복수의 커패시터 전극의 배치 범위로 확대되는 공통 접지 전극의 사이에 각각 용량을 구성하는 전극이며; 상기 커패시터 전극은 동일한 전극층으로 형성되어 있는 것을 특징으로 하는 적층 대역 통과 필터.
  13. 제 8 항에 있어서,
    상기 선로 전극은 동일한 전극층에 형성된 것을 특징으로 하는 적층 대역 통과 필터.
  14. 제 13 항에 있어서,
    상기 커패시터 전극 및 상기 선로 전극 각각은 이들 복수의 커패시터 전극 및 상기 선로 전극이 분포되는 범위의 중심을 통과하고, 또한 상기 선로 전극과 평행한 가상 중심선에 대하여 선대칭으로 배치되어 있는 것을 특징으로 하는 적층 대역 통과 필터.
  15. 제 13 항에 있어서,
    인접하는 2개 이상의 상기 선로 전극의 폭이 서로 다른 것을 특징으로 하는 적층 대역 통과 필터.
  16. 제 13 항에 있어서,
    인접하는 상기 선로 전극의 폭방향의 간격이 비등간격인 것을 특징으로 하는 적층 대역 통과 필터.
  17. 제 8 항에 있어서,
    상기 선로 전극에는 각각 2개의 비아 전극이 접속됨과 아울러, 상기 2개의 비아 전극의 접속점간 거리는 2개 이상의 상기 선로 전극끼리 다른 것을 특징으로 하는 적층 대역 통과 필터.
  18. 제 8 항에 있어서,
    상기 복수의 전극층 중 소정의 전극층에 상기 입력 전극과 상기 출력 전극 사이를 용량으로 접속하기 위한 커패시터 전극을 제공한 것을 특징으로 하는 적층 대역 통과 필터.
  19. 제 8 항에 있어서,
    복수의 상기 선로 전극 중 1개 이상이 미앤더 형상 또는 コ자 형상인 것을 특징으로 하는 적층 대역 통과 필터.
  20. 제 8 항에 있어서,
    상기 입력측의 LC 병렬 공진기의 커패시터 전극과 상기 출력측의 LC 병렬 공진기의 커패시터 전극에 끼워지는 영역 이외의 영역에 다른 커패시터 전극을 형성한 것을 특징으로 하는 적층 대역 통과 필터.
  21. 제 8 항에 있어서,
    상기 입력측 및 출력측의 LC 병렬 공진기의 커패시터 전극과, 상기 입력측 및 출력측의 LC 병렬 공진기의 커패시터 전극 이외의 커패시터 전극이 각각 다른 전극층으로 배치되어 있는 것을 특징으로 하는 적층 대역 통과 필터.
  22. 제 13 항에 있어서,
    상기 선로 전극은 상기 적층체의 표면에 탑재된 칩 인덕터로 구성된 것을 특징으로 하는 적층 대역 통과 필터.
  23. 제 8 항에 있어서,
    상기 선로 전극을 포함하는 전극층에 적층되어 있는 상기 유전체층의 비유전율은 6이상 80이하의 범위 내에 있고; 상기 커패시터 전극을 포함하는 전극층이 적층되어 있는 상기 유전체층의 비유전율은 20이상인 것을 특징으로 하는 적층 대역 통과 필터.
  24. 제 1 항 또는 제 2 항에 있어서,
    상기 유전체층은 저온 소결 세라믹인 것을 특징으로 하는 적층 대역 통과 필터.
KR1020087021927A 2006-04-14 2007-03-14 적층 대역 통과 필터 KR100956303B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006112263 2006-04-14
JPJP-P-2006-00112263 2006-04-14
JP2006197214 2006-07-19
JPJP-P-2006-00197214 2006-07-19

Publications (2)

Publication Number Publication Date
KR20080096820A KR20080096820A (ko) 2008-11-03
KR100956303B1 true KR100956303B1 (ko) 2010-05-10

Family

ID=38609153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087021927A KR100956303B1 (ko) 2006-04-14 2007-03-14 적층 대역 통과 필터

Country Status (5)

Country Link
EP (1) EP2009787A4 (ko)
JP (4) JP5142985B2 (ko)
KR (1) KR100956303B1 (ko)
CN (3) CN102647165B (ko)
WO (1) WO2007119356A1 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226174B1 (ko) 2006-10-27 2013-01-24 나노텍 메탈스, 인코포레이티드 나노 알루미늄/알루미나 금속 매트릭스 복합물의 제조 방법
TW200917563A (en) 2007-09-27 2009-04-16 Murata Manufacturing Co Laminated bandpass filter
TWI398984B (zh) * 2008-05-23 2013-06-11 Murata Manufacturing Co Laminated bandpass filter
EP2328270B1 (en) * 2008-08-11 2019-11-06 Hitachi Metals, Ltd. Bandpass filter, high-frequency device and communication apparatus
TWI433456B (zh) 2009-04-24 2014-04-01 Murata Manufacturing Co Electronic Parts
CN102484463B (zh) * 2009-09-18 2015-08-19 株式会社村田制作所 滤波器
JP5012883B2 (ja) 2009-12-11 2012-08-29 株式会社村田製作所 積層バランスフィルタ
WO2011114851A1 (ja) * 2010-03-18 2011-09-22 株式会社村田製作所 高周波積層部品および積層型高周波フィルタ
TWI442622B (zh) 2010-11-11 2014-06-21 Murata Manufacturing Co Laminated bandpass filter
JP5598548B2 (ja) * 2010-11-16 2014-10-01 株式会社村田製作所 積層帯域通過フィルタ
TWI492446B (zh) 2010-11-19 2015-07-11 Murata Manufacturing Co Electronic Parts
WO2012077498A1 (ja) 2010-12-06 2012-06-14 株式会社村田製作所 積層帯域通過フィルタ
TWI502802B (zh) * 2011-03-25 2015-10-01 Murata Manufacturing Co Electronic Parts
JP2012231279A (ja) * 2011-04-26 2012-11-22 Murata Mfg Co Ltd フィルタ回路
JP5573804B2 (ja) 2011-09-23 2014-08-20 株式会社村田製作所 帯域通過フィルタ
CN102509818A (zh) * 2011-10-27 2012-06-20 无锡南理工科技发展有限公司 一种超宽带微型滤波器
JP2013128232A (ja) * 2011-12-19 2013-06-27 Murata Mfg Co Ltd バンドパスフィルタ
WO2013099562A1 (ja) * 2011-12-28 2013-07-04 株式会社村田製作所 電子部品
JP5672266B2 (ja) 2012-05-28 2015-02-18 株式会社村田製作所 電子部品
JP5799918B2 (ja) 2012-09-05 2015-10-28 株式会社村田製作所 フィルタ
JP5621823B2 (ja) 2012-09-14 2014-11-12 株式会社村田製作所 高周波フィルタ
WO2014045648A1 (ja) * 2012-09-19 2014-03-27 株式会社村田製作所 フィルタ
KR101444555B1 (ko) * 2012-12-27 2014-09-24 삼성전기주식회사 대역 통과 필터
TWI517571B (zh) 2013-01-15 2016-01-11 Murata Manufacturing Co Resonator and bandpass filter
JP2016106446A (ja) * 2013-03-28 2016-06-16 株式会社村田製作所 バンドパスフィルタ
JP5907124B2 (ja) * 2013-07-24 2016-04-20 株式会社村田製作所 高周波部品およびフィルタ部品
JP5821914B2 (ja) * 2013-08-28 2015-11-24 株式会社村田製作所 高周波部品
JP5772918B2 (ja) * 2013-10-22 2015-09-02 株式会社村田製作所 帯域通過フィルタ
WO2015059964A1 (ja) * 2013-10-24 2015-04-30 株式会社村田製作所 複合ｌｃ共振器および帯域通過フィルタ
JP5970714B2 (ja) 2013-10-30 2016-08-17 株式会社村田製作所 電子部品
JP6354551B2 (ja) 2014-12-02 2018-07-11 株式会社村田製作所 電子部品
CN107005213B (zh) 2014-12-10 2020-07-21 株式会社村田制作所 电子部件
JP6295968B2 (ja) 2015-01-26 2018-03-20 株式会社村田製作所 電子部品
JP6314861B2 (ja) * 2015-01-29 2018-04-25 株式会社村田製作所 電子部品
WO2016152206A1 (ja) 2015-03-25 2016-09-29 株式会社村田製作所 ダイプレクサ
CN107431468B (zh) * 2015-03-27 2020-10-16 株式会社村田制作所 电子部件
JP6380321B2 (ja) * 2015-09-29 2018-08-29 株式会社村田製作所 Ｌｃ並列共振器および積層帯域通過フィルタ
TWI581562B (zh) * 2015-10-01 2017-05-01 Murata Manufacturing Co Laminated bandpass filter
JP6504021B2 (ja) 2015-11-04 2019-04-24 株式会社村田製作所 電子部品
TW201728081A (zh) * 2015-11-16 2017-08-01 Murata Manufacturing Co 積層型ｌｃ濾波器
US10103703B2 (en) * 2016-05-20 2018-10-16 Qualcomm Incorporated Double-sided circuit
KR20180007865A (ko) 2016-07-14 2018-01-24 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
TWI630792B (zh) 2016-08-17 2018-07-21 村田製作所股份有限公司 Multilayer LC filter
TWI643454B (zh) * 2016-10-05 2018-12-01 日商村田製作所股份有限公司 Multilayer LC filter
CN110024283B (zh) 2016-12-02 2023-02-17 株式会社村田制作所 Lc谐振器以及lc滤波器
US10680302B2 (en) * 2017-02-04 2020-06-09 Cts Corporation RF filter with separate capacitive and inductive substrates
WO2018198608A1 (ja) 2017-04-25 2018-11-01 株式会社村田製作所 電子部品
CN107508018B (zh) * 2017-09-06 2020-11-17 嘉兴佳利电子有限公司 一种多层超宽带滤波器
WO2019087739A1 (ja) 2017-10-30 2019-05-09 株式会社村田製作所 積層帯域通過フィルタ
CN111357198B (zh) * 2017-11-20 2023-05-16 株式会社村田制作所 带通滤波器
CN108011605A (zh) * 2017-12-06 2018-05-08 深圳振华富电子有限公司 一种小型化高抑制ltcc带通滤波器
JP6791107B2 (ja) * 2017-12-08 2020-11-25 株式会社村田製作所 積層帯域通過フィルタ
CN111656684B (zh) 2018-01-26 2023-04-07 株式会社村田制作所 带通滤波器
JP7078915B2 (ja) 2018-11-22 2022-06-01 株式会社村田製作所 共振素子、フィルタ、およびダイプレクサ
CN114128141A (zh) * 2019-07-09 2022-03-01 株式会社村田制作所 Lc滤波器
SE544108C2 (en) * 2019-10-18 2021-12-28 Metasum Ab Multi-layer filter, arrangement, and method for production thereof
CN114208030A (zh) * 2019-12-03 2022-03-18 株式会社村田制作所 层叠滤波器
KR20210075669A (ko) 2019-12-13 2021-06-23 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
WO2021149583A1 (ja) 2020-01-24 2021-07-29 株式会社村田製作所 バンドパスフィルタ
JPWO2021205793A1 (ko) * 2020-04-10 2021-10-14
CN115461991A (zh) 2020-05-25 2022-12-09 株式会社村田制作所 Lc滤波器
CN115461931A (zh) * 2020-05-25 2022-12-09 株式会社村田制作所 Lc滤波器以及使用该lc滤波器的双工器和复用器
WO2022070740A1 (ja) * 2020-09-29 2022-04-07 株式会社村田製作所 共振素子およびフィルタ
KR102511063B1 (ko) * 2021-04-23 2023-03-16 주식회사 뉴파워 프라즈마 출력 안정화 장치를 구비한 플라즈마 발생용 고주파 전력 공급 장치
WO2024070195A1 (ja) * 2022-09-26 2024-04-04 ローム株式会社 半導体装置
CN117294269B (zh) * 2023-11-27 2024-03-26 华南理工大学 一种集成电容式带通滤波器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262313A (ja) * 1990-03-13 1991-11-22 Murata Mfg Co Ltd バンドパスフィルタ
JP2000332638A (ja) 1999-05-20 2000-11-30 Murata Mfg Co Ltd 帯域阻止フィルタ、受信モジュール及び携帯無線機
JP2002252117A (ja) 2000-12-19 2002-09-06 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734531B2 (ja) 1988-06-28 1998-03-30 日本電気株式会社 論理回路
JP3084037B2 (ja) * 1990-03-23 2000-09-04 東光株式会社 積層型共振子とそれを用いたフィルタ
JPH046911A (ja) 1990-04-24 1992-01-10 Tdk Corp 高周波フィルタ
JPH04150011A (ja) * 1990-10-12 1992-05-22 Tdk Corp 複合電子部品
JP3127792B2 (ja) * 1995-07-19 2001-01-29 株式会社村田製作所 Ｌｃ共振器およびｌｃフィルタ
JPH09307389A (ja) * 1996-05-10 1997-11-28 Murata Mfg Co Ltd 積層型ｌｃフィルタ
JPH11225033A (ja) * 1998-02-06 1999-08-17 Hitachi Metals Ltd 積層型バンドパスフィルタ
US6069541A (en) * 1998-03-18 2000-05-30 Murata Manufacturing Co., Ltd. High-frequency filter, with an inductor for forming a pole, complex electronic component using the same, and portable radio apparatus using the same
JP2000209003A (ja) * 1999-01-01 2000-07-28 Tdk Corp フィルタの特性調整方法
JP2000201001A (ja) 1999-01-08 2000-07-18 Murata Mfg Co Ltd バンドパスフィルタ
JP2000323901A (ja) * 1999-05-07 2000-11-24 Murata Mfg Co Ltd 積層型ｌｃフィルタ
JP2001106571A (ja) * 1999-10-07 2001-04-17 Murata Mfg Co Ltd 誘電体セラミック組成物及びセラミック電子部品
CN1181612C (zh) * 2000-06-08 2004-12-22 符雪涛 零相移零温漂自适应有源模拟带通滤波器的滤波方法
US6768399B2 (en) * 2000-07-24 2004-07-27 Matsushita Electric Industrial Co., Ltd. Laminated bandpass filter, high frequency radio device and laminated bandpass filter manufacturing method
JP2002076809A (ja) * 2000-09-01 2002-03-15 Murata Mfg Co Ltd 積層型ｌｃ複合部品及び積層型ｌｃ複合部品の周波数特性調整方法
JP3702767B2 (ja) * 2000-09-12 2005-10-05 株式会社村田製作所 Ｌｃフィルタ回路および積層型ｌｃフィルタ
JP4132743B2 (ja) * 2001-07-27 2008-08-13 東光株式会社 積層型電子部品
JP3649183B2 (ja) 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
JP4487500B2 (ja) * 2003-06-16 2010-06-23 株式会社村田製作所 積層型ｌｃフィルタ
JP3594031B1 (ja) * 2003-07-04 2004-11-24 株式会社村田製作所 積層セラミック電子部品、積層コイル部品および積層セラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03262313A (ja) * 1990-03-13 1991-11-22 Murata Mfg Co Ltd バンドパスフィルタ
JP2000332638A (ja) 1999-05-20 2000-11-30 Murata Mfg Co Ltd 帯域阻止フィルタ、受信モジュール及び携帯無線機
JP2002252117A (ja) 2000-12-19 2002-09-06 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法

Also Published As

Publication number Publication date
EP2009787A1 (en) 2008-12-31
JP2012023752A (ja) 2012-02-02
WO2007119356A1 (ja) 2007-10-25
CN101421918A (zh) 2009-04-29
KR20080096820A (ko) 2008-11-03
CN102647167B (zh) 2015-03-25
CN101421918B (zh) 2013-02-27
CN102647165A (zh) 2012-08-22
JP5142985B2 (ja) 2013-02-13
JP5561259B2 (ja) 2014-07-30
JP2011244504A (ja) 2011-12-01
JP2011244503A (ja) 2011-12-01
CN102647167A (zh) 2012-08-22
EP2009787A4 (en) 2011-04-13
JPWO2007119356A1 (ja) 2009-08-27
CN102647165B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
KR100956303B1 (ko) 적층 대역 통과 필터
US6542052B2 (en) Monolithic LC components
KR101112519B1 (ko) 적층 대역 통과 필터
KR101026712B1 (ko) 적층 대역 통과 필터
US7671706B2 (en) High frequency multilayer bandpass filter
US9035724B2 (en) Multilayer band pass filter
US6437665B1 (en) Laminated LC filter with coplanar input/output capacitor patterns and coupling capacitor patterns
US9473103B2 (en) High frequency component
US6414567B2 (en) Duplexer having laminated structure
KR100503956B1 (ko) Ｌｃ 필터 회로, 적층형 ｌｃ 복합부품, 멀티플렉서 및무선 통신 장치
US6768399B2 (en) Laminated bandpass filter, high frequency radio device and laminated bandpass filter manufacturing method
US20150303890A1 (en) Composite lc resonator and band pass filter
JP4303693B2 (ja) 積層型電子部品
US7099645B2 (en) Multilayer LC filter
JP2008278360A (ja) 積層型バンドパスフィルタ及びそれを用いたダイプレクサ
WO2009096474A1 (ja) Ｌｃ複合部品
JP5601334B2 (ja) 電子部品
US9882544B2 (en) Electronic component
US20160156324A1 (en) Electronic component
US20220385260A1 (en) Lc resonator and lc filter
US11356073B2 (en) Multilayer filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 9