CN110024283B - Lc谐振器以及lc滤波器 - Google Patents

Lc谐振器以及lc滤波器 Download PDF

Info

Publication number
CN110024283B
CN110024283B CN201780074223.4A CN201780074223A CN110024283B CN 110024283 B CN110024283 B CN 110024283B CN 201780074223 A CN201780074223 A CN 201780074223A CN 110024283 B CN110024283 B CN 110024283B
Authority
CN
China
Prior art keywords
capacitor
conductor pattern
resonator
inductor
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780074223.4A
Other languages
English (en)
Other versions
CN110024283A (zh
Inventor
谷口哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110024283A publication Critical patent/CN110024283A/zh
Application granted granted Critical
Publication of CN110024283B publication Critical patent/CN110024283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24—Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明抑制LC滤波器的特性偏离所希望的特性。本发明的一个实施方式的LC谐振器(10)是沿层叠方向层叠有多个电介质层的层叠体。LC谐振器(10)具备第一电容器(C1)、第二电容器(C2)以及电感器(L1)。电感器(L1)连接在第一电容器(C1)与第二电容器(C2)之间。电感器(L1)的一端通过第一电容器(C1)与接地节点(GN)直流绝缘。电感器(L1)的另一端通过第二电容器(C2)与接地节点(GN)直流绝缘。

Description

LC谐振器以及LC滤波器
技术领域
本发明涉及LC谐振器以及包含该LC谐振器的LC滤波器。
背景技术
以往，已知有包含LC谐振器的LC滤波器。例如，在国际公开第2007/119356号小册子(专利文献1)中，公开了在层叠有多个电介质层的层叠体的内部，并排设置有多个LC并联谐振器的层叠带通滤波器。
专利文献1：国际公开第2007/119356号小册子
专利文献1所公开的LC并联谐振器包含由形成在电介质层上的线路导体图案、从形成在其它电介质层上的电容器导体图案向该线路导体图案延伸的导通孔导体图案、以及从该线路导体图案向接地电极延伸的其它导通孔导体图案形成的环状的电感器。该电感器经由导通孔导体图案与接地电极连接。
在电流从电感器流向接地电极以及与接地电极连接的其它导体的情况下，存在接地电极以及与接地电极连接的其它导体作为在LC滤波器的设计上未假定的电感器发挥作用的情况。在对高频信号要求高精度的滤波功能的LC滤波器中，在接地电极以及与接地电极连接的其它导体作为电感器发挥作用的情况下，它们可能会给LC滤波器的特性(例如插入损耗或反射损耗)带来无法忽视的影响。但是，多数情况下很难在LC滤波器的设计阶段假定在LC滤波器的安装状态下接地电极以什么样的方式与什么样的导体连接。因此，LC滤波器的特性(例如插入损耗或反射损耗)可能偏离所希望的特性。
发明内容
本发明是为了解决上述的课题而完成的，其目的在于抑制LC滤波器的特性偏离所希望的特性。
本发明的一个实施方式的LC谐振器是沿层叠方向层叠有多个电介质层的层叠体。LC谐振器具备第一电容器和第二电容器以及电感器。电感器连接在第一电容器与第二电容器之间。电感器的一端通过第一电容器与接地节点直流绝缘。电感器的另一端通过第二电容器与接地节点直流绝缘。
在本发明的LC谐振器中，电感器的一端通过第一电容器与接地节点直流绝缘，并且电感器的另一端通过第二电容器与接地节点直流绝缘。由于电感器与连接于接地节点的接地电极直流绝缘，所以能够抑制接地电极以及与接地电极连接的其它导体作为电感器发挥作用。其结果是，能够抑制包含该LC谐振器的LC滤波器的特性偏离所希望的特性。
附图说明
图1是作为实施方式1的LC滤波器的一个例子的带通滤波器的等效电路图。
图2是图1的带通滤波器的外观立体图。
图3是表示配置于图2所示的带通滤波器的内部的2个接地导体图案的图。
图4是表示图1的带通滤波器的层叠结构的一个例子的分解立体图。
图5是从Y轴方向俯视图4所示的带通滤波器的图。
图6是一并表示使电感器导通孔导体图案的长度(电感器的电感)以3个阶段变化的情况下的各自的插入损耗的图。
图7是一并表示使电容器导体图案的面积(LC串联谐振器所包含的电容器的电容)以3个阶段变化的情况下的各自的插入损耗的图。
图8是一并表示使电容器导体图案与接地导体图案之间的距离(LC并联谐振器所包含的电容器的电容)以2个阶段变化的情况下的各自的插入损耗的图。
图9是一并表示使电容器导体图案的面积(LC并联谐振器所包含的电容器的电容)以2个阶段变化的情况下的各自的插入损耗的图。
图10是表示实施方式2的带通滤波器的层叠结构的一个例子的分解立体图。
图11是从层叠方向俯视图10所示的带通滤波器的图。
图12是一并表示图10所示的带通滤波器的插入损耗以及反射损耗的图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，在图中对相同或者相当部分标注相同的附图标记，原则上不反复其说明。
[实施方式1]
图1是作为实施方式1的LC滤波器的一个例子的带通滤波器1的等效电路图。如图1所示，带通滤波器1具备LC谐振器LC10、输入输出端子P1、P2、以及电容器C3、C4。
LC谐振器LC10具备电感器L1以及电容器C1、C2。电感器L1的一端经由电容器C1与接地节点GN连接。电感器L1的另一端经由电容器C2与接地节点GN连接。
对于LC谐振器LC10而言，能够认为是电感器L1与由电容器C1和电容器C2合成的电容器并联连接而成的LC并联谐振器。另外，电感器L1和电容器C2形成LC串联谐振器SLC。
电感器L1的一端经由电容器C3与输入输出端子P1连接。电感器L1的一端经由电容器C4与输入输出端子P2连接。
在电流从电感器流向与接地节点GN连接的接地电极、以及与接地电极连接的其它导体的情况下，存在接地电极以及与接地电极连接的其它导体作为在带通滤波器1的设计上未假定的电感器发挥作用的情况。在对高频信号要求高精度的滤波功能的带通滤波器1中，在接地电极以及与接地电极连接的其它导体作为电感器发挥作用的情况下，它们可能会给带通滤波器1的特性(例如，插入损耗或反射损耗)带来无法忽视的影响。但是，多数情况下很难在带通滤波器1的设计阶段假定在带通滤波器1的安装状态下接地电极以什么样的方式与什么样的导体连接。因此，带通滤波器1的特性(例如，插入损耗或反射损耗)可能偏离所希望的特性。
因此，在实施方式1中，将电感器L1的一端通过电容器C1与接地节点GN直流绝缘，并且，将电感器L1的另一端通过电容器C2与接地节点GN直流绝缘。由于电感器L1与连接于接地节点GN的接地电极直流绝缘，所以能够抑制接地电极以及与接地电极连接的其它导体作为电感器发挥作用。其结果是，能够抑制带通滤波器1的特性偏离所希望的特性。
并且，在实施方式1中，将电感器L1的一端通过电容器C3与输入输出端子P1直流绝缘，并且将电感器L1的一端通过电容器C4与输入输出端子P2直流绝缘。由于电感器L1也与输入输出端子P1、P2直流绝缘，所以能够抑制输入输出端子P1、P2以及与输入输出端子P1、P2连接的其它导体作为电感器发挥作用。其结果是，能够进一步抑制带通滤波器1的特性偏离所希望的特性。
以下，对将带通滤波器1构成为多个电介质的层叠体的情况进行说明。图2是图1的带通滤波器1的外观立体图。如图2所示，将层叠方向(带通滤波器1的高度方向)设为Z轴方向。将带通滤波器1的长边(宽度)方向设为X轴方向。将带通滤波器1的短边(深度)方向设为Y轴方向。X轴、Y轴以及Z轴相互正交。
带通滤波器1例如是长方体状。将沿着与层叠方向相垂直的方向的带通滤波器1的面设为底面BF以及上表面UF。将沿着与层叠方向平行的方向的面中的沿着ZX平面的面设为侧面SF1以及SF3。将沿着层叠方向的面中的沿着YZ平面的面设为侧面SF2以及SF4。
在底面BF，形成有输入输出端子P1、P2以及接地电极GND。输入输出端子P1、P2以及接地电极GND例如是在底面BF规则地配置有平面电极的LGA(Land Grid Array：焊盘网格阵列)端子。
在上表面UF形成有方向识别标记DM。方向识别标记DM用于识别带通滤波器1的安装时的朝向。
图3是表示配置于图2所示的带通滤波器1的内部的2个接地导体图案11、71的图。在带通滤波器1的内部，在接地导体图案11与71之间配置有LC谐振器LC10，但在图3中为了容易观看图，未示出LC谐振器LC10。后面参照图4对LC谐振器LC10的结构进行说明。
如图3所示，接地导体图案71通过多个导通孔导体图案的每一个与接地导体图案11连接。接地导体图案11通过多个导通孔导体图案的每一个与接地电极GND连接。像这样，通过接地电极GND以及接地导体图案11由多个导通孔导体图案的每一个连接，并且接地导体图案11以及71由多个导通孔导体图案的每一个连接，从而能够将接地导体图案11以及71的电位维持在与接地电极GND大致相同的电位。
图4是表示图1的带通滤波器1的层叠结构的一个例子的分解立体图。如图4所示，带通滤波器1是沿Z轴方向层叠有多个电介质层Lyr1～Lyr8的层叠体。将电介质层Lyr1设为底面BF侧，将电介质层Lyr8设为上表面UF侧，按电介质层Lyr1～Lyr8的顺序沿Z轴方向层叠。在图4中，为了容易观察LC谐振器LC10的结构，未图示将接地电极GND和接地导体图案11连接的多个导通孔导体图案、以及将接地导体图案11和71连接的多个导通孔导体图案。
在电介质层Lyr1的底面BF，如已经说明的那样形成有输入输出端子P1、P2以及接地电极GND。在电介质层Lyr1还形成有接地导体图案11。如已经说明的那样，接地导体图案11通过未图示的多个导通孔导体图案的每一个与接地电极GND连接。
在电介质层Lyr2形成有电容器导体图案20。电容器导体图案20和接地导体图案11形成电容器C2。
在电介质层Lyr5形成有电容器导体图案51、52。电容器导体图案51、52通过导通孔导体图案V51、V52分别与输入输出端子P1、P2连接。
在电介质层Lyr6形成有电容器导体图案60。电容器导体图案60通过电感器导通孔导体图案V60与电容器导体图案20连接。电感器导通孔导体图案V60作为电感器L1发挥作用。电容器导体图案60与电容器导体图案51、52分别形成电容器C3、C4。
在电介质层Lyr7形成有接地导体图案71。电容器导体图案60和接地导体图案71形成电容器C1。另外，如已经说明的那样，接地导体图案71通过未图示的多个导通孔导体图案的每一个与接地导体图案11连接。
在电介质层Lyr8的上表面UF，如已经说明的那样形成有方向识别标记DM。
再次参照图1，在通过下述的式(1)定义的LC谐振器10的谐振频率fr1中，LC谐振器10的阻抗非常大(接近无限大)。在谐振频率fr1附近，来自输入输出端子P1或P2的信号难以通过LC谐振器LC10，信号容易从一个输入输出端子传输到另一个输入输出端子。即，插入损耗极小的带通滤波器1的谐振频率为LC谐振器10的谐振频率fr1附近的频率。能够通过调整谐振频率fr1，来调整带通滤波器1的谐振频率。
[式1]
Figure BDA0002078394810000061
另外，在通过下述的式(2)定义的LC串联谐振器SLC的谐振频率fr2中，LC串联谐振器SLC的阻抗非常小(接近0)。在谐振频率fr2附近，来自输入输出端子P1或P2的信号容易通过LC谐振器LC10。其结果是，来自一个输入输出端子的信号中的通过LC谐振器LC10后损耗的比例增大。即，在谐振频率fr2附近的频率，产生带通滤波器1的插入损耗极大的衰减极。能够通过调整谐振频率fr2，来调整带通滤波器1的衰减极的频率。
[式2]
Figure BDA0002078394810000062
以下，使用图5～图9，对在使LC谐振器10以及LC串联谐振器SLC的各谐振频率变化的情况下，带通滤波器1的特性如何变化进行说明。
图5是从Y轴方向俯视图4所示的带通滤波器1的图。参照图5，若使电感器导通孔导体图案V60(电感器L1)的长度(电容器导体图案20与60之间的距离)D1变化，则电感器L1的电感变化，LC谐振器10的谐振频率fr1以及LC串联谐振器SLC的谐振频率fr2同时变化。使用图6对在这种情况下带通滤波器1的特性如何变化进行说明。
若使电容器导体图案20的面积变化，则电容器C2的电容变化，LC串联谐振器SLC的谐振频率fr2变化。使用图7对在这种情况下带通滤波器1的特性如何变化进行说明。
若使电容器导体图案60与接地导体图案71之间的距离D2或电容器导体图案60的面积变化，则电容器C1的电容变化，LC谐振器10的谐振频率fr1变化。使用图8、图9对在这种情况下带通滤波器1的特性如何变化进行说明。
图6是一并表示使电感器导通孔导体图案V60的长度(电感器L1的电感)以3个阶段变化的情况下的各自的插入损耗IL101～IL103的图。在图6中，纵轴的衰减量(dB)作为负值来表示。衰减量的绝对值越大，插入损耗越大。在图7～图9以及图12中也相同。插入损耗越大，意味着输入至带通滤波器1的信号中的在带通滤波器1的内部损耗的信号的比例越大。因此，优选插入损耗较小。
在图6中，用IL101～IL103来表示插入损耗的情况下的电感器导通孔导体图案V60的长度分别为距离D11～D13(D11＞D12＞D13)。用IL101～IL103来表示插入损耗的情况下的带通滤波器1的谐振频率分别为频率f1～f3(f1＜f2＜f3)。用IL101～IL103来表示插入损耗的情况下的衰减极的频率分别为频率f11～f13(f11＜f12＜f13)。
电感器导通孔导体图案V60的长度越小，电感器L1的电感越小。若电感值变小，则LC谐振器10的谐振频率fr1升高(参照式(1))，所以如图6所示，带通滤波器1的谐振频率升高。在带通滤波器1中，能够通过调整电感器导通孔导体图案V60的长度，来调整带通滤波器1的谐振频率。
另外，电感器导通孔导体图案V60的长度越小，LC串联谐振器SLC的谐振频率fr2也越高(参照式(2))，所以带通滤波器1的衰减极的频率也越高。在带通滤波器1中，能够通过调整电感器导通孔导体图案V60的长度，来一起调整带通滤波器1的衰减极的频率和谐振频率。
图7是一并表示使电容器导体图案20的面积(电容器C2的电容)以3个阶段变化的情况下的各自的插入损耗IL111、IL101、IL112的图。图7所示的插入损耗IL101与图6所示的插入损耗IL101相同。用IL111、IL101、IL112来表示插入损耗的情况下的电容器导体图案20的面积分别是面积S21～S23(S21＞S22＞S23)。用IL111、IL112来表示插入损耗的情况下的带通滤波器1的衰减极的频率分别为频率f14、f15(f14＜f11＜f15)。
电容器导体图案20的面积越小，电容器C2的电容越小。若电容器电容变小，则LC串联谐振器SLC的谐振频率fr2升高(参照式(2))，所以带通滤波器1的衰减极的频率升高。另外，用IL111、IL101、IL112来表示插入损耗的情况下的带通滤波器1的谐振频率因电容器C2的电容变化而变化(参照式(1))。但是，谐振频率以后的插入损耗的变化在用IL111、IL101、IL112来表示插入损耗的情况下几乎相同。即，电容器导体图案20的面积的变化几乎不会给带通滤波器1的通过特性带来影响。能够通过调整电容器导体图案20的面积，来几乎不会给带通滤波器1的通过特性带来影响地调整带通滤波器1的衰减极的频率。
图8是一并表示使电容器导体图案60与接地导体图案71之间的距离(电容器C1的电容)以2个阶段变化的情况下的各自的插入损耗IL101、IL121的图。图8所示的插入损耗IL101与图6所示的插入损耗IL101相同。用IL101、IL121来表示插入损耗的情况下的电容器导体图案60与接地导体图案71之间的距离分别为距离D21、D22(D21＞D22)。用IL121来表示插入损耗的情况下的带通滤波器1的谐振频率为频率f4(f4＜f1)。
电容器导体图案60与接地导体图案71之间的距离越小，电容器C1的电容越大。若电容器电容增大，则LC并联谐振器PLC的谐振频率fr1降低(参照式(1))，所以带通滤波器1的谐振频率降低。另一方面，用IL121、IL101来表示插入损耗的情况下的衰减极的频率均为频率f11附近的频率，几乎不变。能够通过调整电容器导体图案60与接地导体图案71之间的距离，几乎不改变带通滤波器1的衰减极的频率地调整谐振频率。
图9是一并表示使电容器导体图案60的面积(电容器C1的电容)以2个阶段变化的情况下的各自的插入损耗IL101、IL122的图。图9所示的插入损耗IL101与图6所示的插入损耗IL101相同。用IL101、IL122来表示插入损耗的情况下的电容器导体图案60的面积分别为面积S11、S12(S11＜S12)。用IL122来表示插入损耗的情况下的谐振频率以及衰减极的频率分别为频率f5(f5＜f1)、f16(f16＜f11)。
电容器导体图案60的面积越大，电容器C1的电容越大。在该情况下，LC并联谐振器PLC的谐振频率fr1变低(参照式(1))，所以带通滤波器1的谐振频率降低。该对应关系与图8所示的对应关系相同。但是，在图9中，在用IL101、IL122来表示插入损耗的情况下，在衰减极的频率中产生比图8大的差异。
若使电容器导体图案60的面积变化，则电容器C1中的电场的分布发生变化，在电容器C1与电容器C2的耦合状态中可能发生无法忽视的变化。在该情况下，电容器导体图案60的面积的变化不仅给LC谐振器10的谐振频率，也会给LC串联谐振器SLC的谐振频率带来无法忽视的影响。其结果是，带通滤波器1的衰减极的频率也可能以无法忽视的程度变化。
另一方面，在使电容器导体图案60与接地导体图案71之间的距离变化的情况下，电容器C1中的电场的分布几乎不变化。由于电容器C1与电容器C2的耦合状态几乎不变化，所以即使使电容器导体图案60的面积变化，带通滤波器1的衰减极的频率也几乎不变化。
不论调整电容器导体图案60与接地导体图案71之间的距离以及电容器导体图案60的面积中的哪一个，都能够调整带通滤波器1的谐振频率。但是，在不想改变带通滤波器1的衰减极的频率的情况下，优选电容器导体图案60与接地导体图案71之间的距离的调整。
另外，在将带通滤波器1制造为层叠体的情况下，为了调整电容器导体图案60的面积，需要改变形成于电介质层的导体图案。另一方面，电容器导体图案60与接地导体图案71之间的距离的调整能够通过改变电介质层的厚度来实现。因此，电容器导体图案60与接地导体图案71之间的距离的调整比电容器导体图案60的面积的调整容易。从调整的难易度的观点来考虑，也优选电容器导体图案60与接地导体图案71之间的距离的调整。
以上，在实施方式1的LC滤波器中，电感器的一端通过第一电容器与接地节点直流绝缘，并且电感器的另一端通过第二电容器与接地节点直流绝缘。由于电感器与连接于接地节点的接地电极直流分离，所以能够抑制接地电极以及与接地电极连接的其它导体作为电感器发挥作用。其结果是，能够抑制LC滤波器的特性偏离所希望的特性。
在实施方式1中，能够通过调整电感器导通孔导体图案的长度，来一起调整带通滤波器的谐振频率以及衰减极的频率。能够通过调整构成第一电容器的导体图案间的距离或导体图案的面积，来调整带通滤波器的谐振频率。能够通过调整构成第二电容器的导体图案间的距离，来几乎不给带通滤波器的通过特性带来影响地调整带通滤波器的衰减极的频率。
[实施方式2]
在实施方式1中，对本发明的LC滤波器包含一个LC谐振器的情况进行了说明。本发明的LC滤波器能够包含多个LC谐振器。在实施方式2中，对本发明的LC滤波器包含4个LC谐振器的情况进行说明。
图10是表示实施方式2的带通滤波器2的层叠结构的一个例子的分解立体图。在图10中，图4所示的电介质层Lyr2以及Lyr6分别被置换为Lyr2B以及Lyr6B。Lyr2B以及Lyr6B以外的电介质层与图4相同，所以不反复说明。
在电介质层Lyr2B形成有电容器导体图案21～24。在电介质层Lyr6B形成有电容器导体图案61～64。电容器导体图案61～64通过电感器导通孔导体图案V61～V64分别与电容器导体图案21～24连接。
图11是从层叠方向俯视图10所示的带通滤波器2的从电介质层Lyr6B到Lyr2B的图。如图11所示，带通滤波器2具备LC谐振器LC21～LC24。LC谐振器LC21～LC23相互相邻。LC谐振器LC24与LC谐振器LC22以及LC23相邻。
LC谐振器LC21包含电容器导体图案21、61、以及连接电容器导体图案21与电容器导体图案61的电感器导通孔导体图案V61。电容器导体图案61与电容器导体图案51一起形成电容器C3，将电感器导通孔导体图案V61与输入输出端子P1直流绝缘。
LC谐振器LC22包含电容器导体图案22、62、以及连接电容器导体图案22与电容器导体图案62的电感器导通孔导体图案V62。LC谐振器LC23包含电容器导体图案23、63、以及连接电容器导体图案23与电容器导体图案63的电感器导通孔导体图案V63。
LC谐振器LC24包含电容器导体图案24、64、以及连接电容器导体图案24与电容器导体图案64的电感器导通孔导体图案V64。电容器导体图案64与电容器导体图案52一起形成电容器C4，将电感器导通孔导体图案V64与输入输出端子P2直流绝缘。
由于LC谐振器LC21～LC23相互相邻，所以会在LC谐振器LC21～LC23的各电感器导通孔导体图案之间产生磁耦合。即，在电感器导通孔导体图案V61与V62之间，产生磁耦合M12。在电感器导通孔导体图案V62与V63之间，产生磁耦合M23。在电感器导通孔导体图案V61与V63之间产生磁耦合M13。磁耦合是指伴随着流入一个电感器的电流的变化而电感器间的磁通发生变化、并在另一个电感器产生感应电动势的、经由磁通的耦合。
由于LC谐振器LC24与LC谐振器LC22以及LC23相邻，所以在LC谐振器LC22与LC24之间、以及LC谐振器LC23与LC24之间产生磁耦合。即，在电感器导通孔导体图案V62与V64之间，产生磁耦合M24。在电感器导通孔导体图案V63与V64之间，产生磁耦合M34。
在带通滤波器2中，对于LC谐振器LC21～LC24而言，不被配置成直线状，而是被交错配置成各LC谐振器与至少其它2个LC谐振器相邻。通过将LC谐振器LC21～LC24交错配置，与直线状的配置相比，LC谐振器间的磁耦合增强。其结果是，能够促进电感器间的信号传递，扩展带通滤波器2的通带。
另外，通过将LC谐振器LC21～LC24交错配置，与配置成直线状的情况相比，能够有效地利用层叠体内部的有限的空间。其结果是，能够减少层叠体内部的无用空间，能够使带通滤波器2小型化。
图12是一并表示图10所示的带通滤波器2的插入损耗IL20以及反射损耗RL20的图。衰减量的绝对值越大，反射损耗越大。反射损耗越大，意味着输入至带通滤波器2的信号中的在带通滤波器2的内部不被反射而不返回的信号的比例越大。因此，优选反射损耗较大。
如图12所示，插入损耗IL20在频率f21～f22的频带中，衰减量接近0且几乎平坦。反射损耗RL20在频率f21～f22的频带中为极大。在带通滤波器2中，在插入损耗IL20平坦且为极小的频率f21～f22的频带中，反射损耗为极大，实现实用的带通滤波器所具有的典型的特性。
另外，在频率f21～f22的频带中，在反射损耗RL20中交替地出现极大值和极小值。反射损耗RL20的这样的变化是在多个LC谐振器磁耦合的情况下产生的典型的变化。通过多个LC谐振器磁耦合，能够实现带通滤波器2的通带的广域化。
以上，根据实施方式2的LC滤波器，第一～第四LC谐振器的各电感器的一端通过第一电容器与接地节点直流绝缘，并且各电感器的另一端通过第二电容器与接地节点直流绝缘。第一～第四LC谐振器的各电感器与连接于接地节点的接地电极直流绝缘，所以能够抑制接地电极以及与接地电极连接的其它导体作为电感器发挥作用。其结果是，能够抑制LC滤波器的特性偏离所希望的特性。
在实施方式2中，第一～第三LC谐振器相互相邻。另外，第四LC谐振器与第二以及第三LC谐振器相邻。因此，在各谐振器间产生磁耦合。其结果是，能够提高LC滤波器的性能。另外，由于第一～第四LC谐振器交错配置，所以能够使LC滤波器小型化。
本次公开的各实施方式也预定在不矛盾的范围内适当地组合来实施。应认为本次公开的实施方式在所有的点是例示而并不是限制性的内容。本发明的范围不是通过上述的说明来表示而是通过权利要求书来表示，旨在包含与权利要求书等同的意思以及范围内的全部的变更。
附图标记说明：1、2…带通滤波器；11、71…接地导体图案；20～24、51、52、60～64…电容器导体图案；C1～C4…电容器；DM…方向识别标记；GN…接地节点；GND…接地电极；L1…电感器；LC10、LC21～LC24…LC谐振器；Lyr1～Lyr8、Lyr2B、Lyr6B…电介质层；P1、P2…输入输出端子；SLC…LC串联谐振器；V51、V52…导通孔导体图案；V60～V64…电感器导通孔导体图案。

Claims (9)

1.一种LC谐振器，是沿层叠方向层叠有多个电介质层的LC谐振器，具备：
第一电容器和第二电容器；
电感器，连接在所述第一电容器与所述第二电容器之间；
第一接地导体图案和第二接地导体图案，分别形成于所述多个电介质层所包括的第一电介质层和第二电介质层；
第一电容器导体图案，形成于所述多个电介质层所包括的所述第一电介质层与所述第二电介质层之间的第三电介质层，与所述第一接地导体图案一起形成所述第一电容器；
第二电容器导体图案，形成于所述多个电介质层所包括的所述第二电介质层与所述第三电介质层之间的第四电介质层，与所述第二接地导体图案一起形成所述第二电容器；以及
电感器导通孔导体图案，将所述第一电容器导体图案和所述第二电容器导体图案连接，并且作为所述电感器发挥作用，
所述电感器的一端通过所述第一电容器与接地节点直流绝缘，
所述电感器的另一端通过所述第二电容器与所述接地节点直流绝缘。
2.根据权利要求1所述的LC谐振器，其中，
所述第一接地导体图案通过多个导通孔导体图案与所述第二接地导体图案连接。
3.根据权利要求1所述的LC谐振器，其中，
所述第一电容器导体图案的面积与所述第二电容器导体图案的面积不同。
4.根据权利要求2所述的LC谐振器，其中，
所述第一电容器导体图案的面积与所述第二电容器导体图案的面积不同。
5.根据权利要求1～4中的任意一项所述的LC谐振器，其中，
所述第一电容器导体图案与所述第一接地导体图案之间的距离同所述第二电容器导体图案与所述第二接地导体图案之间的距离不同。
6.一种LC滤波器，具备：
权利要求1～5中的任意一项所述的LC谐振器；
第一端子和第二端子；以及
第三电容器和第四电容器，
所述电感器的一端通过所述第三电容器与所述第一端子直流绝缘，
所述电感器的一端通过所述第四电容器与所述第二端子直流绝缘。
7.一种LC滤波器，
具备第一LC谐振器～第三LC谐振器，所述第一LC谐振器～第三LC谐振器是权利要求1～5中的任意一项所述的LC谐振器，
所述第一LC谐振器～第三LC谐振器相互相邻。
8.根据权利要求7所述的LC滤波器，其中，还具备：
第四LC谐振器，所述第四LC谐振器是权利要求1～5中的任意一项所述的LC谐振器；
第一端子和第二端子；以及
第三电容器和第四电容器，
所述第一LC谐振器的电感器的一端通过所述第三电容器与所述第一端子直流绝缘，
所述第四LC谐振器的电感器的一端通过所述第四电容器与所述第二端子直流绝缘，
所述第四LC谐振器与所述第二LC谐振器及所述第三LC谐振器相邻。
9.根据权利要求7或8所述的LC滤波器，其中，
所述LC谐振器交错配置。
CN201780074223.4A 2016-12-02 2017-10-24 Lc谐振器以及lc滤波器 Active CN110024283B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-235229 2016-12-02
JP2016235229 2016-12-02
PCT/JP2017/038251 WO2018100923A1 (ja) 2016-12-02 2017-10-24 Ｌｃ共振器およびｌｃフィルタ

Publications (2)

Publication Number Publication Date
CN110024283A CN110024283A (zh) 2019-07-16
CN110024283B true CN110024283B (zh) 2023-02-17

Family

ID=62241560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780074223.4A Active CN110024283B (zh) 2016-12-02 2017-10-24 Lc谐振器以及lc滤波器

Country Status (4)

Country Link
US (1) US10944376B2 (zh)
JP (1) JP6777162B2 (zh)
CN (1) CN110024283B (zh)
WO (1) WO2018100923A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005928A1 (ja) 2019-07-09 2021-01-14 株式会社村田製作所 Ｌｃフィルタ
CN114128141A (zh) 2019-07-09 2022-03-01 株式会社村田制作所 Lc滤波器
JP7424483B2 (ja) 2020-05-25 2024-01-30 株式会社村田製作所 Ｌｃフィルタ
WO2021241104A1 (ja) * 2020-05-25 2021-12-02 株式会社村田製作所 Ｌｃフィルタ、ならびにそれを用いたダイプレクサおよびマルチプレクサ
CN115461989A (zh) 2020-05-25 2022-12-09 株式会社村田制作所 Lc滤波器
TWI776290B (zh) * 2020-11-27 2022-09-01 財團法人工業技術研究院 電容器以及包含所述電容器的濾波器與重佈線層結構
CN114285387B (zh) * 2021-12-09 2023-05-09 电子科技大学 一种小型lc滤波器及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718874A (en) * 1970-12-29 1973-02-27 Sossen E Etched inductance bandpass filter
JP2006262349A (ja) * 2005-03-18 2006-09-28 Taiyo Yuden Co Ltd 共振回路、フィルタ回路、多層基板並びに回路モジュール
CN102119485A (zh) * 2008-08-11 2011-07-06 日立金属株式会社 带通滤波器、高频部件以及通信装置
CN102468814A (zh) * 2010-11-11 2012-05-23 株式会社村田制作所 层叠带通滤波器
CN103138708A (zh) * 2011-11-30 2013-06-05 株式会社村田制作所 层叠平衡滤波器
CN104937845A (zh) * 2013-10-24 2015-09-23 株式会社村田制作所 复合lc谐振器及带通滤波器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956303B1 (ko) 2006-04-14 2010-05-10 가부시키가이샤 무라타 세이사쿠쇼 적층 대역 통과 필터
JP5516572B2 (ja) * 2009-03-02 2014-06-11 株式会社村田製作所 電子部品及び電子装置
JP6354551B2 (ja) * 2014-12-02 2018-07-11 株式会社村田製作所 電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718874A (en) * 1970-12-29 1973-02-27 Sossen E Etched inductance bandpass filter
JP2006262349A (ja) * 2005-03-18 2006-09-28 Taiyo Yuden Co Ltd 共振回路、フィルタ回路、多層基板並びに回路モジュール
CN102119485A (zh) * 2008-08-11 2011-07-06 日立金属株式会社 带通滤波器、高频部件以及通信装置
CN102468814A (zh) * 2010-11-11 2012-05-23 株式会社村田制作所 层叠带通滤波器
CN103138708A (zh) * 2011-11-30 2013-06-05 株式会社村田制作所 层叠平衡滤波器
CN104937845A (zh) * 2013-10-24 2015-09-23 株式会社村田制作所 复合lc谐振器及带通滤波器

Also Published As

Publication number Publication date
US20190305745A1 (en) 2019-10-03
WO2018100923A1 (ja) 2018-06-07
JP6777162B2 (ja) 2020-10-28
CN110024283A (zh) 2019-07-16
JPWO2018100923A1 (ja) 2019-10-17
US10944376B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
CN110024283B (zh) Lc谐振器以及lc滤波器
US7126444B2 (en) Multi-layer band-pass filter
CN110048686B (zh) 层叠带通滤波器
JP4821910B2 (ja) 積層帯域通過フィルタ
US7907034B2 (en) Laminated band-pass filter having an even number of LC parallel resonators
US20190260343A1 (en) Lc filter
US10749234B2 (en) Band-pass filter
JP2009218756A (ja) 積層型バンドパスフィルタ
US10658720B2 (en) Multilayer electronic component
WO2019097774A1 (ja) バンドパスフィルタ
JP2008278360A (ja) 積層型バンドパスフィルタ及びそれを用いたダイプレクサ
WO2009096474A1 (ja) Ｌｃ複合部品
US20220231655A1 (en) Multilayer filter
WO2019003723A1 (ja) 積層バラン
KR20030084127A (ko) 적층형 유전체 필터
JP2008278361A (ja) 積層型バンドパスフィルタ及びそれを用いたダイプレクサ
JP2022116094A (ja) 共振素子、フィルタ、およびダイプレクサ
US9729123B2 (en) Common-mode filter
JP2023042197A (ja) 積層型電子部品
KR101579856B1 (ko) 적층구조를 갖는 공진소자
JP2006140633A (ja) フィルタ装置、デュプレクサ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant