JP2008278100A - 積層型分波器 - Google Patents

Abstract

【課題】減衰特性の向上を図ることができる積層型分波器を提供する。
【解決手段】積層型分波器が，第１〜第３のキャパシタンス素子と，第１のインダクタンス素子と，を備えるハイパスフィルタ回路と，第４〜第６のキャパシタンス素子と，第２のインダクタンス素子と，を備える第１のローパスフィルタ回路と，第７，第８のキャパシタンス素子および第３のインダクタンス素子と，を備える第２のローパスフィルタ回路と，を具備する。
【選択図】図１

Description

本発明は，例えば，移動体通信装置（携帯電話機），無線ＬＡＮ等の無線機器の回路部品として用いられる積層型分波器に関する。

無線通信等に利用する複数の周波数の信号を分離するために複数のフィルタ（例えば，２つのバンドパスフィルタ）を有する分波器が用いられる（例えば，特許文献１参照）。分波器は，単一のアンテナによって２つの信号の送出を可能にするダイプレクサとして用いることができる。
特開平０４−２０７８０６号公報

分波器では所望の周波数範囲（通過帯域）の信号を通過し，それ以外の周波数の信号を減衰させることが求められる。
しかしながら，通過帯域以外の信号の減衰特性を常に良好にするのは困難であり，例えば，通過帯域の信号の高調波（例えば，２倍高調波，３倍高調波）の信号の減衰特性が低下することが有り得る。
上記に鑑み，本発明は減衰特性の向上を図ることができる積層型分波器を提供することを目的とする。

上記目的を達成するために，本発明に係る積層型分波器は，第１の端子と，前記第１の端子に接続される一端を有する第１のキャパシタンス素子と，この第１のキャパシタンス素子の他端に直列に接続される第１のインダクタンス素子および第２のキャパシタンス素子と，この第１のキャパシタンス素子の他端に接続される一端を有する第３のキャパシタンス素子と，を備える第１のハイパスフィルタ回路と，前記第３のキャパシタンス素子の他端に接続される一端をそれぞれ有する第４，第５のキャパシタンス素子および第２のインダクタンス素子と，前記第２のインダクタンス素子および第５のキャパシタンス素子の他端に接続される一端を有する第６のキャパシタンス素子と，を備える第１のローパスフィルタ回路と，前記第６のキャパシタンス素子の一端に接続される一端をそれぞれ有する第７のキャパシタンス素子および第３のインダクタンス素子と，前記第７のキャパシタンス素子および第３のインダクタンス素子の他端に接続される一端を有する第８のキャパシタンス素子と，を備える第２のローパスフィルタ回路と，前記第８のキャパシタンス素子の一端に接続される第２の端子と，を具備することを特徴とする。

ハイパスフィルタ回路と２つのローパスフィルタ回路を用いて，バンドパスフィルタ回路を構成することで，積層型分波器の減衰特性の向上が図られる。

本発明によれば，減衰特性の向上を図ることができる積層型分波器を提供できる。

図１は本発明の一実施形態に係る積層型分波器１０の回路構成を表す図である。
図１に示すように積層型分波器１０は，アンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２，およびそれらに接続されたバンドパスフィルタＢＰＦ１，ＢＰＦ２を備える。アンテナ端子Ｔ０と，低周波側端子Ｔ１，高周波側端子Ｔ２間それぞれにバンドパスフィルタＢＰＦ１，ＢＰＦ２が配置される。

バンドパスフィルタＢＰＦ１は，ローパスフィルタＬＰＦ１，ハイパスフィルタＨＰＦ１が直列に接続されて構成される。ローパスフィルタＬＰＦ１は，キャパシタ（コンデンサ：キャパシタンス（容量）素子）Ｃ１１，Ｃ１２，インダクタ（インダクタンス素子）Ｌ１１，Ｌ１２を備える。ハイパスフィルタＨＰＦ１は，キャパシタＣ１３〜Ｃ１５，インダクタＬ１３，Ｌ１４を備える。キャパシタＣ１１，Ｃ１５，インダクタＬ１３は接地のための接地端子（「グランド端子」ともいう）Ｇを介して接地される。

バンドパスフィルタＢＰＦ２は，ハイパスフィルタＨＰＦ２，ローパスフィルタＬＰＦ２，ＬＰＦ３が直列に接続されて構成される。ハイパスフィルタＨＰＦ２は，キャパシタＣ２１〜Ｃ２３，インダクタＬ２１を備える。ローパスフィルタＬＰＦ２は，キャパシタＣ２４〜Ｃ２６，インダクタＬ２２を備える。ローパスフィルタＬＰＦ３は，キャパシタＣ２７，Ｃ２８，インダクタＬ２３を備える。キャパシタＣ２２，Ｃ２４，Ｃ２６，Ｃ２８は接地端子Ｇを介して接地される。

アンテナ端子Ｔ０は，アンテナと電気的に接続され，第１，第２の周波数（例えば，２．４５ＧＨｚ，５．５ＧＨｚ）の信号が出力される。
低周波側端子Ｔ１，高周波側端子Ｔ２はそれぞれ，例えば，第１，第２の送信器と電気的に接続され，第１，第２の周波数（例えば，２．４５ＧＨｚ，５．５ＧＨｚ）の信号が入力される。
低周波側端子Ｔ１，高周波側端子Ｔ２それぞれに入力される第１，第２の信号は，バンドパスフィルタＢＰＦ１，ＢＰＦ２を通過して，アンテナ端子Ｔ０から出力される。第１，第２の信号がそれぞれ，バンドパスフィルタＢＰＦ１，ＢＰＦ２を通過することから，高周波側端子Ｔ２，低周波側端子Ｔ１への信号の混入が防止される。

この逆に，アンテナ端子Ｔ０から第１，第２の信号を入力した場合には，これらの信号は低周波側端子Ｔ１，高周波側端子Ｔ２から分離して出力される。即ち，バンドパスフィルタＢＰＦ１によって，より低周波の第１の周波数（例えば，２．４５ＧＨｚ）の信号は低周波側端子Ｔ１へと出力される。また，バンドパスフィルタＢＰＦ２によって，より高周波の第２の周波数（例えば，５．５ＧＨｚ）の信号は高周波側端子Ｔ２へと出力される。

図２は本発明の比較例に係る積層型分波器１０Ｘの回路構成を表す図である。
図２に示すように積層型分波器１０Ｘは，アンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２，およびそれらに接続されたバンドパスフィルタＢＰＦ１，ＢＰＦ２Ｘを備える。ＢＰＦ２Ｘは，ハイパスフィルタＨＰＦ２，ローパスフィルタＬＰＦ２が直列に接続されて構成される。即ち，積層型分波器１０のバンドパスフィルタＢＰＦ２は，積層型分波器１０ＸのバンドパスフィルタＢＰＦ２Ｘの高周波側端子Ｔ２側にローパスフィルタＬＰＦ３が追加されている。
ローパスフィルタＬＰＦ２の追加によって，通過帯域よりも高い周波数（高調波帯）に減衰極を発生させ，高調波帯の減衰特性が改善する。なお，この詳細は後述する。

図３は，本発明の一実施形態に係る積層型分波器１０の外観を表す図である。
積層型分波器１０は，基板１１〜１９を重ね合わせて構成される。基板１１〜１９に，例えば，ガラスセラミック（誘電率εｒ＝６．５，ｔanδ＝３．０×１０^-3）からなる２５２０（２．５mm×２．０mm）タイプの基板を用い，厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。これらの基板１１〜１９を高さ０．９５ｍｍ程度に積層することで積層型分波器１０が構成される。
なお，基板１１〜１９は，ガラスセラミック以外のセラミック素材であっても良い。

各基板１１〜１９の側辺には所定の端子となる切欠部２１〜２６が形成されている。この切欠部２１〜２６は，積層時に基板１１〜１９の積層方向で一致し，積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで，アンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２，および接地端子Ｇとして機能することとなる。
切欠部２１〜２３がそれぞれアンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２に，切欠部２４〜２６が接地端子Ｇに対応する。アンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２の間に，接地端子Ｇが配置されている。これは，アンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２を互いに遮蔽し，信号の干渉（混入）を防止するためである。

図４は，積層型分波器１０を構成する基板１１〜１９を分離した状態を表す分解斜視図である。積層型分波器１０では，基板１１〜１９に，バンドパスフィルタＢＰＦ１，ＢＰＦ２（ローパスフィルタＬＰＦ１〜ＬＰＦ３，ハイパスフィルタＨＰＦ１，ＨＰＦ２）が配置される。バンドパスフィルタＢＰＦ１，ＢＰＦ２がそれぞれ，基板１１〜１９の右半分，左半分に区分して配置されている。バンドパスフィルタＢＰＦ１を構成するローパスフィルタＬＰＦ１，ハイパスフィルタＨＰＦ１が基板１１〜１９の右半分内の右側，左側に配置される。バンドパスフィルタＢＰＦ２を構成するハイパスフィルタＨＰＦ２が基板１１〜１９の左半分内の下側に配置される。バンドパスフィルタＢＰＦ２を構成するローパスフィルタＬＰＦ１，ＬＰＦ２が基板１１〜１９の左半分内の上側に配置される。

基板１１は，下面にランドパターン（実装用の電極のパターン）１０１ａ〜１０１ｆ（図示せず）を有する。ランドパターン１０１ａ〜１０１ｃはそれぞれ，アンテナ端子Ｔ０，低周波側端子Ｔ１，高周波側端子Ｔ２に，ランドパターン１０１ｄ〜１０１ｆは接地端子Ｇに対応する。

基板１１は，上面に接地（グランド）用の平板電極１１１および接続部１１２ａ〜１１２ｃの電極パターンを有する。平板電極１１１は，接続部１１２ａ〜１１２ｃによって，接地端子Ｇに接続され，後述する平板電極１２１〜１２６と静電的に結合すると共に，平板電極１２１〜１２６を外部から遮蔽し，積層型分波器１０の動作の安定化を図っている。

基板１２は，キャパシタＣ１１，Ｃ１５，Ｃ２２，Ｃ２４，Ｃ２６，Ｃ２８用の平板電極１２１〜１２６および接続部１２８の電極パターンおよびビア（層間接続配線）１２９ｃを有する。
平板電極１２１〜１２６はそれぞれ，平板電極１１１と対応して配置され，平板電極１１１と静電的に結合し，キャパシタＣ１１，Ｃ１５，Ｃ２２，Ｃ２４，Ｃ２６，Ｃ２８として機能する。ビア１２９ｃは，後述の線路１３３（インダクタＬ１３）を平板電極１１１，即ち，接地端子Ｇに接続する。

基板１３〜１６には，インダクタＬ１１〜Ｌ１４，Ｌ２１〜Ｌ２３が配置される。インダクタＬ１１〜Ｌ１４，Ｌ２１〜Ｌ２３を複数の基板に分離して配置し，基板面積，ひいては積層型分波器１０のサイズの増大を防止するためである。

基板１３は，インダクタＬ１１〜Ｌ１４，Ｌ２１用の線路１３１〜１３５の電極パターンおよびビア１３９ｃ〜１３９ｅ，１３９ｈ〜１３９ｊを有する。
基板１４は，インダクタＬ１１〜Ｌ１４，Ｌ２１用の線路１４１〜１４５の電極パターンおよびビア１４９ａ〜１４９ｅ，１４９ｈ〜１４９ｊを有する。
基板１５は，インダクタＬ１１，Ｌ１３，Ｌ１４，Ｌ２１〜Ｌ２３用の線路１５１，１５３〜１５７および接続部１５８の電極パターンおよびビア１５９ａ〜１５９ｅ，１５９ｈ〜１５９ｊを有する。
基板１６は，インダクタＬ１１，Ｌ１３，Ｌ１４，Ｌ２１〜Ｌ２３用の線路１６１，１６３〜１６７および接続部１６８ａ，１６８ｄの電極パターンおよびビア１６９ａ〜１６９ｊを有する。

インダクタＬ１１は，ビア１４９ａ〜１６９ａで接続される線路１３１〜１６１より構成される。インダクタＬ１１は，接続部１６８ａによりアンテナ端子Ｔ０に，ビア１３９ｈにより平板電極１２１（キャパシタＣ１１）に，ビア１４９ｈ〜１７９ｈにより平板電極１７１（キャパシタＣ１２）に接続される。

インダクタＬ１２は，ビア１４９ｂで接続される線路１３２，１４２より構成される。インダクタＬ１２は，ビア１５９ｂ〜１８９ｂにより平板電極１８１（キャパシタＣ１２）に，ビア１３９ｈにより平板電極１２１（キャパシタＣ１１）に，ビア１４９ｈ〜１７９ｈにより平板電極１７１（キャパシタＣ１２）に接続される。

インダクタＬ１３は，ビア１４９ｃ〜１６９ｃで接続される線路１３３〜１６３より構成される。インダクタＬ１３は，ビア１２９ｃ，１３９ｃおよび平板電極１１１により接地端子Ｇに，ビア１７９ｃにより平板電極１７２（キャパシタＣ１３）に接続される。

インダクタＬ１４は，ビア１４９ｄ〜１６９ｄで接続される線路１３４〜１６４より構成される。インダクタＬ１４は，ビア１３９ｄにより平板電極１２２（キャパシタＣ１５）に，接続部１６８ｄにより低周波側端子Ｔ１に接続される。

インダクタＬ２１は，ビア１４９ｅ〜１６９ｅで接続される線路１３５〜１６５より構成される。インダクタＬ２１は，ビア１３９ｅにより平板電極１２３（キャパシタＣ２２）に，接続部１７９ｅにより平板電極１７４（キャパシタＣ２１，Ｃ２３）に接続される。

インダクタＬ２２は，ビア１６９ｆで接続される線路１５６，１６６より構成される。インダクタＬ２２は，ビア１３９ｊ〜１５９ｊにより平板電極１２５（キャパシタＣ２６）に，ビア１７９ｊにより平板電極１７６（キャパシタＣ２５，Ｃ２７）に，ビア１３９ｉ〜１６９ｉにより平板電極１２４（キャパシタＣ２４）に，ビア１７９ｉにより平板電極１８５，１８６（キャパシタＣ２３，Ｃ２５）に接続される。

インダクタＬ２３は，ビア１６９ｇで接続される線路１５７，１６７より構成される。インダクタＬ２３は，接続部１５８により高周波側端子Ｔ２に，ビア１６９ｊによりインダクタＬ２２に，ビア１７９ｊにより平板電極１７６（キャパシタＣ２５，Ｃ２７）に接続される。

基板１７は，キャパシタＣ１２用の平板電極１７１，キャパシタＣ１３，Ｃ１４用の平板電極１７２，キャパシタＣ２１，Ｃ２３用の平板電極１７４，キャパシタＣ２５，Ｃ２７用の平板電極１７６の電極パターンおよびビア１７９ｂ，１７９ｃ，１７９ｅ，１７９ｈ〜１７９ｊを有する。
基板１８は，キャパシタＣ１２〜Ｃ１４，Ｃ２１，Ｃ２３，Ｃ２５，Ｃ２７用の平板電極１８１〜１８７および接続部１８８ａ〜１８８ｆの電極パターンおよびビア１８９ｂ，１８９ｉを有する。

キャパシタＣ１２は，平板電極１７１，１８１より構成される。キャパシタＣ１２は，接続部１８８ａにより平板電極１８２（キャパシタＣ１３）に，接続部１８８ｂ，ビア１５９ｂ〜１８９ｂにより線路１４２（インダクタＬ１２）に接続される。

キャパシタＣ１３は，平板電極１７２，１８２より構成される。キャパシタＣ１３は，接続部１８８ａにより平板電極１８１（キャパシタＣ１２）に，ビア１７９ｃにより線路１６３（インダクタＬ１３）に接続される。

キャパシタＣ１４は，平板電極１７２，１８３より構成される。キャパシタＣ１４は，接続部１８８ｃにより低周波側端子Ｔ１に接続される。

キャパシタＣ２１は，平板電極１７４，１８４より構成される。キャパシタＣ２１は，接続部１８８ｄによりアンテナ端子Ｔ０に，ビア１７９ｅにより線路１６５（インダクタＬ２１）に接続される。
キャパシタＣ２３は，平板電極１７４，１８５より構成される。キャパシタＣ２３は，接続部１８８ｅにより平板電極１８６（キャパシタＣ２５）に，接続部１８８ｅ，ビア１３９ｉ〜１８９ｉにより平板電極１２４（キャパシタＣ２４）に接続される。

キャパシタＣ２５は，平板電極１７６，１８６より構成される。キャパシタＣ２５は，接続部１８８ｅにより平板電極１８５（キャパシタＣ２３）に，接続部１８８ｅ，ビア１３９ｉ〜１８９ｉにより平板電極１２４（キャパシタＣ２４）に接続される。

キャパシタＣ２７は，平板電極１７６，１８７より構成される。キャパシタＣ２７は，接続部１８８ｆにより高周波側端子Ｔ２に，ビア１３９ｊ〜１７９ｊにより平板電極１２５（キャパシタＣ２６）に接続される。

基板１９は，特段の電極パターンを有せず，主として基板１８を保護するためのものである。なお，基板１９の上面に，方向を識別するためのマーク及び製造ロットを表す英数字が印刷される。

積層型分波器１０において，キャパシタＣ１１〜Ｃ１５，Ｃ２１〜Ｃ２８が，接地端子Ｇに接続されるキャパシタ（Ｃ１１，Ｃ１５，Ｃ２２，Ｃ２４，Ｃ２６，Ｃ２８）と，接地端子Ｇに接続されないキャパシタ（Ｃ１２〜Ｃ１４，Ｃ２１，Ｃ２３，Ｃ２５，Ｃ２７）に区分され，異なる基板１２，１８上に配置されている。接地端子Ｇに接続されるキャパシタと，接続されないキャパシタとの相互干渉を低減するためである。即ち，接地端子Ｇに接続されるキャパシタは，接地（グランド）用の平板電極１１１から最も近い基板１２上に配置されている。一方，接地端子Ｇに接続されないキャパシタは，平板電極１１１から最も離れた基板１７，１８上に配置されている。

なお，積層型分波器１０内の内層グランド電極（平板電極１１１）は，積層型分波器１０が実装される実装基板上のグランドと近いことが好ましいことから，実装基板と接続される（ランドパターンを有する）基板１１に配置されている。平板電極１１１の電位を実装基板上のグランドの電位と一致させるためである。

（積層型分波器の特性）
積層型分波器１０，１０Ｘの特性をシミュレーションで求めた結果につき説明する。
図５，６はそれぞれ，積層型分波器１０，１０Ｘの透過率Ｔ，反射率Ｒの周波数特性を表したグラフである。図５，図６の横軸が高周波信号の周波数ｆ［ＧＨｚ］，縦軸が透過率Ｔ［ｄＢ］，反射率Ｒ［ｄＢ］に対応する。

透過率Ｔは，アンテナ端子Ｔ０から信号を入力したときにおけるアンテナ端子Ｔ０での高周波信号の信号強度Ｗ１と高周波側端子Ｔ２から出力される信号強度Ｗ２の比（Ｔ＝Ｗ２／Ｗ１）である。反射率Ｒは，高周波側端子Ｔ２から信号を入力したときにおける高周波側端子Ｔ２での高周波信号の信号強度Ｗ２と反射されて高周波側端子Ｔ２に戻った信号強度Ｗ２１の比（Ｒ＝Ｗ２１／Ｗ２）である。

図５，図６から，本発明の実施例に係る積層型分波器１０では比較例に係る積層型分波器１０ｘに比較して，周波数７〜１２ＧＨｚの範囲で透過率Ｔが抑えられていることが判る。実施例では，減衰極Ｐ０が発生し，周波数７ＧＨｚ以上で透過率Ｔが−２０ｄＢより小さい。これに対して比較例では，減衰極Ｐ０が発生せず，周波数７ＧＨｚ以上で透過率Ｔが−２０ｄＢより大きい。
ハイパスフィルタＨＰＦ２，ローパスフィルタＬＰＦ２の組合せで構成されているバンドパスフィルタＢＰＦ２Ｘの後段（ここでは，高周波側端子Ｔ２側）にもう一つローパスフィルタＬＰＦ３を追加することで，積層型分波器１０が構成される。その結果，積層型分波器１０では，通過帯域よりも高い周波数（高調波帯）に新たに減衰極Ｐ０を発生して，高調波帯の減衰量が改善される。

図７は，ローパスフィルタＬＰＦ３のパターン形状を変化させた積層型分波器１０ａ，１０ｂの特性を積層型分波器１０と比較した透過率Ｔ，反射率Ｒの周波数特性を表したグラフである。
ローパスフィルタＬＰＦ３のパターン形状を変更することで，減衰極Ｐ０の発生周波数を変更することができる。ここでは，キャパシタＣ２７，Ｃ２８の容量（平板電極１８７，１２６の面積）を変更することで，減衰極Ｐ０の位置を変更（減衰極Ｐ０ａ，Ｐ０ｂ）している。減衰極Ｐ０ａ，Ｐ０ｂそれぞれでは，減衰極Ｐ０の場合よりもキャパシタＣ２７，Ｃ２８の容量を増大，減少している。この結果，減衰極Ｐ０ａ，Ｐ０ｂそれぞれの位置が低周波側，高周波側に移動している。このとき，図７に示すように，通過帯域の特性に大きな変化はない。即ち，通過帯域の特性にほとんど影響を与えることなく，減衰極Ｐ０の位置を変更することができる。
なお，キャパシタＣ２７，Ｃ２８の容量に替えて，インダクタＬ２３のインダクタンスを変化させることで，減衰極Ｐ０の位置を変更することも可能である。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
基板１１〜１９に異種材料を用いることができる。具体的には，キャパシタＣ１１〜Ｃ１５，Ｃ２１〜Ｃ２８が配置される基板１２，１８に高誘電材料をそれ以外の基板（例えば，インダクタＬ１１〜Ｌ１４，Ｌ２１〜Ｌ２３が配置される基板１３〜１６）に低誘電材料を用いることができる。

本発明の一実施形態に係る積層型分波器の回路構成を表す図である。 本発明の比較例に係る積層型分波器の回路構成を表す図である。 本発明の一実施形態に係る積層型分波器の外観を表す図である。 本発明の一実施形態に係る積層型分波器を構成する多層基板を分離した状態を表す分解斜視図である。 本発明の一実施形態に係る積層型分波器の透過率および反射率の周波数特性のシミュレーション結果を表したグラフである。 本発明の比較例に係る積層型分波器の透過率および反射率の周波数特性のシミュレーション結果を表したグラフである。 本発明の一実施形態に係る積層型分波器の透過率および反射率の周波数特性のシミュレーション結果を表す図である。

符号の説明

１０ 積層型分波器
１１-１９ 基板
２１-２６ 切欠部
１０１ａ-１０１ｆ ランドパターン
１１１ 平板電極
１１２ａ-１１２ｃ 接続部
１２１-１２６ 平板電極
１２８ 接続部
１２９ｃ ビア
１３１-１３５ 線路
１３９ｃ-１３９ｅ，１３９ｈ-１３９ｊ ビア
１４１-１４５ 線路
１４９ａ-１４９ｅ，１４９ｈ-１４９ｊ ビア
１５１，１５３-１５７ 線路
１５８ 接続部
１５９ａ-１５９ｅ，１５９ｈ-１５９ｊ ビア
１６１，１６３-１６７ 線路
１６８ａ，１６８ｄ 接続部
１６９ａ-１６９ｊ ビア
１７１，１７２，１７４，１７６ 平板電極
１７９ｂ，１７９ｃ，１７９ｅ，１７９ｈ-１７９ｊ ビア
１８１-１８７ 平板電極
１８８ａ-１８８ｆ 接続部
１８９ｂ，１８９ｉ ビア

Claims (8)

1. 第１の端子と，
   前記第１の端子に接続される一端を有する第１のキャパシタンス素子と，この第１のキャパシタンス素子の他端に直列に接続される第１のインダクタンス素子および第２のキャパシタンス素子と，この第１のキャパシタンス素子の他端に接続される一端を有する第３のキャパシタンス素子と，を備える第１のハイパスフィルタ回路と，
   前記第３のキャパシタンス素子の他端に接続される一端をそれぞれ有する第４，第５のキャパシタンス素子および第２のインダクタンス素子と，前記第２のインダクタンス素子および第５のキャパシタンス素子の他端に接続される一端を有する第６のキャパシタンス素子と，を備える第１のローパスフィルタ回路と，
   前記第６のキャパシタンス素子の一端に接続される一端をそれぞれ有する第７のキャパシタンス素子および第３のインダクタンス素子と，前記第７のキャパシタンス素子および第３のインダクタンス素子の他端に接続される一端を有する第８のキャパシタンス素子と，を備える第２のローパスフィルタ回路と，
   前記第８のキャパシタンス素子の一端に接続される第２の端子と，
   を具備することを特徴とする積層型分波器。
2. 前記第１の端子に接続される一端を有する第４のインダクタンス素子と，この第４のインダクタンス素子の他端に接続される一端をそれぞれ有する第９，第１０のキャパシタンス素子および第５のインダクタンス素子と，を備える第３のローパスフィルタ回路と，
   前記第５のインダクタンス素子および第１０のキャパシタンス素子の他端に接続される一端を有する第１１のキャパシタンス素子と，この第１１のキャパシタンス素子の他端に接続される一端をそれぞれ有する第６のインダクタンス素子および第１２のキャパシタンス素子と，この第１２のキャパシタンス素子の他端に直列に接続される第７のインダクタンス素子および第１３のキャパシタンス素子と，を備える第２のハイパスフィルタ回路と，
   前記第１２のキャパシタンス素子の他端に接続される第３の端子と，
   をさらに具備することを特徴とする請求項１記載の積層型分波器。
3. 前記第１〜第３のインダクタンス素子それぞれの少なくとも一部を構成する第１〜第３の線路が配置される第１の基板
   をさらに具備することを特徴とする請求項１または２に記載の積層型分波器。
4. 前記第４〜第７のインダクタンス素子それぞれの少なくとも一部を構成する第４〜第７の線路が配置される第２の基板
   をさらに具備することを特徴とする請求項２または３に記載の積層型分波器。
5. 前記第３，第５，第７のキャパシタンス素子それぞれの少なくとも一部を構成する第１〜第３の平板電極が配置される第３の基板，
   をさらに具備することを特徴とする請求項１乃至４の何れか１項に記載の積層型分波器。
6. 前記第３の基板上に，前記第１０〜第１２のキャパシタンス素子それぞれの少なくとも一部を構成する第４〜第６の平板電極が配置される
   ことを特徴とする請求項５記載の積層型分波器。
7. 前記第２，第４，第６，第８のキャパシタンス素子それぞれの少なくとも一部を構成する第１〜第４の平板電極が配置される第４の基板，
   をさらに具備することを特徴とする請求項１乃至６の何れか１項に記載の積層型分波器。
8. 前記第４の基板上に，前記第９，第１３のキャパシタンス素子それぞれの少なくとも一部を構成する第５，第６の平板電極が配置される
   ことを特徴とする請求項７記載の積層型分波器。

Images