JP5975198B1 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP5975198B1
JP5975198B1 JP2016528922A JP2016528922A JP5975198B1 JP 5975198 B1 JP5975198 B1 JP 5975198B1 JP 2016528922 A JP2016528922 A JP 2016528922A JP 2016528922 A JP2016528922 A JP 2016528922A JP 5975198 B1 JP5975198 B1 JP 5975198B1
Authority
JP
Japan
Prior art keywords
capacitor
electrode
multilayer substrate
frequency module
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016528922A
Other languages
English (en)
Other versions
JPWO2016121629A1 (ja
Inventor
貴紀 伊藤
貴紀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5975198B1 publication Critical patent/JP5975198B1/ja
Publication of JPWO2016121629A1 publication Critical patent/JPWO2016121629A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Abstract

高周波モジュールを小型化できると共に、多層基板内の配線電極の設計の自由度を向上することができる技術を提供する。所定の高周波回路の一部を構成する第１のキャパシタＣ３ａが、平面視方向に形成されたシールド電極５とキャパシタ用ビア電極７１とにより形成されている。そのため、多層基板２の平面視サイズを小さくすることができ、高周波モジュール１の小型化を図ることができる。また、シールド電極５に近接配置されるキャパシタ用ビア電極７１により第１のキャパシタＣ３ａが形成され、従来の構成のように、高周波信号の伝送用のキャパシタ用ビア電極７１をシールド電極５から離して配置する必要がないので、多層基板２内の配線電極の設計の自由度を向上することができる。

Description

本発明は、所定の高周波回路を備える高周波モジュールに関する。
従来、図７に示すように、セラミックや樹脂により形成された多層基板５０１の一方主面５０１ａに各種の部品５０２が実装され、これらの部品５０２を被覆する樹脂層５０３にシールド電極５０４が形成された高周波モジュール５００が提供されている（例えば特許文献１参照）。各部品５０２それぞれは、多層基板５０１の一方主面５０１ａに形成されたランド電極５０５にはんだ等の接合材を用いて接続され、多層基板５０１内に形成されたビア電極５０６および面内電極５０７，５０８を介して、多層基板５０１の他方主面５０１ｂに形成された外部接続端子５０９に電気的に接続されている。また、シールド電極５０４は、樹脂層５０３の表面と多層基板５０１の側面５０１ｃとを被覆するように形成され、多層基板５０１の側面５０１ｃにおいてその側面５０１ｃに露出するグランド接続用の面内電極５０８と接続されている。
特開２０１１−１８７７７９号公報（段落０００２，０００３、図１６など）
ところで、一般的に、多層基板５０１内のビア電極５０６および面内電極５０７，５０８が組み合わされることにより、高周波モジュール５００が備える所定の高周波回路の一部を構成するキャパシタやインダクタなどの回路素子が形成される。具体的には、例えば面内電極５０７，５０８が積層方向に所定の距離をあけて平行に配置されることにより多層基板５０１内にキャパシタが形成される。したがって、多層基板５０１内にキャパシタを形成するために所定の面積を有する面内電極５０７，５０８を配置するスペースを確保する必要があるので、多層基板５０１の平面視サイズが大きくなり、高周波モジュール５００の小型化の妨げとなっている。
また、各ビア電極５０６のうち、グランド接続されない高周波信号の伝送用のビア電極５０６がシールド電極５０４に近接配置されると、当該ビア電極５０６とシールド電極５０４との間に不要な寄生容量が生じるおそれがある。この場合、シールド電極５０４は多層基板５０１内のグランド接続用の面内電極５０８に接続されて接地されるため、当該ビア電極５０６により不要な接地容量が形成され、この不要容量を介して高周波信号が漏洩したり、モジュール外部からノイズが侵入することにより、高周波モジュール５００の特性が劣化するおそれがある。したがって、多層基板５０１内におけるビア電極５０６の設計の自由度が制限されるという問題があった。
この発明は、上記した課題に鑑みてなされたものであり、高周波モジュールを小型化できると共に、多層基板内の配線電極の設計の自由度を向上することができる技術を提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、絶縁体層と配線電極とを備えた多層基板と、前記多層基板の一方主面に実装された部品と、前記部品を被覆して前記一方主面に設けられた樹脂層と、前記樹脂層の表面と前記多層基板の側面の少なくとも一部とを被覆して設けられたシールド電極とを備え、前記配線電極は前記多層基板内に前記シールド電極から所定間隔をあけて配置されたキャパシタ用ビア電極を有し、前記シールド電極と前記キャパシタ用ビア電極とを用いて第１のキャパシタが形成されていることを特徴としている。
このように構成された発明では、多層基板の側面の少なくとも一部に形成されたシールド電極と第１のキャパシタ用ビア電極とにより所定の高周波回路の一部を構成する第１のキャパシタが形成されているため、多層基板内において面内電極が組み合わされてキャパシタが形成される構成と比較すると、多層基板の一方主面から平面視したときの第１のキャパシタのサイズを小さくすることができるので、高周波モジュールを小型化することができる。また、グランド接続されない高周波信号の伝送用の第１のキャパシタ用ビア電極が積極的にシールド電極に近接配置されて第１のキャパシタが形成されることにより、多層基板内の配線電極の設計の自由度を向上することができる。
また、前記キャパシタ用ビア電極が複数設けられ、前記配線電極は前記キャパシタ用ビア電極どうしを電気的に接続する第１のキャパシタ用面内電極を有してもよい。
このように構成すると、第１のキャパシタを形成するシールド電極と各第１のキャパシタ用ビア電極とが対向する部分の面積を増大させることができるので、第１のキャパシタの容量値を大きくすることができる。
また、前記配線電極は、第２のキャパシタ用面内電極を複数有し、前記キャパシタ用ビア電極と前記第２のキャパシタ用面内電極が前記多層基板内において電気的に接続されていてもよい。
このようにすれば、面内電極のみでキャパシタを形成する場合に比べ、多層基板の一方主面から平面視したときの第２のキャパシタ用面内電極のサイズを小さくすることができるので、高周波モジュールの小型化を図ることができる。
また、前記キャパシタ用ビア電極は、複数の前記絶縁体層に形成された層間接続用のビア導体が積層方向に接続されて形成されていてもよい。
このようにすれば、第１のキャパシタの積層方向における容量形成領域を増大させることができるので、高周波モジュールを大型化することなく第１のキャパシタの容量値を増大させることができる。
また、前記ビア導体は円形状の横断面を有し、少なくとも１つの前記ビア導体の径が他の前記ビア導体の径と異なるように形成されていてもよい。また、少なくとも１つの前記ビア導体の横断面の中心を通る中心軸が積層方向に隣接配置されている他の前記ビア導体の横断面の中心を通る中心軸とずれて配置されていてもよい。
このようにすれば、各ビア導体それぞれとシールド電極との距離を調整することができるので、第１のキャパシタの容量値を容易に調整することができる。
前記第１のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間には、平面視で他の配線が配置されないことがよい。
このように構成すると、高周波モジュールを小型化することができる。また、多層基板内の配線電極の設計精度を向上することができる。
前記第１のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間の距離は、前記部品と前記シールド電極との距離と比べて狭くてもよい。
このように構成すると、部品の下のスペースが空くため、設計自由度を向上できる。
本発明によれば、所定の高周波回路の一部を構成する第１のキャパシタが、多層基板の側面の少なくとも一部に形成されたシールド電極と第１のキャパシタ用ビア電極とにより形成されているので、多層基板の一方主面から平面視したときのサイズを小さくすることができ、高周波モジュールの小型化を図ることができる。
本発明の第１実施形態にかかる高周波モジュールの断面図である。 図１の高周波モジュールが備えるＬＣフィルタを示す回路図である。 本発明の第２実施形態にかかる高周波モジュールの断面図である。 本発明の第３実施形態にかかる高周波モジュールの左側断面図である。 本発明の第４実施形態にかかる高周波モジュールの要部拡大図である。 図５の変形例を示す要部拡大図である。 従来の高周波モジュールを示す断面図である。
＜第１実施形態＞
本発明にかかる高周波モジュールの第１実施形態について、図１および図２を参照して説明する。なお、図１では本発明にかかる主要な構成のみが図示されており、説明を簡易なものとするために、その他の構成は図示省略されている。また、後の説明で参照する図３〜図５についても、図１と同様に主要な構成のみが図示されているが、以下の説明においてはその説明は省略する。
図１に示す高周波モジュール１は、所定の高周波回路を備え、携帯電話や携帯情報端末などの通信携帯端末が備えるマザー基板に搭載されるものであり、この実施形態では、多層基板２と、所定の高周波回路を形成するスイッチＩＣやフィルタ、抵抗、キャパシタ、インダクタなどの各種の部品３と、樹脂層４と、シールド電極５とを備え、高周波アンテナスイッチモジュールとして形成されている。
また、各種の部品３は、多層基板２の一方主面２１に設けられたランド電極６にはんだ等の接合材を用いて実装される。そして、各種の部品３と、多層基板２の他方主面２２に形成された複数の外部接続端子８とは、多層基板２に設けられた各ビア電極７１，７２、各面内電極７３〜７５を介して相互に電気的に接続される。
樹脂層４は、エポキシ樹脂等の一般的な熱硬化性のモールド用の樹脂により、各部品３を被覆して多層基板２の一方主面２１上に設けられている。また、シールド電極５は、Ａｕ、Ａｇ、Ａｌ、Ｃｕ等の金属材料がスパッタリングあるいは蒸着されたり、Ａｕ、Ａｇ、Ａｌ、Ｃｕ等の金属材料を含む導電ペーストが塗布されることにより、樹脂層４の表面と多層基板２の側面２３の少なくとも一部を被覆して設けられている。
多層基板２は、この実施形態では、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーが成型器によりシート化されたセラミックグリーンシートを複数（この実施形態では１１層）して形成されている。なお、所定形状に切り取られたセラミックグリーンシートに、レーザー加工などによりビアホールが形成され、形成されたビアホールに各種金属材料を含む導電ペーストが充填され、あるいはビアフィルめっきが施されることによりビア電極７１，７２が形成される。また、セラミックグリーンシートの主面上に導電ペーストを印刷することにより、種々の面内電極７３〜７５、ランド電極６、外部接続端子８が形成される。これらの各電極や外部接続端子を形成したセラミックグリーンシートを複数枚積層し、約１０００℃前後の低い温度で、各電極や外部接続端子と同時に焼成することにより多層基板２は形成されている。なお、セラミックグリーンシートは焼成後、絶縁体層２ａ〜２ｋを構成し、各面内電極７３〜７５のうち、グランド接続用の第２のキャパシタ用面内電極７３は、多層基板２の側面２３に露出してシールド電極５に電気的に接続されている。
また、ビア電極７１，７２および面内電極７３〜７５を使用して構成したインダクタやキャパシタが組み合わされることにより、多層基板２内に高周波モジュール１が備える高周波回路であるＬＣフィルタ９（ローパスフィルタ）が形成されている。図２に示すように、ＬＣフィルタ９は、インダクタＬと第２のキャパシタＣ１とにより形成されて入出力端子間Ｉｎ，Ｏｕｔ間に直列接続された並列共振回路と、出力端子Ｏｕｔ側の端部に一端が接続され他端がグランド接続された第２のキャパシタＣ２と、入力端子Ｉｎ側の端部に一端が接続され他端がグランド接続されたキャパシタＣ３とを有している。
図１に示すように、インダクタＬは、絶縁体層２ｄ〜２ｆそれぞれに形成されたビア電極７２と面内電極７５とが積層方向に螺旋状に接続されることにより形成されている。また、第２のキャパシタＣ１は、絶縁体層２ｄ，２ｅそれぞれに形成された第２のキャパシタ用面内電極７４が積層方向に所定間隔をあけて対向配置されることにより形成されている。また、第２のキャパシタＣ２は、絶縁体層２ｂ，２ｃそれぞれに形成された第２のキャパシタ用面内電極７３，７４が積層方向に所定間隔をあけて対向配置されることにより形成されている。
図１に記載したように、キャパシタＣ３は、第１のキャパシタＣ３ａと、第２のキャパシタＣ３ｂとが多層基板２内において電気的に接続されることにより形成されている。第１のキャパシタＣ３ａは、多層基板２側面に形成されたシールド電極５から所定間隔をあけて配置されたキャパシタ用ビア電極７１と、シールド電極５とにより形成されている。そして、キャパシタ用ビア電極７１は、多層基板２の複数（４層）の絶縁体層２ｄ〜２ｇに形成された層間接続用のビア導体７１ａが積層方向に接続されて形成されている。また、第２のキャパシタＣ３ｂは、絶縁体層２ｉ，２ｊに形成された第２のキャパシタ用面内電極７３、７４が積層方向に所定間隔をあけて対向配置されることにより形成されている。
そして、第１のキャパシタＣ３ａを形成するシールド電極５と、第２のキャパシタＣ３ｂを形成する第２のキャパシタ用面内電極７３とが多層基板２の側面２３において電気的に接続されている。第１のキャパシタＣ３ａを形成するキャパシタ用ビア電極７１と、第２のキャパシタ用面内電極７４とがビア電極７２および面内電極７５を介して電気的に接続さている。このような構成にすることにより、第１のキャパシタＣ３ａと第２のキャパシタＣ３ｂとを並列接続したキャパシタＣ３を形成することができる。
このように、第１のキャパシタＣ３ａと第２のキャパシタＣ３ｂとが多層基板２内において並列接続されてキャパシタＣ３が形成されることにより、第２のキャパシタ用面内電極７３，７４のみで形成したキャパシタに比べて第２のキャパシタ用面内電極７３，７４の面積を小さくすることができる。これにより、高周波モジュール１の小型化を図ることができる。
また、複数のビア導体７１ａが接続されて形成されたキャパシタ用ビア電極７１により、第１のキャパシタＣ３ａの積層方向における容量形成領域を増大させることができるので、高周波モジュール１を大型化することなく第１のキャパシタＣ３ａの容量値を大きくすることができる。また、図１および図２に示すように、インダクタＬを構成する面内電極７５と第１のキャパシタＣ３ａを構成するキャパシタ用ビア電極７１が電気的に接続されているため、キャパシタ用ビア電極７１をＬＣフィルタ９のインダクタＬの一部として使用することができる。これにより、インダクタＬを小型化することができ、高周波モジュール１を小型化することができる。
また、グランド接続されない高周波信号の伝送用のキャパシタ用ビア電極７１が積極的にシールド電極５に近接配置されて第１のキャパシタＣ３ａが形成されることにより、従来の構成と比較すると、キャパシタ用ビア電極７１をシールド電極５に近接配置することができるので、多層基板２内の各配線電極の設計の自由度を向上することができる。また、大面積の面内電極７３，７４を配置できない場所にキャパシタ用ビア電極７１を配置して第１のキャパシタＣ３ａを形成することができるので、高周波モジュール１の大きさを維持した状態で、多層基板２内により大きな容量値を有する第１のキャパシタＣ３ａを形成することができる。
また、キャパシタ用ビア電極７１には、ＬＣフィルタ９を形成するための各電極７２〜７５のみが接続されるので、モジュール外部のノイズの影響を低減することができる。
なお、インダクタＬのパターン形状は、上記した多層基板２内に積層方向に設けられた螺旋形状に限らず、渦巻き状や、ミアンダ状、ライン状など、どのように形成されてもよい。また、各絶縁体層２ａ〜２ｋそれぞれに形成されるビア電極７１，７２および面内電極７３〜７５により、他のインダクタやキャパシタなどの回路素子がさらに形成されていてもよい。また、これらの回路素子が組み合わされてフィルタ回路や整合回路などの各種回路がさらに形成されていてもよい。
また、多層基板２は、樹脂やセラミック、ポリマー材料などを用いた、プリント基板、ＬＴＣＣ、アルミナ系基板、複合材料基板などの多層基板により形成することができ、高周波モジュール１の使用目的に応じて、適宜最適な材質を選択して多層基板２を形成すればよい。このように、ランド電極６、ビア電極７１，７２、面内電極７３〜７５、外部接続端子８により本発明の「配線電極」が形成されている。
＜第２実施形態＞
次に、図３を参照して本発明の第２実施形態について説明する。
この実施形態が上記した第１実施形態と異なるのは、図２のＬＣフィルタ９の第２のキャパシタＣ２が第１のキャパシタＣ４により形成され、キャパシタＣ３が第１のキャパシタＣ５により形成されている点である。その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
第１のキャパシタＣ４，Ｃ５は、多層基板２の側面に形成されたシールド電極５から所定間隔をあけて配置されたキャパシタ用ビア電極７１と、シールド電極５とにより形成されている。そして、キャパシタ用ビア電極７１は、多層基板２の複数（８層）の絶縁体層２ｄ〜２ｇに形成された層間接続用のビア導体７１ａが積層方向に接続されて形成されている。
このように、ビア電極をキャパシタ用電極として用いた第１のキャパシタＣ４，Ｃ５によりＬＣフィルタ９の一部が構成されることにより、ＬＣフィルタ９の平面視サイズをさらに小さくして、高周波モジュール１をさらに小型化することができる。また、多層基板２内にインダクタやキャパシタを配置した場合、インダクタで発生する磁界の広がりが近接して配置されたキャパシタ用電極により妨げられ、インダクタのＱ値が低下するという問題があった。しかし、本実施形態のように、平板状の第２のキャパシタ用面内電極７３をなくしたり面積を小さくすることにより、インダクタＬの上下に平板状の第２のキャパシタ用面内電極７３を配置しない構成にすることができるので、インダクタＬのＱ値の低下を抑制でき、ＬＣフィルタ９の通過損失を改善することができる。
＜第３実施形態＞
次に、図４を参照して本発明の第３実施形態について説明する。
この実施形態が上記した第２実施形態と異なるのは、キャパシタ用ビア電極７１が、多層基板２内に複数（４個）配置して設けられ、シールド電極５と複数のキャパシタ用ビア電極７１とでキャパシタＣ４，Ｃ５を形成している点である。なお、各キャパシタ用ビア電極７１は、多層基板２の側面（シールド電極５）に沿って配列して設けられ、キャパシタ用ビア電極７１どうしは、絶縁体層２ｇに形成された第１のキャパシタ用面内電極７６（配線電極）により多層基板２内において電気的に接続されている。その他の構成は上記した第１および第２実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。なお、キャパシタＣ４とキャパシタＣ５を構成するキャパシタ用ビア電極どうしは電気的に接続されていない。
このように、複数のキャパシタ用ビア電極７１どうしが第１のキャパシタ用面内電極７６により互いに電気的に接続されることにより、シールド電極５と各キャパシタ用ビア電極７１とが対向する部分の面積を増大させることができるので、第１のキャパシタＣ４，Ｃ５それぞれの容量値を大きくすることができる。そのため、多層基板２内に形成していた第２のキャパシタ用面内電極を無くすか、あるいは小さくすることができるため、高周波モジュールをさらに小型化することができる。
なお、それぞれ異なる絶縁体層に形成された複数の第１のキャパシタ用面内電極７６により複数のキャパシタ用ビア電極７１どうしが電気的に接続されるようにしてもよい。このように、第１のキャパシタ用面内電極７６の数を調整することにより、第１のキャパシタＣ４，Ｃ５それぞれを形成するシールド電極５と対向する電極の面積の大きさを調整することができるので、各第１のキャパシタＣ４，Ｃ５の容量値を容易に調整することができる。
＜第４実施形態＞
次に、図５を参照して本発明の第４実施形態について説明する。
この実施形態が上記した第１実施形態と異なるのは、図５に示すように、キャパシタ用ビア電極７１を形成する円形状の横断面を有する各ビア導体７１ａ，７１ｂのうち、少なくとも１つのビア導体７１ｂの径が他のビア導体７１ａの径と異なるように形成されている点である。その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
このようにすると、ビア導体７１ｂとシールド電極５との距離を調整することができるので、第１のキャパシタＣ３ａの容量値を容易に調整することができる。なお、図５では、各ビア導体７５ａ，７５ｂの横断面の中心を通る中心軸ＣＬ１は直線状に配置されるが、図６に示すように、例えばビア導体７１ｃの横断面の中心を通る中心軸ＣＬ２を、積層方向に隣接配置されている他のビア導体７１ａの横断面の中心を通る中心軸ＣＬ１とずらして配置し、ビア導体７１ｃをシールド電極５に近接配置するようにしても構わない。その様な構成にすることにより、容量値の調整範囲を広くすることができる。また、この場合には，中心軸ＣＬ１，ＣＬ２をずらして配置するビア導体７１ａ，７１ｃの横断面の径が互いに同一であってもよいし、異なっていてもよい。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、第１のキャパシタを構成するキャパシタ用ビア電極７１とシールド電極５との間には、平面視で他の配線が配置されないように構成してもよい。こうすると、高周波モジュールを小型化することができ、多層基板内の配線電極の設計精度を向上することができる。
また、第１のキャパシタを構成するキャパシタ用ビア電極７１とシールド電極５との間の距離は、部品３とシールド電極５との距離と比べて狭くしてもよい。この場合、部品の下のスペースが空くため、設計自由度を向上できる。
また、上記した実施形態が備える構成をどのように組み合わせてもよく、キャパシタ用ビア電極７１を形成するビア導体７１ａの数は上記した例に限定されるものではなく、必要な容量値に応じて適宜１個〜複数個のビア導体７１ａが接続されるようにして容量値が調整を調整すればよい。また、並設されて第１のキャパシタ用面内電極７６により電気的に接続されるキャパシタ用ビア電極７１の本数も図４に示す例に限定されるものではなく、必要な容量値に応じて適宜１本〜複数本のキャパシタ用ビア電極７１が接続されるようにして容量値を調整すればよい。
また、樹脂層４の全表面がシールド電極５により被覆されている必要はなく、例えば、樹脂層４の表面の一部が被覆されないようにシールド電極５が形成され、露出する樹脂層４の表面にマーキング等が施されていてもよい。また、多層基板２の全側面２３がシールド電極５により被覆されていてもよい。
また、上記した実施形態では、ＬＣフィルタ９の一部が第１のキャパシタＣ３ａ，Ｃ４，Ｃ５で構成されているが、整合回路などの他の高周波回路が第１のキャパシタＣ３ａ，Ｃ４，Ｃ５備えていてもよい。
本発明は、所定の高周波回路を備える高周波モジュールに広く適用することができる。
１ 高周波モジュール
２ 多層基板
２ａ〜２ｋ 絶縁体層
２１ 一方主面
２３ 側面
３ 部品
４ 樹脂層
５ シールド電極
６ ランド電極（配線電極）
７１ キャパシタ用ビア電極（配線電極）
７１ａ，７１ｂ，７１ｃ ビア導体
７２ ビア電極（配線電極）
７３，７４ 第２のキャパシタ用面内電極（配線電極）
７５ 面内電極（配線電極）
７６ 第１のキャパシタ用面内電極（配線電極）
８ 外部接続端子（配線電極）
９ ＬＣフィルタ
Ｃ１，Ｃ２，Ｃ３ｂ 第２のキャパシタ
Ｃ３ａ，Ｃ４，Ｃ５ 第１のキャパシタ
ＣＬ１，ＣＬ２ 中心軸

Claims (8)

  1. 絶縁体層と配線電極とを備えた多層基板と、
    前記多層基板の一方主面に実装された部品と、
    前記部品を被覆して前記一方主面に設けられた樹脂層と、
    前記樹脂層の表面と前記多層基板の側面の少なくとも一部とを被覆して設けられたシールド電極とを備え、
    前記配線電極は前記多層基板内に前記シールド電極から所定間隔をあけて配置されたキャパシタ用ビア電極を有し、
    前記シールド電極と前記キャパシタ用ビア電極とを用いて第１のキャパシタが形成されている
    ことを特徴とする高周波モジュール。
  2. 前記キャパシタ用ビア電極が複数設けられ、
    前記配線電極は前記キャパシタ用ビア電極どうしを電気的に接続する第１のキャパシタ用面内電極を有する、
    ことを特徴とする請求項１に記載の高周波モジュール。
  3. 前記配線電極は、第２のキャパシタ用面内電極を複数有し、
    前記キャパシタ用ビア電極と前記第２のキャパシタ用面内電極が前記多層基板内において電気的に接続されている
    ことを特徴とする請求項１または２に記載の高周波モジュール。
  4. 前記キャパシタ用ビア電極は、複数の前記絶縁体層に形成された層間接続用のビア導体が積層方向に接続されて形成されている
    ことを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
  5. 前記ビア導体は円形状の横断面を有し、少なくとも１つの前記ビア導体の径が他の前記ビア導体の径と異なるように形成されていることを特徴とする請求項４に記載の高周波モジュール。
  6. 少なくとも１つの前記ビア導体の横断面の中心を通る中心軸が積層方向に隣接配置されている他の前記ビア導体の横断面の中心を通る中心軸とずれて配置されていることを特徴とする請求項４または５に記載の高周波モジュール。
  7. 前記第１のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間には、平面視で他の配線が配置されない
    ことを特徴とする請求項４ないし６のいずれかに記載の高周波モジュール。
  8. 前記第１のキャパシタを構成する前記キャパシタ用ビア電極と前記シールド電極との間の距離は、前記部品と前記シールド電極との距離と比べて狭い
    ことを特徴とする請求項４ないし７のいずれかに記載の高周波モジュール。
JP2016528922A 2015-01-27 2016-01-22 高周波モジュール Active JP5975198B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015013191 2015-01-27
JP2015013191 2015-01-27
PCT/JP2016/051781 WO2016121629A1 (ja) 2015-01-27 2016-01-22 高周波モジュール

Publications (2)

Publication Number Publication Date
JP5975198B1 true JP5975198B1 (ja) 2016-08-23
JPWO2016121629A1 JPWO2016121629A1 (ja) 2017-04-27

Family

ID=56543242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016528922A Active JP5975198B1 (ja) 2015-01-27 2016-01-22 高周波モジュール

Country Status (4)

Country Link
US (1) US10390424B2 (ja)
JP (1) JP5975198B1 (ja)
CN (1) CN107210268B (ja)
WO (1) WO2016121629A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109565926B (zh) * 2016-08-08 2022-04-15 株式会社村田制作所 层叠电路基板、层叠电子部件和模块
WO2018235527A1 (ja) 2017-06-19 2018-12-27 株式会社村田製作所 積層型素子およびｌｃフィルタ
JPWO2019225698A1 (ja) * 2018-05-24 2021-07-01 凸版印刷株式会社 回路基板
JP7084245B2 (ja) * 2018-08-02 2022-06-14 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び光伝送装置
WO2020071021A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 高周波モジュールおよび通信装置
JP7318446B2 (ja) * 2019-09-20 2023-08-01 Tdk株式会社 コイルユニット、ワイヤレス送電装置、ワイヤレス受電装置、及びワイヤレス電力伝送システム
TWI776290B (zh) * 2020-11-27 2022-09-01 財團法人工業技術研究院 電容器以及包含所述電容器的濾波器與重佈線層結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029827A (ja) * 2000-07-21 2002-01-29 Murata Mfg Co Ltd 絶縁体磁器組成物
JP2009130085A (ja) * 2007-11-22 2009-06-11 Nec Corp 半導体パッケージ
JP2011187779A (ja) * 2010-03-10 2011-09-22 Panasonic Corp モジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4907070B2 (ja) * 2004-09-10 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4879276B2 (ja) * 2006-10-24 2012-02-22 パナソニック株式会社 ３次元電子回路装置
CN102037528A (zh) * 2008-03-20 2011-04-27 格瑞巴奇有限公司 屏蔽三端子平通emi/消能滤波器
JP5673455B2 (ja) * 2011-09-09 2015-02-18 株式会社村田製作所 電源制御回路モジュール
JP2013128232A (ja) * 2011-12-19 2013-06-27 Murata Mfg Co Ltd バンドパスフィルタ
JP5672412B2 (ja) * 2012-04-05 2015-02-18 株式会社村田製作所 複合モジュール
JP5817925B2 (ja) * 2012-05-02 2015-11-18 株式会社村田製作所 高周波モジュール
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
CN107535081B (zh) * 2015-05-11 2021-02-02 株式会社村田制作所 高频模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002029827A (ja) * 2000-07-21 2002-01-29 Murata Mfg Co Ltd 絶縁体磁器組成物
JP2009130085A (ja) * 2007-11-22 2009-06-11 Nec Corp 半導体パッケージ
JP2011187779A (ja) * 2010-03-10 2011-09-22 Panasonic Corp モジュール

Also Published As

Publication number Publication date
US20170290143A1 (en) 2017-10-05
US10390424B2 (en) 2019-08-20
WO2016121629A1 (ja) 2016-08-04
JPWO2016121629A1 (ja) 2017-04-27
CN107210268A (zh) 2017-09-26
CN107210268B (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
JP5975198B1 (ja) 高周波モジュール
US9866265B2 (en) High frequency circuit module in which high frequency circuits are embedded in a multilayer circuit substrate
CN107017854B (zh) 电子部件
KR100880800B1 (ko) 고주파 모듈
US10176927B2 (en) Composite electronic component
US20060043580A1 (en) Bandpass filter within a multilayerd low temperature co-fired ceramic substrate
US10193518B2 (en) Radio-frequency (RF) component
JPWO2016024559A1 (ja) 高周波モジュール
US11658641B2 (en) High-frequency module
US7501915B2 (en) High frequency module
JP6687105B2 (ja) 電子部品
JP5630697B2 (ja) 電子部品
JP6620885B2 (ja) 複合部品内蔵回路基板、及び、複合部品
US9686858B2 (en) Composite module
JP6278117B2 (ja) 高周波モジュール
JPWO2010113845A1 (ja) 分布定数回路
KR200454577Y1 (ko) 에어 갭 과전압 보호소자를 가지는 적층 칩형 ｌｃ 필터
US10075148B2 (en) Resonance circuit complex electronic component and resonance circuit device
JP2009177799A (ja) 無線通信モジュール
JP4135936B2 (ja) 高周波モジュールおよび高周波回路
JP2013211605A (ja) 高周波モジュール
JP2007243797A (ja) 平衡不平衡変換回路

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5975198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150