JP4135936B2 - 高周波モジュールおよび高周波回路 - Google Patents

Description

本発明は、半導体スイッチ素子を含む高周波モジュール、およびこの高周波モジュールを含む高周波回路に関する。

近年、複数の周波数帯域（マルチバンド）に対応可能な携帯電話機が実用化されている。時分割多重接続方式で複数の周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとしては、送信信号と受信信号の切り替えを高周波スイッチによって行うものが知られている。このようなフロントエンドモジュールは、例えばアンテナスイッチモジュールまたは高周波スイッチモジュールと呼ばれる。このようなフロントエンドモジュールを含め、高周波信号の処理を行なう回路とこの回路を一体化するための基板との複合体を、本出願において高周波モジュールと呼ぶ。

高周波モジュールは、例えば、積層基板を用いて構成される。この場合、高周波モジュールにおける回路の少なくとも一部は、積層基板の内部の導体層および表面の導体層を用いて構成される。

高周波スイッチを含む高周波モジュールにおいて、高周波スイッチとしては、例えばダイオードを利用したものが用いられる。このようなダイオードを利用した高周波スイッチを含む高周波モジュールは、例えば特許文献１に示されている。

ここで、図１８を参照して、高周波スイッチの構成の一例について説明する。図１８に示した高周波スイッチは、３つの信号端子３０１〜３０３と、制御端子３０４とを有している。高周波スイッチは、更に、アノードが信号端子３０２に接続され、カソードが信号端子３０１に接続されたダイオード３０５と、一端がダイオード３０５のアノードに接続されたインダクタ３０６と、一端がインダクタ３０６の他端に接続され、他端が接地されたキャパシタ３０７とを有している。制御端子３０４は、インダクタ３０６とキャパシタ３０７との接続点に接続されている。高周波スイッチは、更に、一端が信号端子３０１に接続され、他端が信号端子３０３に接続されたインダクタ３０８と、アノードがインダクタ３０８の他端に接続されたダイオード３０９と、一端がダイオード３０９のカソードに接続され、他端が接地されたキャパシタ３１０と、一端がダイオード３０９のカソードに接続され、他端が接地された抵抗器３１１と、一端が信号端子３０１に接続され、他端が接地されたキャパシタ３１２とを有している。ダイオード３０５，３０９としては、例えばＰＩＮダイオードが用いられる。

図１８に示した高周波スイッチでは、制御端子３０４に印加される制御信号がハイレベルのときには、２つのダイオード３０５，３０９が共に導通状態となり、信号端子３０１に信号端子３０２が接続される。一方、制御端子３０４に印加される制御信号がローレベルのときには、２つのダイオード３０５，３０９が共に非導通状態となり、信号端子３０１に信号端子３０３が接続される。

図１８に示した高周波スイッチでは、信号端子３０１に信号端子３０２が接続された状態では、信号端子３０１，３０２間の信号経路を高周波信号が通過する。インダクタ３０６のインピーダンスは、上記高周波信号に対しては十分に大きく、制御信号に対しては十分に小さい。キャパシタ３０７のインピーダンスは、上記高周波信号に対しては十分に小さく、制御信号に対しては十分に大きい。これにより、インダクタ３０６とキャパシタ３０７は、信号端子３０１，３０２間を通過する高周波信号が制御端子３０４に流れることを防止する。インダクタ３０６は特にチョークコイルと呼ばれ、キャパシタ３０７は特にバイパスコンデンサと呼ばれる。

特開平８−２８８７３９号公報

携帯電話機では、回路の小型化が要求されている。そのため、携帯電話機に用いられる高周波モジュールにおいても小型化が要求される。一方、特に複数の周波数帯域に対応可能な携帯電話機における高周波モジュールでは、端子の数が多くなる。このような高周波モジュールを小型化すると、隣接する端子間の距離が小さくなる。ここで、図１８に示した高周波スイッチを含む高周波モジュールにおいて、信号端子３０２と制御端子３０４との間の距離が小さくなった場合について考える。この場合には、信号端子３０２と制御端子３０４の間に浮遊容量が発生し、この浮遊容量を介して、信号端子３０２を通過する高周波信号の一部が制御端子３０４に漏れる可能性が生じる。

また、図１８に示した高周波スイッチにおいて、キャパシタ３０７は、例えば、積層基板の内部の導体層を用いて構成される。また、インダクタ３０６とキャパシタ３０７との接続点と制御端子３０４との間の信号経路も、例えば、積層基板の内部の導体層を用いて構成される。すると、これらの導体層によって、インダクタ３０６とキャパシタ３０７との接続点と制御端子３０４との間の信号経路上に余分なインダクタンスが発生したり、この信号経路とグランド用の導体層との間や信号経路とキャパシタ用の導体層との間に浮遊容量が発生したりする。

以上説明したように、端子３０２，３０４間の浮遊容量に加え、インダクタ３０６とキャパシタ３０７との接続点と制御端子３０４との間の信号経路を構成する導体層に起因した余分なインダクタンスや浮遊容量が発生すると、信号端子３０２を通過する高周波信号の周波数帯域において、局所的に、高周波信号のレベルの低下が生じる場合がある。このようなことから、従来の高周波モジュールでは、小型化に伴い、周波数特性が劣化するという問題点があった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、小型化に伴う周波数特性の劣化を防止できるようにした高周波モジュールおよびこの高周波モジュールを含む高周波回路を提供することにある。

本発明の第１の高周波モジュールは、
高周波信号の入力または出力のための２つの信号端子と、
２つの信号端子を接続する高周波信号経路と、
高周波信号経路に挿入され、印加される制御信号に応じて導通状態と非導通状態が選択される半導体スイッチ素子と、
制御信号が入力される制御端子と、
一端が高周波信号経路に接続され、他端が制御端子に接続された制御信号経路と、
制御信号経路に挿入され、高周波信号に対するインピーダンスが制御信号に対するインピーダンスよりも大きくなるインピーダンス素子と、
交互に積層された誘電体層と導体層とを含み、上記各要素を一体化する積層基板とを備え、
インピーダンス素子は、誘電体層と交互に積層された積層基板内部の導体層を介さずに制御端子に接続されているものである。

本発明の第１の高周波モジュールでは、インピーダンス素子は、誘電体層と交互に積層された積層基板内部の導体層を介さずに制御端子に接続されている。従って、本発明では、インピーダンス素子が積層基板内部の導体層を介して制御端子に接続される場合に導体層に起因して発生する余分なインダクタンスや浮遊容量が生じない。

本発明の第１の高周波モジュールにおいて、半導体スイッチ素子は、アノードが一方の信号端子に接続され、カソードが他方の信号端子に接続されたダイオードであって、制御信号経路の一端は、ダイオードのアノードに接続されていてもよい。

また、本発明の第１の高周波モジュールにおいて、インピーダンス素子は、導体層を用いて構成されたチョークコイルであってもよい。この場合、制御端子は、積層基板における積層方向の一方の端に位置する面に配置され、インピーダンス素子は、制御端子が配置された積層基板の面に垂直な方向に延びるスルーホールを介して、制御端子に接続されていてもよい。また、導体層は、グランドに接続される１以上のグランド用導体層を含み、全てのグランド用導体層は、制御端子が配置された積層基板の面に垂直な方向に見たときに、チョークコイルを構成する導体層と重ならない領域に配置されていてもよい。また、チョークコイルを構成する導体層を除いて、積層基板の内部の全ての導体層は、制御端子が配置された積層基板の面に垂直な方向に見たときに、チョークコイルを構成する導体層と重ならない領域に配置されていてもよい。

また、本発明の第１の高周波モジュールにおいて、インピーダンス素子は、積層基板に搭載されたチップ型のチョークコイルであってもよい。この場合、制御端子は、積層基板における積層方向の一方の端に位置する面に配置され、インピーダンス素子は、積層基板における積層方向の他方の端に位置する面に配置され、インピーダンス素子は、制御端子が配置された積層基板の面に垂直な方向に延びるスルーホールを介して、制御端子に接続されていてもよい。

本発明の高周波回路は、本発明の第１の高周波モジュールと、この高周波モジュールの外部に設けられ、一端が制御端子に接続されたキャパシタとを備えたものである。

本発明の第２の高周波モジュールは、
高周波信号の入力または出力のための２つの信号端子と、
２つの信号端子を接続する高周波信号経路と、
高周波信号経路に挿入され、印加される制御信号に応じて導通状態と非導通状態が選択される半導体スイッチ素子と、
制御信号が入力される制御端子と、
一端が高周波信号経路に接続され、他端が制御端子に接続された制御信号経路と、
制御信号経路に挿入され、高周波信号に対するインピーダンスが制御信号に対するインピーダンスよりも大きくなるインピーダンス素子と、
インピーダンス素子と制御端子との間において制御信号経路に挿入された抵抗器と、
交互に積層された誘電体層と導体層とを含み、上記各要素を一体化する積層基板とを備え、
抵抗器は、積層基板に搭載され、誘電体層と交互に積層された積層基板内部の導体層を介さずに制御端子に接続されているものである。

本発明の第２の高周波モジュールでは、抵抗器は、誘電体層と交互に積層された積層基板内部の導体層を介さずに制御端子に接続されている。従って、本発明では、抵抗器が積層基板内部の導体層を介して制御端子に接続される場合に導体層に起因して発生する余分なインダクタンスや浮遊容量が生じない。

本発明の第２の高周波モジュールにおいて、半導体スイッチ素子は、アノードが一方の信号端子に接続され、カソードが他方の信号端子に接続されたダイオードであって、制御信号経路の一端は、ダイオードのアノードに接続されていてもよい。

本発明の第２の高周波モジュールにおいて、制御端子は、積層基板における積層方向の一方の端に位置する面に配置され、抵抗器は、積層基板における積層方向の他方の端に位置する面に配置され、抵抗器は、制御端子が配置された積層基板の面に垂直な方向に延びるスルーホールを介して、制御端子に接続されていてもよい。

本発明の第１の高周波モジュールまたは高周波回路では、インピーダンス素子は、誘電体層と交互に積層された積層基板内部の導体層を介さずに制御端子に接続されている。そのため、本発明では、インピーダンス素子が積層基板内部の導体層を介して制御端子に接続される場合に導体層に起因して発生する余分なインダクタンスや浮遊容量が生じない。従って、本発明によれば、高周波モジュールの小型化に伴う高周波モジュールまたは高周波回路の周波数特性の劣化を防止することができるという効果を奏する。

また、本発明の第２の高周波モジュールでは、抵抗器は、誘電体層と交互に積層された積層基板内部の導体層を介さずに制御端子に接続されている。そのため、本発明では、抵抗器が積層基板内部の導体層を介して制御端子に接続される場合に導体層に起因して発生する余分なインダクタンスや浮遊容量が生じない。従って、本発明によれば、高周波モジュールの小型化に伴う高周波モジュールの周波数特性の劣化を防止することができるという効果を奏する。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第１の実施の形態]
始めに、本発明の第１の実施の形態に係る高周波モジュールについて説明する。本実施の形態に係る高周波モジュールは、４つの周波数帯域に対応可能な携帯電話機におけるフロントエンドモジュールとして用いられるものである。具体的には、本実施の形態に係る高周波モジュールは、ＡＧＳＭ（American Global System for Mobile Communications）方式の送信信号および受信信号と、ＥＧＳＭ（Extended Global System for Mobile Communications）方式の送信信号および受信信号と、ＤＣＳ（Digital Cellular System）方式の送信信号および受信信号と、ＰＣＳ（Personal Communications Service）方式の送信信号および受信信号とを処理する。

ＡＧＳＭ方式の送信信号の周波数帯域は８２４ＭＨｚ〜８４９ＭＨｚである。ＡＧＳＭ方式の受信信号の周波数帯域は８６９ＭＨｚ〜８９４ＭＨｚである。ＥＧＳＭ方式の送信信号の周波数帯域は８８０ＭＨｚ〜９１５ＭＨｚである。ＥＧＳＭ方式の受信信号の周波数帯域は９２５ＭＨｚ〜９６０ＭＨｚである。ＤＣＳ方式の送信信号の周波数帯域は１７１０ＭＨｚ〜１７８５ＭＨｚである。ＤＣＳ方式の受信信号の周波数帯域は１８０５ＭＨｚ〜１８８０ＭＨｚである。ＰＣＳ方式の送信信号の周波数帯域は１８５０ＭＨｚ〜１９１０ＭＨｚである。ＰＣＳ方式の受信信号の周波数帯域は１９３０ＭＨｚ〜１９９０ＭＨｚである。

図１は、本実施の形態に係る高周波モジュールおよび高周波回路を示す回路図である。本実施の形態に係る高周波モジュール１は、信号端子Ｔ１，Ｔ２，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２，Ｔ１３と、制御端子Ｔ３，Ｔ５，Ｔ９，Ｔ１１と、グランド端子Ｔ４，Ｔ７，Ｔ１４とを備えている。端子Ｔ１は、ＤＣＳ方式の受信信号（図では、ＤＣＳ／ＲＸと記す。）を出力する。端子Ｔ２は、ＰＣＳ方式の受信信号（図では、ＰＣＳ／ＲＸと記す。）を出力する。端子Ｔ３には、制御信号Ｖｃ４が入力される。端子Ｔ５には、制御信号Ｖｃ３が入力される。端子Ｔ６には、ＤＣＳ方式の送信信号およびＰＣＳ方式の送信信号（図では、これらを合わせてＤＰＣＳ／ＴＸと記す。）が入力される。端子Ｔ８には、ＡＧＳＭ方式の送信信号およびＥＧＳＭ方式の送信信号（図では、これらを合わせてＡＥＧＳＭ／ＴＸと記す。）が入力される。端子Ｔ９には、制御信号Ｖｃ１が入力される。端子Ｔ１０は、アンテナ（図では、ＡＮＴと記す。）に接続される。端子Ｔ１１には、制御信号Ｖｃ２が入力される。端子Ｔ１２は、ＡＧＳＭ方式の受信信号（図では、ＡＧＳＭ／ＲＸと記す。）を出力する。端子Ｔ１３は、ＥＧＳＭ方式の受信信号（図では、ＥＧＳＭ／ＲＸと記す。）を出力する。端子Ｔ４，Ｔ７，Ｔ１４は、グランド（図では、ＧＮＤと記す。）に接続される。

高周波モジュール１は、更に、ダイプレクサ２と、２つの高周波スイッチ３，５と、ローパスフィルタ（以下、ＬＰＦと記す。）４とを備えている。ダイプレクサ２は、端子Ｔ１０および高周波スイッチ３，５に接続されている。高周波スイッチ３は、ダイプレクサ２、端子Ｔ９，Ｔ１１，Ｔ１２，Ｔ１３およびＬＰＦ４に接続されている。ＬＰＦ４の一端は高周波スイッチ３に接続され、ＬＰＦ４の他端は端子Ｔ８に接続されている。高周波スイッチ５は、ダイプレクサ２、端子Ｔ１，Ｔ２，Ｔ３，Ｔ５，Ｔ６に接続されている。

ダイプレクサ２は、ＬＰＦ６とバンドパスフィルタ（以下、ＢＰＦと記す。）７とを有している。ＬＰＦ６の一端は端子Ｔ１０に接続され、ＬＰＦ６の他端は高周波スイッチ３に接続されている。ＢＰＦ７の一端は端子Ｔ１０に接続され、ＢＰＦ７の他端は高周波スイッチ５に接続されている。ＬＰＦ６は、ＡＧＳＭ方式の信号およびＥＧＳＭ方式の信号を通過させ、ＤＣＳ方式の信号およびＰＣＳ方式の信号を遮断する。ＢＰＦ７は、ＤＣＳ方式の信号およびＰＣＳ方式の信号を通過させ、ＡＧＳＭ方式の信号およびＥＧＳＭ方式の信号を遮断する。

ＬＰＦ４は、ＡＧＳＭ方式の送信信号およびＥＧＳＭ方式の送信信号に含まれる高調波成分を除去する。

高周波スイッチ３は、カソードがＬＰＦ６に接続されたダイオード１１と、一端がダイオード１１のアノードに接続され、他端が端子Ｔ１２に接続されたキャパシタ１２と、一端がダイオード１１のアノードに接続されたインダクタ１３と、一端がインダクタ１３の他端に接続され、他端が接地されたキャパシタ１４と、一端がインダクタ１３の他端に接続され、他端が端子Ｔ１１に接続された抵抗器１５とを有している。

高周波スイッチ３は、更に、一端がＬＰＦ６に接続され、他端が接地されたキャパシタ１６と、カソードがＬＰＦ６に接続され、アノードがＬＰＦ４に接続されたダイオード１７と、一端がダイオード１７のアノードに接続され、他端が端子Ｔ９に接続されたインダクタ１８とを有している。

高周波スイッチ３は、更に、一端がＬＰＦ６に接続されたインダクタ２１と、アノードがインダクタ２１の他端に接続されたダイオード２２と、一端がダイオード２２のカソードに接続され、他端が接地されたキャパシタ２３と、一端がダイオード２２のカソードに接続され、他端が接地された抵抗器２４と、一端がダイオード２２のアノードに接続され、他端が接地されたキャパシタ２５とを有している。ダイオード２２のアノードは端子Ｔ１３に接続されている。

高周波スイッチ５は、カソードがＢＰＦ７に接続されたダイオード３１と、一端がダイオード３１のカソードに接続されたキャパシタ３２と、一端がキャパシタ３２の他端に接続され、他端がダイオード３１のアノードに接続されたインダクタ３３と、一端がダイオード３１のカソードに接続され、他端がダイオード３１のアノードに接続されたキャパシタ３４と、一端がダイオード３１のアノードに接続され、他端が接地されたキャパシタ３５と、一端がダイオード３１のアノードに接続され、他端が端子Ｔ６に接続されたキャパシタ３６と、一端がダイオード３１のアノードに接続され、他端が端子Ｔ５に接続されたインダクタ３７とを有している。

高周波スイッチ５は、更に、一端がＢＰＦ７に接続され、他端が接地されたキャパシタ４０と、カソードがＢＰＦ７に接続されたダイオード４１と、一端がダイオード４１のカソードに接続されたキャパシタ４２と、一端がキャパシタ４２の他端に接続され、他端がダイオード４１のアノードに接続されたインダクタ４３と、一端がダイオード４１のカソードに接続され、他端がダイオード４１のアノードに接続されたキャパシタ４４と、一端がダイオード４１のアノードに接続され、他端が接地されたキャパシタ４５と、一端がダイオード４１のアノードに接続され、他端が端子Ｔ２に接続されたキャパシタ４６と、一端がダイオード４１のアノードに接続されたインダクタ４７と、一端がインダクタ４７の他端に接続され、他端が接地されたキャパシタ４８と、一端がインダクタ４７の他端に接続され、他端が端子Ｔ３に接続された抵抗器４９とを有している。

高周波スイッチ５は、更に、一端がＢＰＦ７に接続されたインダクタ５１と、アノードがインダクタ５１の他端に接続されたダイオード５２と、一端がダイオード５２のカソードに接続され、他端が接地されたキャパシタ５３と、一端がダイオード５２のカソードに接続され、他端が接地された抵抗器５４と、一端がダイオード５２のアノードに接続され、他端が接地されたキャパシタ５５とを有している。ダイオード５２のアノードは端子Ｔ１に接続されている。

ダイオード１１，１７，２２，３１，４１，５２は、いずれも、印加される制御信号に応じて導通状態と非導通状態が選択される半導体スイッチ素子として用いられている。ダイオード１１，１７，２２，３１，４１，５２としては、例えばＰＩＮダイオードが用いられる。

高周波スイッチ３では、制御端子Ｔ９に印加される制御信号Ｖｃ１がハイレベルで、制御端子Ｔ１１に印加される制御信号Ｖｃ２がローレベルのときには、ダイオード１７，２２が導通状態、ダイオード１１が非導通状態となり、端子Ｔ８がＬＰＦ４，高周波スイッチ３およびＬＰＦ６を介して端子Ｔ１０に接続される。この状態で、端子Ｔ８に入力されたＡＧＳＭ方式の送信信号またはＥＧＳＭ方式の送信信号は、ＬＰＦ４、高周波スイッチ３およびＬＰＦ６を経て、端子Ｔ１０より出力される。インダクタ１８のインピーダンスは、ＡＧＳＭ方式の送信信号およびＥＧＳＭ方式の送信信号に対しては十分に大きく、制御信号Ｖｃ１に対しては十分に小さい。

また、高周波スイッチ３では、制御端子Ｔ９に印加される制御信号Ｖｃ１がローレベルで、制御端子Ｔ１１に印加される制御信号Ｖｃ２がハイレベルのときには、ダイオード１１，２２が導通状態、ダイオード１７が非導通状態となり、端子Ｔ１２が高周波スイッチ３およびＬＰＦ６を介して端子Ｔ１０に接続される。この状態で、端子Ｔ１０に入力されたＡＧＳＭ方式の受信信号は、ＬＰＦ６および高周波スイッチ３を経て、端子Ｔ１２より出力される。インダクタ１３のインピーダンスは、ＡＧＳＭ方式の受信信号に対しては十分に大きく、制御信号Ｖｃ２に対しては十分に小さい。キャパシタ１４のインピーダンスは、ＡＧＳＭ方式の受信信号に対しては十分に小さく、制御信号Ｖｃ２に対しては十分に大きい。抵抗器１５は、制御信号Ｖｃ２による電流を制限する。

また、高周波スイッチ３では、制御端子Ｔ９に印加される制御信号Ｖｃ１と制御端子Ｔ１１に印加される制御信号Ｖｃ２が共にローレベルのときには、ダイオード１１，１７，２２が非導通状態となり、端子Ｔ１３が高周波スイッチ３およびＬＰＦ６を介して端子Ｔ１０に接続される。この状態で、端子Ｔ１０に入力されたＥＧＳＭ方式の受信信号は、ＬＰＦ６および高周波スイッチ３を経て、端子Ｔ１３より出力される。

本実施の形態において、端子Ｔ８と端子Ｔ１０とを接続する信号経路は、本発明における高周波信号経路に対応する。また、ダイオード１７は、本発明における半導体スイッチ素子に対応する。また、端子Ｔ９とダイオード１７のアノードとを接続する経路は、本発明における制御信号経路に対応する。インダクタ１８は、本発明におけるインピーダンス素子に対応する。すなわち、端子Ｔ８を通過する高周波信号に対するインダクタ１８のインピーダンスは、端子Ｔ９に入力される制御信号Ｖｃ１に対するインダクタ１８のインピーダンスよりも大きい。本実施の形態では、インダクタ１８は、積層基板１００の内部の導体層を用いて構成されたチョークコイルになっている。後で詳しく説明するが、本実施の形態では、インダクタ１８は、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに端子Ｔ９に接続されている。

高周波スイッチ５では、制御端子Ｔ５に印加される制御信号Ｖｃ３がハイレベルで、制御端子Ｔ３に印加される制御信号Ｖｃ４がローレベルのときには、ダイオード３１，５２が導通状態、ダイオード４１が非導通状態となり、端子Ｔ６が高周波スイッチ５およびＢＰＦ７を介して端子Ｔ１０に接続される。この状態で、端子Ｔ６に入力されたＤＣＳ方式の送信信号またはＰＣＳ方式の送信信号は、高周波スイッチ５およびＢＰＦ７を経て、端子Ｔ１０より出力される。インダクタ３７のインピーダンスは、ＤＣＳ方式の送信信号およびＰＣＳ方式の送信信号に対しては十分に大きく、制御信号Ｖｃ３に対しては十分に小さい。

また、高周波スイッチ５では、制御端子Ｔ５に印加される制御信号Ｖｃ３がローレベルで、制御端子Ｔ３に印加される制御信号Ｖｃ４がハイレベルのときには、ダイオード４１，５２が導通状態、ダイオード３１が非導通状態となり、端子Ｔ２が高周波スイッチ５を介して端子Ｔ１０に接続される。この状態で、端子Ｔ１０に入力されたＰＣＳ方式の受信信号は、ＢＰＦ７および高周波スイッチ５を経て、端子Ｔ２より出力される。インダクタ４７のインピーダンスは、ＰＣＳ方式の受信信号に対しては十分に大きく、制御信号Ｖｃ４に対しては十分に小さい。キャパシタ４８のインピーダンスは、ＰＣＳ方式の受信信号に対しては十分に小さく、制御信号Ｖｃ４に対しては十分に大きい。抵抗器４９は、制御信号Ｖｃ４による電流を制限する。

また、高周波スイッチ５では、制御端子Ｔ５に印加される制御信号Ｖｃ３と制御端子Ｔ３に印加される制御信号Ｖｃ４が共にローレベルのときには、ダイオード３１，４１，５２が非導通状態となり、端子Ｔ１が高周波スイッチ５を介して端子Ｔ１０に接続される。この状態で、端子Ｔ１０に入力されたＤＣＳ方式の受信信号は、ＢＰＦ７および高周波スイッチ５を経て、端子Ｔ１より出力される。

本実施の形態に係る高周波回路は、上記高周波モジュール１と、この高周波モジュール１の外部に設けられたキャパシタ１０とを備えている。キャパシタ１０の一端は制御端子Ｔ９に接続され、キャパシタ１０の他端は接地されている。キャパシタ１０は、端子Ｔ９に接続される回路に、ＡＧＳＭ方式の送信信号またはＥＧＳＭ方式の送信信号が流れることを防止する。キャパシタ１０のキャパシタンスは、例えば、１０ｐＦ〜１０００ｐＦの範囲内である。

図２は、本実施の形態に係る高周波モジュール１を一部切り欠いて示す側面図である。図２に示したように、高周波モジュール１は、高周波モジュール１の上記各要素を一体化する積層基板１００を備えている。積層基板１００は、交互に積層された誘電体層と導体層とを有している。高周波モジュール１における回路は、積層基板１００の内部または表面上の導体層と、積層基板１００の上面に搭載された素子１０１とを用いて構成されている。ここでは、一例として、図１における抵抗器１５，２４，４９，５４、ダイオード１１，１７，２２，３１，４１，５２およびインダクタ１３，１８，３７，４７が、積層基板１００に搭載された素子１０１であるものとする。端子Ｔ１〜Ｔ１４は、積層基板１００の底面に配置されている。積層基板１００の底面は、本発明の積層基板における積層方向の一方の端に位置する面に対応し、積層基板１００の上面は、本発明の積層基板における積層方向の他方の端に位置する面に対応する。

また、高周波モジュール１は、更に、積層基板１００の上面に搭載された素子１０１を覆い、この素子１０１を電磁気的にシールドするシールドキャップ１０２を備えている。積層基板１００は、例えば低温焼成セラミック多層基板になっている。

図３は、端子Ｔ１〜Ｔ１４の配置を示す説明図である。図３は、端子Ｔ１〜Ｔ１４を上から見た状態を表わしている。

次に、本実施の形態に係る高周波モジュール１の特徴について詳しく説明する。まず、図４ないし図６を参照して、本実施の形態に係る高周波モジュール１と比較するための比較例の高周波モジュールについて説明する。図４は、比較例の高周波モジュールにおける端子Ｔ８，Ｔ９の近傍を示す回路図である。この比較例では、本実施の形態では設けられていないキャパシタ２０１が設けられている。このキャパシタ２０１の一端はインダクタ１８の他端に接続され、キャパシタ２０１の他端は接地されている。また、比較例では、本実施の形態におけるキャパシタ１０の代わりに、一端が制御端子Ｔ９に接続され、他端が接地されたキャパシタ２０２が設けられている。比較例のその他の構成は、本実施の形態と同様である。

図４において、符号ΔＣ１１は、端子Ｔ８と端子Ｔ９との間に発生する浮遊容量を表わしている。また、図４において、符号ΔＣ１２、ΔＣ１３は、後で説明する浮遊容量を表わしている。また、図４において、符号ΔＬ１１、ΔＬ１２は、後で説明する余分なインダクタンスを表わしている。

図５は、比較例における積層基板の導体層のパターンを示す説明図である。以下、積層基板において、下からｎ番目（ｎは１以上の整数）の誘電体層を、第ｎ層と呼ぶ。

図５において、（ａ）は、積層基板の底面に配置された端子の一部を示している。（ａ）に示したように、端子Ｔ８と端子Ｔ９は隣接している。

図５において、（ｂ）は、第１層の上に配置された導体層の一部を示している。第１層の上には、グランド用導体層２１１が設けられている。このグランド用導体層２１１は、スルーホール２１２を介して端子Ｔ４に接続されていると共に、スルーホール２１３を介して端子Ｔ７に接続されている。

図５において、（ｃ）は、第２層の上に配置された導体層の一部を示している。第２層の上には、キャパシタ用導体層２１４が設けられている。このキャパシタ用導体層２１４は、スルーホール２１５を介して端子Ｔ９に接続されている。図４におけるキャパシタ２０１は、キャパシタ用導体層２１４とグランド用導体層２１１とによって構成されている。

図５において、（ｄ）は、第３層の上に配置された導体層の一部を示している。第３層の上には、インダクタ用導体層２１６が設けられている。このインダクタ用導体層２１６の一端は、スルーホール２１７を介してキャパシタ用導体層２１４に接続されている。また、インダクタ用導体層２１６の他端は、スルーホール２１８を介して、図示しない第４層の上に設けられた他のインダクタ用導体層に接続されている。

比較例では、図５（ｃ）に示したキャパシタ用導体層２１４は、スルーホール２１５まで延びる腕部２１４ａと、スルーホール２１７まで延びる腕部２１４ｂとを有している。この比較例では、腕部２１４ａによって、図４に示した余分なインダクタンスΔＬ１１が発生し、腕部２１４ｂによって、図４に示した余分なインダクタンスΔＬ１２が発生する。また、比較例では、腕部２１４ａとグランド用導体層２１１とによって、図４に示した浮遊容量ΔＣ１２が発生し、腕部２１４ｂとグランド用導体層２１１とによって、図４に示した浮遊容量ΔＣ１３が発生する。

上述のように、端子Ｔ８，Ｔ９間の浮遊容量ΔＣ１１に加え、インダクタ１８とキャパシタ２０１との接続点と端子Ｔ９との間の制御信号経路を構成する導体層に起因した余分なインダクタンスΔＬ１１、ΔＬ１２や浮遊容量ΔＣ１２、ΔＣ１３が発生すると、端子Ｔ８を通過する高周波信号の周波数帯域において、局所的に、高周波信号のレベルの低下が生じる場合がある。図６は、比較例における端子Ｔ８と端子Ｔ１０との間の利得の周波数特性の一例を示している。この例では、符号２２０で示したように、ＡＧＳＭ方式の送信信号の周波数帯域とＥＧＳＭ方式の送信信号の周波数帯域とを含む周波数帯域８２４ＭＨｚ〜９１５ＭＨｚにおいて、局所的に高周波信号のレベルの低下が生じている。

図７は、本実施の形態における積層基板１００の導体層のパターンを示す説明図である。図７において、（ａ）は、積層基板１００の底面に配置された端子の一部を示している。また、（ａ）には、積層基板１００が実装される実装基板１１０も示している。この実装基板１１０には、端子Ｔ９に接続される導体部１１１と、この導体部１１１に対して所定の間隔を開けて配置された導体部１１２とが設けられている。そして、導体部１１１，１１２間を接続するようにキャパシタ１０が設けられている。

図７において、（ｂ）は、第１層の上に配置された導体層の一部を示している。第１層の上には、グランド用導体層１２１が設けられている。このグランド用導体層１２１は、スルーホール１２２を介して端子Ｔ４に接続されていると共に、スルーホール１２３を介して端子Ｔ７に接続されている。

図７において、（ｃ）は、第２層の上に配置された導体層の一部を示している。第２層の上には、インダクタ用導体層１２４が設けられている。このインダクタ用導体層１２４の一端は、スルーホール１２５を介して端子Ｔ９に接続されている。

図７において、（ｄ）は、第３層の上に配置された導体層の一部を示している。第３層の上には、インダクタ用導体層１２６が設けられている。このインダクタ用導体層１２６の一端は、スルーホール１２７を介してインダクタ用導体層１２４の他端に接続されている。また、インダクタ用導体層１２６の他端は、スルーホール１２８を介して、図示しない第４層の上に設けられた他のインダクタ用導体層に接続されている。インダクタ用導体層１２４，１２６は、インダクタ１８を構成する。

本実施の形態では、インダクタ１８は、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに、積層基板１００の底面に垂直な方向に延びるスルーホール１２５を介して、制御端子Ｔ９に接続されている。また、本実施の形態では、積層基板１００において、インダクタ１８および制御端子Ｔ９に接続されるキャパシタ用導体層は存在しない。これらのことから、本実施の形態では、インダクタ１８と制御端子Ｔ９との間において、導体層に起因する余分なインダクタンスや浮遊容量が生じない。その結果、本実施の形態によれば、端子Ｔ８を通過する高周波信号の周波数帯域において、局所的に、高周波信号のレベルの低下が生じることを防止することができる。図８は、本実施の形態における端子Ｔ８と端子Ｔ１０との間の利得の周波数特性の一例を示している。この例では、ＡＧＳＭ方式の送信信号の周波数帯域とＥＧＳＭ方式の送信信号の周波数帯域とを含む周波数帯域８２４ＭＨｚ〜９１５ＭＨｚにおいて、局所的な高周波信号のレベルの低下は生じておらず、平坦で損失の小さな周波数特性が得られている。このように、本実施の形態によれば、高周波モジュール１の小型化に伴って隣接する端子間の距離が小さくなっても、高周波モジュール１および高周波回路の周波数特性の劣化を防止することができる。この効果は、特に、高周波信号が通過する信号端子Ｔ８と、この端子Ｔ８を通過する高周波信号の経路に配置されたダイオード１７を制御するための制御信号Ｖｃ１が入力される制御端子Ｔ９とが隣接している場合に顕著になる。

また、図７に示したように、本実施の形態では、グランド用導体層１２１には、積層基板１００の底面に垂直な方向に見たときに、インダクタ１８を構成する導体層１２４，１２６，…と重ならないように、凹部１２１ａが形成されている。このグランド用導体層１２１を含め、積層基板１００における全てのグランド用導体層は、積層基板１００の底面に垂直な方向に見たときに、インダクタ１８を構成する導体層１２４，１２６，…と重ならない領域に配置されている。更に、本実施の形態では、インダクタ１８を構成する導体層１２４，１２６，…を除いて、積層基板１００の内部の全ての導体層は、積層基板１００の底面に垂直な方向に見たときに、インダクタ１８を構成する導体層１２４，１２６，…と重ならない領域に配置されている。これらのことから、本実施の形態によれば、インダクタ１８と制御端子Ｔ９との間において浮遊容量が発生することを、より確実に防止することができる。

[第２の実施の形態]
次に、図９および図１０を参照して、本発明の第２の実施の形態に係る高周波モジュールおよび高周波回路について説明する。図９は、本実施の形態における積層基板１００の上面の一部を示す平面図である。図１０は、図９のＡ−Ａ線断面図である。

本実施の形態では、インダクタ１８は、積層基板１００に搭載されたチップ型のチョークコイルになっている。図９に示したように、積層基板１００の上面には、所定の間隔を開けて配置された一対の導体部１３１，１３２と、所定の間隔を開けて配置された一対の導体部１３３，１３４が設けられている。導体部１３１と導体部１３３は連結されている。インダクタ１８は、導体部１３１，１３２間を接続するように、積層基板１００に搭載されている。また、ダイオード１７は、導体部１３３，１３４間を接続するように、積層基板１００に搭載されている。

また、図１０に示したように、導体部１３２に接続されたインダクタ１８は、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに、積層基板１００の底面に垂直な方向に延びるスルーホール１３５を介して、制御端子Ｔ９に接続されている。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

[第３の実施の形態]
次に、本発明の第３の実施の形態に係る高周波モジュールおよび高周波回路について説明する。本実施の形態に係る高周波モジュールおよび高周波回路の回路構成は、第１の実施の形態と同様である。ただし、本実施の形態では、図１における抵抗器１５が、積層基板１００に搭載され、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに制御端子Ｔ１１に接続されている。

本実施の形態において、端子Ｔ１２と端子Ｔ１０とを接続する信号経路は、本発明における高周波信号経路に対応する。また、ダイオード１１は、本発明における半導体スイッチ素子に対応する。また、端子Ｔ１１とダイオード１１のアノードとを接続する経路は、本発明における制御信号経路に対応する。インダクタ１３は、本発明におけるインピーダンス素子に対応する。すなわち、端子Ｔ１２を通過する高周波信号に対するインダクタ１３のインピーダンスは、端子Ｔ１１に入力される制御信号Ｖｃ２に対するインダクタ１３のインピーダンスよりも大きい。本実施の形態において、インダクタ１３は、積層基板１００に搭載されたチップ型のチョークコイルであってもよいし、積層基板１００の内部の導体層を用いて構成されたチョークコイルであってもよい。

ここで、図１１ないし図１４を参照して、本実施の形態に係る高周波モジュールと比較するための比較例の高周波モジュールについて説明する。図１１は、比較例の高周波モジュールにおける端子Ｔ１１，Ｔ１２の近傍を示す回路図である。この比較例では、抵抗器１５は、積層基板１００に搭載され、積層基板１００の内部の導体層を介して制御端子Ｔ１１に接続されている。比較例のその他の構成は、本実施の形態と同様である。比較例では、図１１に示したように、抵抗器１５と端子Ｔ１１との間の導体層に起因して、浮遊容量ΔＣ２２、ΔＣ２３および余分なインダクタンスΔＬ２１が発生している。また、図１１において、符号ΔＣ２１は、端子Ｔ１１と端子Ｔ１２との間に発生する浮遊容量を表わしている。

図１２は、比較例における積層基板の導体層のパターンを示す説明図である。図１２において、（ａ）は、積層基板の底面に配置された端子の一部を示している。（ａ）に示したように、端子Ｔ１１と端子Ｔ１２は隣接している。

図１２において、（ｂ）は、第１層の上に配置された導体層の一部を示している。第１層の上には、グランド用導体層２２１が設けられている。このグランド用導体層２１１は、スルーホール２２２を介して端子Ｔ４に接続されていると共に、スルーホール２２３を介して端子Ｔ１４に接続されている。

図１２において、（ｃ）は、第２層の上に配置された導体層の一部を示している。第２層の上には、キャパシタ用導体層２２４が設けられている。図１１におけるキャパシタ１４は、キャパシタ用導体層２２４とグランド用導体層２２１とによって構成されている。

図１２において、（ｄ）は、第３層の上に配置された導体層の一部を示している。第３層の上には、細長い導体層２２５が設けられている。この導体層２２５の一端は、スルーホール２２６を介して端子Ｔ１１に接続されている。

図１２において、（ｅ）は、積層基板の上面の一部を示している。積層基板の上面には、所定の間隔を開けて配置された一対の導体部２２７，２２８が設けられている。導体部２２７は、スルーホール２２９を介してキャパシタ用導体層２２４に接続されている。導体部２２８は、スルーホール２３０を介して、導体層２２５の他端に接続されている。抵抗器１５は、導体部２２７，２２８間を接続するように、積層基板に搭載されている。

図１３は、図１２（ａ）におけるＢ−Ｂ線で示される積層基板の断面を示す断面図である。

比較例では、抵抗器１５と端子Ｔ１１とを接続する導体層２２５によって、図１１に示した余分なインダクタンスΔＬ２１が発生する。また、比較例では、導体層２２５とキャパシタ用導体層２２４とによって、図１１に示した浮遊容量ΔＣ２２が発生する。また、比較例では、導体層２２５とグランド用導体層２２１とによって、図１１に示した浮遊容量ΔＣ２３が発生する。

上述のように、端子Ｔ１１，Ｔ１２間の浮遊容量ΔＣ２１に加え、抵抗器１５と端子Ｔ１１とを接続する導体層２２５に起因した余分なインダクタンスΔＬ２１や浮遊容量ΔＣ２２、ΔＣ２３が発生すると、端子Ｔ１２を通過する高周波信号の周波数帯域において、局所的に、高周波信号のレベルの低下が生じる場合がある。図１４は、比較例における端子Ｔ１２と端子Ｔ１０との間の利得の周波数特性の一例を示している。この例では、符号２４０で示したように、ＡＧＳＭ方式の受信信号の周波数帯域８６９ＭＨｚ〜８９４ＭＨｚにおいて、局所的に高周波信号のレベルの低下が生じている。

本実施の形態では、第１層の上に配置された導体層および第２層の上に配置された導体層のパターンは、比較例と同様に、図１２（ｂ），（ｃ）のようになっている。ただし、本実施の形態では、図１２（ｄ）に示した導体層２２５は設けられていない。

図１５は、本実施の形態における積層基板１００の上面の一部を示す平面図である。図１６は、図１５におけるＣ−Ｃ線で示される積層基板１００の断面を示す断面図である。本実施の形態では、積層基板１００の上面には、所定の間隔を開けて配置された一対の導体部１４１，１４２が設けられている。導体部１４１は、スルーホール１４３を介して端子Ｔ１１に接続されている。導体部１４２は、スルーホール１４４を介してキャパシタ用導体層２２４に接続されている。抵抗器１５は、導体部１４１，１４２間を接続するように、積層基板１００に搭載されている。

このように、本実施の形態では、抵抗器１５は、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに、積層基板１００の底面に垂直な方向に延びるスルーホール１４３を介して、制御端子Ｔ１１に接続されている。従って、本実施の形態によれば、端子Ｔ１２を通過する高周波信号の周波数帯域において、局所的に、高周波信号のレベルの低下が生じることを防止することができる。図１７は、本実施の形態における端子Ｔ１２と端子Ｔ１０との間の利得の周波数特性の一例を示している。この例では、ＡＧＳＭ方式の受信信号の周波数帯域８６９ＭＨｚ〜８９４ＭＨｚにおいて、局所的な高周波信号のレベルの低下は生じておらず、平坦で損失の小さな周波数特性が得られている。このように、本実施の形態によれば、高周波モジュール１の小型化に伴って隣接する端子間の距離が小さくなっても、高周波モジュール１および高周波回路の周波数特性の劣化を防止することができる。この効果は、特に、高周波信号が通過する信号端子Ｔ１２と、この端子Ｔ１２を通過する高周波信号の経路に配置されたダイオード１１を制御するための制御信号Ｖｃ２が入力される制御端子Ｔ１１とが隣接している場合に顕著になる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。なお、本実施の形態において、第２の実施の形態と同様に、インダクタ１８を、積層基板１００に搭載されたチップ型のチョークコイルとすると共に、インダクタ１８の一端を、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに、スルーホール１３５を介して制御端子Ｔ９に接続してもよい。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、図１におけるインダクタ３７の一端を、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに、積層基板１００の底面に垂直な方向に延びるスルーホールを介して、制御端子Ｔ５に接続してもよい。また、図１における抵抗器４９を、誘電体層と交互に積層された積層基板１００内部の導体層を介さずに、積層基板１００の底面に垂直な方向に延びるスルーホールを介して、制御端子Ｔ３に接続してもよい。

本発明の第１の実施の形態に係る高周波モジュールおよび高周波回路を示す回路図である。 本発明の第１の実施の形態に係る高周波モジュールを一部切り欠いて示す側面図である。 本発明の第１の実施の形態に係る高周波モジュールにおける端子の配置を示す説明図である。 本発明の第１の実施の形態に対する比較例の高周波モジュールの一部を示す回路図である。 図４に示した比較例における積層基板の導体層のパターンを示す説明図である。 図４に示した比較例における特性の一例を示す特性図である。 本発明の第１の実施の形態における積層基板の導体層のパターンを示す説明図である。 本発明の第１の実施の形態における特性の一例を示す特性図である。 本発明の第２の実施の形態における積層基板の上面の一部を示す平面図である。 図９のＡ−Ａ線断面図である。 本発明の第３の実施の形態に対する比較例の高周波モジュールの一部を示す回路図である。 図１１に示した比較例における積層基板の導体層のパターンを示す説明図である。 図１２（ａ）におけるＢ−Ｂ線で示される積層基板の断面を示す断面図である。 図１１に示した比較例における特性の一例を示す特性図である。 本発明の第３の実施の形態における積層基板の上面の一部を示す平面図である。 図１５におけるＣ−Ｃ線で示される積層基板の断面を示す断面図である。 本発明の第３の実施の形態における特性の一例を示す特性図である。 高周波スイッチの構成の一例を示す回路図である。

符号の説明

１…高周波モジュール、２…ダイプレクサ、３，５…高周波スイッチ、４…ＬＰＦ、Ｔ１〜Ｔ１４…端子、１０…キャパシタ、１１，１７，２２，３１，４１，５２…ダイオード、１３，１８…インダクタ、１５…抵抗器、１００…積層基板。

Claims (5)

1. 高周波信号の入力または出力のための２つの信号端子と、
   前記２つの信号端子を接続する高周波信号経路と、
   前記高周波信号経路に挿入され、印加される制御信号に応じて導通状態と非導通状態が選択される半導体スイッチ素子と、
   前記制御信号が入力される制御端子と、
   一端が前記高周波信号経路に接続され、他端が前記制御端子に接続された制御信号経路と、
   前記制御信号経路に挿入され、高周波信号に対するインピーダンスが制御信号に対するインピーダンスよりも大きくなるインピーダンス素子と、
   交互に積層された誘電体層と導体層とを含み、上記各要素を一体化する積層基板とを備え、
   前記インピーダンス素子は、前記導体層を用いて構成されたチョークコイルであり、且つ前記誘電体層と交互に積層された積層基板内部の導体層を介さずに前記制御端子に接続され、
   前記導体層は、グランドに接続される１以上のグランド用導体層を含み、
   全てのグランド用導体層は、前記制御端子が配置された積層基板の面に垂直な方向に見たときに、前記チョークコイルを構成する導体層と重ならない領域に配置されていることを特徴とする高周波モジュール。
2. 高周波信号の入力または出力のための２つの信号端子と、
   前記２つの信号端子を接続する高周波信号経路と、
   前記高周波信号経路に挿入され、印加される制御信号に応じて導通状態と非導通状態が選択される半導体スイッチ素子と、
   前記制御信号が入力される制御端子と、
   一端が前記高周波信号経路に接続され、他端が前記制御端子に接続された制御信号経路と、
   前記制御信号経路に挿入され、高周波信号に対するインピーダンスが制御信号に対するインピーダンスよりも大きくなるインピーダンス素子と、
   交互に積層された誘電体層と導体層とを含み、上記各要素を一体化する積層基板とを備え、
   前記インピーダンス素子は、前記導体層を用いて構成されたチョークコイルであり、且つ前記誘電体層と交互に積層された積層基板内部の導体層を介さずに前記制御端子に接続され、
   前記チョークコイルを構成する導体層を除いて、前記積層基板の内部の全ての導体層は、前記制御端子が配置された積層基板の面に垂直な方向に見たときに、前記チョークコイルを構成する導体層と重ならない領域に配置されていることを特徴とする高周波モジュール。
3. 前記半導体スイッチ素子は、アノードが一方の信号端子に接続され、カソードが他方の信号端子に接続されたダイオードであり、
   前記制御信号経路の一端は、前記ダイオードのアノードに接続されていることを特徴とする請求項１または２記載の高周波モジュール。
4. 前記制御端子は、前記積層基板における積層方向の一方の端に位置する面に配置され、
   前記インピーダンス素子は、前記制御端子が配置された積層基板の面に垂直な方向に延びるスルーホールを介して、前記制御端子に接続されていることを特徴とする請求項１ないし３のいずれかに記載の高周波モジュール。
5. 請求項１ないし４のいずれかに記載の高周波モジュールと、
   前記高周波モジュールの外部に設けられ、一端が前記制御端子に接続されたキャパシタとを備えたことを特徴とする高周波回路。

Images