JP4357184B2 - フロントエンドモジュール - Google Patents

フロントエンドモジュール Download PDF

Info

Publication number
JP4357184B2
JP4357184B2 JP2003040637A JP2003040637A JP4357184B2 JP 4357184 B2 JP4357184 B2 JP 4357184B2 JP 2003040637 A JP2003040637 A JP 2003040637A JP 2003040637 A JP2003040637 A JP 2003040637A JP 4357184 B2 JP4357184 B2 JP 4357184B2
Authority
JP
Japan
Prior art keywords
frequency
end module
signal
frequency band
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003040637A
Other languages
English (en)
Other versions
JP2004253948A (ja
Inventor
英樹 長谷川
憲幸 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003040637A priority Critical patent/JP4357184B2/ja
Publication of JP2004253948A publication Critical patent/JP2004253948A/ja
Application granted granted Critical
Publication of JP4357184B2 publication Critical patent/JP4357184B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、携帯電話等の通信装置において送信信号および受信信号を処理するためのフロントエンドモジュールに関する。
【0002】
【従来の技術】
近年、携帯電話では、単なる通話機能だけではなく、高速データ通信機能をも有することが必須となりつつある。そのため、各国において、高速データ通信を可能にする種々の多重化方式の採用が検討されている。しかしながら、多重化方式の統一は困難な状況である。そのため、携帯電話には、マルチモード(複数方式)およびマルチバンド(複数の周波数帯)に対応することが求められている。例えば、欧州では、既に、GSM(Global System for Mobile Communications)方式とDCS(Digital Cellular System)方式とに対応可能なデュアルバンド型携帯電話が全域で普及している。
【0003】
ここで、上記デュアルバンド型携帯電話におけるフロントエンドモジュールの構成の一例について説明する。このフロントエンドモジュールは、アンテナに接続され、GSM方式の送信信号および受信信号の周波数帯域とDCS方式の送信信号および受信信号の周波数帯域とを分離するダイプレクサと、このダイプレクサに接続された第1および第2の高周波スイッチとを備えている。ダイプレクサは、アンテナに接続される第1のポートと、GSM方式の送信信号および受信信号を入出力する第2のポートと、DCS方式の送信信号および受信信号を入出力する第3のポートとを有している。第1の高周波スイッチは、ダイプレクサの第2のポートに対して、GSM方式用の送信回路または受信回路を選択的に接続する。第2の高周波スイッチは、ダイプレクサの第3のポートに対して、DCS方式用の送信回路と受信回路を選択的に接続する。なお、GSM方式の送信信号および受信信号の周波数帯域は900MHz前後の帯域(以下、900MHz帯とも言う。)であり、DCS方式の送信信号および受信信号の周波数帯域は1800MHz前後の帯域(以下、1800MHz帯とも言う。)である。
【0004】
ところで、フロントエンドモジュールには、アンテナより、例えば静電気放電によるサージが侵入する。以下、静電気放電によるサージを静電サージと言う。この静電サージのようなサージが送信回路や受信回路に侵入すると、送信回路や受信回路が大きなダメージを受け、最悪の場合には、送信回路や受信回路が破壊される場合もある。そのため、フロントエンドモジュールには、サージを送信回路や受信回路に伝えないようにする対策が求められる。
【0005】
従来、上記サージに対する対策としては、例えば、サージ抑制素子を用いることが行われていた。サージ抑制素子は、信号線とグランドとの間に挿入され、両端間に印加される電圧が所定値以上になると急激に電流が流れ、両端間の電圧を所定値以下に保つ機能を有する。サージ抑制素子としては、バリスタ、ツェナーダイオード、トランジェント電圧サプレッサ等がある。このサージ抑制素子は、例えば、フロントエンドモジュールが実装されるプリント配線基板に対して、フロントエンドモジュールとは別に実装される。
【0006】
特許文献1には、アンテナに対して送信回路または受信回路を選択的に接続する高周波スイッチ部品において、静電サージを含むノイズを除去するために、信号ラインとグランドとの間にインダクタを挿入する技術が記載されている。特許文献1では、信号ラインのうちの、アンテナ端子に接続される部分、送信回路端子に接続される部分、および受信回路端子に接続される部分と、グランドとの間にそれぞれインダクタが挿入されている。
【0007】
特許文献2には、アンテナに対して送信回路または受信回路を選択的に接続する高周波スイッチ部品において、静電サージを含むノイズを除去するために、信号ラインにLCフィルタを挿入する技術が記載されている。特許文献2では、信号ラインのうちの、アンテナ端子に接続される部分、送信回路端子に接続される部分、および受信回路端子に接続される部分に、それぞれLCフィルタが挿入されている。
【0008】
特許文献3には、アンテナに対して送信系または受信系を選択的に接続する高周波スイッチモジュールにおいて、静電気放電による回路の破壊を防止するために、アンテナに接続される部分に、伝送線路とキャパシタよりなるフィルタを設ける技術が記載されている。また、特許文献3には、900MHz帯と1800MHz帯の2つの周波数帯域に対応可能なデュアルバンド用の高周波スイッチモジュールにおいて、伝送線路とキャパシタよりなるフィルタを設けた例も記載されている(特許文献3の図2参照。)。この例では、上記フィルタは1800MHz帯の信号の経路にのみ設けられている。
【0009】
特許文献4には、複数の電子部品を、インピーダンス整合がとれた状態で複合化するために、複数の電子部品間を結合する線路とグランド間に、この間に発生する浮遊容量を打ち消すためのインダクタまたは分布線路を設ける技術が記載されている。浮遊容量とインダクタは並列共振回路を構成する。特許文献4には、アンテナスイッチ部分とSAWフィルタとの間にインダクタを設けた例が記載されている。
【0010】
【特許文献1】
特開2001−44883号公報
【特許文献2】
特開2001−44884号公報
【特許文献3】
特開2001−352271号公報
【特許文献4】
特許第3267042号公報
【0011】
【発明が解決しようとする課題】
携帯電話では、小型化と低コスト化が追求されている。そのため、サージ抑制素子をフロントエンドモジュールとは別にプリント配線基板に実装することは、携帯電話の筐体内における回路の占有面積の増加および部品点数の増加をまねくために、好ましくない。
【0012】
また、サージ抑制素子を、信号線とグランドとの間に挿入した場合、サージ抑制素子の端子間容量が小さくなければ、インピーダンスの不整合が生じ、挿入損失を増加させることになる。
【0013】
特許文献1に記載された技術は、1つの送信信号と1つの受信信号とを切り換える高周波スイッチ部品に、静電サージを含むノイズを除去するためのインダクタを設ける技術である。また、特許文献2に記載された技術は、1つの送信信号と1つの受信信号とを切り換える高周波スイッチ部品に、静電サージを含むノイズを除去するためのLCフィルタを設ける技術である。従って、これらの技術を、2つの高周波スイッチを有するデュアルバンド型携帯電話用のフロントエンドモジュールに応用すると、各高周波スイッチ毎にインダクタまたはLCフィルタを設けることになる。これには、送信信号および受信信号の周波数帯域における挿入損失の増加をまねくと共に、フロントエンドモジュールの小型化を妨げるという問題点がある。
【0014】
特許文献3には、900MHz帯と1800MHz帯の2つの周波数帯域に対応可能なデュアルバンド用の高周波スイッチモジュールにおいて、静電気放電による回路の破壊を防止するために、伝送線路とキャパシタよりなるフィルタを設けた例が記載されている。この例では、フィルタは1800MHz帯の信号の経路にのみ設けられている。しかしながら、本発明の実施の形態で説明するように、静電サージは、900MHz帯よりも低周波側の周波数における成分が大きなエネルギーを有している。従って、特許文献3に記載された例では、900MHz帯における信号の経路に静電サージが侵入し、900MHz帯用の送信回路や受信回路がダメージを受けるという問題点がある。
【0015】
特許文献4では、サージに対する対策は考慮されていない。特許文献4には、アンテナスイッチ部分とSAWフィルタとの間に、浮遊容量を打ち消すためのインダクタを設けた例が記載されている。しかしながら、この例では、ダイオードを含むアンテナスイッチ部分を、サージから保護することはできない。
【0016】
本発明はかかる問題点に鑑みてなされたもので、その目的は、送信信号および受信信号の周波数帯域における挿入損失の増加を抑えながらサージを低減でき、且つ小型化および集積化が容易なフロントエンドモジュールを提供することにある。
【0017】
【課題を解決するための手段】
本発明の第1のフロントエンドモジュールは、第1の周波数帯域における送信信号および受信信号と、第1の周波数帯域よりも高周波側に存在する第2の周波数帯域における送信信号および受信信号とを処理するためのモジュールであって、アンテナに接続され、第1の周波数帯域と第2の周波数帯域とを分離する第1の分離手段と、第1の周波数帯域における送信信号と受信信号とを分離する第2の分離手段と、第2の周波数帯域における送信信号と受信信号とを分離する第3の分離手段とを備えている。
【0018】
本発明の第1のフロントエンドモジュールにおいて、第1の分離手段は、第1の周波数帯域内の周波数の信号を通過させ、第2の周波数帯域内の周波数の信号を遮断する低域通過部と、第2の周波数帯域内の周波数の信号を通過させ、第1の周波数帯域内の周波数の信号を遮断する高域通過部とを有している。第2の分離手段は低域通過部に接続され、第3の分離手段は高域通過部に接続されている。本発明の第1のフロントエンドモジュールは、更に、低域通過部と第2の分離手段とを接続する信号線に接続され、第1の周波数帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を備えている。
【0019】
本発明の第1のフロントエンドモジュールでは、第1の周波数帯域よりも低周波側の周波数を有するサージは、アンテナから第1の分離手段に侵入し、低域通過部を通過する。しかし、このサージは、低域通過部と第2の分離手段との間に設けられたサージ抑制回路によって抑制される。従って、サージが第2の分離手段に侵入することが防止される。また、第1の周波数帯域よりも低周波側の周波数を有するサージは高域通過部を通過しないため、このサージが第3の分離手段に侵入することも防止される。
【0020】
本発明の第1のフロントエンドモジュールにおいて、第2の分離手段は高周波スイッチを有していてもよい。
【0021】
また、本発明の第1のフロントエンドモジュールは、更に、第1ないし第3の分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備えていてもよい。この場合、フロントエンドモジュールは、更に、第2の分離手段によって分離された第1の周波数帯域における受信信号を選択的に通過させる、弾性波素子を含むフィルタを備え、集積用多層基板はこのフィルタも集積してもよい。
【0022】
また、本発明の第1のフロントエンドモジュールにおいて、サージ抑制回路は、低域通過部と第2の分離手段とを接続する信号線とグランドとの間に設けられた並列共振回路を有していてもよい。この並列共振回路の共振周波数は、第1の周波数帯域内の周波数に設定されていてもよい。
【0023】
また、並列共振回路は、インダクタおよびキャパシタを含んでいてもよい。この場合、フロントエンドモジュールは、更に、第1ないし第3の分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも並列共振回路に含まれるインダクタおよびキャパシタは、集積用多層基板の内部または表面上の導体層を用いて構成されていてもよい。
【0024】
また、並列共振回路は、サージ抑制素子、インダクタおよびキャパシタを含んでいてもよい。この場合、フロントエンドモジュールは、更に、第1ないし第3の分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも並列共振回路に含まれるインダクタおよびキャパシタは、集積用多層基板の内部または表面上の導体層を用いて構成されていてもよい。また、フロントエンドモジュールは、更に、第2の分離手段によって分離された第1の周波数帯域における受信信号を選択的に通過させる、弾性波素子を含むフィルタを備えていてもよい。
【0025】
本発明の第2のフロントエンドモジュールは、所定の周波数帯域における送信信号および受信信号を処理するためのモジュールであって、アンテナに接続され、送信信号と受信信号とを分離する分離手段と、アンテナと分離手段とを接続する信号線に接続され、送信信号および受信信号の周波数帯域外の周波数を有するサージを抑制するサージ抑制回路とを備えている。サージ抑制回路は、信号線とグランドとの間に設けられた並列共振回路を有している。
【0026】
本発明の第2のフロントエンドモジュールでは、送信信号および受信信号の周波数帯域外の周波数を有するサージは、アンテナと分離手段とを接続する信号線に接続されたサージ抑制回路によって抑制される。従って、サージが分離手段に侵入することが防止される。サージ抑制回路は、信号線とグランドとの間に設けられた並列共振回路を有しているため、送信信号および受信信号の周波数帯域における挿入損失の増加を抑制しながら、送信信号および受信信号の周波数帯域外の周波数を有するサージをグランドに導くことができる。
【0027】
本発明の第2のフロントエンドモジュールにおいて、サージ抑制回路は、送信信号および受信信号の周波数帯域よりも低周波側の周波数を有するサージを抑制してもよい。
【0028】
また、本発明の第2のフロントエンドモジュールにおいて、分離手段は高周波スイッチを有していてもよい。
【0029】
また、本発明の第2のフロントエンドモジュールは、更に、分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備えていてもよい。この場合、フロントエンドモジュールは、更に、分離手段によって分離された受信信号を選択的に通過させる、弾性波素子を含むフィルタを備え、集積用多層基板はフィルタも集積してもよい。
【0030】
また、本発明の第2のフロントエンドモジュールにおいて、並列共振回路の共振周波数は、送信信号および受信信号の周波数帯域内の周波数に設定されていてもよい。
【0031】
また、本発明の第2のフロントエンドモジュールにおいて、並列共振回路は、インダクタおよびキャパシタを含んでいてもよい。この場合、フロントエンドモジュールは、更に、分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも並列共振回路に含まれるインダクタおよびキャパシタは、集積用多層基板の内部または表面上の導体層を用いて構成されていてもよい。
【0032】
また、本発明の第2のフロントエンドモジュールにおいて、並列共振回路は、サージ抑制素子、インダクタおよびキャパシタを含んでいてもよい。この場合、フロントエンドモジュールは、更に、分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも並列共振回路に含まれるインダクタおよびキャパシタは、集積用多層基板の内部または表面上の導体層を用いて構成されていてもよい。また、フロントエンドモジュールは、更に、分離手段によって分離された受信信号を選択的に通過させる、弾性波素子を含むフィルタを備えていてもよい。
【0033】
なお、弾性波素子とは、弾性波を利用した素子である。弾性波素子は、弾性表面波を利用する弾性表面波素子でもよいし、バルク弾性波を利用するバルク弾性波素子でもよい。
【0034】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
始めに、本発明の第1の実施の形態に係るフロントエンドモジュールについて説明する。本実施の形態に係るフロントエンドモジュールは、GSM方式の送信信号および受信信号と、DCS方式の送信信号および受信信号とを処理するモジュールである。GSM方式の送信信号の周波数帯域は880MHz〜915MHzである。GSM方式の受信信号の周波数帯域は925MHz〜960MHzである。DCS方式の送信信号の周波数帯域は1710MHz〜1785MHzである。DCS方式の受信信号の周波数帯域は1805MHz〜1880MHzである。GSM方式の送信信号および受信信号の周波数帯域(以下、GSM帯域と記す。)は、本発明における第1の周波数帯域に対応する。DCS方式の送信信号および受信信号の周波数帯域(以下、DCS帯域と記す。)は、本発明における第2の周波数帯域に対応する。
【0035】
図1は、本実施の形態に係るフロントエンドモジュールのブロック図である。本実施の形態に係るフロントエンドモジュール1は、アンテナ端子2と、GSM方式の送信信号(図では、GSM/TXと記す。)の入力端子3と、GSM方式の受信信号(図では、GSM/RXと記す。)の出力端子4と、DCS方式の送信信号(図では、DCS/TXと記す。)の入力端子5と、DCS方式の受信信号(図では、DCS/RXと記す。)の出力端子6とを備えている。アンテナ端子2は、アンテナ7に接続される。入力端子3はGSM方式用の送信回路に接続され、出力端子4はGSM方式用の受信回路に接続される。入力端子5はDCS方式用の送信回路に接続され、出力端子6はDCS方式用の受信回路に接続される。
【0036】
フロントエンドモジュール1は、更に、ダイプレクサ11と、2つの高周波スイッチ12,13と、2つのローパスフィルタ(以下、LPFとも記す。)14,15とを備えている。ダイプレクサ11は、アンテナ端子2を介してアンテナ7に接続される第1のポートと、GSM方式の送信信号および受信信号を入出力する第2のポートと、DCS方式の送信信号および受信信号を入出力する第3のポートとを有している。
【0037】
高周波スイッチ12は、1つの電子的切替接点と2つの固定接点とを有している。高周波スイッチ12において、電子的切替接点はダイプレクサ11の第2のポートに接続され、一方の固定接点はLPF14の出力端に接続され、他方の固定接点は出力端子4に接続されている。LPF14の入力端は入力端子3に接続されている。
【0038】
高周波スイッチ13は、1つの電子的切替接点と2つの固定接点とを有している。高周波スイッチ13において、電子的切替接点はダイプレクサ11の第3のポートに接続され、一方の固定接点はLPF15の出力端に接続され、他方の固定接点は出力端子6に接続されている。LPF15の入力端は入力端子5に接続されている。
【0039】
ダイプレクサ11は、GSM帯域とDCS帯域とを分離する。すなわち、ダイプレクサ11は、第2のポートに入力されたGSM方式の送信信号を第1のポートより出力すると共に、第1のポートに入力されたGSM方式の受信信号を第2のポートより出力する。また、ダイプレクサ11は、第3のポートに入力されたDCS方式の送信信号を第1のポートより出力すると共に、第1のポートに入力されたDCS方式の受信信号を第3のポートより出力する。ダイプレクサ11は、本発明における第1の分離手段に対応する。
【0040】
高周波スイッチ12は、GSM方式の送信信号と受信信号とを分離する。すなわち、高周波スイッチ12は、ダイプレクサ11の第2のポートがLPF14に接続された状態と、ダイプレクサ11の第2のポートが出力端子4に接続された状態とを切り替える。高周波スイッチ12は、本発明における第2の分離手段に対応する。
【0041】
高周波スイッチ13は、DCS方式の送信信号と受信信号とを分離する。すなわち、高周波スイッチ13は、ダイプレクサ11の第3のポートがLPF15に接続された状態と、ダイプレクサ11の第3のポートが出力端子6に接続された状態とを切り替える。高周波スイッチ13は、本発明における第3の分離手段に対応する。
【0042】
LPF14は、GSM方式の送信信号に含まれる高調波成分を除去する。同様に、LPF15は、DCS方式の送信信号に含まれる高調波成分を除去する。
【0043】
次に、図2を参照して、本実施の形態に係るフロントエンドモジュール1の構成について詳しく説明する。図2は、本実施の形態に係るフロントエンドモジュール1の回路図である。フロントエンドモジュール1のダイプレクサ11は、第1ないし第3のポート21,22,23を有している。第1のポート21はアンテナ端子2に接続され、第2のポート22は高周波スイッチ12に接続され、第3のポート23は高周波スイッチ13に接続されている。
【0044】
ダイプレクサ11は、更に、一端が第1のポート21に接続されたインダクタ24と、一端が第1のポート21に接続されたキャパシタ25と、一端がインダクタ24の他端およびキャパシタ25の他端に接続され、他端が接地されたキャパシタ26とを有している。ダイプレクサ11は、更に、一端がインダクタ24の他端およびキャパシタ25の他端に接続され、他端が接地されたインダクタ27と、一端がインダクタ24の他端およびキャパシタ25の他端に接続され、他端が第2のポート22に接続されたキャパシタ28とを有している。インダクタ24とキャパシタ25は、GSM帯域内の周波数の信号を通過させ、DCS帯域内の周波数の信号を遮断するローパスフィルタを構成している。このローパスフィルタは、本発明における低域通過部に対応する。
【0045】
インダクタ27とキャパシタ26は、並列共振回路を構成している。また、この並列共振回路は、GSM帯域外の周波数、特にGSM帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を構成している。並列共振回路の共振周波数は、GSM帯域内の周波数、例えば900MHzに設定されている。一例を挙げると、並列共振回路の共振周波数を900MHzに設定するには、インダクタ27のインダクタンスを6nHとし、キャパシタ26のキャパシタンスを5.2pFとすればよい。
【0046】
キャパシタ28は、ダイプレクサ11と高周波スイッチ12とのインピーダンス整合のためと、高周波スイッチ12において用いられる制御信号に起因する直流電流がダイプレクサ11に流れ込むことを防止するために設けられている。
【0047】
ダイプレクサ11は、更に、一端が第1のポート21に接続されたキャパシタ29と、一端がキャパシタ29の他端に接続され、他端が第3のポート23に接続されたキャパシタ30と、一端がキャパシタ29,30の接続点に接続されたインダクタ31と、一端がインダクタ31の他端に接続され、他端が接地されたキャパシタ32とを有している。これらは、DCS帯域内の周波数の信号を通過させ、GSM帯域内の周波数の信号を遮断するハイパスフィルタを構成している。このハイパスフィルタは、本発明における高域通過部に対応する。
【0048】
高周波スイッチ12は、1つの電子的切替接点41と、2つの固定接点42,43と、制御端子44とを有している。電子的切替接点41はダイプレクサ11の第2のポート22に接続されている。固定接点42はLPF14の出力端に接続されている。固定接点43は出力端子4に接続されている。
【0049】
高周波スイッチ12は、更に、一端が電子的切替接点41に接続され、他端が接地されたキャパシタ45と、一端が電子的切替接点41に接続され、他端が固定接点43に接続されたインダクタ46と、カソードが固定接点43に接続されたダイオード47と、一端がダイオード47のアノードに接続され、他端が接地されたキャパシタ48と、一端がダイオード47のアノードに接続され、他端が制御端子44に接続された抵抗器49とを有している。高周波スイッチ12は、更に、アノードが電子的切替接点41に接続され、カソードが固定接点42に接続されたダイオード50と、一端が固定接点42に接続され、他端が接地されたインダクタ51とを有している。ダイオード47,50としては、例えばPINダイオードが用いられる。
【0050】
高周波スイッチ12では、制御端子44に印加される制御信号がハイレベルのときには、2つのダイオード47,50が共にオン状態となり、電子的切替接点41に固定接点42が接続される。一方、制御端子44に印加される制御信号がローレベルのときには、2つのダイオード47,50が共にオフ状態となり、電子的切替接点41に固定接点43が接続される。
【0051】
LPF14は、一端が入力端子3に接続され、他端が高周波スイッチ12の固定接点42に接続されたインダクタ54と、一端が入力端子3に接続され、他端が高周波スイッチ12の固定接点42に接続されたキャパシタ55と、一端が入力端子3に接続され、他端が接地されたキャパシタ56と、一端が高周波スイッチ12の固定接点42に接続され、他端が接地されたキャパシタ57とを有している。
【0052】
高周波スイッチ13は、1つの電子的切替接点61と、2つの固定接点62,63と、制御端子64とを有している。電子的切替接点61はダイプレクサ11の第3のポート23に接続されている。固定接点62はLPF15の出力端に接続されている。固定接点63は出力端子6に接続されている。
【0053】
高周波スイッチ13は、更に、一端が電子的切替接点61に接続され、他端が接地されたキャパシタ65と、一端が電子的切替接点61に接続され、他端が固定接点63に接続されたインダクタ66と、カソードが固定接点63に接続されたダイオード67と、一端がダイオード67のアノードに接続され、他端が接地されたキャパシタ68と、一端がダイオード67のアノードに接続され、他端が制御端子64に接続された抵抗器69とを有している。高周波スイッチ13は、更に、アノードが電子的切替接点61に接続され、カソードが固定接点62に接続されたダイオード70と、一端が固定接点62に接続され、他端が接地されたインダクタ71と、一端が電子的切替接点61に接続されたキャパシタ72と、一端がキャパシタ72に接続され、他端が固定接点62に接続されたインダクタ73とを有している。ダイオード67,70としては、例えばPINダイオードが用いられる。
【0054】
高周波スイッチ13では、制御端子64に印加される制御信号がハイレベルのときには、2つのダイオード67,70が共にオン状態となり、電子的切替接点61に固定接点62が接続される。一方、制御端子64に印加される制御信号がローレベルのときには、2つのダイオード67,70が共にオフ状態となり、電子的切替接点61に固定接点63が接続される。
【0055】
LPF15は、一端が入力端子5に接続され、他端が高周波スイッチ13の固定接点62に接続されたインダクタ74と、一端が入力端子5に接続され、他端が高周波スイッチ13の固定接点62に接続されたキャパシタ75と、一端が入力端子5に接続され、他端が接地されたキャパシタ76と、一端が高周波スイッチ12の固定接点62に接続され、他端が接地されたキャパシタ77とを有している。
【0056】
次に、図3および図4を参照して、フロントエンドモジュール1の構造について説明する。図3はフロントエンドモジュール1の外観の一例を示す斜視図である。図4はフロントエンドモジュール1における集積用多層基板の構造の一例を示す断面図である。図3および図4に示したように、フロントエンドモジュール1は、ダイプレクサ11、高周波スイッチ12,13およびLPF14,15を集積するための1つの集積用多層基板80を備えている。集積用多層基板80は、誘電体層と、パターン化された導体層とが交互に積層された構造になっている。フロントエンドモジュール1の回路は、集積用多層基板80の内部または表面上の導体層と、集積用多層基板80に搭載された素子とを用いて構成されている。少なくとも、ダイプレクサ11内の並列共振回路に含まれるインダクタ27とキャパシタ26は、集積用多層基板80の内部または表面上の導体層を用いて構成されている。
【0057】
集積用多層基板80の側面には、複数の端部電極81が形成されている。端部電極81は、集積用多層基板80とプリント配線基板等の他の基板との接続や、集積用多層基板80に内蔵された素子同士の接続や、集積用多層基板80に内蔵された素子と集積用多層基板80に搭載された素子との接続に用いられる。集積用多層基板80は、プリント配線基板等の他の基板に搭載され、端部電極81と他の基板上の配線とが、例えば半田付けによって接続される。
【0058】
集積用多層基板80における誘電体層は、例えばセラミックによって形成される。この場合、集積用多層基板80は、例えば以下のようにして製造される。すなわち、まず、予めスルーホール用の孔が形成されたセラミックグリーンシート上に、例えば銀を主成分とする導電性ペーストを用いて、所定のパターンの導体層を形成する。次に、このように導体層が形成された複数のセラミックグリーンシートを積層し、これらを同時に焼成する。これにより、スルーホールも同時に形成される。また、積層体の側面に端部電極81を形成して、集積用多層基板80を完成させる。
【0059】
図3に示した例では、集積用多層基板80には、ダイオード47,50,67,70と、抵抗器49,69と、インダクタ73とが搭載されている。フロントエンドモジュール1におけるその他の回路部分は、集積用多層基板80の内部または表面上の導体層を用いて構成されている。
【0060】
図4には、集積用多層基板80の内部の導体層を用いて構成された素子の例として、インダクタ24,27,31,74およびキャパシタ25,26,28,29,30,32,57,65,72,75,76,77を示している。
【0061】
以上説明したように、本実施の形態に係るフロントエンドモジュール1は、GSM帯域とDCS帯域とを分離するダイプレクサ11と、GSM方式の送信信号と受信信号とを分離する高周波スイッチ12と、DCS方式の送信信号と受信信号とを分離する高周波スイッチ13と、GSM方式の送信信号に含まれる高調波成分を除去するLPF14と、DCS方式の送信信号に含まれる高調波成分を除去するLPF15とを備えている。このフロントエンドモジュール1によれば、GSM帯域とDCS帯域のそれぞれにおける送信信号および受信信号を処理することができる。
【0062】
本実施の形態では、ダイプレクサ11は、GSM帯域外の周波数、特にGSM帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を有している。このサージ抑制回路は、ダイプレクサ11における低域通過部と高周波スイッチ12とを接続する信号線に接続されている。また、サージ抑制回路は、インダクタ27とキャパシタ26からなる並列共振回路によって構成されている。この並列共振回路は、ダイプレクサ11における低域通過部と高周波スイッチ12とを接続する信号線とグランドとの間に設けられている。
【0063】
また、並列共振回路の共振周波数は、GSM帯域内の周波数、例えば900MHzに設定されている。図5において、符号91は、共振周波数が900MHzに設定された並列共振回路のインピーダンスの周波数特性を示している。図5に示したように、並列共振回路のインピーダンスは、共振周波数の近傍において非常に大きくなる。なお、理論的には、並列共振回路のインピーダンスは、共振周波数において無限大になる。また、周波数が共振周波数から離れるに従って、並列共振回路のインピーダンスは急激に小さくなる。なお、図5において、符号92は、並列共振回路のインピーダンスの周波数特性との比較のために、インダクタンスのインピーダンスの周波数特性を示している。
【0064】
フロントエンドモジュール1には、アンテナ7より静電サージ等のサージが侵入する。このサージは、GSM帯域よりも低周波側の周波数である300MHz前後における成分が大きなエネルギーを有している。このサージは、アンテナ7からダイプレクサ11に侵入し、低域通過部を通過する。インダクタ27とキャパシタ26からなる並列共振回路のインピーダンスは、GSM帯域内の周波数に対しては非常に大きくなるが、300MHz前後の周波数に対しては非常に小さくなる。そのため、サージは、インダクタ27を経てグランドに流れる。このように、本実施の形態によれば、サージは、並列共振回路によって構成されたサージ抑制回路によって抑制される。従って、サージが高周波スイッチ12に侵入することが防止される。また、キャパシタ28よりも高周波スイッチ12側の回路のインピーダンスは、GSM帯域よりも低周波側の周波数に対して大きいので、この点からも、サージが高周波スイッチ12に侵入することが防止される。このように、本実施の形態によれば、高周波スイッチ12内のダイオード47,50等をサージから保護することができると共に、高周波スイッチ12に接続された回路をサージから保護することができる。
【0065】
また、キャパシタ29よりも高周波スイッチ13側の回路のインピーダンスは、GSM帯域よりも低周波側の周波数に対して大きいので、サージが高周波スイッチ13に侵入することも防止される。
【0066】
また、並列共振回路のインピーダンスは、GSM帯域内の周波数に対しては非常に大きくなるため、並列共振回路を設けたことによるGSM帯域内の周波数における挿入損失の増加が抑制される。
【0067】
ここで、ダイプレクサ11における低域通過部と高周波スイッチ12とを接続する信号線とグランドとの間に、並列共振回路の代わりにインダクタのみを設ける場合について考える。この場合、このインダクタによってサージをグランドに導くためには、サージの周波数におけるインダクタのインダクタンスを小さくする必要がある。しかし、そうすると、図5における符号92で示した特性から分かるように、GSM帯域におけるインダクタのインダクタンスも小さくなり、GSM帯域内の周波数における挿入損失が増加してしまう。逆に、GSM帯域内の周波数における挿入損失を小さくするために、GSM帯域におけるインダクタのインダクタンスを大きくすると、サージの周波数におけるインダクタのインダクタンスも大きくなり、サージをグランドに導くことができなくなってしまう。このように、インダクタだけでは、GSM帯域における挿入損失の増加を抑えながらサージを低減することは困難である。
【0068】
これに対し、本実施の形態では、並列共振回路を用いているので、GSM帯域内の周波数における挿入損失の増加を抑制しながら、GSM帯域よりも低周波側の周波数を有するサージを効率よく低減することができる。
【0069】
また、本実施の形態によれば、インダクタ27のインダクタンスをあまり大きくすることなく、GSM帯域内の周波数における並列共振回路のインピーダンスを大きくすることができる。そのため、本実施の形態によれば、インダクタ27の小型化が可能になり、インダクタ27を容易に集積用多層基板80の内部または表面上の導体層を用いて構成することが可能になる。また、本実施の形態では、外付けのサージ抑制素子を用いる必要もない。従って、本実施の形態によれば、フロントエンドモジュール1の小型化および集積化が容易になる。
【0070】
また、本実施の形態では、サージ抑制回路(並列共振回路)は、ダイプレクサ11の低域通過部と高周波スイッチ12との間に設ければ足りる。この点からも、本実施の形態によれば、フロントエンドモジュール1の小型化および集積化が容易になると共に、送信信号および受信信号の周波数帯域における挿入損失の増加を抑えることができる。
【0071】
以上説明したように、本実施の形態によれば、GSM帯域およびDCS帯域における挿入損失の増加を抑えながらサージを低減でき、且つフロントエンドモジュール1の小型化および集積化が容易になる。
【0072】
[第2の実施の形態]
次に、本発明の第2の実施の形態に係るフロントエンドモジュールについて説明する。図6は、本実施の形態に係るフロントエンドモジュールのブロック図である。本実施の形態に係るフロントエンドモジュール101は、第1の実施の形態に係るフロントエンドモジュール1と同様に、アンテナ端子2と、GSM方式の送信信号(図では、GSM/TXと記す。)の入力端子3と、GSM方式の受信信号(図では、GSM/RXと記す。)の出力端子4と、DCS方式の送信信号(図では、DCS/TXと記す。)の入力端子5と、DCS方式の受信信号(図では、DCS/RXと記す。)の出力端子6とを備えている。
【0073】
フロントエンドモジュール101は、更に、ダイプレクサ111と、2つの高周波スイッチ12,13と、2つのLPF14,15と、2つのバンドパスフィルタ(以下、BPFと記す。)102,103とを備えている。ダイプレクサ111は、アンテナ端子2を介してアンテナ7に接続される第1のポートと、GSM方式の送信信号および受信信号を入出力する第2のポートと、DCS方式の送信信号および受信信号を入出力する第3のポートとを有している。
【0074】
高周波スイッチ12は、1つの電子的切替接点と2つの固定接点とを有している。高周波スイッチ12において、電子的切替接点はダイプレクサ111の第2のポートに接続され、一方の固定接点はLPF14の出力端に接続され、他方の固定接点はBPF102の入力端に接続されている。LPF14の入力端は入力端子3に接続されている。BPF102の出力端は、インダクタを介して出力端子4に接続されている。
【0075】
高周波スイッチ13は、1つの電子的切替接点と2つの固定接点とを有している。高周波スイッチ13において、電子的切替接点はダイプレクサ111の第3のポートに接続され、一方の固定接点はLPF15の出力端に接続され、他方の固定接点はBPF103の入力端に接続されている。LPF15の入力端は入力端子5に接続されている。BPF103の出力端は、インダクタを介して出力端子6に接続されている。
【0076】
ダイプレクサ111は、GSM帯域とDCS帯域とを分離する。すなわち、ダイプレクサ111は、第2のポートに入力されたGSM方式の送信信号を第1のポートより出力すると共に、第1のポートに入力されたGSM方式の受信信号を第2のポートより出力する。また、ダイプレクサ111は、第3のポートに入力されたDCS方式の送信信号を第1のポートより出力すると共に、第1のポートに入力されたDCS方式の受信信号を第3のポートより出力する。ダイプレクサ111は、本発明における第1の分離手段に対応する。
【0077】
高周波スイッチ12は、GSM方式の送信信号と受信信号とを分離する。すなわち、高周波スイッチ12は、ダイプレクサ111の第2のポートがLPF14に接続された状態と、ダイプレクサ111の第2のポートがBPF102に接続された状態とを切り替える。高周波スイッチ12は、本発明における第2の分離手段に対応する。
【0078】
高周波スイッチ13は、DCS方式の送信信号と受信信号とを分離する。すなわち、高周波スイッチ13は、ダイプレクサ111の第3のポートがLPF15に接続された状態と、ダイプレクサ111の第3のポートがBPF103に接続された状態とを切り替える。高周波スイッチ13は、本発明における第3の分離手段に対応する。
【0079】
LPF14は、GSM方式の送信信号に含まれる高調波成分を除去する。同様に、LPF15は、DCS方式の送信信号に含まれる高調波成分を除去する。
【0080】
BPF102は、GSM方式の受信信号を選択的に通過させる。同様に、BPF103は、DCS方式の受信信号を選択的に通過させる。BPF102,103は、いずれも弾性波素子を含んでいる。弾性波素子は、弾性表面波素子でもよいし、バルク弾性波素子でもよい。
【0081】
次に、図7を参照して、本実施の形態に係るフロントエンドモジュール101の構成について詳しく説明する。図7は、本実施の形態に係るフロントエンドモジュール101の回路図である。フロントエンドモジュール101のダイプレクサ111は、図2に示した第1の実施の形態におけるダイプレクサ11に、サージ抑制素子としてのトランジェント電圧サプレッサ121を加えた構成になっている。トランジェント電圧サプレッサ121の一端は、インダクタ24とキャパシタ28との接続点に接続されている。トランジェント電圧サプレッサ121の他端は接地されている。トランジェント電圧サプレッサ121は、両端間に印加される電圧が所定値以上になると急激に電流が流れ、両端間の電圧を所定値以下に保つ素子である。ダイプレクサ111のその他の構成は、図2に示したダイプレクサ11と同様である。
【0082】
本実施の形態では、トランジェント電圧サプレッサ121、インダクタ27およびキャパシタ26は、並列共振回路を構成している。また、この並列共振回路は、GSM帯域外の周波数、特にGSM帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を構成している。並列共振回路の共振周波数は、GSM帯域内の周波数、例えば900MHzに設定されている。トランジェント電圧サプレッサ121の端子間容量は決まっているため、並列共振回路の共振周波数を所望の周波数に設定するには、インダクタ27のインダクタンスとキャパシタ26のキャパシタンスとを適宜に設定すればよい。一例を挙げると、トランジェント電圧サプレッサ121の端子間容量が2pFである場合には、並列共振回路の共振周波数を900MHzに設定するには、インダクタ27のインダクタンスを6nHとし、キャパシタ26のキャパシタンスを3.2pFとすればよい。
【0083】
高周波スイッチ12,13およびLPF14,15の構成は、第1の実施の形態と同様である。
【0084】
BPF102と出力端子4との間にはインダクタ104が設けられている。BPF102の一端は高周波スイッチ12の固定接点43に接続され、BPF102の他端はインダクタ104の一端に接続されている。インダクタ104の他端は出力端子4に接続されている。
【0085】
また、BPF103と出力端子6との間にはインダクタ105が設けられている。BPF103の一端は高周波スイッチ13の固定接点63に接続され、BPF103の他端はインダクタ105の一端に接続されている。インダクタ105の他端は出力端子6に接続されている。
【0086】
次に、図8および図9を参照して、フロントエンドモジュール101の構造について説明する。図8はフロントエンドモジュール101の外観の一例を示す斜視図である。図9はフロントエンドモジュール101における集積用多層基板の構造の一例を示す断面図である。図8および図9に示したように、フロントエンドモジュール101は、ダイプレクサ111、高周波スイッチ12,13、LPF14,15およびBPF102,103を集積するための1つの集積用多層基板180を備えている。集積用多層基板180は、誘電体層と、パターン化された導体層とが交互に積層された構造になっている。フロントエンドモジュール101の回路は、集積用多層基板180の内部または表面上の導体層と、集積用多層基板180に搭載された素子とを用いて構成されている。少なくとも、ダイプレクサ111内の並列共振回路に含まれるインダクタ27とキャパシタ26は、集積用多層基板180の内部または表面上の導体層を用いて構成されている。
【0087】
集積用多層基板180の側面には、複数の端部電極181が形成されている。端部電極181は、集積用多層基板180とプリント配線基板等の他の基板との接続や、集積用多層基板180に内蔵された素子同士の接続や、集積用多層基板180に内蔵された素子と集積用多層基板180に搭載された素子との接続に用いられる。集積用多層基板180は、プリント配線基板等の他の基板に搭載され、端部電極181と他の基板上の配線とが、例えば半田付けによって接続される。
【0088】
集積用多層基板180の構造、材料および製造方法は、第1の実施の形態における集積用多層基板80と同様である。
【0089】
図8に示した例では、集積用多層基板180には、ダイオード47,50,67,70と、抵抗器49,69と、インダクタ73と、トランジェント電圧サプレッサ121と、チップ160とが搭載されている。チップ160は、BPF102,103を構成する2つの弾性波素子を含んでいる。フロントエンドモジュール101におけるその他の回路部分は、集積用多層基板180の内部または表面上の導体層を用いて構成されている。
【0090】
図9には、集積用多層基板180の内部の導体層を用いて構成された素子の例として、インダクタ24,27,31,74およびキャパシタ25,26,28,29,30,32,57,65,72,75,76,77を示している。
【0091】
以上説明したように、本実施の形態に係るフロントエンドモジュール101は、GSM帯域とDCS帯域とを分離するダイプレクサ111と、GSM方式の送信信号と受信信号とを分離する高周波スイッチ12と、DCS方式の送信信号と受信信号とを分離する高周波スイッチ13と、GSM方式の送信信号に含まれる高調波成分を除去するLPF14と、DCS方式の送信信号に含まれる高調波成分を除去するLPF15と、GSM方式の受信信号を選択的に通過させるBPF102と、DCS方式の受信信号を選択的に通過させるBPF103とを備えている。このフロントエンドモジュール101によれば、GSM帯域とDCS帯域のそれぞれにおける送信信号および受信信号を処理することができる。
【0092】
本実施の形態では、ダイプレクサ111は、GSM帯域外の周波数、特にGSM帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を有している。このサージ抑制回路は、ダイプレクサ111における低域通過部と高周波スイッチ12とを接続する信号線に接続されている。また、サージ抑制回路は、トランジェント電圧サプレッサ121、インダクタ27およびキャパシタ26からなる並列共振回路によって構成されている。この並列共振回路は、ダイプレクサ111における低域通過部と高周波スイッチ12とを接続する信号線とグランドとの間に設けられている。並列共振回路の共振周波数は、GSM帯域内の周波数、例えば900MHzに設定されている。
【0093】
フロントエンドモジュール101には、アンテナ7より静電サージ等のサージが侵入する。このサージは、GSM帯域よりも低周波側の周波数である300MHz前後における成分が大きなエネルギーを有している。このサージは、アンテナ7からダイプレクサ111に侵入し、低域通過部を通過する。トランジェント電圧サプレッサ121、インダクタ27およびキャパシタ26からなる並列共振回路のインピーダンスは、GSM帯域内の周波数に対しては非常に大きくなるが、300MHz前後の周波数に対しては非常に小さくなる。そのため、サージは、インダクタ27およびトランジェント電圧サプレッサ121を経てグランドに流れる。このように、本実施の形態によれば、サージは、並列共振回路によって構成されたサージ抑制回路によって抑制される。従って、サージが高周波スイッチ12に侵入することが防止される。また、キャパシタ28よりも高周波スイッチ12側の回路のインピーダンスは、GSM帯域よりも低周波側の周波数に対して大きいので、この点からも、サージが高周波スイッチ12に侵入することが防止される。このように、本実施の形態によれば、高周波スイッチ12内のダイオード47,50等をサージから保護することができると共に、高周波スイッチ12に接続された回路、特にBPF102を構成する弾性波素子をサージから保護することができる。
【0094】
また、キャパシタ29よりも高周波スイッチ13側の回路のインピーダンスは、GSM帯域よりも低周波側の周波数に対して大きいので、サージが高周波スイッチ13に侵入することも防止される。
【0095】
また、並列共振回路のインピーダンスは、GSM帯域内の周波数に対しては非常に大きくなるため、並列共振回路を設けたことによるGSM帯域内の周波数における挿入損失の増加が抑制される。
【0096】
また、本実施の形態では、インダクタ27およびトランジェント電圧サプレッサ121を通してサージをグランドに導くので、インダクタ27のみを通してサージをグランドに導く場合に比べて、サージをより低減することができる。これは、特に、BPF102を構成する弾性波素子として、サージに対して弱い弾性表面波素子を用いる場合に効果的である。
【0097】
また、本実施の形態によれば、インダクタ27のインダクタンスをあまり大きくすることなく、GSM帯域内の周波数における並列共振回路のインピーダンスを大きくすることができる。そのため、本実施の形態によれば、インダクタ27の小型化が可能になり、インダクタ27を容易に集積用多層基板180の内部または表面上の導体層を用いて構成することが可能になる。従って、本実施の形態によれば、フロントエンドモジュール101の小型化および集積化が容易になる。
【0098】
また、本実施の形態では、サージ抑制回路(並列共振回路)は、ダイプレクサ111の低域通過部と高周波スイッチ12との間に設ければ足りる。この点からも、本実施の形態によれば、フロントエンドモジュール101の小型化および集積化が容易になると共に、送信信号および受信信号の周波数帯域における挿入損失の増加を抑えることができる。
【0099】
また、本実施の形態では、BPF102,103も集積用多層基板180によって集積したので、BPF102,103を含むフロントエンドモジュール101の小型化および集積化が容易になる。
【0100】
以上説明したように、本実施の形態によれば、GSM帯域およびDCS帯域における挿入損失の増加を抑えながらサージを低減でき、且つフロントエンドモジュール101の小型化および集積化が容易になる。
【0101】
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。
【0102】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、第2の実施の形態と同様に、第1の実施の形態においても、高周波スイッチ12と出力端子4との間に、弾性波素子を含むBPF102を設け、高周波スイッチ13と出力端子6との間に、弾性波素子を含むBPF103を設けてもよい。また、この場合には、これらBPF102,103も集積用多層基板80によって集積してもよい。
【0103】
また、第2の実施の形態において、BPF102,103を集積用多層基板180とは別体にしてもよい。
【0104】
また、第2の実施の形態において、トランジェント電圧サプレッサ121の代わりに、バリスタ、ツェナーダイオード等の他のサージ抑制素子を用いてもよい。
【0105】
また、各実施の形態では、第2および第3の分離手段として高周波スイッチ12,13を用いているが、第2および第3の分離手段としては、高周波スイッチ12,13の代わりにデュプレクサを用いてもよい。
【0106】
また、各実施の形態で挙げた周波数帯域の組み合わせは一例であり、本発明は、他の周波数帯域の組み合わせに対しても適用することができる。
【0107】
また、本発明は、3つ以上の周波数帯域の送信信号および受信信号を処理するフロントエンドモジュールにも適用することができる。
【0108】
【発明の効果】
以上説明したように請求項1ないしのいずれかに記載のフロントエンドモジュールは、第1ないし第3の分離手段を備えていると共に、第1の分離手段における低域通過部と第2の分離手段とを接続する信号線に接続され、第1の周波数帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を備えている。このように、本発明では、サージ抑制回路は、第1の分離手段における低域通過部と第2の分離手段との間に設ければ足りる。従って、本発明によれば、送信信号および受信信号の周波数帯域における挿入損失の増加を抑えながらサージを低減でき、且つ小型化および集積化が容易なフロントエンドモジュールを実現することができるという効果を奏する。
【0109】
また、請求項1ないしのいずれかに記載のフロントエンドモジュールでは、サージ抑制回路は、低域通過部と第2の分離手段とを接続する信号線とグランドとの間に設けられた並列共振回路を有している。従って、本発明によれば、第2の周波数帯域における挿入損失の増加を抑えながら、サージを効率よく低減することができるという効果を奏する。更に、本発明によれば、並列共振回路を構成するインダクタの小型化が可能になり、これにより、フロントエンドモジュールの小型化および集積化が容易になるという効果を奏する。
【0110】
また、請求項10ないし16のいずれかに記載のフロントエンドモジュールは、アンテナに接続され、送信信号と受信信号とを分離する分離手段と、アンテナと分離手段とを接続する信号線に接続され、送信信号および受信信号の周波数帯域外の周波数を有するサージを抑制するサージ抑制回路とを備えている。サージ抑制回路は、信号線とグランドとの間に設けられた並列共振回路を有している。従って、本発明によれば、送信信号および受信信号の周波数帯域における挿入損失の増加を抑えながら、サージを効率よく低減することができるという効果を奏する。更に、本発明によれば、並列共振回路を構成するインダクタの小型化が可能になり、これにより、フロントエンドモジュールの小型化および集積化が容易になるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るフロントエンドモジュールのブロック図である。
【図2】本発明の第1の実施の形態に係るフロントエンドモジュールの回路図である。
【図3】本発明の第1の実施の形態に係るフロントエンドモジュールの外観の一例を示す斜視図である。
【図4】本発明の第1の実施の形態に係るフロントエンドモジュールにおける集積用多層基板の構造の一例を示す断面図である。
【図5】本発明の第1の実施の形態における並列共振回路のインピーダンスの周波数特性を示す説明図である。
【図6】本発明の第2の実施の形態に係るフロントエンドモジュールのブロック図である。
【図7】本発明の第2の実施の形態に係るフロントエンドモジュールの回路図である。
【図8】本発明の第2の実施の形態に係るフロントエンドモジュールの外観の一例を示す斜視図である。
【図9】本発明の第2の実施の形態に係るフロントエンドモジュールにおける集積用多層基板の構造の一例を示す断面図である。
【符号の説明】
1…フロントエンドモジュール、11…ダイプレクサ、12,13…高周波スイッチ、14,15…ローパスフィルタ、26…キャパシタ、27…インダクタ、102,103…バンドパスフィルタ。

Claims (16)

  1. 第1の周波数帯域における送信信号および受信信号と、前記第1の周波数帯域よりも高周波側に存在する第2の周波数帯域における送信信号および受信信号とを処理するためのフロントエンドモジュールであって、
    アンテナに接続され、前記第1の周波数帯域と第2の周波数帯域とを分離する第1の分離手段と、
    前記第1の周波数帯域における送信信号と受信信号とを分離する第2の分離手段と、
    前記第2の周波数帯域における送信信号と受信信号とを分離する第3の分離手段とを備え、
    前記第1の分離手段は、第1の周波数帯域内の周波数の信号を通過させ、第2の周波数帯域内の周波数の信号を遮断する低域通過部と、第2の周波数帯域内の周波数の信号を通過させ、第1の周波数帯域内の周波数の信号を遮断する高域通過部とを有し、
    前記第2の分離手段は前記低域通過部に接続され、前記第3の分離手段は前記高域通過部に接続され、
    更に、前記低域通過部と第2の分離手段とを接続する信号線に接続され、前記第1の周波数帯域よりも低周波側の周波数を有するサージを抑制するサージ抑制回路を備え、
    前記サージ抑制回路は、前記信号線とグランドとの間に設けられた並列共振回路を有し、
    前記並列共振回路の共振周波数は、前記第1の周波数帯域内の周波数に設定されていることを特徴とするフロントエンドモジュール。
  2. 前記第2の分離手段は高周波スイッチを有することを特徴とする請求項1記載のフロントエンドモジュール。
  3. 更に、前記第1ないし第3の分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備えたことを特徴とする請求項1または2記載のフロントエンドモジュール。
  4. 更に、前記第2の分離手段によって分離された第1の周波数帯域における受信信号を選択的に通過させる、弾性波素子を含むフィルタを備え、前記集積用多層基板は前記フィルタも集積することを特徴とする請求項3記載のフロントエンドモジュール。
  5. 前記並列共振回路は、インダクタおよびキャパシタを含むことを特徴とする請求項1または2記載のフロントエンドモジュール。
  6. 更に、前記第1ないし第3の分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも前記並列共振回路に含まれるインダクタおよびキャパシタは、前記集積用多層基板の内部または表面上の導体層を用いて構成されていることを特徴とする請求項記載のフロントエンドモジュール。
  7. 前記並列共振回路は、サージ抑制素子、インダクタおよびキャパシタを含むことを特徴とする請求項1または2記載のフロントエンドモジュール。
  8. 更に、前記第1ないし第3の分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも前記並列共振回路に含まれるインダクタおよびキャパシタは、前記集積用多層基板の内部または表面上の導体層を用いて構成されていることを特徴とする請求項記載のフロントエンドモジュール。
  9. 更に、前記第2の分離手段によって分離された第1の周波数帯域における受信信号を選択的に通過させる、弾性波素子を含むフィルタを備えたことを特徴とする請求項または記載のフロントエンドモジュール。
  10. 所定の周波数帯域における送信信号および受信信号を処理するためのフロントエンドモジュールであって、
    アンテナに接続され、前記送信信号と受信信号とを分離する分離手段と、
    前記アンテナと分離手段とを接続する信号線に接続され、前記送信信号および受信信号の周波数帯域外の周波数を有するサージを抑制するサージ抑制回路とを備え、
    前記サージ抑制回路は、前記信号線とグランドとの間に設けられた並列共振回路を有し、
    前記並列共振回路は、サージ抑制素子、インダクタおよびキャパシタを含み、
    前記並列共振回路の共振周波数は、前記送信信号および受信信号の周波数帯域内の周波数に設定されていることを特徴とするフロントエンドモジュール。
  11. 前記サージ抑制回路は、前記送信信号および受信信号の周波数帯域よりも低周波側の周波数を有するサージを抑制することを特徴とする請求項10記載のフロントエンドモジュール。
  12. 前記分離手段は高周波スイッチを有することを特徴とする請求項10または11記載のフロントエンドモジュール。
  13. 更に、前記分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備えたことを特徴とする請求項10ないし12のいずれかに記載のフロントエンドモジュール。
  14. 更に、前記分離手段によって分離された受信信号を選択的に通過させる、弾性波素子を含むフィルタを備え、前記集積用多層基板は前記フィルタも集積することを特徴とする請求項13記載のフロントエンドモジュール。
  15. 更に、前記分離手段およびサージ抑制回路を集積するための1つの集積用多層基板を備え、少なくとも前記並列共振回路に含まれるインダクタおよびキャパシタは、前記集積用多層基板の内部または表面上の導体層を用いて構成されていることを特徴とする請求項10ないし12のいずれかに記載のフロントエンドモジュール。
  16. 更に、前記分離手段によって分離された受信信号を選択的に通過させる、弾性波素子を含むフィルタを備えたことを特徴とする請求項10ないし1215のいずれかに記載のフロントエンドモジュール。
JP2003040637A 2003-02-19 2003-02-19 フロントエンドモジュール Expired - Fee Related JP4357184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003040637A JP4357184B2 (ja) 2003-02-19 2003-02-19 フロントエンドモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003040637A JP4357184B2 (ja) 2003-02-19 2003-02-19 フロントエンドモジュール

Publications (2)

Publication Number Publication Date
JP2004253948A JP2004253948A (ja) 2004-09-09
JP4357184B2 true JP4357184B2 (ja) 2009-11-04

Family

ID=33024446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003040637A Expired - Fee Related JP4357184B2 (ja) 2003-02-19 2003-02-19 フロントエンドモジュール

Country Status (1)

Country Link
JP (1) JP4357184B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026631A (zh) * 2016-01-29 2017-08-08 Tdk株式会社 分波器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050245201A1 (en) * 2004-04-30 2005-11-03 Nokia Corporation Front-end topology for multiband multimode communication engines
JP3841097B2 (ja) * 2004-09-30 2006-11-01 株式会社村田製作所 高周波スイッチの製造方法
KR100794473B1 (ko) 2004-09-30 2008-01-17 가부시키가이샤 무라타 세이사쿠쇼 고주파 스위치 및 그 제조방법
US8170487B2 (en) * 2006-02-03 2012-05-01 Qualcomm, Incorporated Baseband transmitter self-jamming and intermodulation cancellation device
KR20150035279A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 다이플렉서 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026631A (zh) * 2016-01-29 2017-08-08 Tdk株式会社 分波器

Also Published As

Publication number Publication date
JP2004253948A (ja) 2004-09-09

Similar Documents

Publication Publication Date Title
US8183956B2 (en) Diplexer circuit, high-frequency circuit and high-frequency module
JP3800504B2 (ja) フロントエンドモジュール
US7190970B2 (en) Multiplexer
TWI511475B (zh) 模組基板及通信用模組
EP1675262A2 (en) Duplexer
JP2006310904A (ja) 信号回路及びこれを備える情報処理装置
US7492565B2 (en) Bandpass filter electrostatic discharge protection device
US7663455B2 (en) Band-pass filter element and high frequency module
US20050059358A1 (en) Circuit, switching module comprising the same, and use of said switching module
JP4357184B2 (ja) フロントエンドモジュール
US8401495B2 (en) High-frequency module and communication apparatus using the module
JP4166635B2 (ja) 積層型高周波モジュール
JP2002101005A (ja) トリプルバンド携帯電話用フロントエンドモジュール
US20050059371A1 (en) Circuit arrangement, switching module comprising said circuit arrangement and use of switching module
JP2005064779A (ja) ハイパスフィルタおよびこれを用いたマルチバンドアンテナスイッチ回路、マルチバンドアンテナスイッチ積層モジュール、並びに通信装置
JP2001352269A (ja) 高周波スイッチモジュール
JP3922135B2 (ja) 高周波デバイス
JP4130288B2 (ja) トリプルバンド携帯電話用フロントエンドモジュール
JP4005829B2 (ja) 高周波モジュール部品
JP3971668B2 (ja) 送受信制御回路
JP4135936B2 (ja) 高周波モジュールおよび高周波回路
JP3922134B2 (ja) 高周波デバイス
JP2003101436A (ja) 高周波デバイス
JP2005136888A (ja) 高周波分波回路、それを搭載した高周波部品、高周波モジュール及び無線通信機器
JP3922133B2 (ja) 高周波デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees