JP3922134B2 - 高周波デバイス - Google Patents

高周波デバイス Download PDF

Info

Publication number
JP3922134B2
JP3922134B2 JP2002231397A JP2002231397A JP3922134B2 JP 3922134 B2 JP3922134 B2 JP 3922134B2 JP 2002231397 A JP2002231397 A JP 2002231397A JP 2002231397 A JP2002231397 A JP 2002231397A JP 3922134 B2 JP3922134 B2 JP 3922134B2
Authority
JP
Japan
Prior art keywords
inductor
varistor
frequency device
antenna terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002231397A
Other languages
English (en)
Other versions
JP2004072584A (ja
Inventor
竜也 井上
英晃 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002231397A priority Critical patent/JP3922134B2/ja
Priority to CNB031525520A priority patent/CN1327733C/zh
Priority to US10/636,108 priority patent/US7142832B2/en
Publication of JP2004072584A publication Critical patent/JP2004072584A/ja
Application granted granted Critical
Publication of JP3922134B2 publication Critical patent/JP3922134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)
  • Transmitters (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば携帯電話などの移動体通信機器に用いるものであり、特にアンテナ端子から侵入する静電気からフィルタなどの高周波部品を保護することのできる高周波デバイスに関するものである。
【0002】
【従来の技術】
最近、携帯電話などの移動体通信機器においては、アンテナ端子から侵入する静電気によって、内部の電気回路を破壊する危険があることが認識されている。静電気は、1ナノ秒以下の速度でかつ数百〜数キロボルトという高電圧がかかるからである。
【0003】
そこで、特開2001−127663号公報においては、図7に示されるように、アンテナ端子1とスイッチ回路2との間にコンデンサとインダクタとからなるハイパスフィルタ3を接続し、回路2の保護を図っている。
【0004】
【発明が解決しようとする課題】
携帯電話などの移動体通信機器においては、年々小型化が進み、中に収納される高周波デバイスも小型化が求められている。
【0005】
上記ハイパスフィルタ3において、通過帯域外減衰量を大きくしようとすると、コンデンサとインダクタとを多段に接続しなければならない。また、多段に接続すると、挿入損失が大きくなるだけでなく高周波デバイスも大きくなってしまう。従って、限られた大きさの中では、ある程度の特性しか得られない。
【0006】
しかしながら、静電気のような信号通過帯域近傍の周波数の高電圧雑音が侵入すると、このハイパスフィルタ3を通過し、アンテナ端子1に接続した回路2に侵入して破壊してしまう恐れがある。
【0007】
そこで本発明は、たとえ静電気のような信号通過帯域に近い周波数の高電圧雑音が侵入したとしても、アンテナ端子の後に接続された回路を保護することのできる高周波デバイスを提供することを目的とするものである。
【0008】
【課題を解決するための手段】
上記目的を達成するため、以下の構成を有するものである。
【0009】
本発明の請求項1に記載の発明は、アンテナ端子と、前記アンテナ端子に信号ラインにより接続したスイッチと、前記スイッチに接続した一つ以上のフィルタと、一端が前記信号ラインに接続し他端がグランドに接続する並列に配置したバリスタとインダクタとを備え、前記バリスタの静電容量は10pF以下であり、前記インダクタのインダクタンスは50nH以下である高周波デバイスであり、アンテナから侵入した静電気をインダクタにより、グランドにバイパスさせると同時に、インダクタで除去しきれない立ち上がりの高周波成分をバリスタによって吸収することにより、フィルタを含む回路を保護することができる。また、特に、バリスタの静電容量を10pF以下とし、インダクタのインダクタンスを50nH以下とすることにより、信号通過帯域の挿入損失を大きくすることなく、より確実に回路を保護することができる。
【0011】
本発明の請求項に記載の発明は、特に、バリスタとインダクタの両方の機能を有する一つの素子を用いるものであり、部品点数の削減、実装面積の低減および実装コストの低減ができ、各種移動体通信機器への使用範囲を広げることができる。
【0012】
本発明の請求項に記載の発明は、特に、高周波デバイスの各種機能を設けた積層セラミック回路基板の内部にインダクタ機能およびバリスタ機能を設けたものであり、小型化、低背化することができ、各種移動体通信機器への使用範囲を広げることができる。
【0015】
【発明の実施の形態】
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1に記載の発明について説明する。
【0016】
図1は、実施の形態1における高周波デバイスのブロック回路図であり、例えば欧州携帯電話規格のGSM携帯電話におけるアンテナ共用器として用いることができる。図1において、10はアンテナ端子、11はアンテナ端子10に接続したスイッチであり、送信側と受信側に信号を切り替える役目を持つ。スイッチ11は半導体スイッチから構成されており、スイッチ11は送信側端子31と、SAWフィルタ12および受信側端子32が接続されている。
【0017】
さらに、アンテナ端子10とスイッチ11の信号ラインと並列に3pFの静電容量を有するバリスタ21と18nHのインダクタンスを有するインダクタ22が接続されている。このバリスタ21とインダクタ22の他端側はグランド端子23に接続されている。
【0018】
バリスタ21は静電容量が10pF以下でできるだけ小さい方が静電気除去効果を小さくせずに、通過帯域の挿入損失の増大を防ぐことができる。10pFより大きいと通過帯域の挿入損失を小さくすることが困難であるので好ましくない。またできるだけ小さい方が良いのであるが、1pF以下であるとバリスタ21自身の静電気耐量が小さくなり回路保護効果の持続性が落ちるので好ましくない。従って、2〜5pFのものを用いることが好ましい。
【0019】
また、インダクタ22のインダクタンスは50nH以下とすることにより、静電気除去効果は大きくなる。50nHを越えると、インダクタを通過する高周波成分が増えるので好ましくない。また、信号通過帯域の挿入損失を小さくできるので3nH以上とすることが好ましい。
【0020】
このような構成の高周波デバイスにより、信号通過帯域の挿入損失を大きくすることなく、SAWフィルタ12を保護することができる。
【0021】
本実施の形態の高周波デバイスの比較のために、図4に示すようにハイパスフィルタ50を使用した高周波デバイスを準備する。他の構成は図1と同様である。図4において、ハイパスフィルタ50は、信号通過帯域の挿入損失を考慮すると、インダクタ51のインダクタンスを100nH程度に、コンデンサ52の静電容量を33pF程度にする必要がある。しかし、静電気がアンテナ端子10から侵入した場合、通過帯域に近い高周波の高電圧成分を十分に除去できない。また、これより小さなインダクタンスのインダクタを用いると通過帯域の挿入損失が大きくなる。さらに、コンデンサの静電容量が33pFと大きいため、通過帯域に近い高周波成分を除去することができない。
【0022】
図5、図6に本実施の形態の高周波デバイスと比較例の高周波デバイスに対し、8kVの静電気をアンテナ端子10に接触放電した時、スイッチ11以降の回路にかかる電圧を示す。
【0023】
本実施の形態の高周波デバイスにおいては、図5に示すように、数ナノ秒の間に240V程度の電圧しかかからないが、比較例の高周波デバイスにおいては、図6に示すように数ナノ秒の間に950V程度の電圧がかかっている。
【0024】
本実施の形態の高周波デバイスは、比較例の高周波デバイスと比較すると、加わる電圧は1/4程度となり、十分な電圧降下が行われていることがわかる。
【0025】
つまり、アンテナ端子10とスイッチ11の信号ラインと並列にバリスタ21とインダクタ22を接続することで、通過帯域の挿入損失を大きくすることなしに、静電気などの高電圧雑音をインダクタ22によってグランド端子23にバイパスさせると同時に、インダクタ22で除去しきれない立ち上がりの高周波成分をバリスタ21によって吸収することでスイッチ11およびSAWフィルタ12に高電圧がかからず、必要な信号のみを送信することができる。
【0026】
従って、高電圧雑音により悪影響を受ける可能性の高いスイッチ11とSAWフィルタ12を確実に保護し、優れた信頼性を有する高周波デバイスを得ることができるのである。
【0027】
(実施の形態2)
以下、本実施の形態2を用いて、本発明の特に請求項1,2について説明する。
【0028】
図2に本実施の形態2における高周波デバイスの断面図を示す。その構成回路は実施の形態1で示したものと同様であるので説明を省略する。
【0029】
図2において、40は積層セラミック基板であり、セラミック層41と導体パターン42を交互に積層することにより、内部及び外周面にアンテナ端子10、送信側端子31および受信側端子32や各素子と端子を繋ぐ回路(図示せず)を形成している。そしてこの積層セラミック基板40の表面には、GaAsフィールドエフェクトトランジスタ(以下FET)で構成されたスイッチ11、SAWフィルタ12、バリスタ21およびインダクタ22を実装し、図1に示す回路を実現している。
【0030】
従って、実施の形態1と比較すると、高周波デバイスを一体化することで小型化ができ、移動体通信機器への適用範囲が広がることとなる。
【0031】
なお、バリスタ21とインダクタ22は、セラミック層と導電体層とを積層して一体形成し、一つの素子とすることで、高電圧雑音からの保護効果は同様にしたまま、部品点数の削減、実装コストの低減ができる。
【0032】
(実施の形態3)
以下、本実施の形態3を用いて、本発明の特に請求項に記載の発明について説明する。
【0033】
図3は、本実施の形態3における高周波デバイスの断面図である。その構成回路は実施の形態1,2で示したものと同様であるので説明を省略する。
【0034】
本実施の形態3と実施の形態2との相違点は、バリスタ21およびインダクタ22の形状である。
【0035】
本実施の形態3においては、図3に示すように、セラミック層41と導体パターン42とを積層した積層セラミック基板40の内部及び外周面にアンテナ端子10、送信側端子31、受信側端子32および各素子と端子を繋ぐ回路(図示せず)を形成している。また、積層セラミック基板40を形成する際、インダクタ22を形成するとともに、バリスタ材料で形成したセラミック層44と内部電極45も同時に積層することにより、バリスタ21も内部に形成している。そしてこの積層セラミック基板40の表面には、FETスイッチ11およびSAWフィルタ12を実装し、図1に示す回路を実現している。
【0036】
従って、実施の形態2と比較すると、高周波デバイスを小型化することができ、移動体通信機器への適用を広げることができるのはもちろん、積層セラミック基板40を形成した後、わざわざバリスタとインダクタを実装する必要が無いので生産性に優れたものとなる。
【0037】
なお、上記実施の形態1〜3においては、バリスタ21とインダクタ22はアンテナ端子10とスイッチ11との間に設けたが、SAWフィルタ12とアンテナ端子10との間に並列にかつ一端がグランド端子23に接続されるように形成すれば構わない。しかしながら、上記実施の形態に示すように回路的に見てアンテナ端子10に近い位置にバリスタ21とインダクタ22を接続することにより、SAWフィルタだけでなく、スイッチ11を含む回路の保護を確実に行うことができるので望ましい。
【0038】
また、上記各実施の形態においては、GSMシステムへの応用を例に説明したが、本発明はこれに限定されるものではなく、例えばPDCやAMPSシステムでも、デュアルバンド、トリプルバンドであっても、アンテナ端子10から侵入する高電圧雑音に対する対策の必要なものについては、アンテナ端子10とこのアンテナ端子10に接続する回路との間に並列にバリスタ21およびインダクタ22を接続し、その一端をグランド端子23に接続することにより同様の効果が得られるものである。
【0039】
また、上記各実施の形態においては、スイッチ11はFETを例に説明したが、ピンダイオードなどを用いて構成したスイッチを用いても構わない。またSAWフィルタ12は受信側のみに構成されたものを例に説明したが、送信側にもあって構わないし、精度を上げるため、複数のフィルタがあっても構わないし、その種類もSAWフィルタ12を例に説明したが、それ以外のフィルタ、例えば誘電体フィルタであっても構わない。
【0040】
【発明の効果】
以上本発明によると、信号通過帯域に近い周波数の高電圧雑音がアンテナ端子から侵入したとしても、後に接続された回路を確実に保護することのできる高周波デバイスを提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1〜3における高周波デバイスの回路ブロック図
【図2】本発明の実施の形態2における高周波デバイスの断面図
【図3】本発明の実施の形態3における高周波デバイスの断面図
【図4】比較のための高周波デバイスの回路図
【図5】本発明の実施の形態1における高周波デバイスの静電気除去特性を示すグラフ
【図6】図7に示す高周波デバイスの静電気除去特性を示すグラフ
【図7】従来の高周波デバイスの回路図
【符号の説明】
10 アンテナ端子
11 スイッチ
12 SAWフィルタ
21 バリスタ
22 インダクタ
23 グランド端子
31 送信側端子
32 受信側端子
40 積層セラミック基板
41 セラミック層
42 導体パターン
44 セラミック層
45 内部電極
50 ハイパスフィルタ
51 インダクタ
52 コンデンサ

Claims (3)

  1. アンテナ端子と、前記アンテナ端子に信号ラインにより接続したスイッチと、前記スイッチに接続した一つ以上のフィルタと、一端が前記信号ラインに接続し他端がグランドに接続する並列に配置したバリスタとインダクタとを備え、前記バリスタの静電容量は10pF以下であり、前記インダクタのインダクタンスは50nH以下である高周波デバイス。
  2. バリスタとインダクタは、一体化された素子である請求項1に記載の高周波デバイス。
  3. アンテナ端子、バリスタ、インダクタは、導電体層とセラミック層とを積層した積層セラミック回路基板で構成する請求項1に記載の高周波デバイス。
JP2002231397A 2002-08-08 2002-08-08 高周波デバイス Expired - Fee Related JP3922134B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002231397A JP3922134B2 (ja) 2002-08-08 2002-08-08 高周波デバイス
CNB031525520A CN1327733C (zh) 2002-08-08 2003-08-05 高频器件
US10/636,108 US7142832B2 (en) 2002-08-08 2003-08-07 High-frequency device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002231397A JP3922134B2 (ja) 2002-08-08 2002-08-08 高周波デバイス

Publications (2)

Publication Number Publication Date
JP2004072584A JP2004072584A (ja) 2004-03-04
JP3922134B2 true JP3922134B2 (ja) 2007-05-30

Family

ID=32017176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002231397A Expired - Fee Related JP3922134B2 (ja) 2002-08-08 2002-08-08 高周波デバイス

Country Status (1)

Country Link
JP (1) JP3922134B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332122A (ja) 2005-05-23 2006-12-07 Fujitsu Ltd 電子回路装置、その製造方法、バリスタの製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004072584A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
US7142832B2 (en) High-frequency device
US6731184B1 (en) High frequency switching component
JP2006310904A (ja) 信号回路及びこれを備える情報処理装置
US20060077646A1 (en) Combined varistor and LC filter device
KR20100139075A (ko) Esd 보호 기능 내장 기판
WO2011152256A1 (ja) 高周波モジュール
JP2003115737A (ja) 接地寄生コンデンサを有する多層型帯域分離装置
US6870442B1 (en) High-frequency device
US9713257B2 (en) Switch module
JPWO2006085492A1 (ja) 静電気保護機能付きチップ部品
JP3922135B2 (ja) 高周波デバイス
JP4166635B2 (ja) 積層型高周波モジュール
JP3922134B2 (ja) 高周波デバイス
JP4357184B2 (ja) フロントエンドモジュール
US10868518B2 (en) Elastic wave device
JP3922133B2 (ja) 高周波デバイス
JP2004187129A (ja) マルチバンドアンテナスイッチ回路
JP2004072585A (ja) 高周波デバイス
JP2004072582A (ja) 高周波デバイス
JP2004072587A (ja) 高周波デバイス
JP3971668B2 (ja) 送受信制御回路
JP4005829B2 (ja) 高周波モジュール部品
JP2003101436A (ja) 高周波デバイス
JP2003101434A (ja) 高周波デバイス
KR100541088B1 (ko) 쏘 듀플렉서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees