CN109565926B - 层叠电路基板、层叠电子部件和模块 - Google Patents

Abstract

提供一种层叠电路基板，可靠地遮蔽必要的部位，并改善了隔离特性。具备：层叠体(1)，其层叠有多个绝缘体层(1a～1g)；导体图案，其形成于缘体层(1)的层间；导通孔导体，其贯通绝缘体层(1a～1g)而形成；以及外部端子(3a～3u)，其形成于层叠体(1)的下侧主面，在层叠体(1)的至少侧面形成有与接地电位连接的屏蔽电极层(2)，包围被遮蔽元件的至少一个包围导体图案(6a～6w)作为导体图案之一而形成在绝缘体层(1a～1g)的层间，包围导体图案(6a～6w)的两端分别与屏蔽电极层(2)连接。

Description

层叠电路基板、层叠电子部件和模块

技术领域

本发明涉及层叠电路基板，更详细地说，涉及可靠地遮蔽必要的部位、并改善了隔离特性的层叠电路基板。

另外，本发明涉及使用了本发明的层叠电路基板的层叠电子部件，更详细地说，涉及可靠地遮蔽必要的部位、并改善了隔离特性的层叠电子部件。

另外，本发明涉及使用了本发明的层叠电路基板的模块，更详细地说，涉及可靠地遮蔽必要的部位、并改善了隔离特性的模块。

背景技术

层叠电路基板、使用了层叠电路基板的层叠电子部件、使用了层叠电路基板的模块广泛地用于各种电子设备。

在层叠电路基板、层叠电子部件、模块中，有时不得不将供频率接近近的信号流通的布线导体图案、外部端子、导通孔导体等配置在相互接近的距离。在这样的情况下，如果没有有效地遮蔽(屏蔽)两者之间，则在两者间产生所谓的串扰，有时会使层叠电路基板、层叠电子部件、模块的隔离特性降低。

因此，以往，有时在需要遮蔽的部位设置有与接地电位连接的线路状的导体图案，取得两侧的隔离。

在专利文献1(WO2012/105302号公报)中公开了具备这样的线路状的导体图案的模块。图8中示出专利文献1所公开的模块1100的下侧主面(底面)。

模块1100在下侧主面形成有多个外部端子(背面端子)202a～202aa。另外，作为外部端子之一，该模块在下侧主面形成有较大的接地端子203。

模块1100在希望取得隔离的外部端子202a～202aa之间形成有多个线路状的导体图案204a～204o，该多个线路状的导体图案204a～204o的一端与接地端子203连接，另一端开放。例如，线路状的导体图案204a将外部端子202b与外部端子202c之间遮蔽。另外，线路状的导体图案204b将外部端子202d与外部端子202e之间遮蔽。同样地，剩余的线路状的导体图案204c～204o也分别在两侧间进行遮蔽。另外，在专利文献1中，将线路状的导体图案204a～204o作为用于抑制在两侧间产生寄生电容的结构进行说明，例如如果是线路状的导体图案204a，则抑制在外部端子202b与外部端子202c之间产生寄生电容，但线路状的导体图案204a～204o也可以是用于改善两侧间的隔离的结构。

专利文献1：WO2012/105302号公报

然而，模块1100的线路状的导体图案204a～204o各自的一端与接地端子203连接，但另一端开放，因此存在遮蔽效果(屏蔽效果)较弱的问题。即，还存在改善两侧间的隔离的功能不充分这样的问题。

发明内容

本发明是为了解决上述的以往的问题而完成的，作为其手段，本发明的层叠电路基板具备：层叠体，其层叠有多个绝缘体层；导体图案，其形成于绝缘体层的层间；导通孔导体，其贯通绝缘体层而形成；以及外部端子，其形成于层叠体的下侧主面，在层叠体的至少一个侧面形成有与接地电位连接的屏蔽电极层，包围被遮蔽元件的至少一个包围导体图案作为导体图案之一而形成在绝缘体层的层间，包围导体图案的两端分别与屏蔽电极层连接。

另外，在导体图案中，除了存在包围导体图案之外，还存在布线导体图案、电容器导体图案、电感器导体图案、接地导体图案等。另外，布线导体图案是指用于将相同平面上的2个部位连接的导体图案。电容器导体图案是指用于构成电容器的导体图案。电感器导体图案是指用于构成电感器的导体图案。接地导体图案是指具备接地电位的导体图案。

被遮蔽元件是能够从布线导体图案、电容器导体图案、电感器导体图案、导通孔导体、外部端子中选出的至少一个。通过包围导体图案而将被遮蔽元件与包围导体图案的外部遮蔽。

上述包围导体图案的与上述被遮蔽元件和上述屏蔽电极层相反侧的部分能够与接地导体图案相互连接。此时，接地导体图案构成包围导体图案的一部分。

包围导体图案与被遮蔽元件能够分别形成在绝缘体层的相同的层间。此时，能够通过包围导体图案而可靠地将被遮蔽元件与包围导体图案的外部遮蔽。另外，在本申请书中，层叠体的下侧主面和上侧主面都分别作为绝缘体层的层间的一个层对待。

或者，包围导体图案和被遮蔽元件能够形成在绝缘体层的不同层间。即，通常，1层的绝缘体层的厚度较小，因此即使包围导体图案和被遮蔽元件形成在绝缘体层的不同的层间，也能够通过包围导体图案而将被遮蔽元件与包围导体图案的外部遮蔽。另外，如上所述，在本申请书中，层叠体的下侧主面和上侧主面都分别作为绝缘体层的层间的一个层对待。

在包围导体图案和被遮蔽元件形成在绝缘体层的邻接的不同的层间的情况下，在沿绝缘体层的层叠方向透视观察层叠体的情况下，优选包围导体图案与被遮蔽元件不具有重叠部分。此时，能够防止在包围导体图案与被遮蔽元件之间产生浮游电容。或者相反，在沿绝缘体层的层叠方向透视观察层叠体的情况下，优选包围导体图案与被遮蔽元件具有重叠部分。此时，能够将在该包围导体图案与该被遮蔽元件之间构成的电容作为在层叠电路基板上构成的电路的电容器来使用。

能够使用本发明的层叠电路基板来制成层叠电子部件。此时，优选形成于层叠体的侧面的屏蔽电极层延长，覆盖层叠体的上侧主面。此时，由于层叠电子部件的内部的需要遮蔽的部位被包围导体图案遮蔽，因此能够得到在隔离特性上优越的层叠电子部件。另外，由于通过屏蔽电极层而将层叠电子部件的内部的电路与外部遮蔽，因此分别抑制内部的电路由于外部的噪声而受到影响以及内部的电路给外部带来噪声。

能够使用本发明的层叠电路基板来制成模块。此时，优选在层叠电路基板的上侧主面形成有安装用端子，在安装用端子安装有电子部件，在层叠电路基板的上侧主面形成有密封树脂层以覆盖电子部件，形成于层叠电路基板的侧面的屏蔽电极层延长，以盖状覆盖密封树脂层的表面。此时，由于模块的内部的需要遮蔽的部位被包围导体图案遮蔽，因此能够得到在隔离特性上优越的模块。另外，由于通过屏蔽电极层而将模块的内部的电路与外部遮蔽，分别抑制内部的电路由于外部的噪声而受到影响以及内部的电路给外部带来噪声。

本发明的层叠电路基板的被遮蔽元件完全被与接地电位连接的包围导体图案包围，从包围导体图案的外部可靠地遮蔽被遮蔽元件，因此具备优越的隔离特性。另外，本发明的层叠电路基板与将线路状的导体图案的端部和导通孔导体连接的以往的层叠电路基板相比，制造容易，合格率也高。

另外，使用了本发明的层叠电路基板的本发明的层叠电子部件和模块都具备优越的隔离特性，制造容易，合格率也高。

附图说明

图1是示出第1实施方式的层叠电路基板100的剖视图。

图2是示出构成层叠电路基板100的层叠体1的绝缘体层1a～1g的积图。

图3是示出第2实施方式的模块200的剖视图。

图4是示出构成第3实施方式的层叠电路基板300的层叠体61的绝缘体层61a的俯视图。

图5是示出构成第4实施方式的层叠电路基板400的层叠体71的绝缘体层71a的下侧主面的透视图

图6是示出构成第5实施方式的层叠电路基板500的层叠体81的绝缘体层81b、81c的俯视图(积图)。

图7是示出第6实施方式的层叠电子部件600的剖视图。

图8是示出专利文献1中公开的模块1100的仰视图。

具体实施方式

以下，根据附图对用于实施本发明的方式进行说明。

另外，各实施方式例示性地示出本发明的实施方式，本发明不限于实施方式的内容。另外，也可以使不同的实施方式中记载的内容组合并实施，该情况下的实施内容也包含在本发明中。另外，附图用于帮助说明书的理解，有时示意性地描绘，所描绘的构成元件或者构成元件间的尺寸的比率有时与说明书中记载的它们的尺寸的比率不一致。另外，有时在附图中省略说明书中记载的构成元件、或者有时省略说明书中记载的构成元件的个数而进行描绘等。

[第1实施方式]

图1、图2中示出第1实施方式的层叠电路基板100。其中，图1是层叠电路基板100的剖视图，图2是构成层叠电路基板100的层叠体1的绝缘体层1a～1g的积图。另外，图1示出图2的点划线X-X部分。另外，图2示出各绝缘体层1a～1g的上侧主面，但仅对于绝缘体层1a来说，形成于下侧主面的外部端子3a～3u也透视地示出。

层叠电路基板100具备层叠体1。

在本实施方式中，层叠体1的材质使用了低温同时烧结陶瓷。如果使用了低温同时烧结陶瓷，则能够同时地进行导体图案、端子、导通孔导体等的形成和层叠体1的烧结，制造变得容易。其中，层叠体1的材质是任意的，也可以是其他种类的陶瓷、树脂等。

层叠体1是从下按顺序地层叠了7层的绝缘体层1a～1g而成的。

在层叠体1以包围4个侧面的方式形成有屏蔽电极层2。在本实施方式中，如图1所示，屏蔽电极层2形成为由SUS(不锈钢钢)构成的下层2a、由Cu构成的中层2b、由SUS构成的上层2c的3层构造。另外，在图2中，为了容易观察，将屏蔽电极层2作为1层而示出。其中，屏蔽电极层2的构造和材质是任意的，不限于上述的内容。

像后述那样，屏蔽电极层2与形成于层叠体1的内部的接地导体图案5a、5b连接，具备接地电位。屏蔽电极层2将层叠电路基板100的内部的电路与外部遮蔽，分别抑制内部的电路由于外部的噪声而受到影响以及内部的电路给外部带来噪声。

以下，对构成层叠体1的绝缘体层1a～1g的详细情况进行说明。

在绝缘体层1a的下侧主面形成有外部端子3a～3u。外部端子3u与外部端子3a～3t相比，形状较大。外部端子3a～3t在外部端子3u的周围呈矩形状配置。外部端子3a～3t包含信号端子、控制端子以及接地端子。外部端子3u为接地端子。

贯通绝缘体层1a而形成有多个导通孔导体(导通孔导体4a～4n等)。另外，对于导通孔导体，仅在需要的情况下标注附图标记而进行说明，在不需要的情况下省略附图标记的标注和说明。

在绝缘体层1a的上侧主面形成有接地导体图案5a。接地导体图案5a在多个部位与屏蔽电极层2连接。另外，接地导体图案5a通过导通孔导体4g、4h、4i、4j而与外部端子3u连接，通过导通孔导体4k而与外部端子3b连接，通过导通孔导体4l而与外部端子3g连接，通过导通孔导体4m而与外部端子3p连接，通过导通孔导体4n而与外部端子3q连接。

另外，在绝缘体层1a的上侧主面形成有包围导体图案6a～6f。包围导体图案6e和包围导体图案6f各自的一部分被共用化。包围导体图案6a～6f各自的两端与屏蔽电极层2连接，由此具备接地电位。

在包围导体图案6a～6f分别设置有被遮蔽元件(被包围且被遮蔽的元件)。包围导体图案6a包围导通孔导体4a而将导通孔导体4a与包围导体图案6a的外部遮蔽。同样地，包围导体图案6b包围导通孔导体4b而将导通孔导体4b与包围导体图案6b的外部遮蔽。包围导体图案6c包围导通孔导体4c而将导通孔导体4c与包围导体图案6c的外部遮蔽。包围导体图案6d包围导通孔导体4d而将导通孔导体4d与包围导体图案6d的外部遮蔽。包围导体图案6e包围导通孔导体4e而将导通孔导体4e与包围导体图案6e的外部遮蔽。包围导体图案6f包围导通孔导体4f而将导通孔导体4f与包围导体图案6f的外部遮蔽。

另外，包围导体图案6a～6f的层不同，但形成于绝缘体层1a的下侧主面的外部端子3c、3e、3j、3n、3s、3t也被包围。即，通常，1层的绝缘体层1a的厚度非常薄，因此包围导体图案6a～6f的层不同，但包围外部端子3c、3e、3j、3n、3s、3t，实现与外部遮蔽的效果。具体而言，包围导体图案6a包围外部端子3c而将外部端子3c与包围导体图案6a的外部遮蔽。包围导体图案6b包围外部端子3e而将外部端子3e与包围导体图案6b的外部遮蔽。包围导体图案6c包围外部端子3j而将外部端子3j与包围导体图案6c的外部遮蔽。包围导体图案6d包围外部端子3n而将外部端子3n与包围导体图案6d的外部遮蔽。包围导体图案6e包围外部端子3s而将外部端子3s与包围导体图案6e的外部遮蔽。包围导体图案6f包围外部端子3t而将外部端子3t与包围导体图案6f的外部遮蔽。

贯通绝缘体层1b而形成有多个导通孔导体(导通孔导体4a～4f、4o等)。

在绝缘体层1b的上侧主面形成有电容器导体图案7a、7b。电容器导体图案7a通过在与接地导体图案5a之间构成的电容而构成电容器。电容器导体图案7a通过导通孔导体4o而与外部端子3d连接。电容器导体图案7b也通过在与接地导体图案5a之间构成的电容而构成电容器。电容器导体图案7b通过导通孔导体4c而与外部端子3j连接。

另外，在绝缘体层1b的上侧主面形成有包围导体图案6g～6l。包围导体图案6g～6l各自的两端与屏蔽电极层2连接，由此具备接地电位。包围导体图案6g包围导通孔导体4a而将导通孔导体4a与包围导体图案6g的外部遮蔽。包围导体图案6h包围导通孔导体4b而将导通孔导体4b与包围导体图案6h的外部遮蔽。包围导体图案6i包围电容器导体图案7b和导通孔导体4c而将电容器导体图案7b、导通孔导体4c与包围导体图案6i的外部遮蔽。包围导体图案6j包围导通孔导体4d而将导通孔导体4d与包围导体图案6j的外部遮蔽。包围导体图案6k包围导通孔导体4e而将导通孔导体4e与包围导体图案6k的外部遮蔽。包围导体图案6l包围导通孔导体4f而将导通孔导体4f与包围导体图案6l的外部遮蔽。

贯通绝缘体层1c而形成有多个导通孔导体(导通孔导体4a、4b、4d～4f、4p等)。

在绝缘体层1c的上侧主面形成有电容器导体图案7c。电容器导体图案7c通过在与电容器导体图案7a之间构成的电容而构成电容器。另外，电容器导体图案7c通过在与后述的接地导体图案5b之间构成的电容而构成电容器。

另外，在绝缘体层1c的上侧主面形成有布线导体图案8a。布线导体图案8a通过导通孔导体4p而与外部端子3l连接。

并且，在绝缘体层1c的上侧主面形成有包围导体图案6m～6r。包围导体图案6m～6r各自的两端与屏蔽电极层2连接，由此具备接地电位。包围导体图案6m包围导通孔导体4a而将导通孔导体4a与包围导体图案6m的外部遮蔽。包围导体图案6n包围导通孔导体4b而将导通孔导体4b与包围导体图案6n的外部遮蔽。包围导体图案6o包围布线导体图案8a和导通孔导体4p而将布线导体图案8a、导通孔导体4p与包围导体图案6o的外部遮蔽。包围导体图案6p包围导通孔导体4d而将导通孔导体4d与包围导体图案6p的外部遮蔽。包围导体图案6q包围导通孔导体4e而将导通孔导体4e与包围导体图案6q的外部遮蔽。包围导体图案6r包围导通孔导体4f而将导通孔导体4f与包围导体图案6r的外部遮蔽。

贯通绝缘体层1d而形成有多个导通孔导体(导通孔导体4a、4e、4f、4l～4n、4q等)。

在绝缘体层1d的上侧主面形成有接地导体图案5b。接地导体图案5b在多个部位与屏蔽电极层2连接。另外，接地导体图案5b通过导通孔导体4l至4n而与接地导体图案5a连接。并且，接地导体图案5b通过导通孔导体4q而与外部端子3o连接。

另外，在绝缘体层1d的上侧主面形成有包围导体图案6s～6u。包围导体图案6s～6u各自的两端与屏蔽电极层2连接，由此具备接地电位。包围导体图案6s包围导通孔导体4a而将导通孔导体4a与包围导体图案6s的外部遮蔽。包围导体图案6t包围导通孔导体4e而将导通孔导体4e与包围导体图案6t的外部遮蔽。包围导体图案6u包围导通孔导体4f而将导通孔导体4f与包围导体图案6u的外部遮蔽。

贯通绝缘体层1e而形成有多个导通孔导体(导通孔导体4a、4e、4f、4r、4s等)。

在绝缘体层1e的上侧主面形成有电感器导体图案9a、9b。电感器导体图案9a通过导通孔导体4r而与外部端子3h连接。电感器导体图案9b通过导通孔导体4s而与布线导体图案8a连接。

另外，在绝缘体层1e的上侧主面形成有包围导体图案6v～6y。包围导体图案6v～6y各自的两端与屏蔽电极层2连接，由此具备接地电位。包围导体图案6v包围导通孔导体4a而将导通孔导体4a与包围导体图案6v的外部遮蔽。包围导体图案6w包围电感器导体图案9a和导通孔导体4r而将电感器导体图案9a、导通孔导体4r与包围导体图案6w的外部遮蔽。包围导体图案6x包围导通孔导体4e而将导通孔导体4e与包围导体图案6x的外部遮蔽。包围导体图案6y包围导通孔导体4f而将导通孔导体4f与包围导体图案6y的外部遮蔽。

贯通绝缘体层1f而形成有多个导通孔导体。

在绝缘体层1f的上侧主面形成有多个布线导体图案8b～8r。其中，布线导体图案8g和8k还实现作为电感器导体图案的功能。而且，布线导体图案8b～8q通过导通孔导体而与外部端子3a、3c、3e、3f、3i、3k、3m、3n、3r～3t、电容器导体图案7c、接地导体图案5b、电感器导体图案9a、9b连接。另外，关于它们的详细的连接关系，比较繁琐，因此省略说明。

贯通绝缘体层1g而形成有多个导通孔导体。

在绝缘体层1g的上侧主面形成有多个安装用端子10a～10t。安装用端子10a～10t通过导通孔导体而与布线导体图案8b～8o、8r连接。另外，关于它们的详细的连接关系，比较繁琐，因此省略说明。

外部端子3a～3t、导通孔导体4a～4s等、接地导体图案5a、5b、包围导体图案6a～6w、电容器导体图案7a～7c、布线导体图案8a～8r、电感器导体图案9a、9b、安装用端子10a～10t的材质能够将铜、银等、或者它们的合金作为主成分来使用。另外，在外部端子3a～3u、安装用端子10a～10t的表面也可以进一步形成镀层。

由以上的构造构成的第1实施方式的层叠电路基板100例如能够通过以往以来通常实施的层叠电路基板的制造方法来制造。若对概略情况进行说明，如下所述。

首先，使用规定的材料(低温同时烧结陶瓷等)而制成多个陶瓷生片。接下来，在陶瓷生片设置有导通孔导体用的孔。接下来，在导通孔导体用的孔中填充导电性浆料。一并地，在陶瓷生片的主面涂覆导电性浆料，而形成如下的图案，该图案用于形成外部端子3a～3u、接地导体图案5a、5b、包围导体图案6a～6w、电容器导体图案7a～7c、布线导体图案8a～8r、电感器导体图案9a、9b、安装用端子10a～10t。接下来，层叠陶瓷生片并进行加压，而制成未烧结的母层叠体。接下来，将未烧结的母层叠体切断成各个层叠电路基板的大小，而制成未烧结的层叠体。接下来，按照规定的分布对未烧结的层叠体进行烧结，而制成层叠体1。最后，在层叠体1的侧面，通过例如溅射法而形成由下层2a、中层2b、上层2c构成的屏蔽电极层2，从而完成第1实施方式的层叠电路基板100。

像以上说明的那样，第1实施方式的层叠电路基板100在层叠体1的层间(绝缘体层1a～1g的层间)形成有包围导体图案6a～6w。包围导体图案6a～6w的两端分别与形成于层叠体1的侧面的屏蔽电极层2连接。另外，屏蔽电极层2与接地导体图案5a、5b连接，因此具备接地电位。

包围导体图案6a～6w的两端分别与具备接地电位的屏蔽电极层2连接，并且，完全地包围被遮蔽元件，因此将被遮蔽元件与外部可靠地遮蔽。因此，改善层叠电路基板100的隔离特性。

另外，在层叠电路基板100中，包围导体图案6a～6w的前端与屏蔽电极层2以一定的宽度而连接，因此即使用于形成包围导体图案6a～6w的导电性浆料的图案的涂覆位置偏移，也不会产生连接不良。即，层叠电路基板100与将线路状的导体图案的前端和导通孔导体连接的以往的方法相比，制造容易，并且不合格的产生率较低。

并且，层叠电路基板100通过屏蔽电极层2而将层叠体1的内部的电路与外部遮蔽，因此分别抑制内部的电路由于外部的噪声而受到影响以及内部的电路给外部带来噪声。

[第2实施方式]

图3示出第2实施方式的模块200。其中，图2是模块200的剖视图。

模块200是由在第1实施方式的层叠电路基板100的层叠体1安装了电子部件51a～51c等的结构构成的。更具体而言，使用凸块53和焊料54而将电子部件51a～51c等安装于在层叠体1的上侧主面形成的安装用端子10a～10t。在图3中，电子部件51a表示半导体装置。电子部件51b、51c表示电容器、电感器、电阻等无源部件。其中，所安装的电子部件的种类和个数是任意的，不限于图3所示的结构。

并且，在模块200中，在层叠体1的上侧主面以覆盖电子部件51a～51c等的方式形成有密封树脂层55。而且，在层叠体1的侧面和密封树脂层55的表面形成有屏蔽电极层52，该屏蔽电极层52是由SUS构成的下层52a、由Cu构成的中层52b、由SUS构成的上层52c的3层构造。

在屏蔽电极层52连接有形成于层叠体1的层间(绝缘体层1a～1g的层间)的包围导体图案6a～6w各自的两端。包围导体图案6a～6w完全地包围被遮蔽元件，可靠地将被遮蔽元件与外部遮蔽。

由上述的构造构成的第2实施方式的模块200例如能够按照如下的方法来制造。

首先，通过第1实施方式中说明的方法而制成层叠体1。接下来，使用凸块53和焊料54而将电子部件51a～51c等安装于在层叠体1的上侧主面形成的安装用端子10a～10t。接下来，在层叠体1的上侧主面覆盖半熔融状态的树脂片材以覆盖电子部件51a～51c等，并进行加压，进一步加热，使树脂片材固化而形成密封树脂层55。最后，在层叠体1的侧面和密封树脂层55的表面，通过例如溅射法而形成由下层52a、中层52b、上层52c构成的屏蔽电极层52，而完成第2实施方式的模块200。

第2实施方式的模块200的内部的需要遮蔽的部位被包围导体图案6a～6w遮蔽，因此在隔离特性上优越。

[第3实施方式]

图4示出第3实施方式的层叠电路基板300。其中，图4是示出构成层叠电路基板300的层叠体61的绝缘体层61a的上侧主面的俯视图。

第3实施方式的层叠电路基板300相对于第1实施方式的层叠电路基板100施加了变更。更具体而言，在层叠电路基板100中，形成于绝缘体层1a的上侧主面的包围导体图案6a～6f都从接地导体图案5a分离。在层叠电路基板300中，对此施加变更，而使形成于绝缘体层61a的上侧主面的包围导体图案66a～66f的中间部分都与接地导体图案65a连接。

在层叠电路基板300中也是，包围导体图案66a～66f可靠地将作为被遮蔽元件的导通孔导体4a～4f与外部遮蔽。除此之外，在层叠电路基板300中，有效地利用绝缘体层61a的平面方向的空间，能够实现层叠体61的小型化。

[第4实施方式]

图5示出第4实施方式的层叠电路基板400。其中，图5是示出构成层叠电路基板400的层叠体71的绝缘体层71a的下侧主面的透视图。

第4实施方式的层叠电路基板400相对于第1实施方式的层叠电路基板100施加了变更。更具体而言，在层叠电路基板100中，包围导体图案6a～6f都形成于绝缘体层1a的上侧主面。在层叠电路基板400中，除此之外，在绝缘体层71a的下侧主面还形成包围导体图案76a～76f。即，在层叠电路基板400中，在与作为被遮蔽元件的外部端子3c、3e、3j、3s、3t相同的层(相同的面)形成有包围导体图案76a～76f。而且，包围导体图案76a包围外部端子3c，包围导体图案76b包围外部端子3e，包围导体图案76c包围外部端子3j，包围导体图案76d包围外部端子3n，包围导体图案76e包围外部端子3s，包围导体图案76f包围外部端子3t。包围导体图案76a～76f各自的两端与屏蔽电极层2连接。

在层叠电路基板400中，包围导体图案76a～76f分别形成于相同的层，更可靠地将外部端子3c、3e、3j、3s、3t与外部遮蔽。

[第5实施方式]

图6示出第5实施方式的层叠电路基板500。其中，图6是示出构成层叠电路基板500的层叠体81的绝缘体层81b和绝缘体层81c的上侧主面的俯视图(积图)。

第5实施方式的层叠电路基板500相对于第1实施方式的层叠电路基板100施加了变更。更具体而言，在层叠电路基板100中，形成于绝缘体层1b的上侧主面的包围导体图案6j与形成于绝缘体层1c的上侧主面的电容器导体图案7c没有重叠部分。在层叠电路基板500中，对此施加变更，在绝缘体层81b的上侧主面形成相比于包围导体图案6j向中心侧延伸的包围导体图案86j，在绝缘体层81c的上侧主面形成相比于电容器导体图案7c向外周侧延伸的电容器导体图案87c，在包围导体图案86j与电容器导体图案87c具有重叠部分。而且，通过在包围导体图案86j与电容器导体图案87c之间构成的电容而添加了新的电容器C。

这样，也可以将包围导体图案86j作为电容器的一方的电极来使用。另外，包围导体图案86j具备接地电位，因此电容器C成为所谓的分路电容器。在层叠电路基板500中，将电容器C作为内部电路的构成元件而活用。

[第6实施方式]

图7示出第6实施方式的层叠电子部件600。其中，图7是层叠电子部件600的剖视图。

上述的第2实施方式的模块200在第1实施方式的层叠电路基板100的上侧主面安装有电子部件51a～51c等。取而代之，第6实施方式的层叠电子部件600在层叠体91的内部新形成有电感器L和电容器C1、C2等而代替安装电子部件51a～51c等。

层叠电子部件600在层叠体91的内部使用电感器L、电容器C1、C2等而构成例如LC滤波器等电路。

另外，层叠电子部件600在层叠体91的侧面和上侧主面形成有屏蔽电极层92，该屏蔽电极层92是由SUS构成的下层92a、由Cu构成的中层92b、由SUS构成的上层92c的3层构造。

并且，层叠电子部件600在层叠体91的层间形成有包围导体图案96e、96k、96t、96x。包围导体图案96e、96k、96t、96x各自的两端与屏蔽电极层92连接。包围导体图案96e、96k、96t、96x都将导通孔导体94e作为被遮蔽元件而进行包围。

第6实施方式的层叠电子部件600的内部的需要遮蔽的部位被包围导体图案96e、96k、96t、96x遮蔽，因此在隔离特性上优越。

以上，对第1实施方式的层叠电路基板100、第2实施方式的模块200、第3实施方式～第5实施方式的层叠电路基板300～500、第6实施方式的层叠电子部件600进行了说明。然而，本发明不限于上述的内容，能够遵循发明的主旨而进行各种变更。

例如，在第1实施方式中，图2所示的构成层叠电路基板100的层叠体1的绝缘体层1a～1g的积图仅仅是例示。即，形成于层叠电路基板100的内部的电路不限于上述的内容，能够构成各种电路。另外，在层叠体1内，除了电容器、电感器之外，也可以形成电阻等其他种类的部件元件。

另外，在第2实施方式的模块200中，在层叠体1的上侧主面，作为电子部件51a～51c，安装有半导体装置、以及电容器、电感器、电阻等无源部件，但所安装的电子部件的种类是任意的，不限于上述的内容。例如，也可以安装弹性波装置。

附图标记的说明

1、91…层叠体；1a～1g、61a、71a、81b、81c…绝缘层；2、52、92…屏蔽电极层；2a、52a、92a…下层；2b、52b、92b…中层；2c、52c、92c…上层；3a～3u…外部端子；4a～4s、94e…导通孔导体；5a、5b…接地导体图案；6a～6w、66a～66f、76a～76f、86j、96e、96k、96q、96t、96x…包围导体图案；7a7c、87c…电容器导体图案；8a～8r…布线导体图案；9a、9b…电感器导体图案；10a～10t…安装用端子；51a～51c…电子部件；55…密封树脂层。

Claims (10)

1.一种层叠电路基板，其具备：

层叠体，其层叠有多个绝缘体层；

导体图案，其形成于所述绝缘体层的层间；

导通孔导体，其贯通所述绝缘体层而形成；以及

外部端子，其形成于所述层叠体的下侧主面，

在所述层叠体的至少一个侧面形成有与接地电位连接的屏蔽电极层，

包围被遮蔽元件的至少一个包围导体图案作为所述导体图案之一而形成在所述绝缘体层的层间，

所述包围导体图案的两端分别在所述层叠体的同一所述侧面与所述屏蔽电极层连接，

从所述绝缘体 层的层叠方向观察时，由所述包围导体图案与所述屏蔽电极层包围所述被遮蔽元件。

2.根据权利要求1所述的层叠电路基板，其中，

所述被遮蔽元件是从布线导体图案、电容器导体图案、电感器导体图案、所述导通孔导体、所述外部端子中选出的至少一个。

3.根据权利要求1所述的层叠电路基板，其中，

所述包围导体图案的与所述被遮蔽元件和所述屏蔽电极层相反侧的部分与接地导体图案相互连接。

4.根据权利要求2所述的层叠电路基板，其中，

所述包围导体图案的与所述被遮蔽元件和所述屏蔽电极层相反侧的部分与接地导体图案相互连接。

5.根据权利要求1至4中任一项所述的层叠电路基板，其中，

所述包围导体图案与所述被遮蔽元件分别形成在所述绝缘体层的相同的层间。

6.根据权利要求1至4中任一项所述的层叠电路基板，其中，

所述包围导体图案与所述被遮蔽元件形成在所述绝缘体层的不同层间。

7.根据权利要求6所述的层叠电路基板，其中，

在沿所述绝缘体层的层叠方向透视观察所述层叠体的情况下，所述包围导体图案与所述被遮蔽元件不具有重叠部分。

8.根据权利要求6所述的层叠电路基板，其中，

在沿所述绝缘体层的层叠方向透视观察所述层叠体的情况下，所述包围导体图案与所述被遮蔽元件具有重叠部分，通过在该包围导体图案与该被遮蔽元件之间构成的电容而构成电容器。

9.一种层叠电子部件，其使用了权利要求1至8中任一项所述的层叠电路基板，其中，

形成于所述层叠体的侧面的所述屏蔽电极层延长，覆盖所述层叠体的上侧主面。

10.一种模块，其使用了权利要求1至8中任一项所述的层叠电路基板，其中，

在所述层叠电路基板的上侧主面形成有安装用端子，

在所述安装用端子安装有电子部件，

在所述层叠电路基板的上侧主面形成有密封树脂层以便覆盖所述电子部件，

形成于所述层叠电路基板的侧面的所述屏蔽电极层延长，以盖状覆盖所述密封树脂层的表面。

Images