JP2009130085A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2009130085A JP2009130085A JP2007302693A JP2007302693A JP2009130085A JP 2009130085 A JP2009130085 A JP 2009130085A JP 2007302693 A JP2007302693 A JP 2007302693A JP 2007302693 A JP2007302693 A JP 2007302693A JP 2009130085 A JP2009130085 A JP 2009130085A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection pad
- package
- package body
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】バイパスコンデンサによるノイズ抑制効果が得られ、配線のアンバランス及びコンデンサ実装に起因するノイズを抑制することができる半導体パッケージを提供する。
【解決手段】半導体パッケージ１はパッケージ本体１０の電源層およびグラウンド層に接続されている電源接続用パッドおよびグラウンド接続用パッド５０とに接続されて、上面に実装されたコンデンサ７０と；パッケージ本体１０の上面とコンデンサ７０とを被覆する、下側に絶縁層８０を有する金属板９０と；側面を被覆する、グラウンド層とグラウンド接続用パッド５０とに接続されている側面金属層１００とを具備し、電源接続用パッドとグラウンド接続用パッド５０とからなる実装用パッドがパッケージ本体１０の周縁部に設けられ、金属板９０が、グラウンド接続用パッド５０に接続され、又は側面金属層１００のグラウンド接続用パッド５０からの距離が最も短い部分に接続されている。
【選択図】図２
【解決手段】半導体パッケージ１はパッケージ本体１０の電源層およびグラウンド層に接続されている電源接続用パッドおよびグラウンド接続用パッド５０とに接続されて、上面に実装されたコンデンサ７０と；パッケージ本体１０の上面とコンデンサ７０とを被覆する、下側に絶縁層８０を有する金属板９０と；側面を被覆する、グラウンド層とグラウンド接続用パッド５０とに接続されている側面金属層１００とを具備し、電源接続用パッドとグラウンド接続用パッド５０とからなる実装用パッドがパッケージ本体１０の周縁部に設けられ、金属板９０が、グラウンド接続用パッド５０に接続され、又は側面金属層１００のグラウンド接続用パッド５０からの距離が最も短い部分に接続されている。
【選択図】図２
Description
本発明は、半導体パッケージに関する。
近年、プリント配線基板にデジタル集積回路を実装する場合において、表面実装デバイスが使用されることが多くなっている。中でも、表面実装デバイスとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージが増加している。高密度化に伴って、ＢＧＡパッケージが主流となっていることはよく知られている。
近年の傾向として、デジタル集積回路においては、高周波化及び高密度化が進行している。すなわち、デバイスの高集積化に伴って、データ処理の高周波化が進行している。これにより、1チップでの消費電力も１Ｗ以下から数１０Ｗへと増加しており、新たな問題が生じている。特に、高集積かつ高速な大集積回路では、チップ内部回路やＩ／Ｏ回路の回路動作時に急激な電源電流の変化が生じるため、例えば、ＬＳＩを搭載したパッケージをプリント基板に実装し、回路動作を行うと、プリント基板に接続された電源−グラウンド配線を通して、大きなスパイク状のノイズが発生し、自分だけでなく基板上の集積回路に影響を与え、誤動作の原因となる。
上述したスパイク状のノイズを低減するためには、一般に、パッケージを接続する基板上の複数の電源配線とグラウンド配線との間にデカップリングコンデンサを配置して、電源変動を抑制する方法が採られる。その際、パッケージと基板の電源層及びグラウンド層との間の配線はできるだけ短くすることが推奨されている。
しかしながら、通常の場合、配線長をパッケージ内部の電源配線やグラウンド配線の長さより短くすることはできない。
そこで、近年、配線長をより短くするためにパッケージの底面や上面にチップコンデンサを配置する手法が提案されている。
しかしながら、通常の場合、配線長をパッケージ内部の電源配線やグラウンド配線の長さより短くすることはできない。
そこで、近年、配線長をより短くするためにパッケージの底面や上面にチップコンデンサを配置する手法が提案されている。
特許文献１及び２には、いずれも、半導体チップを搭載する多層配線基板、パッケージ等にノイズバイパス用コンデンサを配置し、電源−グラウンド間のノイズを低減することを目的とする手法が記載されている。
特許文献３には、半導体チップを搭載するパッケージの上面にコンデンサの高さより深い凹部を設けて、放熱フィンをとりやすくすることを目的とする手法が記載されている。
特許文献４及び５には、いずれも、信号配線とグラウンドとの間に容量成分を持たせてノイズの侵入を抑制することを目的として、半導体チップを搭載したパッケージの周囲を金属で多い、コンデンサの内部に誘電層と金属層との積層によってコンデンサを形成する手法が記載されている。
特許文献３には、半導体チップを搭載するパッケージの上面にコンデンサの高さより深い凹部を設けて、放熱フィンをとりやすくすることを目的とする手法が記載されている。
特許文献４及び５には、いずれも、信号配線とグラウンドとの間に容量成分を持たせてノイズの侵入を抑制することを目的として、半導体チップを搭載したパッケージの周囲を金属で多い、コンデンサの内部に誘電層と金属層との積層によってコンデンサを形成する手法が記載されている。
しかしながら、本発明者が上記各特許文献に記載された従来の手法について検討した結果、以下に示すように、電源系の高周波ノイズの抑制効果が限定的になるという問題点があることが分かった。
特許文献１〜３に記載されている手法では、半導体チップの電源供給系（電源−グラウンド間）において、バイパスコンデンサをパッケージ部に搭載させる。この手法を用いて、パッケージ部の配線によるインダクタンス成分を低減した場合には、基板上にバイパスコンデンサを実装する場合よりも高周波までノイズに対するバイパス効果を有効にすることが可能であるが、コンデンサを実装するパッドを電源やグラウンド層に接続するためのビア等によるインダクタ成分が起因する共振周波数以上ではノイズの低減効果が悪化すること、バイパスコンデンサを含めた電源−グラウンド配線のアンバランス及びコンデンサ実装そのものに起因すると考えられる電源−グラウンド間に流れるコモンモード成分のノイズについては本質的に抑制効果が得られないこと等の問題がある。
また、特許文献４及び５に記載されている金属蓋、金属層等の金属性材料によってパッケージ周囲を取り囲む手法では、配線や部品から直接放射されるノイズに対するシールド効果は得られるが、電源−グラウンド間に流れるコモンモード電流による電磁界の抑制が困難である。この手法では、電源とグラウンド配線の外部への接続部からの漏洩するノイズに対しても、抑制効果は限定的である。
さらに、上述したバイパスコンデンサをパッケージ部に搭載する手法と上述した金属性材料によってパッケージ周囲を取り囲む手法とを単純に組み合わせたとしても、それぞれのノイズに対する適切な構造をとらない限り、金属内部の共振モードによる干渉及びコモンモード電流成分を含めた高周波ノイズの効果的な抑制は困難である。
本発明は、以上のような問題点を解消するためになされたものである。具体的には、基板に実装する場合に比べてバイパスコンデンサまでの配線長を短くすることができ、バイパスコンデンサによるノイズ抑制効果が得られ、配線のアンバランス及びコンデンサ実装に起因するコモンモード電流によるノイズを抑制することができる半導体パッケージを提供することを目的とする。
本発明者は、上記目的を達成すべく鋭意研究した結果、パッケージ本体の上面においてコンデンサを実装するための実装用パッドをパッケージ本体の周縁部に設け、パッケージ本体の上面に実装されたコンデンサを設け、パッケージ本体の上面とコンデンサとを被覆するように下側に絶縁層を有する金属板を設け、パッケージ本体の側面を被覆する側面金属層を設け、金属板を、実装用パッドのうちのグラウンド接続用パッドに接続し、又はグラウンド接続用パッドの近傍で前記側面金属層に接続することにより、通常の電源供給系のノイズ及びコモンモード成分のノイズを抑制することが可能となる半導体パッケージを得ることができることを見出し、本発明を完成させた。
すなわち、本発明は、以下の（１）〜（６）を提供する。
（１）電源層とグラウンド層と配線層とが積層された多層構造のパッケージ本体と；
前記パッケージ本体の上面側に収納され、前記配線層に接続している半導体集積回路と；
前記パッケージ本体の底面に設けられ、前記半導体集積回路の各端子に接続されている、プリント基板と接続するための実装端子と；
前記実装端子に接続されている前記電源層に接続されている電源接続用パッドと、前記実装端子に接続されている前記グラウンド層に接続されているグラウンド接続用パッドとからなる、前記パッケージ本体の上面に設けられた、コンデンサを実装するための実装用パッドと；
前記電源接続用パッドと前記グラウンド接続用パッドとに接続されて、前記パッケージ本体の上面に実装されたコンデンサと；
前記パッケージ本体の上面と前記コンデンサとを被覆するように設けられた、下側に絶縁層を有する金属板と；
前記パッケージ本体の側面を被覆する、前記グラウンド層と前記グラウンド接続用パッドとに接続されている側面金属層と
を具備し、
前記実装用パッドが前記パッケージ本体の周縁部に設けられ、
前記金属板が、前記グラウンド接続用パッドに接続され、又は前記側面金属層の前記グラウンド接続用パッドからの距離が最も短い部分に接続されている、半導体パッケージ。
（１）電源層とグラウンド層と配線層とが積層された多層構造のパッケージ本体と；
前記パッケージ本体の上面側に収納され、前記配線層に接続している半導体集積回路と；
前記パッケージ本体の底面に設けられ、前記半導体集積回路の各端子に接続されている、プリント基板と接続するための実装端子と；
前記実装端子に接続されている前記電源層に接続されている電源接続用パッドと、前記実装端子に接続されている前記グラウンド層に接続されているグラウンド接続用パッドとからなる、前記パッケージ本体の上面に設けられた、コンデンサを実装するための実装用パッドと；
前記電源接続用パッドと前記グラウンド接続用パッドとに接続されて、前記パッケージ本体の上面に実装されたコンデンサと；
前記パッケージ本体の上面と前記コンデンサとを被覆するように設けられた、下側に絶縁層を有する金属板と；
前記パッケージ本体の側面を被覆する、前記グラウンド層と前記グラウンド接続用パッドとに接続されている側面金属層と
を具備し、
前記実装用パッドが前記パッケージ本体の周縁部に設けられ、
前記金属板が、前記グラウンド接続用パッドに接続され、又は前記側面金属層の前記グラウンド接続用パッドからの距離が最も短い部分に接続されている、半導体パッケージ。
（２）前記電源接続用パッドと前記電源層とを接続するビアと前記側面金属層との距離と、前記グラウンド接続用パッドと前記グラウンド層とを接続するビアと前記側面金属層との距離とが、いずれも、前記パッケージ本体における各層の距離よりも短い、上記（１）に記載の半導体パッケージ。
（３）前記グラウンド接続用パッドと前記側面金属層とが一体化している、上記（１）又は（２）に記載の半導体パッケージ。
（４）前記金属板の周縁部が、前記パッケージ本体の前記周縁部の全周にわたって、前記グラウンド接続用パッド及び／又は前記側面金属層に接続されている、上記（１）〜（３）のいずれかに記載の半導体パッケージ。
（５）前記金属板の周縁部が前記側面金属層を離間して被覆する構造であり、前記金属板の前記周縁部と前記側面金属層とが金属製のバネにより接続されている、上記（１）〜（４）のいずれかに記載の半導体パッケージ。
（６）ＢＧＡパッケージである上記（１）〜（５）のいずれかに記載の半導体パッケージ。
（３）前記グラウンド接続用パッドと前記側面金属層とが一体化している、上記（１）又は（２）に記載の半導体パッケージ。
（４）前記金属板の周縁部が、前記パッケージ本体の前記周縁部の全周にわたって、前記グラウンド接続用パッド及び／又は前記側面金属層に接続されている、上記（１）〜（３）のいずれかに記載の半導体パッケージ。
（５）前記金属板の周縁部が前記側面金属層を離間して被覆する構造であり、前記金属板の前記周縁部と前記側面金属層とが金属製のバネにより接続されている、上記（１）〜（４）のいずれかに記載の半導体パッケージ。
（６）ＢＧＡパッケージである上記（１）〜（５）のいずれかに記載の半導体パッケージ。
本発明の半導体パッケージは、バイパスコンデンサによるノイズ抑制効果が得られ、配線のアンバランス及びコンデンサ実装に起因するコモンモード電流によるノイズを抑制することができる。
以下、本発明の半導体パッケージを添付図面に示す好適実施形態に基づいて詳細に説明する。なお、各図においては、各部位の説明を容易にするため、実際とは縮尺を異なったものとしている場合がある。
［第１実施形態］
初めに、本発明の第１実施形態の半導体パッケージについて説明する。
図１は、本発明の第１実施形態の半導体パッケージの模式的な平面図である。図２は、図１のＩＩ−ＩＩ線に沿った模式的な断面図である。なお、図１においては、金属板、絶縁層等を省略してある。
図１及び図２に示される半導体パッケージ１は、ＢＧＡパッケージである。半導体パッケージ１は、図１及び図２に示されるように、基本的に、電源層とグラウンド層と配線層とが積層された多層構造のパッケージ本体１０と；パッケージ本体１０の上面側に収納され、前記配線層に接続している半導体集積回路のチップ２０と；パッケージ本体１０の底面に設けられ、半導体集積回路のチップ２０の各端子に接続されている、プリント基板と接続するための実装端子であるパッド３０と；実装端子であるパッド３０に接続されている前記電源層に接続されている電源接続用パッド４０と、実装端子であるパッド３０に接続されている前記グラウンド層に接続されているグラウンド接続用パッド５０からなる、パッケージ本体１０の上面に設けられた、コンデンサを実装するための実装用パッド６０と；電源接続用パッド４０とグラウンド接続用パッド５０とに接続されて、パッケージ本体１０の上面に実装されたコンデンサ７０と；パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた、下側に絶縁層である絶縁膜８０を有する金属板９０と；パッケージ本体１０の側面を被覆する、前記グラウンド層とグラウンド接続用パッド５０とに接続されている側面金属層１００とを具備する。
初めに、本発明の第１実施形態の半導体パッケージについて説明する。
図１は、本発明の第１実施形態の半導体パッケージの模式的な平面図である。図２は、図１のＩＩ−ＩＩ線に沿った模式的な断面図である。なお、図１においては、金属板、絶縁層等を省略してある。
図１及び図２に示される半導体パッケージ１は、ＢＧＡパッケージである。半導体パッケージ１は、図１及び図２に示されるように、基本的に、電源層とグラウンド層と配線層とが積層された多層構造のパッケージ本体１０と；パッケージ本体１０の上面側に収納され、前記配線層に接続している半導体集積回路のチップ２０と；パッケージ本体１０の底面に設けられ、半導体集積回路のチップ２０の各端子に接続されている、プリント基板と接続するための実装端子であるパッド３０と；実装端子であるパッド３０に接続されている前記電源層に接続されている電源接続用パッド４０と、実装端子であるパッド３０に接続されている前記グラウンド層に接続されているグラウンド接続用パッド５０からなる、パッケージ本体１０の上面に設けられた、コンデンサを実装するための実装用パッド６０と；電源接続用パッド４０とグラウンド接続用パッド５０とに接続されて、パッケージ本体１０の上面に実装されたコンデンサ７０と；パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた、下側に絶縁層である絶縁膜８０を有する金属板９０と；パッケージ本体１０の側面を被覆する、前記グラウンド層とグラウンド接続用パッド５０とに接続されている側面金属層１００とを具備する。
パッケージ本体１０は、電源層とグラウンド層と配線層とが積層された多層構造である。パッケージ本体は、構成を特に限定されず、例えば、従来公知の構成とすることができる。
パッケージ本体１０の上面側には、その配線層にワイヤ１１０を介して接続している半導体集積回路のチップ２０がワイヤ１１０とともに封止剤１２０により封止された状態で収納されている。半導体集積回路は、種類、構成等を特に限定されず、例えば、ＬＳＩが好適に挙げられる。
パッケージ本体１０の底面には、半導体集積回路のチップ２０の各端子に接続されている、プリント基板と接続するための実装端子であるパッド３０が設けられている。実装端子は、構成を特に限定されず、例えば、従来公知の構成とすることができる。
パッド３０の表面には、実装用のハンダボール１３０が付着している。
パッド３０の表面には、実装用のハンダボール１３０が付着している。
パッケージ本体１０の上面には、コンデンサを実装するための実装用パッド６０が設けられている。実装用パッド６０は、電源接続用パッド４０とグラウンド接続用パッド５０とからなる。
半導体パッケージ１においては、１個の電源接続用パッド４０と１個のグラウンド接続用パッド５０とが対をなして実装用パッド６０を構成しており、対の個数が１２対となっているが、本発明において、実装用パッドの電源接続用パッドとグラウンド接続用パッドとは、１個の電源接続用パッドと１個のグラウンド接続用パッドとが対応するものでなくてもよい。例えば、後述する半導体パッケージ２のように、２個以上の電源接続用パッドと１個のグラウンド接続用パッドとが実装用パッドを構成していてもよい。
半導体パッケージ１においては、１個の電源接続用パッド４０と１個のグラウンド接続用パッド５０とが対をなして実装用パッド６０を構成しており、対の個数が１２対となっているが、本発明において、実装用パッドの電源接続用パッドとグラウンド接続用パッドとは、１個の電源接続用パッドと１個のグラウンド接続用パッドとが対応するものでなくてもよい。例えば、後述する半導体パッケージ２のように、２個以上の電源接続用パッドと１個のグラウンド接続用パッドとが実装用パッドを構成していてもよい。
電源接続用パッド４０は、実装端子であるパッド３０に接続されている前記電源層にパッケージ本体１０の層間をつなぐビア１４０で接続されている。グラウンド接続用パッド５０は、実装端子であるパッド３０に接続されている前記グラウンド層にパッケージ本体１０の層間をつなぐビア１４０で接続されている。電源接続用パッドと電源層との接続及びグラウンド接続用パッドとグラウンド層との接続は、いずれもビアによるものに限定されない。例えば、グラウンド接続用パッドが側面金属層を介してグラウンド層に接続されている構造とすることができる。
実装用パッド６０は、パッケージ本体１０の周縁部に設けられている。これにより、側面金属層１００及び金属板９０との距離を短くすることができるので、外部への接続部までのインダクタンスを低減することができ、コンデンサ実装部におけるノイズキャンセリング効果を有効に作用させることができる。
実装用パッド６０は、パッケージ本体１０の周縁部に設けられている。これにより、側面金属層１００及び金属板９０との距離を短くすることができるので、外部への接続部までのインダクタンスを低減することができ、コンデンサ実装部におけるノイズキャンセリング効果を有効に作用させることができる。
パッケージ本体１０の上面には、コンデンサ７０が実装されている。コンデンサ７０は、電源接続用パッド４０とグラウンド接続用パッド５０とに接続されている。
パッケージ本体１０の上面とコンデンサ７０とを被覆するように、下側に絶縁層である絶縁膜８０を有する金属板９０が設けられている。絶縁層は、絶縁膜に限定されず、例えば、従来公知の構成とすることができる。
パッケージ本体１０の側面は、側面金属層１００により被覆されている。側面金属層１００は、前記グラウンド層とグラウンド接続用パッド５０とに接続されている。よって、側面金属層１００は、前記グラウンド層及びグラウンド接続用パッド５０と電気的導通を有する。
グラウンド接続用パッドと側面金属層とが一体化しているのは、本発明の好適な態様の一つである。この態様においては、前記グラウンド層とグラウンド接続用パッド５０との間の距離を極めて短くすることができるとともに、電源系におけるインピーダンスをより小さくすることができるため、高周波でのノイズ発生をより効果的に抑制することができる。
グラウンド接続用パッドと側面金属層とが一体化しているのは、本発明の好適な態様の一つである。この態様においては、前記グラウンド層とグラウンド接続用パッド５０との間の距離を極めて短くすることができるとともに、電源系におけるインピーダンスをより小さくすることができるため、高周波でのノイズ発生をより効果的に抑制することができる。
金属板９０は、グラウンド接続用パッド５０に接続されている。より具体的には、金属板９０は、半導体パッケージ１においては、その周縁部が下側に折り曲げられ、グラウンド接続用パッド５０及び側面金属層１００に接続されている。金属板とグラウンド接続用パッドとの接続は、導電性接着剤によるものであってもよく、溶接によるものであってもよく、一体化成型によるものであってもよく、金属製のバネ、ピン、線又は板を用いるものであってもよい。
金属板は、図１及び図２に示されるようにグラウンド接続用パッドに接続されている構造であってもよく、グラウンド接続用パッドの近傍で側面金属層に接続されている構造であってもよい。ここで、「グラウンド接続用パッドの近傍で側面金属層に接続されている構造」とは、金属板が、側面金属層のグラウンド接続用パッドからの距離が最も短い部分に接続されている構造であることを意味する。換言すれば、側面金属層の金属板に接続されている部分が、側面金属層のうち、グラウンド接続用パッドからの距離が最も短い部分である構造である。
金属板は、図１及び図２に示されるようにグラウンド接続用パッドに接続されている構造であってもよく、グラウンド接続用パッドの近傍で側面金属層に接続されている構造であってもよい。ここで、「グラウンド接続用パッドの近傍で側面金属層に接続されている構造」とは、金属板が、側面金属層のグラウンド接続用パッドからの距離が最も短い部分に接続されている構造であることを意味する。換言すれば、側面金属層の金属板に接続されている部分が、側面金属層のうち、グラウンド接続用パッドからの距離が最も短い部分である構造である。
金属板９０の下側には、絶縁層として絶縁膜８０が形成されている。これにより、金属板９０とコンデンサ７０の電極等との電気的接触が防止されている。
絶縁膜８０は、絶縁性を有する膜であれば特に限定されないが、例えば、放熱効果に優れる点で、高熱伝導性材料の薄膜が好適に挙げられる。具体的には、例えば、グラファイト、アモルファスカーボン（ダイヤモンドライクカーボン）、窒化アルミニウム、ダイヤモンド等の薄膜が挙げられる。このような高熱伝導性材料の薄膜を絶縁層として下側に有する金属板を用いると、ノイズ抑制効果及び放熱効果のいずれもが優れたものとなる。
絶縁膜８０は、絶縁性を有する膜であれば特に限定されないが、例えば、放熱効果に優れる点で、高熱伝導性材料の薄膜が好適に挙げられる。具体的には、例えば、グラファイト、アモルファスカーボン（ダイヤモンドライクカーボン）、窒化アルミニウム、ダイヤモンド等の薄膜が挙げられる。このような高熱伝導性材料の薄膜を絶縁層として下側に有する金属板を用いると、ノイズ抑制効果及び放熱効果のいずれもが優れたものとなる。
半導体パッケージ１は、パッケージ本体１０の上面にその内層の電源層に接続されている電源接続用パッド４０とグラウンド層に接続されているグラウンド接続用パッド５０とからなる実装用パッド６０が設けられ、かつ、電源接続用パッド４０とグラウンド接続用パッド５０とに接続されて、パッケージ本体１０の上面にコンデンサ７０が実装されている構造を採るため、通常の電源供給系のノイズの大部分を抑制することができる。
また、半導体パッケージ１は、パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた金属板９０が、コンデンサ７０が実装されたグラウンド接続用パッド５０に接続されている構造を採るため、パッケージ本体１０の上面に実装されたコンデンサ７０の上側にグラウンド板が配置されることになり、コンデンサ実装そのものや配線のアンバランスに起因するコモンモード電流に対して、接近した金属板９０で相殺電流が発生するので、コモンモード成分のノイズの抑制が可能になる。
また、半導体パッケージ１は、パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた金属板９０が、コンデンサ７０が実装されたグラウンド接続用パッド５０に接続されている構造を採るため、パッケージ本体１０の上面に実装されたコンデンサ７０の上側にグラウンド板が配置されることになり、コンデンサ実装そのものや配線のアンバランスに起因するコモンモード電流に対して、接近した金属板９０で相殺電流が発生するので、コモンモード成分のノイズの抑制が可能になる。
例えば、半導体パッケージ１が半導体集積回路としてＬＳＩを搭載している場合には、パッケージ本体１０の上面に配置したコンデンサ（バイパスコンデンサ）７０によって、ＬＳＩチップから発生する高周波ノイズのうち、コンデンサの寄生インダクタンスを考慮した自己共振周波数以下の成分が、半導体パッケージ１から流れ出ることを抑制することができるだけでなく、パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた金属板９０によって、ＬＳＩからのノイズ伝播を抑制することが可能となるので、ＬＳＩの電源供給系からのノイズの低減に大きな効果が得られる。
半導体パッケージ１によれば、上述したように、コンデンサ７０と金属板９０とを用いることにより、ノイズが抑されるため、低コストかつリペア容易なプリント基板への高密度実装が可能となる。
半導体パッケージ１においては、パッケージ本体１０の上面に熱伝導性に優れる金属板９０が配置されているため、放熱効果が大きい。
なお、パッケージ本体１０の上面と金属板９０との間の空隙を、コンデンサ７０を被覆するかたちで有機絶縁物等により封止することもできるが、不良品に対するリペアや最適化のためのコンデンサの変更が困難になるため、封止しないのが好ましい。
なお、パッケージ本体１０の上面と金属板９０との間の空隙を、コンデンサ７０を被覆するかたちで有機絶縁物等により封止することもできるが、不良品に対するリペアや最適化のためのコンデンサの変更が困難になるため、封止しないのが好ましい。
放熱効果を向上させるためには、パッケージ本体１０と金属板９０との間に高熱伝導性材料を配置する方法が挙げられる。例えば、上述したように、金属板９０の表面に設けられる絶縁膜８０として高熱伝導性材料を用いると、パッケージ本体１０の表面における電気的ショートの防止を図るだけでなく、放熱効果の向上を図ることも可能となる。
半導体パッケージ１においては、電源接続用パッド４０と前記電源層とを接続するビアと、グラウンド接続用パッド５０と前記グラウンド層とを接続するビアとの両方が、側面金属層１００の近傍に位置している。すなわち、電源接続用パッド４０と前記電源層とを接続するビアと側面金属層１００との距離と、グラウンド接続用パッド５０と前記グラウンド層とを接続するビアと側面金属層１００との距離とが、いずれも、パッケージ本体１０における各層の距離よりも短い。
電源接続用パッド４０と前記電源層とを接続するビアが側面金属層１００の近傍に位置していると（すなわち、電源接続用パッド４０と前記電源層とを接続するビアと側面金属層１００との距離が、パッケージ本体１０における各層の距離よりも短いと）、このビアに流れる電流に対し、グラウンド接続用パッド５０と電気的導通を有する側面金属層１００によるリターンパスの確保が可能になり、ノイズ抑制効果がより大きくなる。すなわち、半導体パッケージにコンデンサのみを実装する場合に比べて、高周波ノイズの抑制をより効果的に行うことができる。
グラウンド接続用パッド５０と前記グラウンド層とを接続するビアが側面金属層１００の近傍に位置していると（すなわち、グラウンド接続用パッド５０と前記グラウンド層とを接続するビアと側面金属層１００との距離が、パッケージ本体１０における各層の距離よりも短いと）、このビアに流れる電流のリターン電流が隣接したグラウンドとなっている側面金属層１００に流れやすくなり、コモンモード電流の発生を抑制することができる。したがって、コモンモード電流によるノイズの発生を抑制することができる。
電源接続用パッド４０と前記電源層とを接続するビアが側面金属層１００の近傍に位置していると（すなわち、電源接続用パッド４０と前記電源層とを接続するビアと側面金属層１００との距離が、パッケージ本体１０における各層の距離よりも短いと）、このビアに流れる電流に対し、グラウンド接続用パッド５０と電気的導通を有する側面金属層１００によるリターンパスの確保が可能になり、ノイズ抑制効果がより大きくなる。すなわち、半導体パッケージにコンデンサのみを実装する場合に比べて、高周波ノイズの抑制をより効果的に行うことができる。
グラウンド接続用パッド５０と前記グラウンド層とを接続するビアが側面金属層１００の近傍に位置していると（すなわち、グラウンド接続用パッド５０と前記グラウンド層とを接続するビアと側面金属層１００との距離が、パッケージ本体１０における各層の距離よりも短いと）、このビアに流れる電流のリターン電流が隣接したグラウンドとなっている側面金属層１００に流れやすくなり、コモンモード電流の発生を抑制することができる。したがって、コモンモード電流によるノイズの発生を抑制することができる。
［第２実施形態］
つぎに、本発明の第２実施形態の半導体パッケージについて説明する。
図３は、本発明の第２実施形態の半導体パッケージの模式的な平面図である。なお、図３においては、金属板及びその下側の絶縁層を省略してある。
図３に示される半導体パッケージ２は、ＢＧＡパッケージである。半導体パッケージ２は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１０の上面に設けられたコンデンサを実装するための実装用パッド６１の形状が実装用パッド６０と異なっている。
具体的には、実装用パッド６１は、パッケージ本体１０の上面の周縁部の全周にわたって設けられたグラウンド接続用パッド５１と、グラウンド接続用パッド５１の切り欠き部に設けられた複数個の電源接続用パッド４１とからなる。ここで、図３に示される半導体パッケージ２においては、側面金属層がパッケージ本体１０の側面だけでなく、周縁部の上面まで被覆した状態であり、側面金属層のパッケージ本体１０の周縁部の上面を被覆している部分が、グラウンド接続用パッド５１として機能する。
つぎに、本発明の第２実施形態の半導体パッケージについて説明する。
図３は、本発明の第２実施形態の半導体パッケージの模式的な平面図である。なお、図３においては、金属板及びその下側の絶縁層を省略してある。
図３に示される半導体パッケージ２は、ＢＧＡパッケージである。半導体パッケージ２は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１０の上面に設けられたコンデンサを実装するための実装用パッド６１の形状が実装用パッド６０と異なっている。
具体的には、実装用パッド６１は、パッケージ本体１０の上面の周縁部の全周にわたって設けられたグラウンド接続用パッド５１と、グラウンド接続用パッド５１の切り欠き部に設けられた複数個の電源接続用パッド４１とからなる。ここで、図３に示される半導体パッケージ２においては、側面金属層がパッケージ本体１０の側面だけでなく、周縁部の上面まで被覆した状態であり、側面金属層のパッケージ本体１０の周縁部の上面を被覆している部分が、グラウンド接続用パッド５１として機能する。
電源接続用パッド４１は、電源接続用パッド４０と同様に、実装端子であるパッド（図示せず。）に接続されている、パッケージ本体１０の電源層にパッケージ本体１０の層間をつなぐビア（図示せず。）で接続されている。グラウンド接続用パッド５１は、グラウンド接続用パッド５０と同様に、実装端子であるパッド（図示せず。）に接続されている、パッケージ本体１０のグラウンド層にパッケージ本体１０の層間をつなぐビア（図示せず。）接続されている。
半導体パッケージ２においては、電源接続用パッド４１と前記電源層とを接続するビアと、グラウンド接続用パッド５１と前記グラウンド層とを接続するビアとの両方が、側面金属層の近傍に位置している。このような構造は、実装用パッド６１が、パッケージ本体１０の上面の周縁部の全周にわたって設けられたグラウンド接続用パッド５１と、グラウンド接続用パッド５１の切り欠き部に設けられた複数個の電源接続用パッド４１とからなるため、容易に実現することができる。
半導体パッケージ２においては、電源接続用パッド４１と前記電源層とを接続するビアと、グラウンド接続用パッド５１と前記グラウンド層とを接続するビアとの両方が、側面金属層の近傍に位置している。このような構造は、実装用パッド６１が、パッケージ本体１０の上面の周縁部の全周にわたって設けられたグラウンド接続用パッド５１と、グラウンド接続用パッド５１の切り欠き部に設けられた複数個の電源接続用パッド４１とからなるため、容易に実現することができる。
電源接続用パッドと電源層との接続及びグラウンド接続用パッドとグラウンド層との接続は、いずれもビアによるものに限定されない。例えば、グラウンド接続用パッドが側面金属層を介してグラウンド層に接続されている構造とすることができる。
また、パッケージ本体１０の上面に実装されたコンデンサ７０の上側に配置された金属板（図示せず。）は、半導体パッケージ１の金属板９０と異なり、パッケージ本体１０の上面を完全に被覆する蓋構造となっており、パッケージ本体１０の側面を被覆する側面金属層に、パッケージ本体１０の周縁部の全周にわたって接触した状態で、導電性接着剤等により電気的導通を有して接続されている。半導体パッケージ２における金属板は、従来の封止パッケージとは異なり、密閉する必要はない。
本発明においては、このように、金属板の周縁部が、パッケージ本体の周縁部の全周にわたって、グラウンド接続用パッド及び／又は側面金属層に接続されているのが好ましい態様の一つである。この態様においては、チップ２０の表面の電源配線や部品に流れる電流に対するリターン電流の確保が、チップ２０の内部だけでなく、外部にも存在することになり、コモンモードだけでなくノーマルモードのノイズ電流をより高周波帯域においても相殺することができる。
金属板の下側には、半導体パッケージ１の金属板９０と同様に、絶縁層として絶縁膜（図示せず。）が形成されている。これにより、金属板とコンデンサ７０の電極等との電気的接触が防止されている。
金属板は、側面金属層の全部を被覆した構造であってもよいし、側面金属層の一部のみを被覆した構造（すなわち、側面金属層の上部のみを被覆して下部が露出した構造）であってもよい。
半導体パッケージ２は、パッケージ本体１０の底面を除いた表面部分を、グラウンド層に接続されている側面金属層及び金属板で被覆する構造となっているので、半導体パッケージからのノイズの抑制をより効果的に行うことができる。
本発明においては、このように、金属板の周縁部が、パッケージ本体の周縁部の全周にわたって、グラウンド接続用パッド及び／又は側面金属層に接続されているのが好ましい態様の一つである。この態様においては、チップ２０の表面の電源配線や部品に流れる電流に対するリターン電流の確保が、チップ２０の内部だけでなく、外部にも存在することになり、コモンモードだけでなくノーマルモードのノイズ電流をより高周波帯域においても相殺することができる。
金属板の下側には、半導体パッケージ１の金属板９０と同様に、絶縁層として絶縁膜（図示せず。）が形成されている。これにより、金属板とコンデンサ７０の電極等との電気的接触が防止されている。
金属板は、側面金属層の全部を被覆した構造であってもよいし、側面金属層の一部のみを被覆した構造（すなわち、側面金属層の上部のみを被覆して下部が露出した構造）であってもよい。
半導体パッケージ２は、パッケージ本体１０の底面を除いた表面部分を、グラウンド層に接続されている側面金属層及び金属板で被覆する構造となっているので、半導体パッケージからのノイズの抑制をより効果的に行うことができる。
［第３実施形態］
つぎに、本発明の第３実施形態の半導体パッケージについて説明する。
図４は、本発明の第３実施形態の半導体パッケージの模式的な断面図である。
図４に示される半導体パッケージ３は、ＢＧＡパッケージである。半導体パッケージ３は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた、下側に絶縁層である絶縁膜８１を有する金属板９１の形状が金属板９０と異なっている。
具体的には、金属板９１は、パッケージ本体１０の上面とコンデンサ７０とを被覆するのに加えて、その周縁部がパッケージ本体１０の側面を被覆する側面金属層１００を離間して被覆する蓋構造となっており、金属板９１の周縁部と側面金属層１００とは、金属板９１の周縁部に設けられた金属製のバネ１５０により接続されている。すなわち、蓋構造の金属板９１をパッケージ本体１０に被せた際に、グラウンド接続用パッド５０付近において、金属板９１が金属製のバネ１５０を介して側面金属層１００に導通接触するようになっている。
つぎに、本発明の第３実施形態の半導体パッケージについて説明する。
図４は、本発明の第３実施形態の半導体パッケージの模式的な断面図である。
図４に示される半導体パッケージ３は、ＢＧＡパッケージである。半導体パッケージ３は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１０の上面とコンデンサ７０とを被覆するように設けられた、下側に絶縁層である絶縁膜８１を有する金属板９１の形状が金属板９０と異なっている。
具体的には、金属板９１は、パッケージ本体１０の上面とコンデンサ７０とを被覆するのに加えて、その周縁部がパッケージ本体１０の側面を被覆する側面金属層１００を離間して被覆する蓋構造となっており、金属板９１の周縁部と側面金属層１００とは、金属板９１の周縁部に設けられた金属製のバネ１５０により接続されている。すなわち、蓋構造の金属板９１をパッケージ本体１０に被せた際に、グラウンド接続用パッド５０付近において、金属板９１が金属製のバネ１５０を介して側面金属層１００に導通接触するようになっている。
半導体パッケージ３においては、図４に示されるように、金属板９１がグラウンド接続用パッド５０の近傍で側面金属層１００に接続されている。これにより、コモンモード成分のノイズの抑制が可能になる。
金属板９１には、金属板９０と同様に、その下側に絶縁層として絶縁膜８１が形成されている。これにより、金属板９１とコンデンサ７０の電極等との電気的接触が防止されている。絶縁層は、絶縁膜に限定されず、例えば、従来公知の構成とすることができる。
半導体パッケージ３においては、金属板９１がパッケージ本体１０の上面及び側面のほぼ全部を被覆する構造であるが、本発明はこれに限定されない。例えば、金属製のバネの付近のみに金属板が存在する構造とすることができる。
電源接続用パッドと電源層との接続及びグラウンド接続用パッドとグラウンド層との接続は、いずれもビアによるものに限定されない。例えば、グラウンド接続用パッドが側面金属層を介してグラウンド層に接続されている構造とすることができる。
［第４実施形態］
つぎに、本発明の第４実施形態の半導体パッケージについて説明する。
図５は、本発明の第４実施形態の半導体パッケージの模式的な断面図である。
図５に示される半導体パッケージ４は、ＢＧＡパッケージである。半導体パッケージ４は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１１の形状がパッケージ本体１０と異なっている。
具体的には、パッケージ本体１１は、その上面の周縁部が低くなった段差構造となっている。
また、パッケージ本体１１の上面は、周縁部においては、金属板９０の下側に設けられた絶縁層である絶縁膜８０と離間しており、空隙１６０が形成されている。
パッケージ本体１１の上面の周縁部には、コンデンサを実装するための実装用パッドの電源接続用パッド（図示せず。）とグラウンド接続用パッド５０とが設けられており、電源接続用パッドとグラウンド接続用パッド５０とに接続されて、コンデンサ７０が実装されている。
このようにコンデンサ７０は、空隙１６０に収納され、その上面がパッケージ本体１１の周縁部以外の部分の上面よりも若干低くなるような構造となっている。
この場合には、金属板９０と部品との間隔を一定に保つことができるとともに、金属板９０と部品との接触を避けて実装することが容易である。
つぎに、本発明の第４実施形態の半導体パッケージについて説明する。
図５は、本発明の第４実施形態の半導体パッケージの模式的な断面図である。
図５に示される半導体パッケージ４は、ＢＧＡパッケージである。半導体パッケージ４は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１１の形状がパッケージ本体１０と異なっている。
具体的には、パッケージ本体１１は、その上面の周縁部が低くなった段差構造となっている。
また、パッケージ本体１１の上面は、周縁部においては、金属板９０の下側に設けられた絶縁層である絶縁膜８０と離間しており、空隙１６０が形成されている。
パッケージ本体１１の上面の周縁部には、コンデンサを実装するための実装用パッドの電源接続用パッド（図示せず。）とグラウンド接続用パッド５０とが設けられており、電源接続用パッドとグラウンド接続用パッド５０とに接続されて、コンデンサ７０が実装されている。
このようにコンデンサ７０は、空隙１６０に収納され、その上面がパッケージ本体１１の周縁部以外の部分の上面よりも若干低くなるような構造となっている。
この場合には、金属板９０と部品との間隔を一定に保つことができるとともに、金属板９０と部品との接触を避けて実装することが容易である。
さらに、パッケージ本体１１の上面には、中央部において、チップを収納するための凹部が設けられている。この凹部には、パッケージ本体１１の配線層にワイヤ１１１を介して接続している半導体集積回路のチップ２０がワイヤ１１１とともに封止剤１２１により封止された状態で収納されている。封止剤１２１の上面は、凹部の周囲と同じ高さとなっている。
パッケージ本体１１の上面の周縁部及び中央部以外の部分は、金属板９０の下側に設けられた絶縁層である絶縁膜８０と接触している。
［第５実施形態］
つぎに、本発明の第５実施形態の半導体パッケージについて説明する。
図６は、本発明の第５実施形態の半導体パッケージの模式的な断面図である。
図６に示される半導体パッケージ５は、ＢＧＡパッケージである。半導体パッケージ５は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１２の形状がパッケージ本体１０と異なっている。
具体的には、パッケージ本体１２の内部には、中央部において、チップを収納するための凹部が設けられている。この凹部には、パッケージ本体１２の配線層にワイヤ１１１を介して接続している半導体集積回路のチップ２０がワイヤ１１１とともに封止剤１２１により封止された状態で収納されている。封止剤１２１の上面は、凹部の周囲と同じ高さとなっている。
また、パッケージ本体１２の上面と金属板９０との間の空隙には、スペーサー１７０が設けられている。スペーサー１７０は、パッケージ本体１２の上面及び金属板９０の下側に設けられた絶縁層である絶縁膜８０の両方と接触している。これにより、金属板９０の上面の中央部に何らかの力が加わった場合に金属板９０が変形することを防止することができる。
つぎに、本発明の第５実施形態の半導体パッケージについて説明する。
図６は、本発明の第５実施形態の半導体パッケージの模式的な断面図である。
図６に示される半導体パッケージ５は、ＢＧＡパッケージである。半導体パッケージ５は、基本的に、半導体パッケージ１と同様であるが、パッケージ本体１２の形状がパッケージ本体１０と異なっている。
具体的には、パッケージ本体１２の内部には、中央部において、チップを収納するための凹部が設けられている。この凹部には、パッケージ本体１２の配線層にワイヤ１１１を介して接続している半導体集積回路のチップ２０がワイヤ１１１とともに封止剤１２１により封止された状態で収納されている。封止剤１２１の上面は、凹部の周囲と同じ高さとなっている。
また、パッケージ本体１２の上面と金属板９０との間の空隙には、スペーサー１７０が設けられている。スペーサー１７０は、パッケージ本体１２の上面及び金属板９０の下側に設けられた絶縁層である絶縁膜８０の両方と接触している。これにより、金属板９０の上面の中央部に何らかの力が加わった場合に金属板９０が変形することを防止することができる。
スペーサー１７０は、材料を特に限定されず、例えば、従来公知の材料を用いることができる。中でも、高熱伝導性材料を用いると、放熱効果が優れたものになる。高熱伝導性材料としては、具体的には、例えば、グラファイト、アモルファスカーボン（ダイヤモンドライクカーボン）、窒化アルミニウム、ダイヤモンドが挙げられる。
なお、半導体パッケージ５においては、パッケージ本体１２の上面と金属板９０との間の空隙のうち、コンデンサ７０が設けられた部分を除いてスペーサー１７０が設けられているが、本発明はこれに限定されない。例えば、歩留まり、部品の変更等を考慮しなくてよい場合には、コンデンサ７０が設けられた部分を含む上記空隙全体を充填する構造のスペーサーを好適に用いることができる。
［第６実施形態］
つぎに、本発明の第６実施形態の半導体パッケージについて説明する。
図７は、本発明の第６実施形態の半導体パッケージの模式的な断面図である。
図７に示される半導体パッケージ６は、ＢＧＡパッケージである。半導体パッケージ６は、基本的に、半導体パッケージ５と同様であるが、パッケージ本体１３の形状がパッケージ本体１２と異なっている。
具体的には、パッケージ本体１３の内部には、パッケージ本体１２と同様に、中央部において、チップを収納するための凹部が設けられているが、チップの収納状態が上下が反対となっている点で異なる。この凹部には、パッケージ本体１３の配線層にワイヤ１１２を介して接続している半導体集積回路のチップ２０がワイヤ１１２とともに封止剤１２２により下向きに封止された状態で収納されている。封止剤１２２の上面は、凹部の周囲と同じ高さとなっている。
つぎに、本発明の第６実施形態の半導体パッケージについて説明する。
図７は、本発明の第６実施形態の半導体パッケージの模式的な断面図である。
図７に示される半導体パッケージ６は、ＢＧＡパッケージである。半導体パッケージ６は、基本的に、半導体パッケージ５と同様であるが、パッケージ本体１３の形状がパッケージ本体１２と異なっている。
具体的には、パッケージ本体１３の内部には、パッケージ本体１２と同様に、中央部において、チップを収納するための凹部が設けられているが、チップの収納状態が上下が反対となっている点で異なる。この凹部には、パッケージ本体１３の配線層にワイヤ１１２を介して接続している半導体集積回路のチップ２０がワイヤ１１２とともに封止剤１２２により下向きに封止された状態で収納されている。封止剤１２２の上面は、凹部の周囲と同じ高さとなっている。
以上、本発明の半導体パッケージを図示の各実施形態に基づいて説明したが、本発明は、これらに限定されるものではなく、例えば、各部の構成は、同様の機能を発揮しうる任意の構成と置換することができる。
また、各実施形態における各部の構成を任意に組み合わせて、別の実施形態とすることもできる。
また、各実施形態における各部の構成を任意に組み合わせて、別の実施形態とすることもできる。
１、２、３、４、５、６ 半導体パッケージ
１０、１１、１２、１３ パッケージ本体
２０ チップ
３０ パッド
４０、４１電源接続用パッド
５０、５１ グラウンド接続用パッド
６０、６１ 実装用パッド
７０ コンデンサ
８０、８１ 絶縁膜
９０、９１ 金属板
１００ 側面金属層
１１０、１１１、１１２ ワイヤ
１２０、１２１、１２２ 封止剤
１３０ ハンダボール
１４０ ビア
１５０ バネ
１６０ 空隙
１７０ スペーサー
１０、１１、１２、１３ パッケージ本体
２０ チップ
３０ パッド
４０、４１電源接続用パッド
５０、５１ グラウンド接続用パッド
６０、６１ 実装用パッド
７０ コンデンサ
８０、８１ 絶縁膜
９０、９１ 金属板
１００ 側面金属層
１１０、１１１、１１２ ワイヤ
１２０、１２１、１２２ 封止剤
１３０ ハンダボール
１４０ ビア
１５０ バネ
１６０ 空隙
１７０ スペーサー
Claims (6)
- 電源層とグラウンド層と配線層とが積層された多層構造のパッケージ本体と；
前記パッケージ本体の上面側に収納され、前記配線層に接続している半導体集積回路と；
前記パッケージ本体の底面に設けられ、前記半導体集積回路の各端子に接続されている、プリント基板と接続するための実装端子と；
前記実装端子に接続されている前記電源層に接続されている電源接続用パッドと、前記実装端子に接続されている前記グラウンド層に接続されているグラウンド接続用パッドとからなる、前記パッケージ本体の上面に設けられた、コンデンサを実装するための実装用パッドと；
前記電源接続用パッドと前記グラウンド接続用パッドとに接続されて、前記パッケージ本体の上面に実装されたコンデンサと；
前記パッケージ本体の上面と前記コンデンサとを被覆するように設けられた、下側に絶縁層を有する金属板と；
前記パッケージ本体の側面を被覆する、前記グラウンド層と前記グラウンド接続用パッドとに接続されている側面金属層と
を具備し、
前記実装用パッドが前記パッケージ本体の周縁部に設けられ、
前記金属板が、前記グラウンド接続用パッドに接続され、又は前記側面金属層の前記グラウンド接続用パッドからの距離が最も短い部分に接続されている、半導体パッケージ。 - 前記電源接続用パッドと前記電源層とを接続するビアと前記側面金属層との距離と、前記グラウンド接続用パッドと前記グラウンド層とを接続するビアと前記側面金属層との距離とが、いずれも、前記パッケージ本体における各層の距離よりも短い、請求項１に記載の半導体パッケージ。
- 前記グラウンド接続用パッドと前記側面金属層とが一体化している、請求項１又は２に記載の半導体パッケージ。
- 前記金属板の周縁部が、前記パッケージ本体の前記周縁部の全周にわたって、前記グラウンド接続用パッド及び／又は前記側面金属層に接続されている、請求項１〜３のいずれかに記載の半導体パッケージ。
- 前記金属板の周縁部が前記側面金属層を離間して被覆する構造であり、前記金属板の前記周縁部と前記側面金属層とが金属製のバネにより接続されている、請求項１〜４のいずれかに記載の半導体パッケージ。
- ＢＧＡパッケージである請求項１〜５のいずれかに記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007302693A JP2009130085A (ja) | 2007-11-22 | 2007-11-22 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007302693A JP2009130085A (ja) | 2007-11-22 | 2007-11-22 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009130085A true JP2009130085A (ja) | 2009-06-11 |
Family
ID=40820718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007302693A Withdrawn JP2009130085A (ja) | 2007-11-22 | 2007-11-22 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009130085A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094584A (ja) * | 2010-10-25 | 2012-05-17 | Fujitsu Semiconductor Ltd | 半導体装置用基板及び半導体装置 |
| CN102709255A (zh) * | 2012-06-14 | 2012-10-03 | 上海交通大学 | 金属结构有序增强的聚合物复合材料转接板 |
| WO2016121629A1 (ja) * | 2015-01-27 | 2016-08-04 | 株式会社村田製作所 | 高周波モジュール |
| JP2017212716A (ja) * | 2016-05-20 | 2017-11-30 | 株式会社村田製作所 | 積層型電子部品 |
| JP2018511165A (ja) * | 2015-02-18 | 2018-04-19 | クアルコム，インコーポレイテッド | 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板 |
| JP2019068029A (ja) * | 2017-09-29 | 2019-04-25 | アイシン・エィ・ダブリュ株式会社 | チップ放熱システム |
-
2007
- 2007-11-22 JP JP2007302693A patent/JP2009130085A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094584A (ja) * | 2010-10-25 | 2012-05-17 | Fujitsu Semiconductor Ltd | 半導体装置用基板及び半導体装置 |
| CN102709255A (zh) * | 2012-06-14 | 2012-10-03 | 上海交通大学 | 金属结构有序增强的聚合物复合材料转接板 |
| WO2016121629A1 (ja) * | 2015-01-27 | 2016-08-04 | 株式会社村田製作所 | 高周波モジュール |
| JP5975198B1 (ja) * | 2015-01-27 | 2016-08-23 | 株式会社村田製作所 | 高周波モジュール |
| CN107210268A (zh) * | 2015-01-27 | 2017-09-26 | 株式会社村田制作所 | 高频模块 |
| US10390424B2 (en) | 2015-01-27 | 2019-08-20 | Murata Manufacturing Co., Ltd. | High-frequency module |
| JP2018511165A (ja) * | 2015-02-18 | 2018-04-19 | クアルコム，インコーポレイテッド | 相互接続のスタックと、はんだレジスト層上の相互接続と、基板の側面部分上の相互接続とを備える基板 |
| JP2017212716A (ja) * | 2016-05-20 | 2017-11-30 | 株式会社村田製作所 | 積層型電子部品 |
| JP2019068029A (ja) * | 2017-09-29 | 2019-04-25 | アイシン・エィ・ダブリュ株式会社 | チップ放熱システム |
| JP7069866B2 (ja) | 2017-09-29 | 2022-05-18 | 株式会社アイシン | チップ放熱システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608261A (en) | High performance and high capacitance package with improved thermal dissipation | |
| EP2548225B1 (en) | System-in-package using embedded-die coreless substrates, and processes of forming same | |
| JP5389971B2 (ja) | 挿入層上に配置されたコンデンサーを有するｉｃパッケージ | |
| JP5851439B2 (ja) | 高周波半導体用パッケージ | |
| EP3252812B1 (en) | Embedded package structure | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| KR20150121244A (ko) | 무선 주파수 멀티-칩 집적 회로 패키지들을 위한 전자기 간섭 인클로저 | |
| TWI459521B (zh) | 半導體封裝件及其製法 | |
| CN104701287A (zh) | 具有热点热管理部件的3dic封装 | |
| KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| JP2010503189A (ja) | 電子装置 | |
| JP2010199286A (ja) | 半導体装置 | |
| WO2015060216A1 (ja) | 多層回路基板及び半導体装置 | |
| JP2009130085A (ja) | 半導体パッケージ | |
| JP4998900B2 (ja) | 電子装置搭載機器とそのノイズ抑制方法 | |
| TW201729655A (zh) | 具有磁性裝置的電子模組 | |
| JPWO2019167908A1 (ja) | 高周波モジュール | |
| JP5572890B2 (ja) | 半導体モジュールおよび半導体装置 | |
| JP2005026263A (ja) | 混成集積回路 | |
| JP2014528172A (ja) | プリント回路基板に嵌め込まれたチップを接続するための方法および装置 | |
| TWI525782B (zh) | 半導體封裝件及其製法 | |
| JP2009076815A (ja) | 半導体装置 | |
| US11244885B2 (en) | Semiconductor package system | |
| JP2010245269A (ja) | 半導体装置 | |
| JP2006344680A (ja) | Ｉｃパッケージ、その製造方法及び集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |