WO2018142667A1 - Ｌｃ共振器 - Google Patents

Ｌｃ共振器 Download PDF

Info

Publication number
WO2018142667A1
WO2018142667A1 PCT/JP2017/035564 JP2017035564W WO2018142667A1 WO 2018142667 A1 WO2018142667 A1 WO 2018142667A1 JP 2017035564 W JP2017035564 W JP 2017035564W WO 2018142667 A1 WO2018142667 A1 WO 2018142667A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor pattern
resonator
columnar
inductor
columnar conductor
Prior art date
Application number
PCT/JP2017/035564
Other languages
English (en)
French (fr)
Inventor
博志 増田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201780085123.1A priority Critical patent/CN110235361B/zh
Priority to JP2018565917A priority patent/JP6989535B2/ja
Priority to TW106142958A priority patent/TWI683536B/zh
Publication of WO2018142667A1 publication Critical patent/WO2018142667A1/ja
Priority to US16/508,336 priority patent/US11315726B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Definitions

  • the present invention relates to an LC resonator in which a plurality of dielectric layers are stacked in the stacking direction.
  • Patent Document 1 discloses an LC including an inductor formed by two via conductor patterns extending in the stacking direction and a line conductor pattern connecting the two via conductor patterns. A resonator is disclosed.
  • the ratio of the length of the line conductor pattern to the length is increased.
  • the line conductor pattern having a shape (plate shape) with a small width (thickness) in the stacking direction as disclosed in Patent Document 1 has a cross-sectional area (cross-sectional area) orthogonal to the longitudinal direction as compared with the columnar via conductor pattern. Since it is small, the current density tends to increase. Therefore, when the ratio of the length of the line conductor pattern to the loop length of the inductor increases, the current density of the inductor increases. As the current density of the inductor increases, the proportion of signals lost in the LC resonator among the signals input to the LC resonator increases. That is, the insertion loss of the LC resonator increases and the Q value decreases.
  • the present invention has been made to solve the above-described problems, and an object thereof is to suppress a decrease in the Q value of the LC resonator accompanying a reduction in height.
  • the LC resonator according to an embodiment of the present invention is a stacked body in which a plurality of dielectric layers are stacked in the stacking direction.
  • the LC resonator includes an external connection terminal, an inductor, a capacitor, and a via conductor pattern.
  • the inductor is formed so as to be wound around a specific axis orthogonal to the stacking direction.
  • the capacitor is connected to the inductor.
  • the via conductor pattern extends from the inductor in the stacking direction, and connects the inductor and the external connection terminal.
  • the inductor includes a first columnar conductor pattern extending in a first direction orthogonal to the stacking direction. The area of the first columnar conductor pattern when viewed in plan from the first direction is equal to or greater than the area of the via conductor pattern when viewed in plan from the stacking direction.
  • the area of the first columnar conductor pattern when viewed in plan from the first direction is equal to or greater than the area of the via conductor pattern when viewed in plan from the stacking direction.
  • the current density of the first columnar conductor pattern is equal to or lower than the current density of the via conductor pattern. Therefore, even when the LC resonator is reduced in height, an increase in the current density of the inductor is suppressed. As a result, an increase in insertion loss of the LC resonator accompanying a reduction in height is suppressed, and a decrease in the Q value of the LC resonator can be suppressed.
  • FIG. 2 is an external perspective view of the LC resonator of FIG. 1.
  • 6 is an external perspective view of an LC resonator according to Comparative Example 1.
  • FIG. 6 is an external perspective view of an LC resonator according to Comparative Example 2.
  • FIG. It is a figure which shows collectively a mode that the columnar conductor pattern of FIG. 3 was planarly viewed from the X-axis direction, and a state that the via conductor pattern of FIG. 3 was planarly viewed from the Z-axis direction.
  • 6 is an external perspective view of an LC resonator according to Embodiment 2.
  • FIG. 8 is an external perspective view of the LC resonator of FIG. 7.
  • 6 is an external perspective view of an LC resonator according to a third embodiment.
  • FIG. FIG. 10 is an external perspective view of the LC resonator of FIG. 9.
  • 6 is an external perspective view of an LC resonator according to a fourth embodiment.
  • FIG. FIG. 12 is an external perspective view of the LC resonator of FIG. 11.
  • FIG. 1 is an equivalent circuit diagram of an LC resonator 1 according to the present invention.
  • the LC resonator 1 includes external connection terminals P1 and P2, an inductor L1, and a capacitor C1.
  • the inductor L1 and the capacitor C1 are connected in parallel between the external connection terminals P1 and P2.
  • the equivalent circuit diagram of the LC resonators according to the first and second comparative examples of the first embodiment and the second to fourth embodiments described after the first embodiment is also shown in FIG. It is the same.
  • FIG. 2 is an external perspective view of the LC resonator 1.
  • FIG. 3 is an external perspective view of the LC resonator 1.
  • the LC resonator 1 is a stacked body in which a plurality of dielectric layers are stacked in the Z-axis direction (stacking direction). 2 and 3, the X-axis direction, the Y-axis direction, and the Z-axis direction are orthogonal to each other. The same applies to FIGS. 4 to 12.
  • the LC resonator 1 has a rectangular parallelepiped shape, for example.
  • the surfaces of the outermost layer of the LC resonator 1 perpendicular to the stacking direction of the plurality of dielectric layers are defined as a bottom surface BF1 and a top surface UF1.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF1 and SF3.
  • the surfaces parallel to the YZ plane are referred to as side surfaces SF2 and SF4.
  • the thickness of the LC resonator 1 is H1.
  • Terminal electrodes TE1 to TE3 are formed on the bottom surface BF1.
  • the terminal electrodes TE1 to TE3 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged.
  • the bottom surface BF1 is connected to a circuit board (not shown).
  • the terminal electrode TE4 is disposed across the upper surface UF1, the side surface SF4, and the bottom surface BF1.
  • the terminal electrodes TE4 and TE2 correspond to the external connection terminals P1 and P2 in FIG. 1, respectively.
  • square columnar conductor patterns CL11 and CL12, cylindrical via conductor patterns V1 to V3, and plate-like capacitor conductor patterns C11 and C12 are formed inside the plurality of dielectric layers. ing.
  • Each of the columnar conductor patterns CL11 and CL12 is formed to extend in the X-axis direction.
  • the columnar conductor patterns CL11 and CL12 are conductor patterns in which a conductor paste filled in a cavity formed in a ceramic sheet with a laser or a dicer by screen printing or a dispenser is thermoset.
  • the step between the ceramic sheet and the columnar conductor patterns CL11 and CL12 may be flattened by applying a ceramic paste after forming the columnar conductor patterns CL11 and CL12 on the ceramic sheet.
  • the via conductor pattern V1 extends in the Z-axis direction and connects the columnar conductor pattern CL12 and the terminal electrode TE2.
  • the via conductor pattern V2 extends in the Z-axis direction and connects the columnar conductor patterns CL11 and CL12.
  • the via conductor pattern V3 extends in the Z-axis direction and connects the columnar conductor pattern CL11 and the capacitor conductor pattern C11.
  • the capacitor conductor pattern C11 is connected to the terminal electrode TE4.
  • the capacitor conductor pattern C12 is connected to the columnar conductor pattern CL12.
  • the capacitor conductor pattern C12 may be connected to the columnar conductor pattern CL12 via a via conductor pattern.
  • the via conductor pattern V3, the columnar conductor pattern CL11, the via conductor pattern V2, and the columnar conductor pattern CL12 are arranged so as to be wound around the specific axis WA1, thereby forming the inductor L1.
  • the capacitor conductor patterns C11 and C12 are opposed to each other in the stacking direction, and form a capacitor C1.
  • FIG. 4 is an external perspective view of the LC resonator 10 according to the first comparative example.
  • the LC resonator 10 is a stacked body of a plurality of dielectric layers, and has a rectangular parallelepiped shape, for example.
  • the surfaces of the outermost layer of the LC resonator 10 perpendicular to the stacking direction of the plurality of dielectric layers are defined as a bottom surface BF10 and a top surface UF10.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF101 and SF103.
  • the surfaces parallel to the YZ plane are referred to as side surfaces SF102 and SF104.
  • the thickness of the LC resonator 10 is H2 (> H1).
  • Terminal electrodes TE101 to TE103 are formed on the bottom surface BF10.
  • the terminal electrodes TE101 to TE103 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged.
  • the bottom surface BF10 is connected to a circuit board (not shown).
  • the terminal electrode TE104 is disposed across the top surface UF10, the side surface SF104, and the bottom surface BF10. In the first modification, the terminal electrode TE104 corresponds to the external connection terminal P1, and the terminal electrodes TE101 and TE103 correspond to the external connection terminal P2.
  • line conductor patterns PL101, via conductor patterns V101 to V103, and capacitor conductor patterns C101 and C102 are formed.
  • the line conductor pattern PL101 is formed to extend in the X-axis direction.
  • Line conductor pattern PL101 is plate-shaped.
  • the thickness of the line conductor pattern PL101 is approximately the same as the thickness of the capacitor conductor pattern C101.
  • the thickness of the line conductor pattern PL101 is smaller than the columnar conductor pattern CL11 shown in FIG.
  • the length in the Y-axis direction of the line conductor pattern PL101 is approximately the same as the length in the Y-axis direction of the columnar conductor pattern CL11 shown in FIG.
  • via conductor pattern V101 extends in the Z-axis direction and connects capacitor conductor pattern C102 and terminal electrode TE103.
  • the via conductor pattern V102 extends in the Z-axis direction and connects the line conductor pattern PL101 and the terminal electrode TE101.
  • the via conductor pattern V103 extends in the Z-axis direction and connects the line conductor pattern PL101 and the capacitor conductor pattern C101.
  • the capacitor conductor pattern C101 is connected to the terminal electrode TE104.
  • the via conductor pattern V102, the line conductor pattern PL101, and the via conductor pattern V103 are disposed so as to be wound around the specific axis WA10, thereby forming the inductor L1.
  • Capacitor conductor patterns C101 and C102 face each other in the Z-axis direction to form a capacitor C1.
  • FIG. 5 is an external perspective view of the LC resonator 20 according to the second comparative example.
  • the LC resonator 20 is a stacked body of a plurality of dielectric layers, and has a rectangular parallelepiped shape, for example.
  • the surfaces of the outermost layer of the LC resonator 20 perpendicular to the stacking direction of the plurality of dielectric layers are defined as a bottom surface BF20 and a top surface UF20.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF201 and SF203.
  • the LC resonator 20 is an LC resonator in which the LC resonator 10 shown in FIG.
  • Terminal electrodes TE201 to TE203 are formed on the bottom surface BF20.
  • the terminal electrodes TE201 to TE203 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged.
  • the bottom surface BF20 is connected to a circuit board (not shown).
  • the terminal electrode TE204 is disposed across the upper surface UF20, the side surface SF204, and the bottom surface BF20. In the second modification, the terminal electrode TE204 corresponds to the external connection terminal P1, and the terminal electrodes TE201 and TE203 correspond to the external connection terminal P2.
  • line conductor patterns PL201, via conductor patterns V201 to V203, and capacitor conductor patterns C201 and C202 are formed inside the plurality of dielectric layers.
  • the line conductor pattern PL201, the capacitor conductor patterns C201, C202, and the via conductor pattern V201 have the same shapes as the line conductor pattern PL101, the capacitor conductor patterns C101, C102, and the via conductor pattern V101 shown in FIG.
  • the via conductor pattern V202 shown in FIG. 5 is shorter than the via conductor pattern V102 shown in FIG.
  • the via conductor pattern V203 shown in FIG. 5 is shorter than the via conductor pattern V103 shown in FIG.
  • line conductor pattern PL201 is formed to extend in the X-axis direction.
  • the via conductor pattern V201 extends in the Z-axis direction and connects the capacitor conductor pattern C202 and the terminal electrode TE203.
  • the via conductor pattern V202 extends in the Z-axis direction and connects the line conductor pattern PL201 and the terminal electrode TE201.
  • the via conductor pattern V203 extends in the Z-axis direction and connects the line conductor pattern PL201 and the capacitor conductor pattern C201.
  • the capacitor conductor pattern C201 is connected to the terminal electrode TE204.
  • the via conductor pattern V202, the line conductor pattern PL201, and the via conductor pattern V203 are arranged so as to be wound around the specific axis WA20, thereby forming the inductor L1.
  • the capacitor conductor patterns C201 and C202 face each other in the stacking direction, and form a capacitor C1.
  • each of the via conductor patterns V102 and V103 is shortened.
  • the ratio of the length of the line conductor pattern PL201 to the loop length of the inductor L1 is higher than the ratio of the length of the line conductor pattern PL101 to the loop length of the inductor L1 in Comparative Example 1. Since the plate-like line conductor pattern PL201 has a smaller cross-sectional area than the columnar via conductor patterns V202 and V203, the current density tends to increase.
  • the proportion of the line conductor pattern PL201 occupying the inductor L1 increases, the current density of the inductor L1 increases.
  • the proportion of signals lost in the LC resonator 20 among the signals input to the LC resonator 20 increases. That is, the insertion loss of the LC resonator 20 is larger than the insertion loss of the LC resonator 10, and the Q value of the LC resonator 20 is lower than the Q value of the LC resonator 10.
  • FIG. 6 is a diagram showing a state in which the columnar conductor pattern CL11 in FIG. 3 is viewed in plan from the X-axis direction and a state in which the via conductor pattern V1 in FIG. 3 is viewed in plan from the Z-axis direction.
  • FIG. 6A is a diagram showing a state in which the columnar conductor pattern CL11 of FIG. 3 is viewed in plan from the X-axis direction.
  • the shape of the columnar conductor pattern CL11 when viewed in plan from the X-axis direction corresponds to the cross-sectional shape of the columnar conductor pattern CL11 in a cross section orthogonal to the longitudinal direction (X-axis direction) of the columnar conductor pattern.
  • the area of the shape of the columnar conductor pattern CL11 when viewed in plan from the X-axis direction is the cross-sectional area of the columnar conductor pattern CL11.
  • the lengths of the columnar conductor pattern CL11 in the Y-axis direction and the Z-axis direction are both D1.
  • the columnar conductor pattern CL11 is a square column having a square cross section.
  • the ratio of the length in the Z-axis direction to the length in the Y-axis direction of the columnar conductor pattern CL11 is 1.
  • the ratio of the length in the Z-axis direction to the length in the Y-axis direction of the columnar conductor pattern CL11 may be greater than 1.
  • Area of the columnar conductor pattern CL11 when viewed in plan from the X-axis direction (cross section) is D1 2.
  • FIG. 6B is a diagram illustrating a state in which the via conductor pattern V1 of FIG. 3 is viewed in plan from the Z-axis direction.
  • the shape of the via conductor pattern V1 when viewed in plan from the Z-axis direction corresponds to the cross-sectional shape of the via conductor pattern V1 in a cross section orthogonal to the longitudinal direction (Z-axis direction) of the via conductor pattern V1.
  • the area of the shape of the via conductor pattern V1 when viewed in plan from the Z-axis direction is the cross-sectional area of the via conductor pattern V1.
  • the via conductor pattern V1 is a cylinder having a diameter D1 in cross-sectional shape.
  • Area of the via conductor pattern V1 in a plan view from the Z-axis direction is ⁇ D1 2/4.
  • Area of the columnar conductor pattern CL11 when viewed in plan from the X-axis direction (D1 2) is greater than the area ( ⁇ D1 2/4) of the via conductor pattern V1 in a plan view from the Z-axis direction.
  • the area of the columnar conductor pattern CL12 when viewed in plan from the X-axis direction is larger than the area (cross-sectional area) of the via conductor pattern V1 when viewed in plan from the Z-axis direction.
  • the cross-sectional area of the columnar conductor pattern CL11 of the LC resonator 1 is larger than the cross-sectional area of the via conductor pattern V1. Therefore, the current density of the columnar conductor pattern CL11 is smaller than the current density of the line conductor pattern PL201 of the LC resonator 20 shown in FIG.
  • the LC resonator 1 an increase in insertion loss due to a reduction in height is suppressed as compared with the LC resonator 20, and a decrease in Q value can be suppressed.
  • the ratio of the length in the Z-axis direction to the length in the Y-axis direction of the columnar conductor pattern CL11 is 1. Compared with the case where the ratio of the length in the Z-axis direction to the length in the Y-axis direction is smaller than 1, a current easily flows through the columnar conductor pattern CL11. Compared with the case where the ratio of the length in the Z-axis direction to the length in the Y-axis direction is smaller than 1, in the LC resonator 1, an increase in insertion loss due to a reduction in height is suppressed, and a decrease in Q value is suppressed be able to.
  • the reduction in the Q value of the LC resonator can be suppressed by making the cross-sectional area of the columnar conductor pattern larger than the cross-sectional area of the via conductor pattern.
  • the ratio of the length in the Z-axis direction to the length in the Y-axis direction of the columnar conductor pattern C is set to 1 or more, so that the Q value of the LC resonator is lowered as the height is reduced Can be further suppressed.
  • the case where a columnar conductor pattern is used instead of the plate-like line conductor pattern as one of the conductor patterns forming the inductor has been described in order to suppress the decrease in the Q value accompanying the reduction in height. .
  • the columnar conductor pattern that is thicker than the line conductor pattern has a smaller inductance than the line conductor pattern. For this reason, when a columnar conductor pattern is used instead of the plate-like line conductor pattern as one of the conductor patterns forming the inductor, the inductance of the inductor may be smaller than a desired value.
  • the total length of the conductor pattern (inductor loop length) arranged so as to be wound around a specific axis is increased and surrounded by the conductor pattern.
  • the inductance of the inductor is increased by increasing the area of the portion (air core portion) that is present.
  • Embodiment 2 and Embodiment 3 the case where the columnar conductor pattern is lengthened will be described.
  • the fourth embodiment a case where the distance in the stacking direction of two columnar conductor patterns is increased will be described.
  • FIG. 7 is an external perspective view of the LC resonator 2 according to the second embodiment.
  • FIG. 8 is an external perspective view of the LC resonator 2 of FIG.
  • the LC resonator 2 is a stacked body in which a plurality of dielectric layers are stacked in the Z-axis direction (stacking direction).
  • the LC resonator 2 has a rectangular parallelepiped shape, for example.
  • the surfaces of the outermost layer perpendicular to the stacking direction of the plurality of dielectric layers are defined as a bottom surface BF2 and a top surface UF2.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF21 and SF23.
  • the surfaces parallel to the YZ plane are referred to as side surfaces SF22 and SF24.
  • the thickness of the LC resonator 2 is H1.
  • Terminal electrodes TE21 to TE23 are formed on the bottom surface BF2.
  • the terminal electrodes TE21 to TE23 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged.
  • the bottom surface BF2 is connected to a circuit board (not shown).
  • the terminal electrode TE24 is disposed across the upper surface UF2, the side surface SF24, and the bottom surface BF2.
  • the terminal electrodes TE24 and TE22 correspond to the external connection terminals P1 and P2 in FIG. 1, respectively.
  • An insulating layer INS21 containing a resin is formed on the side surface SF22.
  • square columnar columnar conductor patterns CL21 and CL22, columnar via conductor patterns V21 and V22, and plate-shaped capacitor conductor patterns C21 and C22 are formed inside the LC resonator 2. ing.
  • external electrodes OE21 are disposed outside the plurality of dielectric layers.
  • the insulating layer INS21 covers the portion of the external electrode OE21 that is exposed to the outside.
  • the insulating layer INS21 prevents the external electrode OE21 from contacting the external conductors of the plurality of dielectric layers.
  • Each of the columnar conductor patterns CL21 and CL22 is formed to extend in the X-axis direction. When viewed in plan from the X-axis direction, the lengths of the columnar conductor patterns CL21 in the Y-axis direction and the Z-axis direction are both D1.
  • the columnar conductor pattern CL21 is a square column having a square cross section. The same applies to the columnar conductor pattern CL22.
  • the via conductor pattern V21 extends in the Z-axis direction and connects the columnar conductor pattern CL22 and the terminal electrode TE22.
  • the via conductor pattern V21 is a cylinder whose cross-sectional shape is a diameter D1.
  • the area of the columnar conductor pattern CL21 when viewed in plan from the X-axis direction is larger than the area of the via conductor pattern V21 when viewed in plan from the Z-axis direction.
  • the external electrode OE21 extends in the Z-axis direction and connects the columnar conductor patterns CL21 and CL22.
  • the via conductor pattern V22 extends in the Z-axis direction and connects the columnar conductor pattern CL21 and the capacitor conductor pattern C21.
  • the capacitor conductor pattern C22 is connected to the columnar conductor pattern CL22.
  • the capacitor conductor patterns C21 and C22 face each other in the Z-axis direction, and form a capacitor C1.
  • the via conductor pattern V22, the columnar conductor pattern CL21, the external electrode OE21, and the columnar conductor pattern CL22 are arranged so as to be wound around the specific axis WA2, thereby forming the inductor L1.
  • the external electrode OE21 connecting the columnar conductor patterns CL21 and CL22 is disposed on the side surface SF22 orthogonal to the longitudinal direction (X-axis direction) of the columnar conductor patterns CL21 and CL22. Therefore, the columnar conductor patterns CL21 and CL22 can be extended to the side surface SF22.
  • the columnar conductor patterns CL21 and CL22 can be longer than the columnar conductor patterns CL11 and CL12 of FIG.
  • the loop length of the inductor L1 can be made longer than that of the first embodiment, and the area of the air core part of the inductor L1 can be further increased. As a result, the inductance of the inductor L1 can be made larger than that in the first embodiment.
  • connection conductor connecting the columnar conductor patterns CL21 and CL22 is the external electrode OE21 . All portions of the external electrode OE21 are formed outside the plurality of dielectric layers. When there is no space for forming all of the connection conductor around the location where the LC resonator 2 is mounted, a part of the connection conductor is formed outside the plurality of dielectric layers. May be.
  • the second embodiment by forming one connection conductor for connecting two columnar conductor patterns included in the inductor outside the plurality of dielectric layers, the area of the air core part of the inductor can be reduced. Can be larger. As a result, the inductance of the inductor can be made larger than that in the first embodiment.
  • FIG. 9 is an external perspective view of the LC resonator 3 according to the third embodiment.
  • FIG. 10 is an external perspective view of the LC resonator 3 of FIG.
  • the LC resonator 3 is a stacked body in which a plurality of dielectric layers are stacked in the Z-axis direction (stacking direction).
  • the LC resonator 3 has, for example, a rectangular parallelepiped shape. Surfaces of the outermost layer perpendicular to the stacking direction are defined as a bottom surface BF3 and a top surface UF3. Of the surfaces parallel to the stacking direction, surfaces parallel to the ZX plane are referred to as side surfaces SF31 and SF33. Of the surfaces parallel to the stacking direction, the surfaces parallel to the YZ plane are referred to as side surfaces SF32 and SF34.
  • the thickness of the LC resonator 3 is H1.
  • Terminal electrodes TE31 to TE33 are formed on the bottom surface BF3.
  • the terminal electrodes TE31 to TE33 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged.
  • the terminal electrodes TE32 and TE33 correspond to the external connection terminals P1 and P2 in FIG. 1, respectively.
  • An insulating layer INS31 containing a resin is formed on the side surface SF32.
  • An insulating layer INS32 containing a resin is formed on the side surface SF34.
  • square columnar columnar conductor patterns CL31, CL32, CL33, a columnar via conductor pattern V31, and plate-shaped capacitor conductor patterns C31, C32 are formed inside the plurality of dielectric layers. ing.
  • Each of the columnar conductor patterns CL31, CL32, CL33 is formed to extend in the X-axis direction.
  • the lengths of the columnar conductor pattern CL31 in the Y-axis direction and the Z-axis direction are both D1.
  • the columnar conductor pattern CL31 is a quadrangular column with a square cross section. The same applies to the columnar conductor patterns CL32 and CL33.
  • the via conductor pattern V31 extends in the Z-axis direction and connects the columnar conductor pattern CL31 and the terminal electrode TE32.
  • the via conductor pattern V31 is a cylinder whose cross-sectional shape is a diameter D1.
  • the area of the columnar conductor pattern CL31 when viewed in plan from the X-axis direction is larger than the area of the via conductor pattern V31 when viewed in plan from the Z-axis direction.
  • the external electrode OE31 is disposed outside the plurality of dielectric layers on the side surface SF32.
  • the external electrode OE31 extends in the Z-axis direction and connects the columnar conductor patterns CL31 and CL32.
  • the insulating layer INS31 covers a portion exposed to the outside of the external electrode OE31.
  • the insulating layer INS31 prevents the external electrode OE31 from contacting the external conductors of the plurality of dielectric layers.
  • the external electrode OE32 is disposed outside the plurality of dielectric layers on the side surface SF34.
  • the external electrode OE32 extends in the Z-axis direction and connects the columnar conductor patterns CL31 and CL33.
  • the external electrode OE32 is connected to the terminal electrode TE33.
  • the insulating layer INS32 covers a portion exposed to the outside of the external electrode OE32.
  • the insulating layer INS32 prevents the external electrode OE32 from contacting the external conductors of the plurality of dielectric layers.
  • the capacitor conductor pattern C31 is connected to the columnar conductor pattern CL33.
  • the capacitor conductor pattern C32 is connected to the columnar conductor pattern CL32.
  • Capacitor conductor patterns C31 and C32 face each other in the Z-axis direction, and form a capacitor C1.
  • the columnar conductor pattern CL33, the external electrode OE32, the columnar conductor pattern CL31, the external electrode OE31, and the columnar conductor pattern CL32 are arranged so as to be wound around the specific axis WA3, thereby forming the inductor L1.
  • the external electrodes OE31 and OE32 connecting the columnar conductor patterns CL31 and CL32 are respectively disposed on the side surfaces SF32 and SF34 orthogonal to the longitudinal direction (X-axis direction) of the columnar conductor patterns CL31 and CL32. Yes. Therefore, the columnar conductor patterns CL31 and CL32 can be extended to the side surface SF32 and the side surface SF34.
  • the columnar conductor patterns CL31 and CL32 can be longer than the columnar conductor patterns CL21 and CL22 shown in FIG.
  • the loop length of the inductor L1 can be made longer than that of the second embodiment, and the area of the air core part of the inductor L1 can be further increased. As a result, the inductance of the inductor L1 can be made larger than that in the second embodiment.
  • the LC resonator according to the third embodiment similarly to the first embodiment, it is possible to suppress the decrease in the Q value accompanying the reduction in the height.
  • the air core portion of the inductor is formed more than in the second embodiment.
  • the area can be further increased.
  • the inductance of the inductor can be further increased.
  • FIG. 11 is an external perspective view of the LC resonator 4 according to the fourth embodiment.
  • FIG. 12 is an external perspective view of the LC resonator 4 of FIG.
  • the LC resonator 4 is a stacked body in which a plurality of dielectric layers are stacked in the Z-axis direction (stacking direction).
  • the LC resonator 4 has a rectangular parallelepiped shape, for example.
  • Surfaces of the outermost layer perpendicular to the stacking direction of the plurality of dielectric layers are defined as a bottom surface BF4 and a top surface UF4.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF41 and SF43.
  • the surfaces parallel to the YZ plane are referred to as side surfaces SF42 and SF44.
  • the width (thickness) in the stacking direction of the LC resonator 4 is H1.
  • Terminal electrodes TE41 to TE43 are formed on the bottom surface BF4.
  • the terminal electrodes TE41 to TE43 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged.
  • the terminal electrodes TE42 and TE43 correspond to the external connection terminals P1 and P2 in FIG. 1, respectively.
  • An insulating layer INS41 containing a resin is formed on the side surface SF42.
  • An insulating layer INS42 containing a resin is formed on the side surface SF44.
  • An insulating layer INS4 containing a resin is formed on the upper surface UF4.
  • rectangular columnar conductor patterns CL41, CL42, and CL43, a cylindrical via conductor pattern V41, and plate-like capacitor conductor patterns C41 and C42 are formed inside the plurality of dielectric layers. ing.
  • the columnar conductor pattern CL41 is disposed on the upper surface UF4 outside the plurality of dielectric layers.
  • the columnar conductor pattern CL41 is formed to extend in the X-axis direction.
  • the columnar conductor patterns CL42 and CL43 are formed to extend in the X-axis direction inside the plurality of dielectric layers.
  • the lengths of the columnar conductor pattern CL41 in the Y-axis direction and the Z-axis direction are both D1.
  • the columnar conductor pattern CL41 is a square column having a square cross section. The same applies to the columnar conductor patterns CL42 and CL43.
  • the via conductor pattern V41 extends in the Z-axis direction and connects the columnar conductor pattern CL42 and the terminal electrode TE42.
  • the via conductor pattern V41 is a cylinder whose cross-sectional shape is a diameter D1.
  • the area of the columnar conductor pattern CL41 when viewed in plan from the X-axis direction is larger than the area of the via conductor pattern V41 when viewed in plan from the Z-axis direction.
  • the external electrode OE41 is disposed outside the plurality of dielectric layers on the side surface SF42.
  • the external electrode OE41 extends in the Z-axis direction and connects the columnar conductor patterns CL41 and CL42.
  • the insulating layer INS41 covers a portion exposed to the outside of the external electrode OE41.
  • the insulating layer INS41 prevents the external electrode OE41 from contacting the external conductors of the plurality of dielectric layers.
  • the external electrode OE42 is disposed on the side surface SF44 outside the plurality of dielectric layers.
  • the external electrode OE42 extends in the Z-axis direction and connects the columnar conductor patterns CL41 and CL43.
  • the external electrode OE42 is connected to the terminal electrode TE43.
  • the insulating layer INS42 covers a portion exposed to the outside of the external electrode OE42.
  • the insulating layer INS42 prevents the external electrode OE42 from contacting the external conductors of the plurality of dielectric layers.
  • the capacitor conductor pattern C41 is connected to the columnar conductor pattern CL43.
  • the capacitor conductor pattern C42 is connected to the columnar conductor pattern CL42.
  • the capacitor conductor patterns C41 and C42 face each other in the Z-axis direction, and form a capacitor C1.
  • the columnar conductor pattern CL43, the external electrode OE42, the columnar conductor pattern CL41, the external electrode OE41, and the columnar conductor pattern CL42 are arranged so as to be wound around the specific axis WA4, thereby forming the inductor L1.
  • the columnar conductor pattern CL41 is formed on the upper surface UF4 outside the plurality of dielectric layers, whereby the distance between the columnar conductor patterns CL41 and CL42 is shown in FIG. 11 of the third embodiment. It can be made larger than the distance between the columnar conductor patterns CL31 and CL32.
  • the loop length of the inductor L1 can be made longer than that in the third embodiment, and the area of the air core part of the inductor L1 can be further increased. As a result, the inductance of the inductor L1 can be made larger than that in the third embodiment.
  • the LC resonator according to the fourth embodiment as in the first embodiment, it is possible to suppress the decrease in the Q value accompanying the reduction in height.
  • the area of the air core portion of the inductor can be further increased as compared with the third embodiment.
  • the inductance of the inductor can be further increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

低背化に伴うＬＣ共振器のＱ値の低下を抑制する。本発明の一実施形態によるＬＣ共振器（１）は、外部接続端子（ＴＥ２）と、インダクタと、キャパシタと、ビア導体パターン（Ｖ１）とを備える。インダクタは、積層方向に直交する特定軸のまわりに巻回されるように形成されている。キャパシタは、インダクタに接続されている。ビア導体パターン（Ｖ１）は、インダクタから積層方向に伸び、インダクタと外部接続端子（ＴＥ２）とを接続する。インダクタは、Ｘ軸方向に伸びる柱状導体パターン（ＣＬ１１）を含む。Ｘ軸方向から平面視したときの柱状導体パターン（ＣＬ１１）の面積は、Ｚ軸方向から平面視したときのビア導体パターン（Ｖ１）の面積以上である。

Description

ＬＣ共振器
　本発明は、複数の誘電体層が積層方向に積層されたＬＣ共振器に関する。
　従来から、積層方向に直交する特定軸の回りに巻回されるように形成されたインダクタを含むＬＣ共振器が知られている。たとえば、特開２０１４－５７２７７号公報（特許文献１）には、積層方向に伸びる２本のビア導体パターン、および当該２本のビア導体パターンを接続する線路導体パターンにより形成されたインダクタを含むＬＣ共振器が開示されている。
特開２０１４－５７２７７号公報
　近年、スマートフォンのような携帯型の無線通信機器において、小型化および低背化が要望されている。このような機器において使用されるＬＣ共振器においても小型化および低背化が求められる。
　複数の誘電体層が積層方向に積層されたＬＣ共振器を積層方向に低背化する場合、複数の誘電体層を積層方向に貫いているビア導体パターンの長さが短くなる。そのため、特許文献１に開示されているような、積層方向に直交する特定軸の回りに巻回されるように形成されたインダクタを含むＬＣ共振器を低背化すると、インダクタに含まれるビア導体パターンが短くなる。
　特許文献１に開示されているようなインダクタのように、ビア導体パターンおよび線路導体パターンが特定軸のまわりにループを形成するように配置されている場合、ビア導体パターンが短くなると、インダクタのループ長に占める線路導体パターンの長さの割合が高くなる。特許文献１に開示されているような積層方向の幅（厚み）が小さい形状（板状）の線路導体パターンは、柱状のビア導体パターンよりも長手方向に直交する断面の面積（断面積）が小さいため、電流密度が大きくなり易い。そのため、インダクタのループ長に占める線路導体パターンの長さの割合が大きくなると、インダクタの電流密度が大きくなる。インダクタの電流密度が大きくなると、ＬＣ共振器に入力された信号のうち、ＬＣ共振器内で失われる信号の割合が高まる。すなわち、ＬＣ共振器の挿入損失が大きくなり、Ｑ値が低下する。
　本発明は上記のような課題を解決するためになされたものであり、その目的は低背化に伴うＬＣ共振器のＱ値の低下を抑制することである。
　本発明の一実施形態によるＬＣ共振器は、複数の誘電体層が積層方向に積層された積層体である。ＬＣ共振器は、外部接続端子と、インダクタと、キャパシタと、ビア導体パターンとを備える。インダクタは、積層方向に直交する特定軸のまわりに巻回されるように形成されている。キャパシタは、インダクタに接続されている。ビア導体パターンは、インダクタから積層方向に伸び、インダクタと外部接続端子とを接続する。インダクタは、積層方向に直交する第１方向に伸びる第１柱状導体パターンを含む。第１方向から平面視したときの第１柱状導体パターンの面積は、積層方向から平面視したときのビア導体パターンの面積以上である。
　本発明に係るＬＣ共振器においては、第１方向から平面視したときの第１柱状導体パターンの面積は、積層方向から平面視したときのビア導体パターンの面積以上である。第１柱状導体パターンの電流密度は、ビア導体パターンの電流密度以下になる。そのため、ＬＣ共振器を低背化した場合でも、インダクタの電流密度の増加が抑制される。その結果、低背化に伴うＬＣ共振器の挿入損失の増加が抑制され、ＬＣ共振器のＱ値の低下を抑制することができる。
本発明に係るＬＣ共振器の等価回路図である。 図１のＬＣ共振器の外観斜視図である。 図１のＬＣ共振器に外観透視図である。 比較例１に係るＬＣ共振器の外観透視図である。 比較例２に係るＬＣ共振器の外観透視図である。 図３の柱状導体パターンをＸ軸方向から平面視した様子、および図３のビア導体パターンをＺ軸方向から平面視した様子を併せて示す図である。 実施の形態２に係るＬＣ共振器の外観斜視図である。 図７のＬＣ共振器の外観透視図である。 実施の形態３に係るＬＣ共振器の外観斜視図である。 図９のＬＣ共振器の外観透視図である。 実施の形態４に係るＬＣ共振器の外観斜視図である。 図１１のＬＣ共振器の外観透視図である。
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。
　［実施の形態１］
　図１は、本発明に係るＬＣ共振器１の等価回路図である。図１に示されるように、ＬＣ共振器１は、外部接続端子Ｐ１，Ｐ２と、インダクタＬ１と、キャパシタＣ１とを備える。インダクタＬ１およびキャパシタＣ１とは、外部接続端子Ｐ１とＰ２との間で並列に接続されている。実施の形態１の比較例１、比較例２、および実施の形態１の後に説明する実施の形態２～実施の形態４に係るＬＣ共振器の等価回路図も、図１に示される等価回路図と同様である。
　図２は、ＬＣ共振器１の外観斜視図である。図３は、ＬＣ共振器１の外観透視図である。ＬＣ共振器１は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。図２，図３においてＸ軸方向、Ｙ軸方向、およびＺ軸方向は互いに直交している。図４～図１２においても同様である。
　図２および図３に示されるように、ＬＣ共振器１は、たとえば直方体状である。複数の誘電体層の積層方向に垂直なＬＣ共振器１の最外層の面を底面ＢＦ１および上面ＵＦ１とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１およびＳＦ３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２およびＳＦ４とする。ＬＣ共振器１の厚みは、Ｈ１である。
　底面ＢＦ１には、端子電極ＴＥ１～ＴＥ３が形成されている。端子電極ＴＥ１～ＴＥ３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。底面ＢＦ１は、不図示の回路基板に接続される。上面ＵＦ１、側面ＳＦ４、および底面ＢＦ１に亘って、端子電極ＴＥ４が配置されている。実施の形態１においては、端子電極ＴＥ４，ＴＥ２が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。
　図３に示されるように、複数の誘電体層の内部には、四角柱状の柱状導体パターンＣＬ１１，ＣＬ１２、円柱状のビア導体パターンＶ１～Ｖ３，板状のキャパシタ導体パターンＣ１１，Ｃ１２が形成されている。
　柱状導体パターンＣＬ１１，ＣＬ１２の各々は、Ｘ軸方向に伸びるように形成されている。柱状導体パターンＣＬ１１，ＣＬ１２は、たとえば、レーザーまたはダイサーによってセラミックシートに形成された空洞に、スクリーン印刷またはディスペンサによって充填された導体ペーストが、熱硬化した導体パターンである。あるいは、セラミックシートに柱状導体パターンＣＬ１１，ＣＬ１２を形成した後、セラミックペーストを塗布することにより、当該セラミックシートと柱状導体パターンＣＬ１１，ＣＬ１２との間の段差を平坦化してもよい。
　ビア導体パターンＶ１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ１２と端子電極ＴＥ２とを接続している。ビア導体パターンＶ２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ１１とＣＬ１２とを接続している。ビア導体パターンＶ３は、Ｚ軸方向に伸び、柱状導体パターンＣＬ１１とキャパシタ導体パターンＣ１１とを接続している。
　キャパシタ導体パターンＣ１１は、端子電極ＴＥ４に接続されている。キャパシタ導体パターンＣ１２は、柱状導体パターンＣＬ１２に接続されている。キャパシタ導体パターンＣ１２は、ビア導体パターンを介して柱状導体パターンＣＬ１２に接続されていてもよい。
　ビア導体パターンＶ３、柱状導体パターンＣＬ１１、ビア導体パターンＶ２、および柱状導体パターンＣＬ１２は、特定軸ＷＡ１のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。キャパシタ導体パターンＣ１１とＣ１２とは、積層方向に対向しており、キャパシタＣ１を形成している。
　図４は、比較例１に係るＬＣ共振器１０の外観透視図である。図４に示されるように、ＬＣ共振器１０は、複数の誘電体層の積層体であり、たとえば直方体状である。複数の誘電体層の積層方向に垂直なＬＣ共振器１０の最外層の面を底面ＢＦ１０および上面ＵＦ１０とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１０１およびＳＦ１０３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ１０２およびＳＦ１０４とする。ＬＣ共振器１０の厚みは、Ｈ２（＞Ｈ１）である。
　底面ＢＦ１０には、端子電極ＴＥ１０１～ＴＥ１０３が形成されている。端子電極ＴＥ１０１～ＴＥ１０３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。底面ＢＦ１０は、不図示の回路基板に接続される。上面ＵＦ１０、側面ＳＦ１０４、および底面ＢＦ１０に亘って、端子電極ＴＥ１０４が配置されている。変形例１においては、端子電極ＴＥ１０４が外部接続端子Ｐ１に相当し、端子電極ＴＥ１０１，ＴＥ１０３が外部接続端子Ｐ２に相当する。
　複数の誘電体層の内部には、線路導体パターンＰＬ１０１、ビア導体パターンＶ１０１～Ｖ１０３，キャパシタ導体パターンＣ１０１，Ｃ１０２が形成されている。
　線路導体パターンＰＬ１０１は、Ｘ軸方向に伸びるように形成されている。線路導体パターンＰＬ１０１は、板状である。線路導体パターンＰＬ１０１の厚みは、キャパシタ導体パターンＣ１０１の厚みと同程度である。線路導体パターンＰＬ１０１の厚みは、図３に示される柱状導体パターンＣＬ１１よりも小さい。線路導体パターンＰＬ１０１のＹ軸方向の長さは、図３に示される柱状導体パターンＣＬ１１のＹ軸方向の長さと同程度である。
　再び図４を参照して、ビア導体パターンＶ１０１は、Ｚ軸方向に伸び、キャパシタ導体パターンＣ１０２と端子電極ＴＥ１０３とを接続している。ビア導体パターンＶ１０２は、Ｚ軸方向に伸び、線路導体パターンＰＬ１０１と端子電極ＴＥ１０１とを接続している。ビア導体パターンＶ１０３は、Ｚ軸方向に伸び、線路導体パターンＰＬ１０１とキャパシタ導体パターンＣ１０１とを接続している。キャパシタ導体パターンＣ１０１は、端子電極ＴＥ１０４に接続されている。
　ビア導体パターンＶ１０２、線路導体パターンＰＬ１０１、ビア導体パターンＶ１０３は、特定軸ＷＡ１０のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。キャパシタ導体パターンＣ１０１とＣ１０２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
　図５は、比較例２に係るＬＣ共振器２０の外観透視図である。図５に示されるように、ＬＣ共振器２０は、複数の誘電体層の積層体であり、たとえば直方体状である。複数の誘電体層の積層方向に垂直なＬＣ共振器２０の最外層の面を底面ＢＦ２０および上面ＵＦ２０とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ２０１およびＳＦ２０３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２０２およびＳＦ２０４とする。ＬＣ共振器２０の厚みは、Ｈ１（＜Ｈ２）である。ＬＣ共振器２０は、図４に示されるＬＣ共振器１０を積層方向に低背化したＬＣ共振器である。
　底面ＢＦ２０には、端子電極ＴＥ２０１～ＴＥ２０３が形成されている。端子電極ＴＥ２０１～ＴＥ２０３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。底面ＢＦ２０は、不図示の回路基板に接続される。上面ＵＦ２０、側面ＳＦ２０４、および底面ＢＦ２０に亘って、端子電極ＴＥ２０４が配置されている。変形例２においては、端子電極ＴＥ２０４が外部接続端子Ｐ１に相当し、端子電極ＴＥ２０１，ＴＥ２０３が外部接続端子Ｐ２に相当する。
　複数の誘電体層の内部には、線路導体パターンＰＬ２０１、ビア導体パターンＶ２０１～Ｖ２０３，キャパシタ導体パターンＣ２０１，Ｃ２０２が形成されている。線路導体パターンＰＬ２０１、キャパシタ導体パターンＣ２０１，Ｃ２０２、およびビア導体パターンＶ２０１は、図４に示される線路導体パターンＰＬ１０１、キャパシタ導体パターンＣ１０１，Ｃ１０２、およびビア導体パターンＶ１０１とそれぞれ同様の形状である。図５に示されるビア導体パターンＶ２０２は、図４に示されるビア導体パターンＶ１０２よりも短い。図５に示されるビア導体パターンＶ２０３は、図４に示されるビア導体パターンＶ１０３よりも短い。
　再び図５を参照して、線路導体パターンＰＬ２０１は、Ｘ軸方向に伸びるように形成されている。ビア導体パターンＶ２０１は、Ｚ軸方向に伸び、キャパシタ導体パターンＣ２０２と端子電極ＴＥ２０３とを接続している。ビア導体パターンＶ２０２は、Ｚ軸方向に伸び、線路導体パターンＰＬ２０１と端子電極ＴＥ２０１とを接続している。ビア導体パターンＶ２０３は、Ｚ軸方向に伸び、線路導体パターンＰＬ２０１とキャパシタ導体パターンＣ２０１とを接続している。キャパシタ導体パターンＣ２０１は、端子電極ＴＥ２０４に接続されている。
　ビア導体パターンＶ２０２、線路導体パターンＰＬ２０１、ビア導体パターンＶ２０３は、特定軸ＷＡ２０のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。キャパシタ導体パターンＣ２０１とＣ２０２とは、積層方向に対向しており、キャパシタＣ１を形成している。
　図４に示されるＬＣ共振器１０（厚みＨ２）を図５に示されるＬＣ共振器２０（厚みＨ１）に低背化すると、ビア導体パターンＶ１０２，Ｖ１０３の各々が短くなる。比較例２においてインダクタＬ１のループ長に占める線路導体パターンＰＬ２０１の長さの割合は、比較例１においてインダクタＬ１のループ長に占める線路導体パターンＰＬ１０１の長さの割合より高くなる。板状の線路導体パターンＰＬ２０１は、柱状のビア導体パターンＶ２０２およびＶ２０３よりも断面積が小さいため、電流密度が大きくなり易い。そのため、インダクタＬ１に占める線路導体パターンＰＬ２０１の割合が大きくなると、インダクタＬ１の電流密度が大きくなる。インダクタＬ１の電流密度が大きくなると、ＬＣ共振器２０に入力された信号のうち、ＬＣ共振器２０内で失われる信号の割合が高まる。すなわち、ＬＣ共振器２０の挿入損失がＬＣ共振器１０の挿入損失よりも大きくなり、ＬＣ共振器２０のＱ値がＬＣ共振器１０のＱ値よりも低下する。
　そこで、実施の形態１においては、インダクタＬ１を形成する導体パターンの１つとして、板状の線路導体パターンに替えて、電流密度がビア導体パターン以下となる柱状導体パターンを用いる。図６は、図３の柱状導体パターンＣＬ１１をＸ軸方向から平面視した様子、および図３のビア導体パターンＶ１をＺ軸方向から平面視した様子を併せて示す図である。
　図６（ａ）は、図３の柱状導体パターンＣＬ１１をＸ軸方向から平面視した様子を示す図である。実施の形態１においてＸ軸方向から平面視したときの柱状導体パターンＣＬ１１の形状は、柱状導体パターンの長手方向（Ｘ軸方向）に直交する断面における柱状導体パターンＣＬ１１の断面形状に相当する。実施の形態１においてＸ軸方向から平面視したときの柱状導体パターンＣＬ１１の形状の面積は、柱状導体パターンＣＬ１１の断面積である。
　図６（ａ）に示されるように、柱状導体パターンＣＬ１１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ１１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ１１のＹ軸方向の長さに対するＺ軸方向の長さの比は、１である。柱状導体パターンＣＬ１１のＹ軸方向の長さに対するＺ軸方向の長さの比は、１より大きくてもよい。Ｘ軸方向から平面視したときの柱状導体パターンＣＬ１１の面積（断面積）は、Ｄ１２である。
　図６（ｂ）は、図３のビア導体パターンＶ１をＺ軸方向から平面視した様子を示す図である。実施の形態１においてＺ軸方向から平面視したときのビア導体パターンＶ１の形状は、ビア導体パターンＶ１の長手方向（Ｚ軸方向）に直交する断面におけるビア導体パターンＶ１の断面形状に相当する。実施の形態１においてＺ軸方向から平面視したときのビア導体パターンＶ１の形状の面積は、ビア導体パターンＶ１の断面積である。
　図６（ｂ）に示されるように、ビア導体パターンＶ１は、断面形状が直径Ｄ１の円柱である。Ｚ軸方向から平面視したときのビア導体パターンＶ１の面積は、πＤ１２／４である。Ｘ軸方向から平面視したときの柱状導体パターンＣＬ１１の面積（Ｄ１２）は、Ｚ軸方向から平面視したときのビア導体パターンＶ１の面積（πＤ１２／４）より大きい。同様に、Ｘ軸方向から平面視したときの柱状導体パターンＣＬ１２の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ１の面積（断面積）より大きい。
　ＬＣ共振器１の柱状導体パターンＣＬ１１の断面積は、ビア導体パターンＶ１の断面積よりも大きい。そのため、柱状導体パターンＣＬ１１の電流密度は、図５に示されるＬＣ共振器２０の線路導体パターンＰＬ２０１の電流密度よりも小さい。ＬＣ共振器１においてはＬＣ共振器２０よりも、低背化に伴う挿入損失の増加が抑制され、Ｑ値の低下を抑制することができる。
　また、ＬＣ共振器１においては、柱状導体パターンＣＬ１１のＹ軸方向の長さに対するＺ軸方向の長さの比は、１である。Ｙ軸方向の長さに対するＺ軸方向の長さの比が１より小さい場合に比べて、柱状導体パターンＣＬ１１に電流が流れやすい。Ｙ軸方向の長さに対するＺ軸方向の長さの比が１より小さい場合に比べて、ＬＣ共振器１においては低背化に伴う挿入損失の増加が抑制され、Ｑ値の低下を抑制することができる。
　以上、実施の形態１に係るＬＣ共振器によれば、柱状導体パターンの断面積をビア導体パターンの断面積よりも大きくすることにより、ＬＣ共振器のＱ値の低下を抑制することができる。
　さらに、実施の形態１においては、柱状導体パターンＣのＹ軸方向の長さに対するＺ軸方向の長さの比を１以上とすることにより、低背化に伴うＬＣ共振器のＱ値の低下をさらに抑制することができる。
　実施の形態１においては、低背化に伴うＱ値の低下を抑制するため、インダクタを形成する導体パターンの１つとして、板状の線路導体パターンに替えて柱状導体パターンを用いる場合について説明した。線路導体パターンよりも厚みの大きい柱状導体パターンは、線路導体パターンよりもインダクタンスが小さい。そのため、インダクタを形成する導体パターンの１つとして、板状の線路導体パターンに替えて柱状導体パターンを用いると、インダクタのインダクタンスが所望の値よりも小さくなる可能性がある。そこで、実施の形態２～実施の形態４においては、特定軸のまわりを巻回するように配置されている導体パターンの合計長さ（インダクタのループ長）を長くして当該導体パターンによって囲まれている部分（空芯部）の面積を大きくすることにより、インダクタのインダクタンスを大きくする場合について説明する。
　実施の形態２および実施の形態３においては、柱状導体パターンを長くする場合について説明する。実施の形態４においては、２つの柱状導体パターンの積層方向の距離を大きくする場合について説明する。
　［実施の形態２］
　図７は、実施の形態２に係るＬＣ共振器２の外観斜視図である。図８は、図７のＬＣ共振器２の外観透視図である。ＬＣ共振器２は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。
　図７および図８に示されるように、ＬＣ共振器２は、たとえば直方体状である。複数の誘電体層の積層方向に垂直な最外層の面を底面ＢＦ２および上面ＵＦ２とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ２１およびＳＦ２３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２２およびＳＦ２４とする。ＬＣ共振器２の厚みは、Ｈ１である。
　底面ＢＦ２には、端子電極ＴＥ２１～ＴＥ２３が形成されている。端子電極ＴＥ２１～ＴＥ２３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。底面ＢＦ２は、不図示の回路基板に接続される。上面ＵＦ２、側面ＳＦ２４、および底面ＢＦ２に亘って、端子電極ＴＥ２４が配置されている。実施の形態２において、端子電極ＴＥ２４，ＴＥ２２が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。側面ＳＦ２２には、樹脂を含む絶縁層ＩＮＳ２１が形成されている。
　図８に示されるように、ＬＣ共振器２の内部には、四角柱状の柱状導体パターンＣＬ２１，ＣＬ２２、円柱状のビア導体パターンＶ２１，Ｖ２２、および板状のキャパシタ導体パターンＣ２１，Ｃ２２が形成されている。また、側面ＳＦ２２には、複数の誘電体層の外部において外部電極ＯＥ２１が配置されている。絶縁層ＩＮＳ２１は、外部に露出している外部電極ＯＥ２１の部分を覆っている。絶縁層ＩＮＳ２１により、外部電極ＯＥ２１が複数の誘電体層の外部の導体に接触することが防止される。
　柱状導体パターンＣＬ２１，ＣＬ２２の各々は、Ｘ軸方向に伸びるように形成されている。Ｘ軸方向から平面視したとき、柱状導体パターンＣＬ２１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ２１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ２２についても同様である。
　ビア導体パターンＶ２１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ２２と端子電極ＴＥ２２とを接続している。ビア導体パターンＶ２１は、断面の形状が直径Ｄ１の円柱である。
　Ｘ軸方向から平面視したときの柱状導体パターンＣＬ２１の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ２１の面積より大きい。柱状導体パターンＣＬ２２についても同様である。Ｚ軸方向から平面視したときのビア導体パターンＶ２１の面積より大きい。
　外部電極ＯＥ２１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ２１とＣＬ２２とを接続している。ビア導体パターンＶ２２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ２１とキャパシタ導体パターンＣ２１とを接続している。キャパシタ導体パターンＣ２２は、柱状導体パターンＣＬ２２に接続されている。キャパシタ導体パターンＣ２１とＣ２２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
　ビア導体パターンＶ２２、柱状導体パターンＣＬ２１、外部電極ＯＥ２１、および柱状導体パターンＣＬ２２は、特定軸ＷＡ２のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。
　実施の形態２においては、柱状導体パターンＣＬ２１とＣＬ２２とを接続する外部電極ＯＥ２１が、柱状導体パターンＣＬ２１およびＣＬ２２の長手方向（Ｘ軸方向）に直交する側面ＳＦ２２に配置されている。そのため、柱状導体パターンＣＬ２１とＣＬ２２とを側面ＳＦ２２まで伸ばすことができる。柱状導体パターンＣＬ２１およびＣＬ２２は、図３の柱状導体パターンＣＬ１１およびＣＬ１２よりも長くすることができる。インダクタＬ１のループ長を実施の形態１よりも長くすることができ、インダクタＬ１の空芯部の面積をさらに大きくすることができる。その結果、インダクタＬ１のインダクタンスを実施の形態１よりも大きくすることができる。
　実施の形態２においては、柱状導体パターンＣＬ２１およびＣＬ２２を接続する接続導体が外部電極ＯＥ２１である場合について説明した。外部電極ＯＥ２１は、その全ての部分が複数の誘電体層の外部に形成されている。ＬＣ共振器２が実装される箇所の周辺に、当該接続導体の全ての部分を形成するスペースがない場合には、当該接続導体の一部が複数の誘電体層の外部に形成されるようにしてもよい。
　以上、実施の形態２に係るＬＣ共振器によれば、実施の形態１と同様に、低背化に伴うＱ値の低下を抑制することができる。
　さらに、実施の形態２において、インダクタに含まれる２つの柱状導体パターンを接続する１つの接続導体を複数の誘電体層の外部に形成することにより、インダクタの空芯部の面積を実施の形態１よりも大きくすることができる。その結果、インダクタのインダクタンスを実施の形態１よりも大きくすることができる。
　［実施の形態３］
　実施の形態２においては、柱状導体パターンの長手方向に直交する複数の誘電体層の１つの側面に外部電極を配置することにより、柱状導体パターンを長くする場合について説明した。実施の形態３においては、柱状導体パターンの長手方向に直交する複数の誘電体層の２つの側面の双方に外部電極を配置して、柱状導体パターンをさらに長くする場合について説明する。
　図９は、実施の形態３に係るＬＣ共振器３の外観斜視図である。図１０は、図９のＬＣ共振器３の外観透視図である。ＬＣ共振器３は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。
　図９および図１０に示されるように、ＬＣ共振器３は、たとえば直方体状である。積層方向に垂直な最外層の面を底面ＢＦ３および上面ＵＦ３とする。積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ３１およびＳＦ３３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ３２およびＳＦ３４とする。ＬＣ共振器３の厚みは、Ｈ１である。
　底面ＢＦ３には、端子電極ＴＥ３１～ＴＥ３３が形成されている。端子電極ＴＥ３１～ＴＥ３３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。実施の形態３において、端子電極ＴＥ３２，ＴＥ３３が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。側面ＳＦ３２には、樹脂を含む絶縁層ＩＮＳ３１が形成されている。側面ＳＦ３４には、樹脂を含む絶縁層ＩＮＳ３２が形成されている。
　図１０に示されるように、複数の誘電体層の内部には、四角柱状の柱状導体パターンＣＬ３１，ＣＬ３２，ＣＬ３３、円柱状のビア導体パターンＶ３１、板状のキャパシタ導体パターンＣ３１，Ｃ３２が形成されている。
　柱状導体パターンＣＬ３１，ＣＬ３２，ＣＬ３３の各々は、Ｘ軸方向に伸びるように形成されている。Ｘ軸方向から平面視したとき、柱状導体パターンＣＬ３１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ３１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ３２およびＣＬ３３についても同様である。
　ビア導体パターンＶ３１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ３１と端子電極ＴＥ３２とを接続している。ビア導体パターンＶ３１は、断面の形状が直径Ｄ１の円柱である。
　Ｘ軸方向から平面視したときの柱状導体パターンＣＬ３１の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ３１の面積より大きい。柱状導体パターンＣＬ３２，ＣＬ３３についても同様である。
　側面ＳＦ３２には、複数の誘電体層の外部において外部電極ＯＥ３１が配置されている。外部電極ＯＥ３１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ３１とＣＬ３２とを接続している。
　絶縁層ＩＮＳ３１は、外部電極ＯＥ３１の外部に露出している部分を覆っている。絶縁層ＩＮＳ３１により、外部電極ＯＥ３１が複数の誘電体層の外部の導体に接触することが防止される。
　側面ＳＦ３４には、複数の誘電体層の外部において外部電極ＯＥ３２が配置されている。外部電極ＯＥ３２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ３１とＣＬ３３とを接続している。外部電極ＯＥ３２は、端子電極ＴＥ３３に接続されている。
　絶縁層ＩＮＳ３２は、外部電極ＯＥ３２の外部に露出している部分を覆っている。絶縁層ＩＮＳ３２により、外部電極ＯＥ３２が複数の誘電体層の外部の導体に接触することが防止される。
　キャパシタ導体パターンＣ３１は、柱状導体パターンＣＬ３３に接続されている。キャパシタ導体パターンＣ３２は、柱状導体パターンＣＬ３２に接続されている。キャパシタ導体パターンＣ３１とＣ３２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
　柱状導体パターンＣＬ３３、外部電極ＯＥ３２、柱状導体パターンＣＬ３１、外部電極ＯＥ３１、および柱状導体パターンＣＬ３２は、特定軸ＷＡ３のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。
　実施の形態３においては、柱状導体パターンＣＬ３１とＣＬ３２とを接続する外部電極ＯＥ３１，ＯＥ３２が、柱状導体パターンＣＬ３１およびＣＬ３２の長手方向（Ｘ軸方向）に直交する側面ＳＦ３２，ＳＦ３４にそれぞれ配置されている。そのため、柱状導体パターンＣＬ３１とＣＬ３２とを側面ＳＦ３２および側面ＳＦ３４まで伸ばすことができる。柱状導体パターンＣＬ３１およびＣＬ３２は、図８に示される柱状導体パターンＣＬ２１およびＣＬ２２よりも長くすることができる。実施の形態３においては、インダクタＬ１のループ長を実施の形態２よりも長くすることができ、インダクタＬ１の空芯部の面積をさらに大きくすることができる。その結果、インダクタＬ１のインダクタンスを実施の形態２よりも大きくすることができる。
　以上、実施の形態３に係るＬＣ共振器によれば、実施の形態１と同様に、低背化に伴うＱ値の低下を抑制することができる。
　さらに、実施の形態３において、インダクタに含まれる２つの柱状導体パターンを接続する２つの接続導体を複数の誘電体層の外部に形成することにより、実施の形態２よりもインダクタの空芯部の面積をさらに大きくすることができる。その結果、インダクタのインダクタンスをさらに大きくすることができる。
　［実施の形態４］
　実施の形態２および実施の形態３においては、柱状導体パターンを長くすることによってインダクタのインダクタンスを大きくする場合について説明した。実施の形態４においては、２つの柱状導体パターンの積層方向の距離を大きくすることによってインダクタのインダクタンスを大きくする場合について説明する。
　図１１は、実施の形態４に係るＬＣ共振器４の外観斜視図である。図１２は、図１１のＬＣ共振器４の外観透視図である。ＬＣ共振器４は、複数の誘電体層をＺ軸方向（積層方向）に積層した積層体である。
　図１１および図１２に示されるように、ＬＣ共振器４は、たとえば直方体状である。複数の誘電体層の積層方向に垂直な最外層の面を底面ＢＦ４および上面ＵＦ４とする。複数の誘電体層の積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ４１およびＳＦ４３とする。複数の誘電体層の積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ４２およびＳＦ４４とする。ＬＣ共振器４の積層方向の幅（厚み）は、Ｈ１である。
　底面ＢＦ４には、端子電極ＴＥ４１～ＴＥ４３が形成されている。端子電極ＴＥ４１～ＴＥ４３は、たとえば平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。実施の形態４において、端子電極ＴＥ４２，ＴＥ４３が、図１の外部接続端子Ｐ１，Ｐ２にそれぞれ相当する。側面ＳＦ４２には、樹脂を含む絶縁層ＩＮＳ４１が形成されている。側面ＳＦ４４には、樹脂を含む絶縁層ＩＮＳ４２が形成されている。上面ＵＦ４には、樹脂を含む絶縁層ＩＮＳ４が形成されている。
　図１０に示されるように、複数の誘電体層の内部には、四角柱状の柱状導体パターンＣＬ４１，ＣＬ４２，ＣＬ４３、円柱状のビア導体パターンＶ４１、板状のキャパシタ導体パターンＣ４１，Ｃ４２が形成されている。
　柱状導体パターンＣＬ４１は、複数の誘電体層の外部において上面ＵＦ４に配置されている。柱状導体パターンＣＬ４１は、Ｘ軸方向に伸びるように形成されている。柱状導体パターンＣＬ４２，ＣＬ４３は、複数の誘電体層の内部において、Ｘ軸方向に伸びるように形成されている。柱状導体パターンＣＬ４１は、Ｘ軸方向から平面視したとき、柱状導体パターンＣＬ４１のＹ軸方向およびＺ軸方向における長さはいずれもＤ１である。柱状導体パターンＣＬ４１は、断面の形状が正方形の四角柱である。柱状導体パターンＣＬ４２およびＣＬ４３についても同様である。
　ビア導体パターンＶ４１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ４２と端子電極ＴＥ４２とを接続している。ビア導体パターンＶ４１は、断面の形状が直径Ｄ１の円柱である。
　Ｘ軸方向から平面視したときの柱状導体パターンＣＬ４１の面積は、Ｚ軸方向から平面視したときのビア導体パターンＶ４１の面積より大きい。柱状導体パターンＣＬ４２，ＣＬ４３についても同様である。
　側面ＳＦ４２には、複数の誘電体層の外部において外部電極ＯＥ４１が配置されている。外部電極ＯＥ４１は、Ｚ軸方向に伸び、柱状導体パターンＣＬ４１とＣＬ４２とを接続している。
　絶縁層ＩＮＳ４１は、外部電極ＯＥ４１の外部に露出している部分を覆っている。絶縁層ＩＮＳ４１により、外部電極ＯＥ４１が、複数の誘電体層の外部の導体に接触することが防止される。
　側面ＳＦ４４には、複数の誘電体層の外部において外部電極ＯＥ４２が配置されている。外部電極ＯＥ４２は、Ｚ軸方向に伸び、柱状導体パターンＣＬ４１とＣＬ４３とを接続している。外部電極ＯＥ４２は、端子電極ＴＥ４３に接続されている。
　絶縁層ＩＮＳ４２は、外部電極ＯＥ４２の外部に露出している部分を覆っている。絶縁層ＩＮＳ４２により、外部電極ＯＥ４２が複数の誘電体層の外部の導体に接触することが防止される。
　キャパシタ導体パターンＣ４１は、柱状導体パターンＣＬ４３に接続されている。キャパシタ導体パターンＣ４２は、柱状導体パターンＣＬ４２に接続されている。キャパシタ導体パターンＣ４１とＣ４２とは、Ｚ軸方向に対向しており、キャパシタＣ１を形成している。
　柱状導体パターンＣＬ４３、外部電極ＯＥ４２、柱状導体パターンＣＬ４１、外部電極ＯＥ４１、柱状導体パターンＣＬ４２は、特定軸ＷＡ４のまわりを巻回するように配置されることにより、インダクタＬ１を形成している。
　実施の形態４においては、柱状導体パターンＣＬ４１を複数の誘電体層の外部において上面ＵＦ４に形成することにより、柱状導体パターンＣＬ４１とＣＬ４２との間の距離を、実施の形態３の図１１に示される柱状導体パターンＣＬ３１とＣＬ３２との間の距離よりも大きくすることができる。インダクタＬ１のループ長を実施の形態３よりも長くすることができ、インダクタＬ１の空芯部の面積をさらに大きくすることができる。その結果、インダクタＬ１のインダクタンスを実施の形態３よりも大きくすることができる。
　以上、実施の形態４に係るＬＣ共振器によれば、実施の形態１と同様に、低背化に伴うＱ値の低下を抑制することができる。
　さらに、実施の形態４において、インダクタに含まれる柱状導体パターンを複数の誘電体層の外部に形成することにより、実施の形態３よりもインダクタの空芯部の面積をさらに大きくすることができる。その結果、インダクタのインダクタンスをさらに大きくすることができる。
　今回開示された各実施の形態は、矛盾しない範囲で適宜組み合わされて実施されることも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１～４，１０，２０　ＬＣ共振器、Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２，Ｃ４１，Ｃ４２，Ｃ１０１，Ｃ１０２，Ｃ２０１，Ｃ２０２　キャパシタ導体パターン、Ｃ１　キャパシタ、ＣＬ１１，ＣＬ１２，ＣＬ２１，ＣＬ２２，ＣＬ３１～ＣＬ３３，ＣＬ４１～ＣＬ４３　柱状導体パターン、ＩＮＳ４，ＩＮＳ２１，ＩＮＳ３１，ＩＮＳ３２，ＩＮＳ４１，ＩＮＳ４２　絶縁層、Ｌ１　インダクタ、ＯＥ２１，ＯＥ３１，ＯＥ３２，ＯＥ４１，ＯＥ４２　外部電極、Ｐ１，Ｐ２　外部接続端子、ＰＬ１０１，ＰＬ２０１　線路導体パターン、ＴＥ１～ＴＥ４，ＴＥ２１～ＴＥ２４，ＴＥ３１～ＴＥ３３，ＴＥ４１～ＴＥ４３，ＴＥ１０１～ＴＥ１０４，ＴＥ２０１～ＴＥ２０４　端子電極、Ｖ１～Ｖ３，Ｖ２１，Ｖ２２，Ｖ３１，Ｖ４１，Ｖ１０１～Ｖ１０３，Ｖ２０１～Ｖ２０３　ビア導体パターン。

Claims (10)

  1. 　複数の誘電体層が積層方向に積層されたＬＣ共振器であって、
    　外部接続端子と、
    　前記積層方向に直交する特定軸のまわりに巻回されるように形成されたインダクタと、
    　前記インダクタに接続されたキャパシタと、
    　前記インダクタから前記積層方向に伸び、前記インダクタと前記外部接続端子とを接続するビア導体パターンとを備え、
    　前記インダクタは、前記積層方向に直交する第１方向に伸びる第１柱状導体パターンを含み、
    　前記第１方向から平面視したときの前記第１柱状導体パターンの面積は、前記積層方向から平面視したときの前記ビア導体パターンの面積以上である、ＬＣ共振器。
  2. 　前記第１方向から平面視したとき、前記積層方向および前記第１方向の双方に直交する第２方向における前記第１柱状導体パターンの第１長さに対する前記積層方向における前記第１柱状導体パターンの第２長さの比は、１以上である、請求項１に記載のＬＣ共振器。
  3. 　前記インダクタは、
    　前記第１方向に伸びる第２柱状導体パターンと、
    　前記積層方向に伸び、前記第１柱状導体パターンと前記第２柱状導体パターンとを接続する第１接続導体と、
    　前記積層方向に伸び、前記第１柱状導体パターンと前記キャパシタとを接続する第２接続導体とを含み、
    　前記第１柱状導体パターン、前記第１接続導体、および前記第２柱状導体パターンは、前記特定軸を巻回するように配置され、
    　前記第２柱状導体パターンと前記第２接続導体とは、前記キャパシタを介して接続され、
    　前記ビア導体パターンは、前記第２柱状導体パターンと前記外部接続端子とを接続している、請求項２に記載のＬＣ共振器。
  4. 　前記第１方向から平面視したとき、前記第２方向における前記第２柱状導体パターンの第３長さに対する前記積層方向における前記第２柱状導体パターンの第４長さの比は、１以上であり、
    　前記第１方向から平面視したときの前記第２柱状導体パターンの面積は、前記積層方向から平面視したときの前記ビア導体パターンの面積以上である、請求項３に記載のＬＣ共振器。
  5. 　前記第１接続導体の少なくとも一部は、前記積層方向に沿う前記複数の誘電体層の第１側面から外部に露出しており、
    　前記ＬＣ共振器は、前記第１接続導体の前記複数の誘電体層の外部に露出している部分を覆う第１側面絶縁部をさらに備える、請求項３または請求項４に記載のＬＣ共振器。
  6. 　前記第１接続導体は、前記複数の誘電体層の外部において前記第１側面に配置されている、請求項５に記載のＬＣ共振器。
  7. 　前記第２接続導体の少なくとも一部は、前記第１側面に平行な前記複数の誘電体層の第２側面から前記複数の誘電体層の外部に露出しており、
    　前記ＬＣ共振器は、前記第２接続導体の前記複数の誘電体層の外部に露出している部分を覆う第２側面絶縁部をさらに備える、請求項５または請求項６に記載のＬＣ共振器。
  8. 　前記第２接続導体は、前記複数の誘電体層の外部において前記第２側面に配置されている、請求項７に記載のＬＣ共振器。
  9. 　前記第１柱状導体パターンの少なくとも一部は、前記積層方向に直交する前記複数の誘電体層の特定面から前記複数の誘電体層の外部に露出しており、
    　前記ＬＣ共振器は、前記第１柱状導体パターンの前記複数の誘電体層の外部に露出している部分を覆う絶縁部をさらに備える、請求項１～請求項８のいずれか１項に記載のＬＣ共振器。
  10. 　前記第１柱状導体パターンは、前記複数の誘電体層の外部において前記特定面に配置されている、請求項９に記載のＬＣ共振器。
PCT/JP2017/035564 2017-01-31 2017-09-29 Ｌｃ共振器 WO2018142667A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780085123.1A CN110235361B (zh) 2017-01-31 2017-09-29 Lc谐振器
JP2018565917A JP6989535B2 (ja) 2017-01-31 2017-09-29 Ｌｃ共振器
TW106142958A TWI683536B (zh) 2017-01-31 2017-12-07 Ｌｃ共振器
US16/508,336 US11315726B2 (en) 2017-01-31 2019-07-11 LC resonator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017015429 2017-01-31
JP2017-015429 2017-01-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/508,336 Continuation US11315726B2 (en) 2017-01-31 2019-07-11 LC resonator

Publications (1)

Publication Number Publication Date
WO2018142667A1 true WO2018142667A1 (ja) 2018-08-09

Family

ID=63040419

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/035564 WO2018142667A1 (ja) 2017-01-31 2017-09-29 Ｌｃ共振器

Country Status (5)

Country Link
US (1) US11315726B2 (ja)
JP (1) JP6989535B2 (ja)
CN (1) CN110235361B (ja)
TW (1) TWI683536B (ja)
WO (1) WO2018142667A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116490A1 (ja) * 2022-11-29 2024-06-06 株式会社村田製作所 電子部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102235A (ja) * 1990-05-31 2001-04-13 Toshiba Corp 平面型磁気素子及びその製造方法
JP2003059722A (ja) * 2001-08-10 2003-02-28 Murata Mfg Co Ltd 積層型インダクタ及びその製造方法
JP2004253684A (ja) * 2003-02-21 2004-09-09 Tdk Corp 高密度インダクタおよびその製造方法
WO2008133018A1 (ja) * 2007-04-13 2008-11-06 Murata Manufacturing Co., Ltd. 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法
JP2014057277A (ja) * 2012-09-14 2014-03-27 Murata Mfg Co Ltd 高周波フィルタ
JP2015046788A (ja) * 2013-08-28 2015-03-12 株式会社村田製作所 高周波部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598940B2 (ja) * 1988-01-27 1997-04-09 株式会社村田製作所 Ｌｃ複合部品
KR960006848B1 (ko) 1990-05-31 1996-05-23 가부시끼가이샤 도시바 평면형 자기소자
JP2001144566A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd 共振器、フィルタおよびフィルタモジュール
WO2004086553A2 (ja) * 2003-03-26 2004-10-07 Murata Manufacturing Co., Ltd. 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置
JP2005268935A (ja) * 2004-03-16 2005-09-29 Murata Mfg Co Ltd Ｌｃ共振子
TWI330879B (en) * 2007-01-29 2010-09-21 Via Tech Inc Spiral inductor with multilayer structure
JP2009076719A (ja) * 2007-09-21 2009-04-09 Panasonic Corp チップ型ｌｃ複合素子
JP2010232765A (ja) * 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
TW201036245A (en) * 2009-03-30 2010-10-01 Univ Nat Sun Yat Sen Stacked LC resonator and bandpass filter of using the same
TWI492446B (zh) * 2010-11-19 2015-07-11 Murata Manufacturing Co Electronic Parts
WO2014181681A1 (ja) * 2013-05-09 2014-11-13 株式会社村田製作所 Ｌｃ並列共振素子および帯域阻止フィルタ
JP5970714B2 (ja) * 2013-10-30 2016-08-17 株式会社村田製作所 電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102235A (ja) * 1990-05-31 2001-04-13 Toshiba Corp 平面型磁気素子及びその製造方法
JP2003059722A (ja) * 2001-08-10 2003-02-28 Murata Mfg Co Ltd 積層型インダクタ及びその製造方法
JP2004253684A (ja) * 2003-02-21 2004-09-09 Tdk Corp 高密度インダクタおよびその製造方法
WO2008133018A1 (ja) * 2007-04-13 2008-11-06 Murata Manufacturing Co., Ltd. 磁界結合型アンテナ、磁界結合型アンテナモジュールおよび磁界結合型アンテナ装置、ならびにこれらの製造方法
JP2014057277A (ja) * 2012-09-14 2014-03-27 Murata Mfg Co Ltd 高周波フィルタ
JP2015046788A (ja) * 2013-08-28 2015-03-12 株式会社村田製作所 高周波部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116490A1 (ja) * 2022-11-29 2024-06-06 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
US20190333691A1 (en) 2019-10-31
TWI683536B (zh) 2020-01-21
CN110235361A (zh) 2019-09-13
JPWO2018142667A1 (ja) 2019-11-07
TW201836266A (zh) 2018-10-01
US11315726B2 (en) 2022-04-26
JP6989535B2 (ja) 2022-01-05
CN110235361B (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
US10944376B2 (en) LC resonator and LC filter
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
JP2009182377A (ja) 積層型ローパスフィルタ
JP6020052B2 (ja) コイルアンテナ
KR101946493B1 (ko) 칩 전자부품
US11070187B2 (en) Multilayer band pass filter
CN103997311A (zh) 一种基于平面型耦合电感的3-d全集成emi滤波器
JP2008277474A (ja) ケース入りコンデンサ
WO2018142667A1 (ja) Ｌｃ共振器
CN101154494A (zh) 电感器
US11024571B2 (en) Coil built-in multilayer substrate and power supply module
CN100431071C (zh) 多端子smt bga型卷绕电容器
US9251949B2 (en) Magnetic element
KR102064106B1 (ko) 칩 전자부품
JP7409491B2 (ja) コンデンサモジュール
JP6664257B2 (ja) ローパスフィルター
JP4985852B2 (ja) 実装型電子回路モジュール
CN213583314U (zh) 可调谐电感
CN215527420U (zh) 一种高空间利用率的电感器
CN216957676U (zh) 脉冲变压器与电子设备
US20220294408A1 (en) Multilayered filter device
JP2002208522A (ja) ボビン及びトランス
CN111384550A (zh) 滤波器及通信设备
CN111384552A (zh) 滤波器及通信设备
CN111384492A (zh) 滤波器及通信设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17895054

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018565917

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17895054

Country of ref document: EP

Kind code of ref document: A1