TWI683536B - Ｌｃ共振器 - Google Patents

Ｌｃ共振器 Download PDF

Info

Publication number
TWI683536B
TWI683536B TW106142958A TW106142958A TWI683536B TW I683536 B TWI683536 B TW I683536B TW 106142958 A TW106142958 A TW 106142958A TW 106142958 A TW106142958 A TW 106142958A TW I683536 B TWI683536 B TW I683536B
Authority
TW
Taiwan
Prior art keywords
conductor pattern
resonator
dielectric layers
columnar conductor
columnar
Prior art date
Application number
TW106142958A
Other languages
English (en)
Other versions
TW201836266A (zh
Inventor
増田博志
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201836266A publication Critical patent/TW201836266A/zh
Application granted granted Critical
Publication of TWI683536B publication Critical patent/TWI683536B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明之課題在於抑制伴隨薄型化之LC共振器之Q值降低。
本發明之一實施形態之LC共振器1具備外部連接端子TE2、電感器、電容器及通孔導體圖案V1。電感器係以繞與積層方向正交之特定軸捲繞之方式而形成。電容器與電感器連接。通孔導體圖案V1自電感器沿積層方向延伸，將電感器與外部連接端子TE2連接。電感器包含沿X軸方向延伸之柱狀導體圖案CL11。自X軸方向俯視時之柱狀導體圖案CL11之面積為自Z軸方向俯視時之通孔導體圖案V1之面積以上。

Description

LC共振器
本發明係關於一種多個介電層積層於積層方向而成之LC共振器。
過去以來，已知有包含以繞與積層方向正交之特定軸捲繞之方式而形成之電感器的LC共振器。例如，日本專利特開2014-57277號公報(專利文獻1)中揭示有如下LC共振器，其包含由沿積層方向延伸之2條通孔導體圖案、及將該2條通孔導體圖案連接之線路導體圖案所形成之電感器。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2014-57277號公報
近年來，在如智慧型手機的攜帶型無線通信設備中期望小型化及薄型化。於此種設備中所使用之LC共振器中亦要求小型化及薄型化。
於使多個介電層沿積層方向積層而成之LC共振器於積層方向上薄型化之情形時，於積層方向上貫通多個介電層之通孔導體圖案之長度會變短。因此，若使如專利文獻1所揭示的包含以繞與積層方向正交之特定軸捲繞之方式而形成之電感器的LC共振器薄型化，則電感器中所包含之通孔導體圖案會 變短。
如專利文獻1所揭示之電感器般，通孔導體圖案及線路導體圖案以繞特定軸形成迴路之方式配置之情形時，若通孔導體圖案變短，則線路導體圖案之長度占電感器之迴路長度之比例變高。如專利文獻1所揭示之積層方向之寬度(厚度)較小之形狀(板狀)之線路導體圖案相較於柱狀之通孔導體圖案，與長度方向正交之剖面之面積(截面面積)較小，故而電流密度容易變大。因此，若線路導體圖案之長度占電感器之迴路長度之比例變大，則電感器之電流密度變大。若電感器之電流密度變大，則輸入至LC共振器之訊號中於LC共振器內損失之訊號之比例變高。即，LC共振器之插入損耗變大，Q值降低。
本發明係為了解決如上所述之問題而完成者，其目的在於抑制伴隨薄型化之LC共振器之Q值降低。
本發明之一實施形態之LC共振器係多個介電層沿積層方向積層而成之積層體。LC共振器具備外部連接端子、電感器、電容器及通孔導體圖案。電感器係以繞與積層方向正交之特定軸捲繞之方式而形成。電容器與電感器連接。通孔導體圖案自電感器沿積層方向延伸，將電感器與外部連接端子連接。電感器包含沿與積層方向正交之第1方向延伸之第1柱狀導體圖案。自第1方向俯視時之第1柱狀導體圖案之面積為自積層方向俯視時之通孔導體圖案之面積以上。
於本發明之LC共振器中，自第1方向俯視時之第1柱狀導體圖案之面積為自積層方向俯視時之通孔導體圖案之面積以上。第1柱狀導體圖案之電流密度為通孔導體圖案之電流密度以下。因此，即便於使LC共振器薄型化之情形時，電感器之電流密度之增加亦得到抑制。其結果，伴隨薄型化之LC共振器 之插入損耗之增加得到抑制，從而可抑制LC共振器之Q值降低。
1~4、10、20‧‧‧LC共振器
C11、C12、C21、C22、C31、C32、C41、C42、C101、C102、C201、C202‧‧‧電容器導體圖案
C1‧‧‧電容器
CL11、CL12、CL21、CL22、CL31~CL33、CL41~CL43‧‧‧柱狀導體圖案
INS4、INS21、INS31、INS32、INS41、INS42‧‧‧絕緣層
L1‧‧‧電感器
OE21、OE31、OE32、OE41、OE42‧‧‧外部電極
P1、P2‧‧‧外部連接端子
PL101、PL201‧‧‧線路導體圖案
TE1~TE4、TE21~TE24、TE31~TE33、TE41~TE43、TE101~TE104、TE201~TE204‧‧‧端子電極
V1~V3、V21、V22、V31、V41、V101~V103、V201~V203‧‧‧通孔導體圖案
圖1係本發明之LC共振器之等效電路圖。
圖2係圖1之LC共振器之外觀立體圖。
圖3係圖1之LC共振器之外觀透視圖。
圖4係比較例1之LC共振器之外觀透視圖。
圖5係比較例2之LC共振器之外觀透視圖。
圖6係一併表示自X軸方向俯視圖3之柱狀導體圖案之情況、及自Z軸方向俯視圖3之通孔導體圖案之情況的圖。
圖7係實施形態2之LC共振器之外觀立體圖。
圖8係圖7之LC共振器之外觀透視圖。
圖9係實施形態3之LC共振器之外觀立體圖。
圖10係圖9之LC共振器之外觀透視圖。
圖11係實施形態4之LC共振器之外觀立體圖。
圖12係圖11之LC共振器之外觀透視圖。
以下，一面參照圖式一面對本發明之實施形態詳細地進行說明。再者，對圖中相同或相當之部分標註相同之符號，且原則上不重複其說明。
[實施形態1]
圖1係本發明之LC共振器1之等效電路圖。如圖1所示，LC共振器1具備外部連接端子P1、P2、電感器L1、及電容器C1。電感器L1及電容器C1於外部連接端子P1與P2之間並聯連接。實施形態1之比較例1、比較例2及實施形態1後所說明 之實施形態2~實施形態4之LC共振器之等效電路圖亦與圖1所示之等效電路圖相同。
圖2係LC共振器1之外觀立體圖。圖3係LC共振器1之外觀透視圖。LC共振器1係沿Z軸方向(積層方向)積層多個介電層而成之積層體。於圖2、圖3中，X軸方向、Y軸方向及Z軸方向相互正交。圖4~圖12中亦同樣。
如圖2及圖3所示，LC共振器1例如為長方體狀。將與多個介電層之積層方向垂直之LC共振器1之最外層之面設為底面BF1及上表面UF1。將與多個介電層之積層方向平行之面中與ZX平面平行之面設為側面SF1及SF3。將與多個介電層之積層方向平行之面中與YZ平面平行之面設為側面SF2及SF4。LC共振器1之厚度為H1。
於底面BF1形成有端子電極TE1~TE3。端子電極TE1~TE3例如為規則地配置有平面電極之LGA(Land Grid Array)端子。底面BF1與未圖示之電路基板連接。遍及上表面UF1、側面SF4及底面BF1而配置有端子電極TE4。於實施形態1中，端子電極TE4、TE2分別相當於圖1之外部連接端子P1、P2。
如圖3所示，於多個介電層之內部，形成有四角柱狀之柱狀導體圖案CL11、CL12、圓柱狀之通孔導體圖案V1~V3、板狀之電容器導體圖案C11、C12。
柱狀導體圖案CL11、CL12之各者係以沿X軸方向延伸之方式而形成。通孔導體圖案V1沿Z軸方向延伸，將柱狀導體圖案CL12與端子電極TE2連接。通孔導體圖案V2沿Z軸方向延伸，將柱狀導體圖案CL11與CL12連接。通孔導體圖案V3沿Z軸方向延伸，將柱狀導體圖案CL11與電容器導體圖案C11連接。
電容器導體圖案C11與端子電極TE4連接。電容器導體圖案C12與柱狀導體圖案CL12連接。電容器導體圖案C12亦可經由通孔導體圖案與柱狀 導體圖案CL12連接。
藉由通孔導體圖案V3、柱狀導體圖案CL11、通孔導體圖案V2及柱狀導體圖案CL12以繞特定軸WA1捲繞之方式配置，而形成電感器L1。電容器導體圖案C11與C12於積層方向上對向，形成電容器C1。
圖4係比較例1之LC共振器10之外觀透視圖。如圖4所示，LC共振器10係多個介電層之積層體，例如為長方體狀。將與多個介電層之積層方向垂直之LC共振器10之最外層之面設為底面BF10及上表面UF10。將與多個介電層之積層方向平行之面中與ZX平面平行之面設為側面SF101及SF103。將與多個介電層之積層方向平行之面中與YZ平面平行之面設為側面SF102及SF104。LC共振器10之厚度為H2(>H1)。
於底面BF10形成有端子電極TE101~TE103。端子電極TE101~TE103例如為規則地配置有平面電極之LGA(Land Grid Array)端子。底面BF10與未圖示之電路基板連接。遍及上表面UF10、側面SF104及底面BF10而配置有端子電極TE104。於變形例1中，端子電極TE104相當於外部連接端子P1，端子電極TE101、TE103相當於外部連接端子P2。
於多個介電層之內部形成有線路導體圖案PL101、通孔導體圖案V101~V103、電容器導體圖案C101、C102。
線路導體圖案PL101係以沿X軸方向延伸之方式而形成。線路導體圖案PL101為板狀。線路導體圖案PL101之厚度為與電容器導體圖案C101之厚度相同之程度。線路導體圖案PL101之厚度小於圖3所示之柱狀導體圖案CL11。線路導體圖案PL101之Y軸方向之長度為與圖3所示之柱狀導體圖案CL11之Y軸方向之長度相同之程度。
再次參照圖4，通孔導體圖案V101沿Z軸方向延伸，將電容器導體圖案C102與端子電極TE103連接。通孔導體圖案V102沿Z軸方向延伸，將線路 導體圖案PL101與端子電極TE101連接。通孔導體圖案V103沿Z軸方向延伸，將線路導體圖案PL101與電容器導體圖案C101連接。電容器導體圖案C101與端子電極TE104連接。
藉由通孔導體圖案V102、線路導體圖案PL101、通孔導體圖案V103以繞特定軸WA10捲繞之方式配置，而形成電感器L1。電容器導體圖案C101與C102於Z軸方向上對向，形成電容器C1。
圖5係比較例2之LC共振器20之外觀透視圖。如圖5所示，LC共振器20係多個介電層之積層體，例如為長方體狀。將與多個介電層之積層方向垂直之LC共振器20之最外層之面設為底面BF20及上表面UF20。將與多個介電層之積層方向平行之面中與ZX平面平行之面設為側面SF201及SF203。將與多個介電層之積層方向平行之面中與YZ平面平行之面設為側面SF202及SF204。LC共振器20之厚度為H1(<H2)。LC共振器20係使圖4所示之LC共振器10於積層方向上薄型化而成之LC共振器。
於底面BF20形成有端子電極TE201~TE203。端子電極TE201~TE203例如為規則地配置有平面電極之LGA(Land Grid Array)端子。底面BF20與未圖示之電路基板連接。遍及上表面UF20、側面SF204及底面BF20而配置有端子電極TE204。於變形例2中，端子電極TE204相當於外部連接端子P1，端子電極TE201、TE203相當於外部連接端子P2。
於多個介電層之內部形成有線路導體圖案PL201、通孔導體圖案V201~V203、電容器導體圖案C201、C202。線路導體圖案PL201、電容器導體圖案C201、C202、及通孔導體圖案V201分別為與圖4所示之線路導體圖案PL101、電容器導體圖案C101、C102、及通孔導體圖案V101相同之形狀。圖5所示之通孔導體圖案V202較圖4所示之通孔導體圖案V102短。圖5所示之通孔導體圖案V203較圖4所示之通孔導體圖案V103短。
再次參照圖5，線路導體圖案PL201係以沿X軸方向延伸之方式而形成。通孔導體圖案V201沿Z軸方向延伸，將電容器導體圖案C202與端子電極TE203連接。通孔導體圖案V202沿Z軸方向延伸，將線路導體圖案PL201與端子電極TE201連接。通孔導體圖案V203沿Z軸方向延伸，將線路導體圖案PL201與電容器導體圖案C201連接。電容器導體圖案C201與端子電極TE204連接。
藉由通孔導體圖案V202、線路導體圖案PL201、通孔導體圖案V203以繞特定軸WA20捲繞之方式配置，而形成電感器L1。電容器導體圖案C201與C202於積層方向上對向，形成電容器C1。
若使圖4所示之LC共振器10(厚度H2)薄型化至圖5所示之LC共振器20(厚度H1)，則通孔導體圖案V102、V103之各者變短。比較例2中線路導體圖案PL201之長度占電感器L1之迴路長度之比例高於比較例1中線路導體圖案PL101之長度占電感器L1之迴路長度之比例。板狀之線路導體圖案PL201由於截面面積小於柱狀之通孔導體圖案V202及V203，故而電流密度容易變大。因此，若線路導體圖案PL201占電感器L1之比例變大，則電感器L1之電流密度變大。若電感器L1之電流密度變大，則輸入至LC共振器20之訊號中於LC共振器20內損失之訊號之比例變高。即，LC共振器20之插入損耗大於LC共振器10之插入損耗，LC共振器20之Q值低於LC共振器10之Q值。
因此，於實施形態1中，使用電流密度為通孔導體圖案以下之柱狀導體圖案代替板狀之線路導體圖案作為形成電感器L1之導體圖案之一。圖6係一併表示自X軸方向俯視圖3之柱狀導體圖案CL11之情況、及自Z軸方向俯視圖3之通孔導體圖案V1之情況的圖。
圖6(a)係表示自X軸方向俯視圖3之柱狀導體圖案CL11之情況之圖。於實施形態1中，自X軸方向俯視時之柱狀導體圖案CL11之形狀相當於與柱狀導體圖案之長度方向(X軸方向)正交之剖面中的柱狀導體圖案CL11之剖 面形狀。於實施形態1中，自X軸方向俯視時之柱狀導體圖案CL11之形狀之面積為柱狀導體圖案CL11之截面面積。
如圖6(a)所示，柱狀導體圖案CL11之Y軸方向及Z軸方向上之長度均為D1。柱狀導體圖案CL11係剖面形狀為正方形之四角柱。柱狀導體圖案CL11之Z軸方向之長度相對於Y軸方向之長度的比為1。柱狀導體圖案CL11之Z軸方向之長度相對於Y軸方向之長度的比亦可大於1。自X軸方向俯視時之柱狀導體圖案CL11之面積(截面面積)為D12。
圖6(b)係表示自Z軸方向俯視圖3之通孔導體圖案V1之情況之圖。於實施形態1中，自Z軸方向俯視時之通孔導體圖案V1之形狀相當於與通孔導體圖案V1之長度方向(Z軸方向)正交之剖面中的通孔導體圖案V1之剖面形狀。於實施形態1中，自Z軸方向俯視時之通孔導體圖案V1之形狀之面積為通孔導體圖案V1之截面面積。
如圖6(b)所示，通孔導體圖案V1係剖面形狀之直徑為D1之圓柱。自Z軸方向俯視時之通孔導體圖案V1之面積為πD12/4。自X軸方向俯視時之柱狀導體圖案CL11之面積(D12)大於自Z軸方向俯視時之通孔導體圖案V1之面積(πD12/4)。同樣地，自X軸方向俯視時之柱狀導體圖案CL12之面積大於自Z軸方向俯視時之通孔導體圖案V1之面積(截面面積)。
LC共振器1之柱狀導體圖案CL11之截面面積大於通孔導體圖案V1之截面面積。因此，柱狀導體圖案CL11之電流密度小於圖5所示之LC共振器20之線路導體圖案PL201之電流密度。與LC共振器20相比，LC共振器1中伴隨薄型化之插入損耗之增加得到抑制，從而可抑制Q值之降低。
又，於LC共振器1中，柱狀導體圖案CL11之Z軸方向之長度相對於Y軸方向之長度的比為1。與Z軸方向之長度相對於Y軸方向之長度的比小於1之情形相比，電流容易於柱狀導體圖案CL11中流通。與Z軸方向之長度相對於Y 軸方向之長度的比小於1之情形相比，LC共振器1中伴隨薄型化之插入損耗之增加得到抑制，從而可抑制Q值之降低。
以上，根據實施形態1之LC共振器，藉由使柱狀導體圖案之截面面積大於通孔導體圖案之截面面積，可抑制LC共振器之Q值降低。
進而，於實施形態1中，藉由使柱狀導體圖案C之Z軸方向之長度相對於Y軸方向之長度的比為1以上，可進一步抑制伴隨薄型化之LC共振器之Q值降低。
於實施形態1中，對為了抑制伴隨薄型化之Q值降低，而使用柱狀導體圖案代替板狀之線路導體圖案作為形成電感器之導體圖案之一的情形進行了說明。厚度大於線路導體圖案之柱狀導體圖案之電感小於線路導體圖案。因此，若使用柱狀導體圖案代替板狀之線路導體圖案作為形成電感器之導體圖案之一，則有電感器之電感小於所需值之可能性。因此，於實施形態2~實施形態4中，對使以繞特定軸捲繞之方式配置之導體圖案之合計長度(電感器之迴路長度)變長而使被該導體圖案包圍之部分(空芯部)之面積增大，由此使電感器之電感增大之情形進行說明。
於實施形態2及實施形態3中，對使柱狀導體圖案變長之情形進行說明。於實施形態4中，對使2個柱狀導體圖案之積層方向之距離變大之情形進行說明。
[實施形態2]
圖7係實施形態2之LC共振器2之外觀立體圖。圖8係圖7之LC共振器2之外觀透視圖。LC共振器2係沿Z軸方向(積層方向)積層多個介電層而成之積層體。
如圖7及圖8所示，LC共振器2例如為長方體狀。將與多個介電層之積層方向垂直之最外層之面設為底面BF2及上表面UF2。將與多個介電層之積層方向平行之面中與ZX平面平行之面設為側面SF21及SF23。將與多個介電層之 積層方向平行之面中與YZ平面平行之面設為側面SF22及SF24。LC共振器2之厚度為H1。
於底面BF2形成有端子電極TE21~TE23。端子電極TE21~TE23例如為規則地配置有平面電極之LGA(Land Grid Array)端子。底面BF2與未圖示之電路基板連接。遍及上表面UF2、側面SF24及底面BF2而配置有端子電極TE24。於實施形態2中，端子電極TE24、TE22分別相當於圖1之外部連接端子P1、P2。於側面SF22形成有包含樹脂之絕緣層INS21。
如圖8所示，於LC共振器2之內部形成有四角柱狀之柱狀導體圖案CL21、CL22、圓柱狀之通孔導體圖案V21、V22、及板狀之電容器導體圖案C21、C22。又，於側面SF22，在多個介電層之外部配置有外部電極OE21。絕緣層INS21將露出至外部之外部電極OE21之部分覆蓋。利用絕緣層INS21而防止外部電極OE21與多個介電層之外部之導體接觸。
柱狀導體圖案CL21、CL22之各者係以沿X軸方向延伸之方式而形成。自X軸方向俯視時，柱狀導體圖案CL21之Y軸方向及Z軸方向上之長度均為D1。柱狀導體圖案CL21係剖面形狀為正方形之四角柱。柱狀導體圖案CL22亦同樣。
通孔導體圖案V21沿Z軸方向延伸，將柱狀導體圖案CL22與端子電極TE22連接。通孔導體圖案V21係剖面形狀之直徑為D1之圓柱。
自X軸方向俯視時之柱狀導體圖案CL21之面積大於自Z軸方向俯視時之通孔導體圖案V21之面積。柱狀導體圖案CL22亦同樣。自X軸方向俯視時之柱狀導體圖案CL22之面積大於自Z軸方向俯視時之通孔導體圖案V21之面積。
外部電極OE21沿Z軸方向延伸，將柱狀導體圖案CL21與CL22連接。通孔導體圖案V22沿Z軸方向延伸，將柱狀導體圖案CL21與電容器導體圖案 C21連接。電容器導體圖案C22與柱狀導體圖案CL22連接。電容器導體圖案C21與C22於Z軸方向上對向，形成電容器C1。
藉由通孔導體圖案V22、柱狀導體圖案CL21、外部電極OE21及柱狀導體圖案CL22以繞特定軸WA2捲繞之方式配置，而形成電感器L1。
於實施形態2中，將柱狀導體圖案CL21與CL22連接之外部電極OE21配置於與柱狀導體圖案CL21及CL22之長度方向(X軸方向)正交之側面SF22。因此，可將柱狀導體圖案CL21與CL22延伸至側面SF22。柱狀導體圖案CL21及CL22可較圖3之柱狀導體圖案CL11及CL12長。可使電感器L1之迴路長度較實施形態1長，可進一步增大電感器L1之空芯部之面積。其結果，可使電感器L1之電感大於實施形態1。
於實施形態2中，對連接柱狀導體圖案CL21及CL22之連接導體為外部電極OE21之情形進行了說明。外部電極OE21之全部部分形成於多個介電層之外部。於供安裝LC共振器2之位置之周邊無供形成該連接導體之全部部分之空間之情形時，亦可使該連接導體之一部分形成於多個介電層之外部。
以上，根據實施形態2之LC共振器，可與實施形態1同樣地抑制伴隨薄型化之Q值降低。
進而，於實施形態2中，藉由將連接電感器中所包含之2個柱狀導體圖案之1個連接導體形成於多個介電層之外部，可使電感器之空芯部之面積大於實施形態1。其結果，可使電感器之電感大於實施形態1。
[實施形態3]
於實施形態2中，對藉由將外部電極配置於與柱狀導體圖案之長度方向正交之多個介電層之1個側面，而使柱狀導體圖案變長之情形進行了說明。於實施形態3中，對將外部電極配置於與柱狀導體圖案之長度方向正交之多個介電層之2個側面兩者而使柱狀導體圖案變得更長之情形進行說明。
圖9係實施形態3之LC共振器3之外觀立體圖。圖10係圖9之LC共振器3之外觀透視圖。LC共振器3係沿Z軸方向(積層方向)積層多個介電層而成之積層體。
如圖9及圖10所示，LC共振器3例如為長方體狀。將與積層方向垂直之最外層之面設為底面BF3及上表面UF3。將與積層方向平行之面中與ZX平面平行之面設為側面SF31及SF33。將與積層方向平行之面中與YZ平面平行之面設為側面SF32及SF34。LC共振器3之厚度為H1。
於底面BF3形成有端子電極TE31~TE33。端子電極TE31~TE33例如為規則地配置有平面電極之LGA(Land Grid Array)端子。於實施形態3中，端子電極TE32、TE33分別相當於圖1之外部連接端子P1、P2。於側面SF32形成有包含樹脂之絕緣層INS31。於側面SF34形成有包含樹脂之絕緣層INS32。
如圖10所示，於多個介電層之內部形成有四角柱狀之柱狀導體圖案CL31、CL32、CL33、圓柱狀之通孔導體圖案V31、板狀之電容器導體圖案C31、C32。
柱狀導體圖案CL31、CL32、CL33之各者係以沿X軸方向延伸之方式而形成。自X軸方向俯視時，柱狀導體圖案CL31之Y軸方向及Z軸方向上之長度均為D1。柱狀導體圖案CL31係剖面形狀為正方形之四角柱。柱狀導體圖案CL32及CL33亦同樣。
通孔導體圖案V31沿Z軸方向延伸，將柱狀導體圖案CL31與端子電極TE32連接。通孔導體圖案V31係剖面形狀之直徑為D1之圓柱。
自X軸方向俯視時之柱狀導體圖案CL31之面積大於自Z軸方向俯視時之通孔導體圖案V31之面積。柱狀導體圖案CL32、CL33亦同樣。
於側面SF32，在多個介電層之外部配置有外部電極OE31。外部電極OE31沿Z軸方向延伸，將柱狀導體圖案CL31與CL32連接。
絕緣層INS31將外部電極OE31之露出至外部之部分覆蓋。利用絕緣層INS31而防止外部電極OE31與多個介電層之外部之導體接觸。
於側面SF34，在多個介電層之外部配置有外部電極OE32。外部電極OE32沿Z軸方向延伸，將柱狀導體圖案CL31與CL33連接。外部電極OE32與端子電極TE33連接。
絕緣層INS32將外部電極OE32之露出至外部之部分覆蓋。利用絕緣層INS32而防止外部電極OE32與多個介電層之外部之導體接觸。
電容器導體圖案C31與柱狀導體圖案CL33連接。電容器導體圖案C32與柱狀導體圖案CL32連接。電容器導體圖案C31與C32於Z軸方向上對向，形成電容器C1。
藉由柱狀導體圖案CL33、外部電極OE32、柱狀導體圖案CL31、外部電極OE31及柱狀導體圖案CL32以繞特定軸WA3捲繞之方式配置，而形成電感器L1。
於實施形態3中，連接柱狀導體圖案CL31與CL32之外部電極OE31、OE32分別配置於與柱狀導體圖案CL31及CL32之長度方向(X軸方向)正交之側面SF32、SF34。因此，可將柱狀導體圖案CL31與CL32延伸至側面SF32及側面SF34。柱狀導體圖案CL31及CL32可較圖8所示之柱狀導體圖案CL21及CL22長。於實施形態3中，可使電感器L1之迴路長度較實施形態2長，從而可使電感器L1之空芯部之面積變得更大。其結果，可使電感器L1之電感大於實施形態2。
以上，根據實施形態3之LC共振器，可與實施形態1同樣地抑制伴隨薄型化之Q值降低。
進而，於實施形態3中，藉由將連接電感器中所包含之2個柱狀導體圖案之2個連接導體形成於多個介電層之外部，可使電感器之空芯部之面積較 實施形態2變得更大。其結果，可使電感器之電感變得更大。
[實施形態4]
於實施形態2及實施形態3中，對藉由使柱狀導體圖案變長而使電感器之電感增大之情形進行了說明。於實施形態4中，對藉由使2個柱狀導體圖案之積層方向之距離增加而使電感器之電感增大之情形進行說明。
圖11係實施形態4之LC共振器4之外觀立體圖。圖12係圖11之LC共振器4之外觀透視圖。LC共振器4係沿Z軸方向(積層方向)積層多個介電層而成之積層體。
如圖11及圖12所示，LC共振器4例如為長方體狀。將與多個介電層之積層方向垂直之最外層之面設為底面BF4及上表面UF4。將與多個介電層之積層方向平行之面中與ZX平面平行之面設為側面SF41及SF43。將與多個介電層之積層方向平行之面中與YZ平面平行之面設為側面SF42及SF44。LC共振器4之積層方向之寬度(厚度)為H1。
於底面BF4形成有端子電極TE41~TE43。端子電極TE41~TE43例如為規則地配置有平面電極之LGA(Land Grid Array)端子。於實施形態4中，端子電極TE42、TE43分別相當於圖1之外部連接端子P1、P2。於側面SF42形成有包含樹脂之絕緣層INS41。於側面SF44形成有包含樹脂之絕緣層INS42。於上表面UF4形成有包含樹脂之絕緣層INS4。
如圖10所示，於多個介電層之內部形成有四角柱狀之柱狀導體圖案CL41、CL42、CL43、圓柱狀之通孔導體圖案V41、板狀之電容器導體圖案C41、C42。
柱狀導體圖案CL41配置於多個介電層之外部且上表面UF4上。柱狀導體圖案CL41係以沿X軸方向延伸之方式而形成。柱狀導體圖案CL42、CL43於多個介電層之內部以沿X軸方向延伸之方式形成。關於柱狀導體圖案CL41， 自X軸方向俯視時，柱狀導體圖案CL41之Y軸方向及Z軸方向上之長度均為D1。柱狀導體圖案CL41係剖面形狀為正方形之四角柱。柱狀導體圖案CL42及CL43亦同樣。
通孔導體圖案V41沿Z軸方向延伸，將柱狀導體圖案CL42與端子電極TE42連接。通孔導體圖案V41係剖面形狀之直徑為D1之圓柱。
自X軸方向俯視時之柱狀導體圖案CL41之面積大於自Z軸方向俯視時之通孔導體圖案V41之面積。柱狀導體圖案CL42、CL43亦同樣。
於側面SF42，在多個介電層之外部配置有外部電極OE41。外部電極OE41沿Z軸方向延伸，將柱狀導體圖案CL41與CL42連接。
絕緣層INS41將外部電極OE41之露出至外部之部分覆蓋。利用絕緣層INS41而防止外部電極OE41與多個介電層之外部之導體接觸。
於側面SF44，在多個介電層之外部配置有外部電極OE42。外部電極OE42沿Z軸方向延伸，將柱狀導體圖案CL41與CL43連接。外部電極OE42與端子電極TE43連接。
絕緣層INS42將外部電極OE42之露出至外部之部分覆蓋。利用絕緣層INS42而防止外部電極OE42與多個介電層之外部之導體接觸。
電容器導體圖案C41與柱狀導體圖案CL43連接。電容器導體圖案C42與柱狀導體圖案CL42連接。電容器導體圖案C41與C42於Z軸方向上對向而形成電容器C1。
藉由柱狀導體圖案CL43、外部電極OE42、柱狀導體圖案CL41、外部電極OE41、柱狀導體圖案CL42以繞特定軸WA4捲繞之方式配置，而形成電感器L1。
於實施形態4中，藉由將柱狀導體圖案CL41形成於多個介電層之外部且上表面UF4上，可使柱狀導體圖案CL41與CL42之間的距離大於實施形態3 之圖11所示之柱狀導體圖案CL31與CL32之間的距離。可使電感器L1之迴路長度較實施形態3長，可使電感器L1之空芯部之面積變得更大。其結果，可使電感器L1之電感大於實施形態3。
以上，根據實施形態4之LC共振器，可與實施形態1同樣地抑制伴隨薄型化之Q值降低。
進而，於實施形態4中，藉由將電感器中所包含之柱狀導體圖案形成於多個介電層之外部，可使電感器之空芯部之面積較實施形態3變得更大。其結果，可使電感器之電感變得更大。
亦預定本次所揭示之各實施形態可於不產生矛盾之範圍內適當地組合而實施。應當認為本次所揭示之實施形態之全部內容均為例示，而非對本發明之限制。本發明之範圍並非由上述說明表示，而是由申請專利範圍所表示，且意圖包含與申請專利範圍均等之含義及範圍內之所有變更。
1‧‧‧LC共振器
BF1‧‧‧底面
CL11、CL12‧‧‧柱狀導體圖案
C11、C12‧‧‧電容器導體圖案
H1‧‧‧厚度
SF1~SF4‧‧‧側面
TE1~TE4‧‧‧端子電極
UF1‧‧‧上表面
V1~V3‧‧‧通孔導體圖案
WA1‧‧‧特定軸

Claims (10)

  1. 一種LC共振器，其係多個介電層積層於積層方向而成者，且具備：外部連接端子；電感器，其係以繞與上述積層方向正交之特定軸捲繞之方式而形成；電容器，其與上述電感器連接；及通孔導體圖案，其自上述電感器沿上述積層方向延伸，將上述電感器與上述外部連接端子連接；且上述電感器包含沿與上述積層方向正交之第1方向延伸之第1柱狀導體圖案，自上述第1方向俯視時之上述第1柱狀導體圖案之面積為自上述積層方向俯視時之上述通孔導體圖案之面積以上。
  2. 如申請專利範圍第1項之LC共振器，其中於自上述第1方向俯視時，上述積層方向上之上述第1柱狀導體圖案之第2長度相對於與上述積層方向及上述第1方向兩者正交之第2方向上之上述第1柱狀導體圖案之第1長度的比為1以上。
  3. 如申請專利範圍第2項之LC共振器，其中上述電感器包含：第2柱狀導體圖案，其沿上述第1方向延伸；第1連接導體，其沿上述積層方向延伸，將上述第1柱狀導體圖案與上述第2柱狀導體圖案連接；及第2連接導體，其沿上述積層方向延伸，將上述第1柱狀導體圖案與上述電容器連接；且上述第1柱狀導體圖案、上述第1連接導體、及上述第2柱狀導體圖案係以繞上述特定軸捲繞之方式配置，上述第2柱狀導體圖案與上述第2連接導體經由上述電容器而連接， 上述通孔導體圖案將上述第2柱狀導體圖案與上述外部連接端子連接。
  4. 如申請專利範圍第3項之LC共振器，其中於自上述第1方向俯視時，上述積層方向上之上述第2柱狀導體圖案之第4長度相對於上述第2方向上之上述第2柱狀導體圖案之第3長度的比為1以上，且自上述第1方向俯視時之上述第2柱狀導體圖案之面積為自上述積層方向俯視時之上述通孔導體圖案之面積以上。
  5. 如申請專利範圍第3或4項之LC共振器，其中上述第1連接導體之至少一部分自沿上述積層方向之上述多個介電層之第1側面露出至外部，且上述LC共振器進而具備將上述第1連接導體之露出至上述多個介電層之外部之部分覆蓋的第1側面絕緣部。
  6. 如申請專利範圍第5項之LC共振器，其中上述第1連接導體配置於上述多個介電層之外部且上述第1側面上。
  7. 如申請專利範圍第5項之LC共振器，其中上述第2連接導體之至少一部分自與上述第1側面平行之上述多個介電層之第2側面露出至上述多個介電層之外部，且上述LC共振器進而具備將上述第2連接導體之露出至上述多個介電層之外部之部分覆蓋的第2側面絕緣部。
  8. 如申請專利範圍第7項之LC共振器，其中上述第2連接導體配置於上述多個介電層之外部且上述第2側面上。
  9. 如申請專利範圍第1至4項中任一項之LC共振器，其中上述第1柱狀導體圖案之至少一部分自與上述積層方向正交之上述多個介電層之特定面露出至上述多個介電層之外部，且上述LC共振器進而具備將上述第1柱狀導體圖案之露出至上述多個介電層之外部之部分覆蓋的絕緣部。
  10. 如申請專利範圍第9項之LC共振器，其中上述第1柱狀導體圖案配置於上述多個介電層之外部且上述特定面上。
TW106142958A 2017-01-31 2017-12-07 Ｌｃ共振器 TWI683536B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP2017-015429 2017-01-31
JP2017015429 2017-01-31
WOPCT/JP2017/035564 2017-09-29
??PCT/JP2017/035564 2017-09-29
PCT/JP2017/035564 WO2018142667A1 (ja) 2017-01-31 2017-09-29 Ｌｃ共振器

Publications (2)

Publication Number Publication Date
TW201836266A TW201836266A (zh) 2018-10-01
TWI683536B true TWI683536B (zh) 2020-01-21

Family

ID=63040419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142958A TWI683536B (zh) 2017-01-31 2017-12-07 Ｌｃ共振器

Country Status (5)

Country Link
US (1) US11315726B2 (zh)
JP (1) JP6989535B2 (zh)
CN (1) CN110235361B (zh)
TW (1) TWI683536B (zh)
WO (1) WO2018142667A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024116490A1 (ja) * 2022-11-29 2024-06-06 株式会社村田製作所 電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904967A (en) * 1988-01-27 1990-02-27 Murata Manufacturing Co., Ltd. LC composite component
TW200832610A (en) * 2007-01-29 2008-08-01 Via Tech Inc Spiral inductor with multilayer structure
JP2009076719A (ja) * 2007-09-21 2009-04-09 Panasonic Corp チップ型ｌｃ複合素子
TW201036245A (en) * 2009-03-30 2010-10-01 Univ Nat Sun Yat Sen Stacked LC resonator and bandpass filter of using the same
TW201424259A (zh) * 2012-09-14 2014-06-16 Murata Manufacturing Co 高頻濾波器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4117878C2 (de) 1990-05-31 1996-09-26 Toshiba Kawasaki Kk Planares magnetisches Element
JP3382215B2 (ja) * 1990-05-31 2003-03-04 株式会社東芝 平面型磁気素子及びその製造方法並びに平面型磁気素子を備えた半導体装置
JP2001144566A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd 共振器、フィルタおよびフィルタモジュール
JP2003059722A (ja) * 2001-08-10 2003-02-28 Murata Mfg Co Ltd 積層型インダクタ及びその製造方法
JP4191506B2 (ja) * 2003-02-21 2008-12-03 Ｔｄｋ株式会社 高密度インダクタおよびその製造方法
WO2004086553A2 (ja) * 2003-03-26 2004-10-07 Murata Manufacturing Co., Ltd. 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置
JP2005268935A (ja) * 2004-03-16 2005-09-29 Murata Mfg Co Ltd Ｌｃ共振子
CN101657938B (zh) 2007-04-13 2014-05-14 株式会社村田制作所 磁场耦合型天线、磁场耦合型天线模块及磁场耦合型天线装置、及这些的制造方法
JP2010232765A (ja) * 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
TWI492446B (zh) * 2010-11-19 2015-07-11 Murata Manufacturing Co Electronic Parts
JP5874861B2 (ja) * 2013-05-09 2016-03-02 株式会社村田製作所 Ｌｃ並列共振素子
JP5821914B2 (ja) * 2013-08-28 2015-11-24 株式会社村田製作所 高周波部品
JP5970714B2 (ja) * 2013-10-30 2016-08-17 株式会社村田製作所 電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904967A (en) * 1988-01-27 1990-02-27 Murata Manufacturing Co., Ltd. LC composite component
TW200832610A (en) * 2007-01-29 2008-08-01 Via Tech Inc Spiral inductor with multilayer structure
JP2009076719A (ja) * 2007-09-21 2009-04-09 Panasonic Corp チップ型ｌｃ複合素子
TW201036245A (en) * 2009-03-30 2010-10-01 Univ Nat Sun Yat Sen Stacked LC resonator and bandpass filter of using the same
TW201424259A (zh) * 2012-09-14 2014-06-16 Murata Manufacturing Co 高頻濾波器

Also Published As

Publication number Publication date
JPWO2018142667A1 (ja) 2019-11-07
US11315726B2 (en) 2022-04-26
US20190333691A1 (en) 2019-10-31
CN110235361A (zh) 2019-09-13
WO2018142667A1 (ja) 2018-08-09
CN110235361B (zh) 2022-12-30
JP6989535B2 (ja) 2022-01-05
TW201836266A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
US10944376B2 (en) LC resonator and LC filter
US8183966B2 (en) Entirely integrated EMI filter based on a flexible multi-layer strip material
CN107666298B (zh) 层叠滤波器
CN103636066A (zh) 线圈天线元件以及天线模块
US20190260343A1 (en) Lc filter
US10560066B2 (en) Electronic component
JP2016201517A (ja) コイルとコンデンサを含む積層複合電子部品
US20190198230A1 (en) Electronic component
CN103997311A (zh) 一种基于平面型耦合电感的3-d全集成emi滤波器
TWI683536B (zh) Ｌｃ共振器
US10685775B2 (en) Coil component
US9148108B2 (en) Band pass filter
US11024571B2 (en) Coil built-in multilayer substrate and power supply module
JP2008271204A (ja) 積層型電子部品
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP2018060877A (ja) コンデンサ部品
US11121692B2 (en) Noise filter circuit
US20220294408A1 (en) Multilayered filter device
US20220294410A1 (en) Band-pass filter
US12034426B2 (en) Multilayer filter
KR102100348B1 (ko) 파워 인덕터 및 그 제조방법
JP4985852B2 (ja) 実装型電子回路モジュール
US20220231655A1 (en) Multilayer filter
JP6664257B2 (ja) ローパスフィルター
JP2000208327A (ja) 積層基板によるコイルでの回路構成