CN108305855B - 电子封装件及其基板结构 - Google Patents

电子封装件及其基板结构 Download PDF

Info

Publication number
CN108305855B
CN108305855B CN201710053106.1A CN201710053106A CN108305855B CN 108305855 B CN108305855 B CN 108305855B CN 201710053106 A CN201710053106 A CN 201710053106A CN 108305855 B CN108305855 B CN 108305855B
Authority
CN
China
Prior art keywords
circuit
layer
inductor
insulating layer
substrate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710053106.1A
Other languages
English (en)
Other versions
CN108305855A (zh
Inventor
方柏翔
陈冠达
赖佳助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN108305855A publication Critical patent/CN108305855A/zh
Application granted granted Critical
Publication of CN108305855B publication Critical patent/CN108305855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子封装件及其基板结构，包括有第一绝缘层、埋设于该第一绝缘层中且包含有第一电感线路的第一线路层、以及埋设于该第一绝缘层中且包含有第二电感线路的第二线路层，以令该第一电感线路与第二电感线路相互堆叠接触以提升电感的Q值。

Description

电子封装件及其基板结构
技术领域
本发明有关一种基板结构，尤指一种具有被动线路的基板结构。
背景技术
因应电子产品持续朝轻、薄、短、小的趋势发展，为此所搭配的芯片的尺寸势必随之缩小，同时也需利用封装技术将被动元件(如电感、电容、电阻)的位置从芯片中移至封装基板中，其中，该被动元件中以电感所占的面积较大，因此，在封装基板上实现制作电感元件将成为主要发展的趋势。
电感在电路的应用上相当广泛，尤其是在射频(RF)应用中，其被广泛的用来作为电路阻抗的匹配器与偏压的电源的滤波器与高频讯号截止器。当交流电通过电感时，电流的变化会感应生成磁场，暂时存在于电感中，而磁场的变化则依据法拉第定律生成电动势，在电路中影响电流的变化，也就是电流的相位因此改变。
电感的品质指标(简称为Q值)是指该电感储存磁能与本身损耗能量的比率，Q值愈高的电感，其电特性愈佳，其中，Q值与电感本身的电损耗有关，故若能有效降低电能损耗，则电感的品质特性愈好。然而，电感的电损耗与其寄生电阻值有关，即电阻值愈小，则损耗愈少，Q值则愈高。详细地，电阻值的关系式为R＝ρd/A，其中，R为电阻值、ρ为电阻常数、d为线圈长度、A为线圈截面积，故电感的绕线圈为电能损耗的主要因素。
传统芯片尺寸构装(Chip Scale Package，简称CSP)是利用多层重布线路层(RDL)的基础达成线路扇内(Fan-in)或扇出(Fan-out)的设计，电感即是利用重布线路层的绕线所构成。如图1A所示，一封装基板1的线路结构10包含多个介电层11,12与一设于该介电层12中的线路层13，其中，该线路层13具有多个导电迹线130与一圈电感131。
若产品需较大的电感Q值，在另一介电层11不形成另一圈电感的状况下，将只能于该介电层12中增加该电感131的圈数，以达到增加电感Q值的目的。
惟，增加该电感131的圈数将使该电感131的占用该介电层12的面积变大，如图1B所示的两圈电感132，因而造成同一线路层13的布线空间变小(即该介电层12中可供设置导电迹线130的面积变小)。
此外，由于是利用线路层13的制程制作该电感131,132的线圈，故该线圈的厚度t约为5至18μm，并于该线圈的端点形成连接上、下层线路的导电柱，但此种线路形式的电感131,132的电能损耗较高，致使Q值较低。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种基板结构，包括：第一绝缘层；第一线路层，其埋设于该第一绝缘层中且包含有第一电感线路；以及第二线路层，其埋设于该第一绝缘层中且包含有第二电感线路，其中，该第二电感线路堆叠于该第一电感线路上，以令该第一与第二电感线路构成电感。
前述的基板结构中，该第一绝缘层具有相对的第一表面与第二表面，且该第一线路层自该第一表面嵌埋于该第一绝缘层中，而该第二线路层自该第二表面嵌埋于该第一绝缘层中。例如，该第一线路层的端部表面齐平该第一绝缘层的第一表面，且该第二线路层的端部表面齐平该第一绝缘层的第二表面；或者，该第一线路层的端部外露于该第一绝缘层的第一表面，且该第二线路层的端部外露于该第一绝缘层的第二表面。
前述的基板结构中，该第一与第二电感线路为螺旋线圈状。
前述的基板结构中，该第一线路层还包含有电性连接该第一电感线路的第一导电迹线。
前述的基板结构中，该第二线路层还包含有电性连接该第二电感线路的第二导电迹线。
前述的基板结构中，该基板结构还包括至少一增层线路部，其设于该第一绝缘层上且电性连接该第一线路层及/或第二线路层。
前述的基板结构中，还包括绝缘保护层，其形成于该第一绝缘层的第一表面，以外露出该第一线路层的部分表面。
前述的基板结构中，还包括绝缘保护层，其形成于该第一绝缘层的第二表面上，以外露出该第二线路层的部分表面。
前述的基板结构中，该第一电感线路的宽度与第二电感线路的宽度为相同或不相同。
本发明还提供一种电子封装件，包括：如前述的基板结构的其中一者；至少一电子元件，其设于该第一绝缘层上且电性连接该第一线路层及/或第二线路层；以及一封装层，其包覆该电子元件。
由上可知，本发明的电子封装件及其基板结构，主要通过堆叠接触该第一与第二电感线路，以增加该电感的厚度，进而提高该电感的Q值，故相比于现有封装基板，本发明的基板结构于该第一绝缘层中无需增加电感的线圈数，即可提升电感的Q值，且不会影响该第一绝缘层中的导电迹线的布线空间。
附图说明
图1A及图1B为现有封装基板的局部剖面示意图；
图2A至图2D为本发明的基板结构的第一实施例的制法的剖面示意图；
图2E为本发明的电子封装件的第一实施例的剖面示意图；
图2F为本发明的电子封装件的第一实施例的局部上视示意图；
图3A至图3D为本发明的基板结构的第二实施例的制法的剖面示意图；
图3E为本发明的电子封装件的第二实施例的剖面示意图；
图3F为本发明的电子封装件的第二实施例的局部上视示意图；以及
图4为本发明的基板结构的电感的立体示意图。
符号说明：
1 封装基板
10 线路结构
11,12 介电层
13 线路层
130 导电迹线
131,132 电感
2,3 电子封装件
2a,3a 基板结构
2b 电感
20 承载件
21 第一线路层
210 第一电感线路
211 第一导电迹线
22 第二线路层
220 第二电感线路
221 第二导电迹线
23 第一绝缘层
23a 第一表面
23b 第二表面
24 绝缘保护层
240 置晶孔
241 植球孔
25,35 电子元件
250 黏着层
26 焊线
27 封装层
28 导电元件
3b 增层线路部
31 第三线路层
32 第四线路层
320 导电柱
33 第二绝缘层
350 导电凸块
A 布设区域
P 投影区域
t,h 厚度
w1,w2 宽度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的基板结构2a的第一实施例的制法的剖面示意图。
如图2A所示，形成一第一线路层21于一承载件20上，再形成一第二线路层22于该第一线路层21上。
于本实施例中，该第一线路层21为铜材并具有至少一第一电感线路210与电性连接该第一电感线路210的第一导电迹线211，且该第二线路层22为铜材并具有至少一堆叠接触该第一电感线路210的第二电感线路220与电性连接该第二电感线路220的第二导电迹线221，该第二导电迹线221包含如铜柱的导电柱。
此外，该第一电感线路210与第二电感线路220构成一所需的电感2b，且其形状可依需求设计，如图4所示的螺旋线圈状。
又，该第一电感线路210的宽度w1与第二电感线路220的宽度w2为相同，如图4所示，但于其它实施例中，该第一电感线路210的宽度与第二电感线路220的宽度可不相同。
应可理解地，该第一电感线路210与该第一导电迹线211可使用相同材质，但该第一线路层21于图式中以不同剖面线绘示该第一电感线路210与该第一导电迹线211，以区隔两者。同理地，该第二电感线路220与该第二导电迹线221可使用相同材质，但以不同剖面线绘示以区隔两者。
如图2B所示，形成一具有第一表面23a与第二表面23b的第一绝缘层23于该承载件20上，以令该第一绝缘层23包覆该第一线路层21与该第二线路层22，且令该第一绝缘层23的第一表面23a结合该承载件20。
于本实施例中，形成该第一绝缘层23的材质为环氧树脂(epoxy)、封装化合物(molding compound)或如聚酰亚胺(polyimide，简称PI)、干膜(dry film)等的介电材。
如图2C所示，移除该第一绝缘层23的第二表面23b的部分材质，以令该第二线路层22的端部外露于该第一绝缘层23的第二表面23b。
于本实施例中，通过整平制程，以例如研磨、切除、蚀刻或其他方式移除该第一绝缘层23的第二表面23b的部分材质，使该第二线路层22的端部表面齐平该第一绝缘层23的第二表面23b。另外，也可选择于该第一绝缘层23的第二表面23b形成开口以外露出该第二线路层22的端部。
如图2D所示，移除该承载件20，以外露该第一线路层21与该第一绝缘层23的第一表面23a，且该第一线路层21的端部表面齐平该第一绝缘层23的第一表面23a。
于本实施例中，该第一绝缘层23的第一表面23a与第二表面23b上可再分别形成一如防焊层(solder mask)的绝缘保护层24，且于该绝缘保护层24上分别定义出置晶孔240及植球孔241，以外露出该第一线路层21及第二线路层22的部分表面。
因此，本发明的电感2b通过堆叠接触该第一电感线路210与第二电感线路220以增加该电感2b的厚度而增加线圈截面积A，也就是，该电感2b于该第一电感线路210(其厚度t约等于现有线圈的厚度t)上增加该第二电感线路220(其厚度h约等于该第二导电迹线221(如导电柱)的厚度)，且该第二电感线路220的厚度h约为50至160μm(较佳为60至100μm)，故本发明的基板结构2a可有效降低电阻值，以减少损耗而提升该电感2b的Q值。
简言之，本发明的基板结构2a通过增加该电感2b的厚度(t+h)，以提高该电感2b的Q值，也就是相同圈数下，本发明的电感2b的Q值大于现有电感131的Q值，且不会影响该第一绝缘层23中的第一导电迹线211与第二导电迹线221的布线空间。
图2E及图2F为本发明的电子封装件2的第一实施例的示意图。于本实施例中，为接续图2D的制程进行封装制程。
如图2E及图2F所示，将至少一电子元件25通过黏着层250设于该第一绝缘层23的第一表面23a上，且通过多个焊线26电性连接该电子元件25与该第一线路层21(或该置晶孔240中)的第一电感线路210及第一导电迹线211。接着，形成一封装层27于该第一绝缘层23的第一表面23a上，以包覆该电子元件25与该多个焊线26，且形成多个如焊球的导电元件28于该第二线路层22(或该植球孔241中)的第二导电迹线221上。
于本实施例中，该电子元件25为封装件、主动元件、被动元件或其三者组合等，其中，该封装件为例如芯片级封装(Chip Scale Package，简称CSP)，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。
此外，于其它实施例中，该电子元件25也可利用覆晶(flip chip)方式设置于该第一线路层21上并电性连接于该第一线路层21；或者，该电子元件25可直接接触该第一线路层21。因此，有关该电子元件25电性连接该第一线路层21的方式并无特别限制。
又，该电感2b位于该电子元件25的投影区域P之外。
图3A至图3D为本发明的基板结构3a的第二实施例的制法的剖面示意图。本实施例与第一实施例的差异在于增加增层线路部3b的布设，其它结构大致相同，故以下仅详细说明相异处，而不再赘述相同处，特此述明。
如图3A所示，形成一第三线路层31于一承载件20上，再形成一第四线路层32于该第三线路层31上。
于本实施例中，该第四线路层32包含多个电性连接该第三线路层31的导电柱320。
如图3B所示，形成一第二绝缘层33于该承载件20上，且令该第四线路层32的端部外露于该第二绝缘层33。
于本实施例中，该第三线路层31、第四线路层32与第二绝缘层33构成增层线路部3b，且有关该第三线路层31、第四线路层32与第二绝缘层33的制程可参考图2A至图2C所示的制程(但不包含电感线路的制作)。应可理解地，该增层线路部3b的线路层数量可依需求设计，并不限于上述的两层线路层(即第三线路层31与第四线路层32)。
此外，形成该第二绝缘层33的材质为环氧树脂(epoxy)、封装化合物(moldingcompound)或如聚酰亚胺(polyimide，简称PI)、干膜(dry film)等的介电材。
如图3C所示，形成该第一线路层21于该第二绝缘层33上，再形成该第二线路层22于该第一线路层21上。接着，形成该第一绝缘层23于该第二绝缘层33上，令该第一绝缘层23的第一表面23a结合该第二绝缘层33，且令该第二线路层22的端部外露于该第一绝缘层23的第二表面23b。
于本实施例中，该第一线路层21的第一电感线路210与第一导电迹线211还电性连接该第四线路层32。
此外，该第一绝缘层23的材质与该第二绝缘层33的材质可相同或不相同。
如图3D所示，移除该承载件20，以外露该第三线路层31与该第二绝缘层33，而获得本发明的基板结构3a。
应可理解地，该增层线路部3b也可依需求形成于该第一绝缘层23的第二表面23b上，例如，接续图2C的制程制作该增层线路部3b。
图3E及图3F为本发明的电子封装件3的第二实施例的示意图。于本实施例中，为接续图3D的制程进行封装制程。
如图3E及图3F所示，将至少一电子元件35利用覆晶(fl ip chip)方式通过多个导电凸块350设于该第三线路层31上并电性连接该第三线路层31，再形成一封装层27于该第三绝缘层33上，以包覆该电子元件35与该多个导电凸块350，且形成多个如焊球的导电元件28于该第二线路层22的第二导电迹线221上。
于本实施例中，该电子元件35为封装件、主动元件、被动元件或其三者组合等，其中，该封装件为例如芯片级封装(Chip Scale Package，简称CSP)，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。
此外，应可理解地，于其它实施例中，该电子元件35也可通过多个焊线(图略)以打线方式电性连接该第三线路层31；或者，该电子元件35可直接接触该第三线路层31。因此，有关该电子元件35电性连接该第三线路层31的方式并无特别限制。
又，该电感2b的布设区域A位于该电子元件35的投影区域P之外，故该电感2b与该电子元件35之间可通过该第三线路层31与该导电柱320电性连接。
本发明提供一种基板结构2a,3a包括：一第一绝缘层23、一第一线路层21以及一第二线路层22。
所述的第一绝缘层23具有相对的第一表面23a与第二表面23b。
所述的第一线路层21自该第一表面23a埋设于该第一绝缘层23中且具有第一电感线路210。
所述的第二线路层22自该第二表面23b埋设于该第一绝缘层23中且具有堆叠接触该第一电感线路210的第二电感线路220，以令该第一与第二电感线路210,220构成电感2b。
于一实施例中，该第一线路层21的端部表面齐平该第一绝缘层23的第一表面23a，且该第二线路层22的端部表面齐平该第一绝缘层23的第二表面23b。
于一实施例中，该第一线路层21的端部外露于该第一绝缘层23的第一表面23a，且该第二线路层22的端部外露于该第一绝缘层23的第二表面23b。
于一实施例中，该电感2b为螺旋线圈状。
于一实施例中，该第一线路层21还包含有电性连接该第一电感线路210的第一导电迹线211。
于一实施例中，该第二线路层22还包含有电性连接该第二电感线路220的第二导电迹线221。
于一实施例中，该基板结构3a还包括至少一增层线路部3b，其设于该第一绝缘层23上且电性连接该第一线路层21及/或第二线路层22。
本发明还提供一种电子封装件2,3，包括：如前述的基板结构2a,3a的其中一者、至少一设于该第一绝缘层23上且电性连接该第一线路层21及/或第二线路层22的电子元件25,35、以及一包覆该电子元件25,35的封装层27。
综上所述，本发明的电子封装件及其基板结构，通过堆叠接触该第一与第二电感线路以增加该电感的厚度，进而提高该电感的Q值，使本发明的基板结构于单一绝缘层(第一绝缘层)中无需增加该电感的线圈数，即可提升电感的Q值，且不会影响该第一绝缘层中的导电迹线的布线空间。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种基板结构，其特征为，该基板结构包括：
第一绝缘层，其具有相对的第一表面与第二表面；
第一线路层，其埋设于该第一绝缘层中并包含有第一电感线路；以及
第二线路层，其埋设于该第一绝缘层中并包含有直接堆叠于该第一电感线路上的第二电感线路，其中，该第二电感线路的表面直接接触该第一电感线路的表面，直接堆叠的该第一电感线路与该第二电感线路构成电感，且该电感的厚度等于该第一电感线路的厚度加上该第二电感线路的厚度。
2.根据权利要求1所述的基板结构，其特征为，该第一线路层自该第一表面嵌埋于该第一绝缘层中，该第二线路层自该第二表面嵌埋于该第一绝缘层中。
3.根据权利要求1所述的基板结构，其特征为，该第一线路层的端部表面齐平该第一绝缘层的第一表面。
4.根据权利要求1所述的基板结构，其特征为，该第二线路层的端部表面齐平该第一绝缘层的第二表面。
5.根据权利要求1所述的基板结构，其特征为，该第一线路层的端部外露于该第一绝缘层的第一表面。
6.根据权利要求1所述的基板结构，其特征为，该第二线路层的端部外露于该第一绝缘层的第二表面。
7.根据权利要求1所述的基板结构，其特征为，该第一电感线路及第二电感线路为螺旋线圈状。
8.根据权利要求1所述的基板结构，其特征为，该第一线路层还包含有电性连接该第一电感线路的第一导电迹线。
9.根据权利要求1所述的基板结构，其特征为，该第二线路层还包含有电性连接该第二电感线路的第二导电迹线。
10.根据权利要求1所述的基板结构，其特征为，该基板结构还包括至少一增层线路部，其设于该第一绝缘层上且电性连接该第一线路层及/或第二线路层。
11.根据权利要求1所述的基板结构，其特征为，该基板结构还包括绝缘保护层，其形成于该第一绝缘层上，以外露出该第一线路层的部分表面。
12.根据权利要求1所述的基板结构，其特征为，该基板结构还包括绝缘保护层，其形成于该第一绝缘层上，以外露出该第二线路层的部分表面。
13.根据权利要求1所述的基板结构，其特征为，该第一电感线路的宽度与第二电感线路的宽度为相同或不相同。
14.一种电子封装件，其特征为，该电子封装件包括：
根据权利要求1至13的其中一者所述的基板结构；
至少一电子元件，其设于该第一绝缘层上且电性连接该第一线路层及/或第二线路层；以及
一封装层，其包覆该电子元件。
CN201710053106.1A 2017-01-13 2017-01-22 电子封装件及其基板结构 Active CN108305855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106101183 2017-01-13
TW106101183A TWI658567B (zh) 2017-01-13 2017-01-13 電子封裝件及其基板結構

Publications (2)

Publication Number Publication Date
CN108305855A CN108305855A (zh) 2018-07-20
CN108305855B true CN108305855B (zh) 2020-08-07

Family

ID=62872365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710053106.1A Active CN108305855B (zh) 2017-01-13 2017-01-22 电子封装件及其基板结构

Country Status (2)

Country Link
CN (1) CN108305855B (zh)
TW (1) TWI658567B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698008B (zh) * 2018-08-31 2020-07-01 英屬開曼群島商鳳凰先驅股份有限公司 具能量轉換功能之集積化驅動模組及其製造方法
CN114664779A (zh) * 2020-12-24 2022-06-24 江苏长电科技股份有限公司 具有电感器件的封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278400A (ja) * 2009-06-01 2010-12-09 Renesas Electronics Corp 低損失多層オンチップインダクタ
CN102934226A (zh) * 2010-04-07 2013-02-13 吉林克斯公司 堆叠式双电感结构
CN105990306A (zh) * 2015-02-17 2016-10-05 矽品精密工业股份有限公司 基板结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635948B2 (en) * 2001-12-05 2003-10-21 Micron Technology, Inc. Semiconductor device with electrically coupled spiral inductors
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
TWI296845B (en) * 2006-05-17 2008-05-11 Via Tech Inc Multilayer winding inductor
US7476555B2 (en) * 2006-11-15 2009-01-13 Airdio Wireless Inc. Method of chip manufacturing
US20080157340A1 (en) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF module package
TWI330879B (en) * 2007-01-29 2010-09-21 Via Tech Inc Spiral inductor with multilayer structure
WO2013101131A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Integrated inductor for integrated circuit devices
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278400A (ja) * 2009-06-01 2010-12-09 Renesas Electronics Corp 低損失多層オンチップインダクタ
CN102934226A (zh) * 2010-04-07 2013-02-13 吉林克斯公司 堆叠式双电感结构
CN105990306A (zh) * 2015-02-17 2016-10-05 矽品精密工业股份有限公司 基板结构

Also Published As

Publication number Publication date
CN108305855A (zh) 2018-07-20
TWI658567B (zh) 2019-05-01
TW201826488A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
US10224317B2 (en) Integrated system and method of making the integrated system
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
US8941212B2 (en) Helical spiral inductor between stacking die
US8907448B2 (en) Small size and fully integrated power converter with magnetics on chip
US8164158B2 (en) Semiconductor device and method of forming integrated passive device
US20170236790A1 (en) Semiconductor Device on Leadframe with Integrated Passive Component
TWI734616B (zh) 電子封裝件及其製法
CN108962871B (zh) 半导体装置封装
US10064277B2 (en) Integrated passive devices and assemblies including same
TWI559341B (zh) 電子封裝件
US12062685B2 (en) Inductor structure having conductive sheets having fan plate shape arranged in ring structure and fabrication method thereof, electronic package and fabrication method thereof, and method for fabricating packaging carrier
CN108305855B (zh) 电子封装件及其基板结构
US20160240302A1 (en) Substrate structure
CN107895717B (zh) 电子封装件及其制法
US20160300660A1 (en) Electronic device
TWI646652B (zh) 電感組合及其線路結構
US20240290691A1 (en) Electronic package and manufacturing method thereof
CN111490025A (zh) 电子封装件及其封装基板与制法
TWI843566B (zh) 電感模組及其製法
US20230268293A1 (en) Electronic device
TW202435382A (zh) 電子封裝件及其製法
CN115692384A (zh) 一种射频芯片模块的堆叠结构及其封装方法
CN118173344A (zh) 电感器结构及其导磁体与制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant