TWI580085B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI580085B
TWI580085B TW102140276A TW102140276A TWI580085B TW I580085 B TWI580085 B TW I580085B TW 102140276 A TW102140276 A TW 102140276A TW 102140276 A TW102140276 A TW 102140276A TW I580085 B TWI580085 B TW I580085B
Authority
TW
Taiwan
Prior art keywords
coil
spacer
wiring
coils
semiconductor wafer
Prior art date
Application number
TW102140276A
Other languages
English (en)
Other versions
TW201436315A (zh
Inventor
Shinichi Uchida
Hirokazu Nagase
Takuo Funaya
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201436315A publication Critical patent/TW201436315A/zh
Application granted granted Critical
Publication of TWI580085B publication Critical patent/TWI580085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明係有關半導體裝置，例如，可最佳利用於具備線圈之半導體裝置之構成。
作為在所輸入之電性信號的電位為相互不同之2個電路之間傳達電性信號之技術，有著使用光耦合器之技術。光耦合器係具有發光二極體等之發光元件與光電晶體等之受光元件，經由將所輸入的電性信號由發光元件而變換成光，再將此光由受光元件返回成電性信號之時，傳達電性信號。
另外，開發有使2個感應器作為磁耦合(感應耦合)之時，傳達電性信號之技術。
對於日本特開2008-300851號公報(專利文獻1)係揭示有關磁耦合元件及磁耦合型隔離器之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-300851號公報
作為在所輸入之電性信號的電位為相互不同之2個電路之間傳達電性信號之技術，有著使用光耦合器之技術，但光耦合器係具有發光元件與受光元件之故，而小型化為困難。另外，對於電性信號之頻率為高之情況係成為無法跟隨電性信號等，對於其採用有著界限。
另一方面，在經由使其作為磁耦合之感應器而傳達電性信號之半導體裝置中，可使用半導體裝置之細微加工技術而形成感應器之故，可謀求裝置之小型化，另外，電性特性亦為良好。因此，期望有發展其開發者。
因此，在具備如此之感應器之半導體裝置中，期望有盡可能提昇性能者。
其他課題與新穎的特徵係從本說明書之記載及附加圖面明確了解到。
如根據一實施形態，半導體裝置係具有形成於半導體基板上之第1線圈，第2線圈，第3線圈，第4線圈，第1墊片，第2墊片及第3墊片。第1線圈及第3線圈係電性地串聯連接於第1墊片與第2墊片之間，而於第1線圈與第3線圈之間電性連接有第3墊片，第2線圈及第4線圈係電性地加以串聯連接。第1線圈與第2線圈係加以磁 耦合，而第3線圈與第4線圈係加以磁耦合，於加以串聯連接之第2線圈及第4線圈流動電流時，流動於第1線圈及第3線圈之感應電流的方向係在第1線圈與第3線圈為相反方向。
另外，如根據一實施形態，半導體裝置係包含有具有第1線圈與第2線圈與第3線圈與第4線圈與第1墊片與第2墊片與第3墊片之第1半導體晶片，和具有複數之第4墊片第2半導體晶片。第1線圈及第3線圈係電性地串聯連接於第1墊片與第2墊片之間，而於第1線圈與第3線圈之間電性連接有第3墊片，第2線圈及第4線圈係電性地加以串聯連接。第1半導體晶片之第1墊片，第2墊片及第3墊片係藉由各導電性的連接用構件而電性連接於第2半導體晶片之複數的第4墊片。第1線圈與第2線圈係加以磁耦合，而第3線圈與第4線圈係加以磁耦合，於加以串聯連接之第2線圈及第4線圈流動電流時，流動於第1線圈及第3線圈之感應電流的方向係在第1線圈與第3線圈為相反方向。
另外，如根據一實施形態，半導體裝置係具有形成於半導體基板上之第1線圈及第2線圈，第1線圈與第2線圈係加以磁耦合，於與第1線圈及第2線圈不同的層形成有在平面視呈重疊地延伸存在於第1線圈之第1配線。並且，第1配線係於與第1線圈在平面視重疊之位置，具有縫隙。
如根據一實施形態，可提昇半導體裝置之性能者。
BW、BW8、BW9‧‧‧銲接線
CC‧‧‧控制電路
CL1a、CL1b、CL2a、CL2b‧‧‧線圈
CL5、CL5c、CL5d、CL6、CL6c、CL6d、CL7、CL8‧‧‧線圈
CL105、CL106、CL107、CL108‧‧‧線圈
CL205、CL206、CL305、CL306‧‧‧線圈
CP1、CP2‧‧‧半導體晶片
CW5、CW6、CW7、CW8‧‧‧線圈配線
DB‧‧‧晶片黏合材
DP1、DP2‧‧‧晶粒墊片
DR‧‧‧驅動電路
DW1、DW2、DW3、DW4‧‧‧虛擬配線
GE1、GE2‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
HW1、HW1c、HW1d、HW1e、HW2、HW3‧‧‧導引配線
HW4、HW104‧‧‧連接配線
HW102、HW103‧‧‧導引配線
IL‧‧‧層間絕緣膜
L1‧‧‧長度
L2、L3、L201、L301‧‧‧距離
LD‧‧‧引線
LOD‧‧‧負載
M1、M2、M3、M4、M5‧‧‧配線
MR‧‧‧封閉樹脂部
NR‧‧‧n型半導體範圍NR
NW‧‧‧n型阱
OP‧‧‧開口部
PA1、PA2‧‧‧保護膜
PD、PD5、PD5a、PD5b、PD5c、PD5d‧‧‧墊片
PD6、PD6a、PD6b、6c、6d‧‧‧墊片
PD7、PD7a、PD7b、7c、7d、PD7e‧‧‧墊片
PD8、PD9、PD105、PD106、PD107‧‧‧墊片
PD205、PD206、PD305、PD306‧‧‧墊片圖案
PKG‧‧‧半導體封裝
PR‧‧‧p型半導體範圍
PW‧‧‧p型阱
RS‧‧‧樹脂膜
RX1、RX2‧‧‧接收電路
SB1、SB2‧‧‧半導體基板
SC1‧‧‧角部
SD1‧‧‧n型半導體範圍
SD2‧‧‧p型半導體範圍
SG1、SG2、SG3、SG4‧‧‧信號
SH1、SH2‧‧‧邊
SL‧‧‧縫隙
TR1、TR2‧‧‧變壓器
TX1、TX2‧‧‧傳送電路
UM‧‧‧基底金屬膜
V1‧‧‧插塞
V2、V3、V4、V5‧‧‧貫通部
W1、W3‧‧‧配線寬度
W2、W4‧‧‧寬度
WR1、WR2‧‧‧配線
WR1a‧‧‧配線部
圖1係顯示使用實施形態1之半導體裝置之電子裝置的一例之電路圖。
圖2係顯示信號之傳送例的說明圖。
圖3係概念地顯示實施形態1之半導體晶片的剖面構造之剖面圖。
圖4係概念地顯示實施形態1之半導體晶片的剖面構造之剖面圖。
圖5係實施形態1之半導體晶片的要部平面圖。
圖6係實施形態1之半導體晶片的要部平面圖。
圖7係實施形態1之半導體晶片的要部平面圖。
圖8係實施形態1之半導體晶片的要部剖面圖。
圖9係實施形態1之半導體晶片的要部剖面圖。
圖10係實施形態1之半導體晶片的要部剖面圖。
圖11係顯示形成於實施形態1之半導體晶片內之變壓器之電路構成的電路圖。
圖12係第1檢討例之半導體晶片的要部平面圖。
圖13係第1檢討例之半導體晶片的要部平面圖。
圖14係第1變形例之半導體晶片的要部平面圖。
圖15係第1變形例之半導體晶片的要部平面圖。
圖16係顯示線圈間之距離與結合係數之相關的圖 表。
圖17係使用於得到圖16之圖表的模擬之線圈圖案的平面圖。
圖18係使用於得到圖16之圖表的模擬之線圈圖案的平面圖。
圖19係顯示實施形態1之半導體封裝之平面圖。
圖20係顯示實施形態1之半導體封裝之剖面圖。
圖21係實施形態2之半導體晶片的要部平面圖。
圖22係實施形態2之半導體晶片的要部平面圖。
圖23係實施形態2之半導體晶片的要部平面圖。
圖24係實施形態2之半導體晶片的要部剖面圖。
圖25係實施形態2之半導體晶片的要部平面圖。
圖26係實施形態2之半導體晶片的要部平面圖。
圖27係實施形態2之半導體晶片的要部平面圖。
圖28係實施形態2之半導體晶片的要部剖面圖。
圖29係實施形態2之半導體晶片的要部剖面圖。
圖30係實施形態2之半導體晶片的要部剖面圖。
圖31係實施形態2之半導體晶片的要部剖面圖。
圖32係實施形態3之半導體晶片的要部平面圖。
圖33係實施形態3之半導體晶片的要部平面圖。
圖34係實施形態3之半導體晶片的要部平面圖。
圖35係實施形態3之半導體晶片的要部剖面圖。
圖36係實施形態3之半導體晶片的要部斜視圖。
圖37係顯示在實施形態3之半導體晶片之內部配線 的其他例之要部平面圖。
圖38係實施形態3之半導體晶片的要部平面圖。
圖39係對於第1檢討例適用實施形態3之技術思想的情況之平面圖。
圖40係對於第1檢討例適用實施形態3之技術思想的情況之平面圖。
圖41係對於第1檢討例適用實施形態3之技術思想的情況之平面圖。
在以下的實施形態中，方便上有必要時，分割成複數的部分或實施形態加以說明，但除了特別明示的情況之外，此等係並非相互無關的構成，而有一方係另一方或全部的變形例，詳細，補足說明等之關係。另外，在以下實施形態中，提及到要素的數據等(包含個數，數值，量，範圍等)之情況，除了特別明示之情況及原理上明確限定特定的數之情況等之外，並非加以限定其特定的數者，而亦可為特定數以上或以下。更且，在以下的實施形態中，其構成要素(亦包含要素步驟等)係除了特別明示之情況及原理上認為明確必須之情況等之外，當然未必為必須之構成。同樣地，在以下之實施形態中，提及構成要素等之形狀，位置關係等時，除了特別明示之情況及原理上認為並非明確之情況等之外，包含實質上作為近似或類似於其形狀等之構成等。此情況係對於上述數值及範圍亦為相 同。
以下，將實施形態，依據圖面加以詳細說明。然而，在為了說明實施形態之全圖中，對於具有同一的機能之構件係有附上同一符號，其反覆的說明係省略之。另外，在以下的實施形態中，除了特別必要時以外，原則上不會反覆說明同一或同樣的部分。
另外，在實施形態所使用的圖面中，即使為剖面圖，亦有為了容易辨識圖面而省略陰影線之情況。另外，即使為平面圖，亦有為了容易辨識圖面而附上陰影線之情況。
(實施形態1) <對於電路構成>
圖1係顯示使用一實施形態之半導體裝置(半導體晶片)之電子裝置(半導體裝置)的一例之電路圖。然而，在圖1中，以點線所圍住之部分則形成於半導體晶片CP1內，而以一點畫線所圍住之部分則形成於半導體晶片CP2內，而以兩點虛線所圍住的部分則形成於半導體封裝PKG內。
圖1所示之電子裝置係具備內藏半導體晶片CP1，CP2之半導體封裝PKG。對於半導體晶片CP1內係形成有傳送電路TX1及接收電路RX2與控制電路CC，而對於半導體晶片CP2內係形成有接收電路RX1及傳送電路TX2與驅動電路DR。
傳送電路TX1及接收電路RX1係為了將來自控制電 路CC之控制信號傳達至驅動電路DR的電路。另外，傳送電路TX2及接收電路RX2係為了將來自驅動電路DR之信號傳達至控制電路CC的電路。控制電路CC係控制或驅動驅動電路DR，而驅動電路DR係驅動負載LOD。半導體晶片CP1，CP2係內藏於半導體封裝PKG，而負載LOD係設置於半導體封裝PKG之外部。
對於傳送電路TX1及接收電路RX1之間係介入存在有磁耦合(感應耦合)之線圈(感應器)CL1a，CL2a所成之變壓器(變量器，變換器，磁耦合元件，電磁耦合元件)TR1，從傳送電路TX1至接收電路RX1，可藉由此變壓器TR1(即，藉由磁耦合之線圈CL1a，CL2a)而傳達信號者。由此，半導體晶片CP2內之接收電路RX1係可接收半導體晶片CP1內之傳送電路TX1所傳送的信號者。隨之，控制電路CC係藉由傳送電路TX1，變壓器TR1及接收電路RX1而可傳達信號(控制信號)至驅動電路DR者。此變壓器TR1(線圈CL1a，CL2a)係形成於半導體晶片CP1內。線圈CL1a及線圈CL2a係亦可各看做感應器者。另外，變壓器TR1係亦可看做磁耦合元件者。
另外，對於傳送電路TX2及接收電路RX2之間係介入存在有磁耦合(感應耦合)之線圈(感應器)CL1b，CL2b所成之變壓器(變量器，變換器，磁耦合元件，電磁耦合元件)TR2，從傳送電路TX2至接收電路RX2，可藉由此變壓器TR2(即，藉由磁耦合之線圈CL1b， CL2b)而傳達信號者。由此，半導體晶片CP1內之接收電路RX2係可接收半導體晶片CP2內之傳送電路TX2所傳送的信號者。隨之，驅動電路DR係藉由傳送電路TX2，變壓器TR2及接收電路RX2而可傳達信號至控制電路CC者。此變壓器TR2(線圈CL1b，CL2b)係形成於半導體晶片CP2內。線圈CL1b及線圈CL2b係亦可各看做感應器者。另外，變壓器TR2係亦可看做磁耦合元件者。
變壓器TR1係經由形成於半導體晶片CP1內之線圈CL1a，CL2a而加以形成，但線圈CL1a與線圈CL2a係未經由導體而連結，而作為磁耦合。因此，當流動有電流於線圈CL1a時，成為因應其電流的變化而產生感應起電力流動有感應電流於線圈CL2a。線圈CL1a則為一次線圈，而線圈CL2a則為二次線圈。利用此等而從傳送電路TX1傳送信號至變壓器TR1之線圈CL1a(一次線圈)而流動電流，由將因應此等而產生於變壓器TR1之線圈CL2a(二次線圈)之感應電流(或感應起電力)，以接收電路RX1檢測(接收)者，可以由接收電路RX1接收因應傳送電路TX1所傳送之信號的信號者。
另外，變壓器TR2係經由形成於半導體晶片CP2內之線圈CL1b，CL2b而加以形成，但線圈CL1b與線圈CL2b係未經由導體而連結，而作為磁耦合。因此，當流動有電流於線圈CL1b時，成為因應其電流的變化而產生感應起電力流動有感應電流於線圈CL2b。線圈CL1b則為 一次線圈，而線圈CL2b則為二次線圈。利用此等而從傳送電路TX2傳送信號至變壓器TR2之線圈CL1b(一次線圈)而流動電流，由將因應此等而產生於變壓器TR2之線圈CL2b(二次線圈)之感應電流(或感應起電力)，以接收電路RX2檢測(接收)者，可以由接收電路RX2接收因應傳送電路TX2所傳送之信號的信號者。
經由從控制電路CC歷經傳送電路TX1，變壓器TR1及接收電路RX1而至驅動電路DR之路徑，和從驅動電路DR歷經傳送電路TX2，變壓器TR2及接收電路RX2而至控制電路CC之路徑，在半導體晶片CP1與半導體晶片CP2之間進行信號的傳送收信者。即，經由接收電路RX1則接收傳送電路TX1所傳送之信號，而接收電路RX2則接收傳送電路TX2所傳送之信號之時，可在半導體晶片CP1與半導體晶片CP2之間進行信號的傳送收信者。如上述，對於從傳送電路TX1至接收電路RX1之信號的傳達係介入存在有變壓器TR1(即，磁耦合之線圈CL1a，CL2a)，另外，對於從傳送電路TX2至接收電路RX2之信號的傳達係介入存在有變壓器TR2(即，磁耦合之線圈CL1b，CL2b)。驅動電路DR係因應從半導體晶片CP1傳送至半導體晶片CP2之信號(即，從傳送電路TX1藉由變壓器TR1而傳送至接收電路RX1之信號)，可使負載LOD驅動者。作為負載LOD係因應用途而有各種之負載，但例如可例示馬達等。
半導體晶片CP1與半導體晶片CP2係電壓位準(基 準電位)為不同。例如，半導體晶片CP1係於具有以低電壓(例如數V~數十V)加以動作或驅動之電路的低電壓範圍，藉由後述之導線BW及引線LD等加以連接。另外，半導體晶片CP2係於具有以較前述低電壓為高電壓(例如100V以上)加以動作或驅動之電路(例如負載LOD或負載LOD用之開關等)之高電壓範圍，藉由後述之導線BW及引線LD等加以連接。但在半導體晶片CP1，CP2間之信號的傳達係介入存在變壓器TR1，TR2之故，而可在異電壓電路間之信號的傳達。
然而，在圖1中係對於使控制電路CC內藏於半導體晶片CP1內之情況而顯示，但作為其他的形態，亦可將控制電路CC內藏於半導體晶片CP1，CP2以外之半導體晶片者。另外，在圖1中係對於使驅動電路DR內藏於半導體晶片CP2內之情況而顯示，但作為其他的形態，驅動電路DR係亦可內藏於半導體晶片CP1，CP2以外之半導體晶片者。
<對於信號之傳送例>
圖2係顯示信號之傳送例的說明圖。
傳送電路TX1係將輸入至傳送電路TX1之方形波的信號SG1調制成微分波之信號SG2，傳送至變壓器TR1之線圈CL1a(一次線圈)。當經由此微分波之信號SG2的電流則流動於變壓器TR1之線圈CL1a(一次線圈)時，因應此之信號SG3則經由感應起電力而流動至變壓 器TR1之線圈CL2a(二次線圈)。以接收電路RX2放大此信號SG3，更且由調制成方形波者，方形波之信號SG4則從接收電路RX2加以輸出。經由此，可將因應輸入至傳送電路TX1之信號SG1之信號SG4，從接收電路RX2輸出者。由如此作為，從傳送電路TX1傳達有信號至接收電路RX1。從傳送電路TX2至接收電路RX2之信號的傳達亦可同樣地進行者。
另外，在圖2中，舉出有從傳送電路至接收電路之信號的傳達之一例，但並不限定於此，而可做各種變更，如為藉由加以磁耦合之線圈(一次線圈及二次線圈)而傳達信號的手法即可。
<對於半導體晶片之構造>
圖3係概念地顯示本實施形態之半導體晶片CP1，CP2的剖面構造之剖面圖。
參照圖3，對於半導體晶片CP1之構造加以說明。然而，半導體晶片係可看做半導體裝置者。
如圖3所示，於構成半導體晶片CP1之單結晶矽等所成之半導體基板SB1，形成有MISFET(Metal Insulator Semiconductor Field Effect Transistor)等之半導體元件。然而，作為其他的形態，作為半導體基板SB1，亦可使用SOI(Silicon On Insulator)基板等。
例如，於半導體基板SB1形成有p型阱PW及n型阱NW，而於p型阱PW上藉由閘極絕緣膜GI而形成有n通 道型MISFET用之閘極電極GE1，於n型阱NW上藉由閘極絕緣膜GI而形成有p通道型MISFET用之閘極電極GE2。閘極絕緣膜GI係例如由氧化矽膜等所成，閘極電極GE1，GE2係例如，由導入不純物之多結晶矽膜(摻雜多晶矽膜)等所成。
對於p型阱PW內係形成有n通道型MISFET之源極‧汲極用之n型半導體範圍SD1，而對於n型阱NW內係形成有p通道型MISFET之源極‧汲極用之p型半導體範圍SD2。經由閘極電極GE1，和閘極電極GE1之下方的閘極絕緣膜GI，和閘極電極GE1兩側之n型半導體範圍SD1(源極‧汲極範圍)，而形成有n通道型MISFET。另外，經由閘極電極GE2，和閘極電極GE2之下方的閘極絕緣膜GI，和閘極電極GE2兩側之p型半導體範圍SD2(源極‧汲極範圍)，而形成有p通道型MISFET。
另外，對於p型阱PW之上層部(表層部)之一部分係呈接觸於p型阱PW地，形成有較p型阱PW為高不純物濃度之p型半導體範圍PR。可從配線(M1~M5)或插塞V1，藉由此p型半導體範圍PR而於p型阱PW，將特定之電位(例如，接地電位或電源電位)進行供電者。另外，對於n型阱NW之上層部(表層部)之一部分係呈接觸於n型阱NW地，形成有較n型阱NW為高不純物濃度之n型半導體範圍NR。可從配線(M1~M5)或插塞V1，藉由此n型半導體範圍NR而於n型阱NW，將特定之電 位(例如，接地電位或電源電位)進行供電者。
另外，可亦於半導體基板SB1，因應必要而更加形成阻抗元件(未圖示)或電容元件(未圖示)等者。
對於半導體基板SB1上係經由複數之層間絕緣膜與複數之配線層而形成有多層配線構造。
具體而言，於半導體基板SB1上形成有複數之層間絕緣膜，而於複數之層間絕緣膜，各形成有插塞V1，配線M1，M2，M3，M4，M5及貫通部V2，V3，V4，V5。
然而，在圖3中係為了圖面的簡略化，而將形成於半導體基板SB1上之複數之層間絕緣膜，未以層分割而總括作為層間絕緣膜IL而顯示。
配線M1係第1配線層(最下層之配線層)的配線。配線M2係較第1配線層為1個上層之配線層的第2配線層之配線。配線M3係較第2配線層為1個上層之配線層的第3配線層之配線。配線M4係較第3配線層為1個上層之配線層的第4配線層之配線。配線M5係較第4配線層為1個上層之配線層的第5配線層之配線。
插塞V1係由導電體所成，形成於配線M1之下層，而插塞V1之上面則由接合於配線M1之下面者，加以電性連接於配線M1。另外，插塞V1之底部係連接於形成在半導體基板SB1之種種之半導體範圍(例如，n型半導體範圍SD1，p型半導體範圍SD2，n型半導體範圍NR，p型半導體範圍PR等)，或閘極電極GE1，GE2等。經由此，配線M1係藉由插塞V1而加以電性連接於形成於 半導體基板SB1之種種的半導體範圍或閘極電極GE1，GE2等。
貫通部V2係由導電體所成，形成於配線M2與配線M1之間，連接配線M2與配線M1。貫通部V2係亦可與配線M2一體地形成者。另外，貫通部V3係由導電體所成，形成於配線M3與配線M2之間，連接配線M3與配線M2。貫通部V3係亦可與配線M3一體地形成者。另外，貫通部V4係由導電體所成，形成於配線M4與配線M3之間，連接配線M4與配線M3。貫通部V4係亦可與配線M4一體地形成者。另外，貫通部V5係由導電體所成，形成於配線M5與配線M4之間，連接配線M5與配線M4。貫通部V5係亦可與配線M5一體地形成者。
各配線M1，M2，M3，M4，M5係可經由圖案化形成於層間絕緣膜上之導電膜之手法，或者於形成於層間絕緣膜的溝埋入導電膜之手法(所謂，金屬鑲嵌法)等而形成者。
另外，在圖3中係顯示形成於半導體基板SB1上之配線層的數量為5層之情況(配線M1，M2，M3，M4，M5之計5層之情況)，但配線層之數量係不限定為5層，而可做種種變更。
於半導體基板SB1上，形成有變壓器TR1之一次線圈(線圈CL1a)與二次線圈(線圈CL2a)。線圈CL1a與線圈CL2a係並非形成於同層，而形成於相互不同的層，而對於線圈CL1a與線圈CL2a之間係介入存在有絕 緣層。另外，下層側之線圈CL2a係並非接合於半導體基板SB1而加以形成，而於形成於半導體基板SB1上之層間絕緣膜上，形成有線圈CL1a。
以下，對於線圈CL1a，CL2a，參照圖3而更具體地加以說明。
線圈CL1a與線圈CL2a係經由形成於半導體基板SB1上之複數之配線層之中任一之配線層之時，而各加以形成。即，線圈CL1a與線圈CL2a係與配線M1，M2，M3，M4，M5之任一形成於同層。但形成有線圈CL1a之配線層，和形成有線圈CL2a之配線層係作為相互不同的配線層。線圈CL2a係形成於線圈CL1a之上方之故，經由較形成有線圈CL1a之配線層為上層之配線層，形成有線圈CL2a。
圖3之情況，經由第5配線層而形成有線圈CL2a(即，與配線M5形成線圈CL2a於同層)，而經由第3配線層而形成有線圈CL1a(即，與配線M3形成線圈CL1a於同層)則並非限定於此者。例如，線圈CL1a係如較線圈CL2a為下層即可，而亦可經由較第3配線層為上層或下層之配線層而形成者。另一方面，線圈CL2a係經由最上層之配線層(在此係第5配線層)而形成者為佳，經由此而容易將線圈CL2a連接於墊片(墊片電極，結合墊片)。
經由第3配線層而形成線圈CL1a之情況係線圈CL1a，可經由與配線M3同層之導電層，以同工程而形成 者。例如，對於使用金屬鑲嵌法而形成配線M3之情況，線圈CL1a亦可以與配線M2同工程而使用金屬鑲嵌法而形成，此情況，配線M3及線圈CL1a係經由埋入於層間絕緣膜的溝之導電膜(例如，將銅作為主體之導電膜)而加以形成。另外，例如，由圖案化形成於層間絕緣膜上之導電膜者而形成配線M3之情況，係由圖案化此導電膜者，可形成配線M3及線圈CL1a者。
經由第5配線層而形成線圈CL2a之情況係線圈CL2a，可經由與配線M5同層之導電層，以同工程而形成者。例如，由圖案化形成於層間絕緣膜上之導電膜者而形成配線M5之情況，係由圖案化此導電膜者，可形成配線M5及線圈CL2a者。另外，經由最上層之配線層(在此係配線M5)，可形成墊片(墊片電極，結合墊片)者。
對於線圈CL2a與線圈CL1a之間係介入存在有絕緣層(對應於構成層間絕緣膜IL之複數之層間絕緣膜之中之1層以上的層間絕緣膜)。例如，經由第5配線層而形成線圈CL2a，而經由第3配線層而形成線圈CL1a之情況，係較第3配線層為上層且較第5配線層為下層之層間絕緣膜(即，第3配線層與第5配線層之間的層間絕緣膜)則成為介入存在於線圈CL2a與線圈CL1a之間者。因此，線圈CL2a與線圈CL1a係未由導體而連結，而成為對於電性加以絕緣之狀態。但如上述，線圈CL2a與線圈CL1a係作為磁耦合。
對於半導體晶片CP1之最上層係形成有絕緣性之保護 膜(表面保護膜)PA1，經由此保護膜PA1，被覆配線M5及線圈CL2a而加以保護。保護膜PA1係例如可經由聚醯亞胺樹脂等之樹脂膜而形成者。
但墊片則各從保護膜PA1之開口部加以露出。在半導體晶片CP1中，墊片係經由與配線M5及線圈CL2a同層之導電層而加以形成，與線圈CL2a或配線M5一體地加以形成。連接於線圈CL2a之墊片係藉由銲接線BW等之導電性的連接構件，電性連接於半導體晶片CP2之墊片。
另外，對於半導體晶片CP2，亦可作為與半導體晶片CP1類似之構成者。
即，如圖3所示，於構成半導體晶片CP2之單結晶矽等所成之半導體基板SB2，形成有MISFET等之半導體元件。然而，作為其他的形態，作為半導體基板SB1，亦可使用SOI基板等。
例如，於半導體基板SB2形成有p型阱PW及n型阱NW，而於p型阱PW上藉由閘極絕緣膜GI而形成有n通道型MISFET用之閘極電極GE1，於n型阱NW上藉由閘極絕緣膜GI而形成有p通道型MISFET用之閘極電極GE2。對於p型阱PW內係形成有n通道型MISFET之源極‧汲極用之n型半導體範圍SD1，而對於n型阱NW內係形成有p通道型MISFET之源極‧汲極用之p型半導體範圍SD2。另外，對於p型阱PW之上層部的一部分係呈接合於p型阱PW地形成有p型半導體範圍PR，另外， 對於n型阱NW之上層部的一部分係呈接合於n型阱NW地形成有n型半導體範圍NR。另外，可亦於半導體基板SB2，更加形成阻抗元件(未圖示)或電容元件(未圖示)等者。
對於半導體基板SB2上係經由複數之層間絕緣膜與複數之配線層而形成有多層配線構造。
具體而言，於半導體基板SB2上形成有複數之層間絕緣膜(在圖3中係總括複數之層間絕緣膜而作為層間絕緣膜IL而顯示)，而於此複數之層間絕緣膜，各形成有插塞V1，配線M1，M2，M3，M4，M5及貫通部V2，V3，V4，V5。然而，在圖3中係顯示形成於半導體基板SB2上之配線層的數量為5層之情況(配線M1~M5之計5層之情況)，但配線層之數量係不限定為5層者。
另外，對於圖3之剖面係雖未顯示，但於半導體基板SB2上，形成有上述線圈CL1b與上述線圈CL2b。在半導體晶片CP2之線圈CL1b及線圈CL2b之構成係可作為與在半導體晶片CP1之線圈CL1a及線圈CL2a各自略同樣之故，在此係對於線圈CL1b，CL2b之圖示及說明係省略。
對於半導體晶片CP2之最上層係形成有絕緣性之保護膜PA1，經由此保護膜PA1，被覆配線M5及上述線圈CL2b(在圖3中未圖示)而加以保護。並且，在半導體晶片CP2中，連接於配線M5或上述線圈CL2a之墊片則從保護膜PA1的開口部加以露出。
於半導體晶片CP1內形成有上述傳送電路TX1及線圈CL1a，CL2a，而形成於半導體晶片CP1內之傳送電路TX1係藉由半導體晶片CP1內之內部配線(配線M1~M5)，電性連接於線圈CL1a。由此，從傳送電路TX1藉由半導體晶片CP1內之內部配線(配線M1~M5)而於線圈CL1a，可傳送傳送用之信號者。連接於在半導體晶片CP1之線圈CL2a的墊片係藉由銲接線BW等之導電性的連接構件，電性連接於半導體晶片CP2之墊片，更且藉由半導體晶片CP2之內部配線(M1~M5)，電性連接於形成於半導體晶片CP2內之接收電路RX1。經由此，從線圈CL1a經由電磁感應而將線圈CL2a所接受到之信號(接收信號)，藉由銲接線BW(連接構件)及半導體晶片CP2之內部配線(M1~M5)，可傳送至半導體晶片CP2內之接收電路RX1。
同樣地，於半導體晶片CP1內形成有上述傳送電路TX2及上述線圈CL1b，CL2b，而形成於半導體晶片CP2內之傳送電路TX2係藉由半導體晶片CP2內之內部配線(配線M1~M5)，電性連接於半導體晶片CP2內之上述線圈CL1b。由此，從傳送電路TX2藉由半導體晶片CP2內之內部配線(配線M1~M5)而於線圈CL1b，可傳送傳送用之信號者。連接於在半導體晶片CP2之上述線圈CL2b的墊片係藉由銲接線BW等之導電性的連接構件，電性連接於半導體晶片CP1之墊片，更且藉由半導體晶片CP1之內部配線(M1~M5)，電性連接於形成於半導體晶 片CP1內之接收電路RX2。經由此，從上述線圈CL1a經由電磁感應而將上述線圈CL2a所接受到之信號(接收信號)，藉由銲接線BW(連接構件)及半導體晶片CP1之內部配線(M1~M5)，可傳送至半導體晶片CP1內之接收電路RX1。
圖4係概念地顯示本實施形態之半導體晶片CP1，CP2的剖面構造之其他例的剖面圖。
圖4之情況則主要與圖3之情況不同的點，係圖4之情況，在半導體晶片CP1中，於保護膜PA1之一部分上更作為絕緣層而形成有樹脂膜RS，於此樹脂膜RS上形成有線圈CL2a者。對於樹脂膜RS上係呈被覆線圈CL2a地，形成有保護膜(保護用之樹脂膜)PA2。樹脂膜RS係例如可作為聚醯亞胺膜等者。另外，保護膜PA2係例如可作為聚醯亞胺膜等者。圖4之情況，線圈CL2a係形成於較最上層之內部配線層之第5層配線(配線M5)為更上層，此情況，線圈CL2a係例如形成導電膜於樹脂膜RS上之後，經由將其導電膜作為圖案化等之時而可形成者。
經由保護膜PA2，被覆線圈CL2a而加以保護，但從保護膜PA2之開口部，露出有連接於線圈CL2a之墊片。連接於線圈CL2a之墊片係經由與線圈CL2a同層之導電層所形成，與線圈CL2a一體地加以形成。連接於線圈CL2a之墊片係藉由銲接線BW等之導電性的連接構件，電性連接於半導體晶片CP2之墊片。
線圈CL1a係形成於線圈CL2a之下方，但設置樹脂膜RS而於此樹脂膜RS上形成線圈CL2a之情況，係於樹脂膜RS之下方形成有線圈CL1a。圖4之情況係經由第5層配線而形成有線圈CL1a(即，與配線M5同層地形成有線圈CL1a)，但並不限定於此等者。即，線圈CL1a係如為較線圈CL2a及樹脂膜RS為下層即可，而可經由第5配線層或較其為下層之配線層而形成者。
另外，樹脂膜RS係在層間絕緣膜IL上(或者保護膜PA1上)，亦可局部形成於形成線圈(CL2a)之範圍者。
圖4之情況係有必要形成樹脂膜RS，但樹脂膜RS係可以塗佈法而形成之故，工程時間係為短。
另一方面，圖3之情況係線圈CL2a與線圈CL1a之間的耐壓(絕緣耐壓)係經由層間絕緣膜(IL)而確保，未形成相當於樹脂膜RS及保護膜PA2之構成之狀態，可降低製造工程數或製造成本者。
另外，在圖4之情況中，對於半導體晶片CP2亦設置相當於樹脂膜RS及保護膜PA2之構成，於其樹脂膜RS上亦可形成上述線圈CL2b者。
<對於線圈之構成>
接著，對於形成於半導體晶片CP1內之變壓器TR1(構成之線圈)之詳細構成加以說明。
圖5~圖7係本實施形態之半導體晶片CP1之要部平面圖。圖8~圖10係本實施形態之半導體晶片CP1之要部 剖面圖。圖11係顯示形成於半導體晶片CP1內之變壓器TR1之電路構成的電路圖。
然而，圖5與圖6與圖7係顯示有在半導體晶片CP1之相同平面範圍，但層則為不同，而圖6係顯示較圖5為下層，圖7係顯示較圖6為下層。具體而言，對於圖5係顯示有形成於半導體晶片CP1之變壓器TR1的二次側的線圈(線圈CL5，CL6)，對於圖6係顯示有形成於半導體晶片CP1之變壓器TR1的一次側的線圈(線圈CL7，CL8)，對於圖7係顯示有形成於半導體晶片CP1之變壓器TR1的一次側的線圈之導出用的配線(導引配線HW2，HW3)。另外，呈容易了解一次側的線圈(CL7，CL8)與其導出用的配線(導引配線HW2，HW3)之相對的位置關係地，在圖6中係以點線顯示導引配線HW2，HW3，而在圖7中係以點線顯示在圖6中以實線所示之圖案(即，線圈配線CW7，CW8與連接配線HW4與虛擬配線DW3，DW4)。另外，以圖5~圖7之A1-A1線之剖面圖則對應於圖8，以圖5~圖7之A2-A2線之剖面圖則對應於圖9，以圖5~圖7之A3-A3線之剖面圖則對應於圖10。
如上述，於半導體晶片CP1內形成變壓器TR1用之一次線圈與二次線圈，而一次線圈與二次線圈之中，一次線圈則加以形成於下側，而二次線圈則加以形成於上側。即，於一次線圈的上方配置有二次線圈，而於二次線圈之下方配置有一次線圈。
在此，以各2個之線圈構成一次線圈與二次線圈，即，以2個之變壓器而構成變壓器TR1，以差動使此2個之變壓器進行動作時，雜訊耐性則變高。
因此，在本實施形態中，如圖11所示，將變壓器TR1之一次線圈(相當於上述線圈CL1a者)，由串聯地加以連接之線圈CL7與線圈CL8而形成，而將變壓器TR1之二次線圈(相當於上述線圈CL2a者)，由串聯地加以連接於墊片PD5與墊片PD6之間之線圈CL5與線圈CL6而形成。此情況，磁耦合(感應耦合)線圈CL7與線圈CL5，而磁耦合(感應耦合)線圈CL8與線圈CL6。加以串聯連接之線圈CL7，CL8係連接於傳送電路TX1。另外，於線圈CL5與線圈CL6之間電性連接有墊片PD7。此等線圈CL5，CL6，CL7，CL8與墊片PD5，PD6，PD7與傳送電路TX1係形成於半導體晶片CP1內。半導體晶片CP1之墊片PD5，PD6，PD7係藉由如上述之銲接線BW之導電性的連接構件與半導體晶片CP2之內部配線(配線M1~M5)，連接於半導體晶片CP2內之接收電路RX1。
因此，在半導體晶片CP1中，從傳送電路TX1傳送傳送用信號至一次線圈之線圈CL7與線圈CL8而流動電流時，因應流動至線圈CL7與線圈CL8之電流的變化，產生有感應起電力而流動有感應電流至二次線圈之線圈CL5與線圈CL6。產生於線圈CL5與線圈CL6之感應起電力或感應電流係從墊片PD5，PD6，PD7，可藉由如上 述之銲接線BW之導電性的連接構件與半導體晶片CP2之內部配線(配線M1~M5)而由半導體晶片CP2內之接收電路RX1而檢測者。由此，可將來自半導體晶片CP1之傳送電路TX1的信號，經由電磁感應，藉由線圈CL7，CL8，CL5，CL6，傳達至半導體晶片CP2之接收電路RX1者。對於墊片PD7係從半導體晶片CP2供給有固定電位(接地電位，GND電位，電源電位等)之故，可檢測線圈CL5之感應起電力或感應電流，和線圈CL6之感應起電力或感應電流而以差動進行控制(動作)者。
以下，參照圖5~圖10而對於此等線圈CL5，CL6，CL7，CL8與墊片PD5，PD6，PD7之具體的構成加以說明。
首先，二次線圈之線圈CL5，CL6與連接於此等之墊片(墊片電極，接合墊片)PD5，PD6，PD7之具體的構成加以說明。
如圖5及圖8~圖11所示，於墊片PD5與墊片PD6之間，串聯地連接有2個線圈(感應器)CL5，CL6。並且，於線圈CL5與線圈CL6之間電性連接有墊片PD7。
線圈CL5與線圈CL6係在半導體晶片CP1內，形成於同層，而線圈CL5係經由旋轉成渦旋狀(線圈狀，環狀)之線圈配線CW5而加以形成，而線圈CL6係經由旋轉成渦旋狀(線圈狀，環狀)之線圈配線CW6而加以形成。另外，線圈CL5及線圈CL6係各平面性地加以形成。線圈CL5及線圈CL6係亦可各看做感應器者。
另外，如圖6及圖8~圖11所示，2個線圈(感應器)CL7，CL8則串聯地加以連接。如圖6及圖8所示，線圈CL7與線圈CL8係在半導體晶片CP1內，形成於同層，而線圈CL7係經由旋轉成渦旋狀(線圈狀，環狀)之線圈配線CW7而加以形成，而線圈CL8係經由旋轉成渦旋狀(線圈狀，環狀)之線圈配線CW8而加以形成。另外，線圈CL7及線圈CL8係各平面性地加以形成。線圈CL7及線圈CL8係亦可各看做感應器者。
如從圖8~圖10亦了解到，在半導體晶片CP1內，線圈CL7，CL8係形成於較線圈CL5，CL6為下層。也就是，在半導體晶片CP1內，線圈CL5與線圈CL6係相互形成於同層，而線圈CL7與線圈CL8係相互形成於同層，但線圈CL7，線圈CL8係配置於較線圈CL5，CL6為下層，而線圈CL5，CL6係配置於較線圈CL7，CL8為上層。
並且，線圈CL7係配置於線圈CL5之正下方，線圈CL8係配置於線圈CL6之正下方。即，線圈CL7係以平面視呈與線圈CL5重疊地加以配置，而線圈CL8係以平面視呈與線圈CL6重疊地加以配置。換言之，線圈CL5係配置於線圈CL7之正上方，線圈CL6係配置於線圈CL8之正上方。即，線圈CL5係以平面視呈與線圈CL7重疊地加以配置，而線圈CL6係以平面視呈與線圈CL8重疊地加以配置。
線圈CL5及線圈CL6係變壓器TR1之二次線圈，而 對應於上述線圈CL2a之構成。另外，線圈CL7及線圈CL8係變壓器TR1之一次線圈，而對應於上述線圈CL1a之構成。線圈CL5與線圈CL7則作為磁耦合，而線圈CL6與線圈CL8則作為磁耦合。即，線圈CL5與線圈CL7係未由導體加以連結，但作為磁耦合，而線圈CL6與線圈CL8係未由導體加以連結，但作為磁耦合。另一方面，線圈CL5與線圈CL6係由導體而連結，而線圈CL7與線圈CL8係由導體而連結。
然而，圖8~圖10之剖面圖係顯示適用上述圖4之構造之情況，於樹脂膜RS上形成有二次線圈(線圈CL5，CL6)，而於樹脂膜RS下形成有一次線圈(線圈CL7，CL8)，但亦可適用上述圖3之構造者。
墊片PD5，PD6，PD7係經由與線圈CL5，CL6(線圈配線CW5，CW6)同層之導電層而加以形成。線圈配線CW5，CW6及導引配線HW1係經由半導體晶片CP1之最上層的保護膜(圖8~圖10之情況係保護膜PA2)所被覆，墊片PD5，PD6，PD7係從設置於此保護膜(PA2)之開口部OP加以露出。在圖5中，以點線顯示此開口部OP。另外，對於墊片PD5，PD6，PD7之表面係亦可形成鎳(Ni)膜與鎳膜上之金(Au)膜之層積膜等所成之基底金屬膜UM，經由此，成為容易將銲接線BW等之連接構件連接於墊片PD5，PD6，PD7。
對於線圈CL5，CL6及墊片PD5，PD6，PD7，參照圖5及圖8~圖10更加以說明。
如圖5及圖8~圖10所示，墊片PD5係配置於線圈CL5之旋渦內測，而於此墊片PD5連接有線圈CL5之一端。即，連接於墊片PD5之線圈配線CW5則經由複數次旋轉此墊片PD5之周圍之時，形成線圈CL5。圖5的情況，係連接於墊片PD5之線圈配線CW5則右旋轉(順時鐘)旋轉此墊片PD5之周圍而形成線圈CL5。線圈配線CW5彼此係未交叉之故，而連接於墊片PD5之線圈配線CW5係每次右旋轉(順時鐘)旋轉此墊片PD5之周圍，而從墊片PD5徐緩偏移至遠側。
另外，墊片PD6係配置於線圈CL6之旋渦的內側，於此墊片PD6連接有線圈CL6之一端。即，連接於墊片PD6之線圈配線CW6則經由複數次旋轉此墊片PD6之周圍之時，形成線圈CL6。圖5的情況，係連接於墊片PD6之線圈配線CW6則右旋轉(順時鐘旋轉)旋轉此墊片PD6之周圍而形成線圈CL6。線圈配線CW6彼此係未交叉之故，而連接於墊片PD6之線圈配線CW6係每次右旋轉(順時鐘旋轉)旋轉此墊片PD6之周圍，而從墊片PD6徐緩偏移至遠側。
在此，「右旋轉」係與「順時鐘旋轉」相同意思，而「左旋轉」係與「逆時鐘旋轉」相同意思。另外，在敘述線圈或線圈配線之捲方向(旋渦的方向)時係指在從上方而視其線圈或線圈配線之情況，從渦旋的內側朝向外側時之捲方向者，從上方而視，從渦旋的內側朝向外側時可看到順時鐘者稱之為「右旋轉」，而從渦旋的內側朝向外側 時可看到逆時鐘者稱之為「左旋轉」者。例如，在敘述半導體晶片CP1之線圈CL5之捲方向時係從半導體晶片CP1之上方而視半導體晶片CP1之表面側(形成有墊片側為表面側)時(圖5及圖6係對應於此)，從線圈CL5之渦旋的內側朝向外側時可看到順時鐘者稱之為「右捲」，可看到逆時鐘者稱之為「左捲」者。
圖5之線圈CL5係從上方而視，從線圈CL5之渦旋的內側朝向外側時可看到順時鐘之故，線圈CL5(線圈配線CW5)之捲方向可稱作右捲者。另外，圖5之線圈CL6係從上方而視，從線圈CL6之渦旋的內側朝向外側時可看到順時鐘之故，線圈CL6(線圈配線CW6)之捲方向可稱作右捲者。
線圈CL5(線圈配線CW5)的捲數(旋轉數)與線圈CL6(線圈配線CW6)的捲數(旋轉數)係可因應必要而變更。但線圈CL5(線圈配線CW5)的捲數，和線圈CL6(線圈配線CW6)的捲數係相同為佳。另外，線圈CL5的尺寸(直徑)，和線圈CL6的尺寸(直徑)係相同為佳。另外，線圈CL5的本身電感，和線圈CL6的本身電感係相同為佳。
在線圈CL5與線圈CL6之間，線圈CL5(線圈配線CW5)的另一端(與連接於墊片PD5側係相反側的端部)，和線圈CL6(線圈配線CW6)的另一端(與連接於墊片PD6側係相反側的端部)係加以連接於導引配線(導引用配線)HW1。因此，線圈CL5(線圈配線 CW5)的上述另一端與線圈CL6(線圈配線CW6)的上述另一端係藉由導引配線HW1而加以電性連接。
在此，線圈CL5(線圈配線CW5)的上述另一端係對應於線圈CL5(線圈配線CW5)的外側(旋渦的外側)之端部，線圈CL6(線圈配線CW6)的上述另一端係對應於線圈CL6(線圈配線CW6)的外側(旋渦的外側)之端部。即，線圈CL5(線圈配線CW5)係具有相互相反側之端部的內側(旋渦的內側)之端部與外側(旋渦的外側)之端部，其中的內側之端部則連接於墊片PD5，而外側的端部則連接於導引配線HW1。另外，線圈CL6(線圈配線CW6)係具有相互相反側之端部的內側(旋渦的內側)之端部與外側(旋渦的外側)之端部，其中的內側之端部則連接於墊片PD6，而外側的端部則連接於導引配線HW1。
此導引配線HW1係形成於與線圈CL5(線圈配線CW5)及線圈CL6(線圈配線CW6)同層，如圖5所示，在平面視中，從線圈CL5與線圈CL6之間至墊片PD7而延伸存在。如圖5所示，墊片PD7係當看在平面視的位置時，未位置於線圈CL5與線圈CL6之間，而隨之亦未位置於墊片PD5與墊片PD6之間。
導引配線HW1係電性連接線圈CL5(線圈配線CW5)的外側(旋渦的外側)之端部與線圈CL6(線圈配線CW6)的外側(旋渦的外側)之端部同時，為了將此導引至墊片PD7之配線。假設，墊片PD7作為配置於線 圈CL5與線圈CL6之間時，未有此導引配線HW1亦可，而可將線圈CL5(線圈配線CW5)的外側之端部與線圈CL6(線圈配線CW6)的外側之端部直接連結於墊片PD7者。但如圖5所示，墊片PD7係在平面視未位置於線圈CL5與線圈CL6之間之故，於延伸存在於線圈CL5與線圈CL6之間的部分之導引配線HW1，連接線圈CL5(線圈配線CW5)的外側之端部與線圈CL6(線圈配線CW6)的外側之端部同時，將此導引配線HW1引導至墊片PD7為止。
導引配線HW1係在線圈CL5與線圈CL6之間，延伸存在於對於連結線圈CL5與線圈CL6之方向(此方向係亦對應於連結墊片PD5與墊片PD6之方向)而言交叉之方向(更特定來說係略正交之方向)之同時，更朝向於墊片PD7至連接於墊片PD7為止延伸存在。另外，墊片PD5，PD6，PD7之各尺寸(邊的長度)係可作為略相同者。
導引配線HW1之寬度W1係較線圈配線CW5，CW6之各寬度W2為大(即W1>W2)為佳，另外，墊片PD7的邊長度(尺寸)L1為小(即W1<L1)為佳。線圈配線CW5，CW6係為了未增加佔有面積而爭取捲數(旋轉數)，將配線寬度變細者為有效，但導引配線HW1係與線圈之捲數係無關之故，經由加大導引配線HW1之配線寬度之時，可降低阻抗(配線阻抗)。因此，線圈配線CW5，CW6之各寬度係經由作為較導引配線HW1之寬度 為小之時，可謀求線圈CL5，CL6之佔有面積之抑制與捲數之增加者。另外，導引配線HW1之寬度係經由作為較線圈配線CW5，CW6之各寬度為大之時，可降低導引配線HW1之阻抗者。另外，經由將導引配線HW1之寬度，作為較墊片PD7之邊長為小之時，可縮短線圈CL5與線圈CL6之間的距離(間隔)L2者。此線圈CL5與線圈CL6之間的距離(間隔)L2係較墊片PD7的邊長度(尺寸)L1為小(L2<L1)為佳。
另外，於線圈配線CW5之最外周的外側，和線圈配線CW6之最外周的外側，各配置虛擬配線DW1，DW2者為佳。虛擬配線DW1，DW2係形成於與線圈配線CW5，CW6同層，但未與線圈配線CW5，CW6加以連接之虛擬的配線，而作為孤立圖案。線圈配線CW5，CW6係作為配線係未使用之虛擬的配線之故，可作為漂移電位(浮動電位)者。
虛擬配線DW1係除了線圈CL5與線圈CL6相互對向之範圍(對應於導引配線HW1所延伸存在之範圍)，呈沿著線圈配線CW5之最外周地，從線圈配線CW5之最外周隔離而加以形成。另外，虛擬配線DW2係除了線圈CL5與線圈CL6相互對向之範圍(對應於導引配線HW1所延伸存在之範圍)，呈沿著線圈配線CW6之最外周地，從線圈配線CW6之最外周隔離而加以形成。線圈配線CW5之最外周與虛擬配線DW1之間的間隔係可作為與旋轉之線圈配線CW5彼此之間隔大約相同者，另外，線 圈配線CW6之最外周與虛擬配線DW2之間的間隔係可作為與旋轉之線圈配線CW6彼此之間隔大約相同者。
線圈配線CW5，CW6係例如，可由利用光微影工程及蝕刻工程而圖案化形成於絕緣膜上之導電膜者而形成。但以光微影工程形成光阻劑圖案之情況，最外周之光阻劑圖案係形狀容易崩潰(例如成為較目的為細之圖案)之故，使用此光阻劑圖案而蝕刻導電膜形成線圈之情況，有著線圈之最外周的形狀亦崩潰之虞。
對於此等而言，如作為呈於線圈配線CW5，CW6之最外周之外側設置虛擬配線DW1，DW2，光阻劑圖案之形狀容易崩潰之情況係成為虛擬配線DW1，DW2形成用之光阻劑圖案，而為了形成線圈配線CW5，CW6之光阻劑圖案係包含最外周，未有形狀崩潰而可正確地形成者。因此，線圈配線CW5，CW6係包含最外周，未有形狀崩潰而可正確地形成者。另外，虛擬配線DW1，DW2係即使作為形狀崩潰，作為配線係未使用虛擬的配線圖案之故而未有問題。
另外，亦將與虛擬配線DW1，DW2各同樣之虛擬配線DW3，DW4，設置於一次線圈之線圈CL7，CL8(線圈配線CW7，CW8)之最外周的外側者，其情況亦可得到與上述同樣之效果。即，如圖6所示，虛擬配線DW3係除了線圈CL7與線圈CL8相互對向之範圍(對應於連接配線HW4所延伸存在之範圍)，呈沿著線圈配線CW7之最外周地，從線圈配線CW7之最外周隔離而加以形成。 另外，虛擬配線DW4係除了線圈CL7與線圈CL8相互對向之範圍(對應於連接配線HW4所延伸存在之範圍)，呈沿著線圈配線CW8之最外周地，從線圈配線CW8之最外周隔離而加以形成。
另外，將線圈CL5，CL6形成於樹脂膜RS上之情況係如圖5所示，在平面視，將線圈CL5，CL6(線圈配線CW5，CW6)的角作為鈍角(較90°為大的角)者為佳。此係樹脂膜，特別是聚醯亞胺膜係對於金屬圖案之直角或銳角為弱之故。由將線圈CL5，CL6(線圈配線CW5，CW6)的角作為鈍角(較90°為大的角)者，可使線圈CL5，CL6之基底的樹脂膜RS，或被覆線圈CL5，CL6之樹脂膜(保護膜PA1或保護膜PA2)之信賴性提升者。另外，此情況係線圈CL5，CL6之基底的樹脂膜RS或被覆線圈CL5，CL6之樹脂膜(保護膜PA1或保護膜PA2)為聚醯亞胺膜之情況，效果特別大。圖5的情況，將線圈CL5，CL6(線圈配線CW5，CW6)的平面形狀係為略八角形之故，將線圈CL5，CL6(線圈配線CW5，CW6)的角係成為約135°。
接著，對於線圈CL7，CL8，參照圖6~圖10更加以說明。
如從圖6亦了解到，於線圈CL7之旋渦的內側未配置有墊片。線圈CL7(線圈配線CW7)之內側(旋渦的內側)的端部係藉由貫通部，電性連接於配置於較線圈配線CW7為下層之導引配線HW2。此貫通部係位置於線圈配 線CW7與導引配線HW2之間，連接線圈配線CW7與導引配線HW2之構成，對應於上述貫通部V2，V3，V4，V5之任一，圖10之情況係對應於貫通部V5。此貫通部係由與線圈配線CW7之另外工程而形成，或者亦可由與線圈配線CW7相同工程，與線圈配線CW7一體地形成者。
對於導引配線HW2，係連接有與導引配線HW2同層之配線，或較導引配線HW2為上層之配線，或者較導引配線HW2為下層之配線，藉由半導體晶片CP1之內部配線，連接於對應於形成於半導體晶片CP1內之傳送電路TX1之構成。
藉由貫通部而連接於導引配線HW2之線圈配線CW7則經由複數次旋轉之時，形成有線圈CL7。然而，在墊片PD5之正下方的範圍(位置)中，線圈配線CW7係未旋轉者為佳，而呈圍繞墊片PD5之正下方的範圍(位置)地線圈配線CW7則旋轉。
圖6之情況，藉由貫通部而連接於導引配線HW2之線圈配線CW7則將上述墊片PD5之正下方的範圍(位置)的周圍旋轉成右旋轉(順時鐘旋轉)，形成有線圈CL7。線圈配線CW7彼此係未交叉之故，藉由貫通部而連接於導引配線HW2之線圈配線CW7係每次將上述墊片PD5之正下方的範圍(位置)的周圍旋轉成右旋轉(順時鐘旋轉)，從旋渦之中心徐緩地偏移至遠側。
另外，於線圈CL8之旋渦的內側未配置有墊片。線 圈CL8(線圈配線CW8)之內側(旋渦的內側)的端部係藉由貫通部，電性連接於配置於較線圈配線CW8為下層之導引配線HW3。此貫通部係位置於線圈配線CW8與導引配線HW3之間，連接線圈配線CW8與導引配線HW3之構成，對應於上述貫通部V2，V3，V4，V5之任一，圖10之情況係對應於貫通部V5。此貫通部係由與線圈配線CW8之另外工程而形成，或者亦可由與線圈配線CW8相同工程，與線圈配線CW8一體地形成者。
對於導引配線HW3，係連接有與導引配線HW3同層之配線，或較導引配線HW3為上層之配線，或者較導引配線HW3為下層之配線，藉由半導體晶片CP1之內部配線，連接於對應於形成於半導體晶片CP1內之傳送電路TX1。
藉由貫通部而連接於導引配線HW3之線圈配線CW8則經由複數次旋轉之時，形成有線圈CL8。然而，在墊片PD6之正下方的範圍(位置)中，線圈配線CW8係未旋轉者為佳，而呈圍繞墊片PD6之正下方的範圍(位置)地線圈配線CW8則旋轉。
圖6之情況，藉由貫通部而連接於導引配線HW3之線圈配線CW8則將上述墊片PD6之正下方的範圍(位置)的周圍旋轉成右旋轉(順時鐘旋轉)，形成有線圈CL8。線圈配線CW8彼此係未交叉之故，藉由貫通部而連接於導引配線HW3之線圈配線CW8係每次將上述墊片PD6之正下方的範圍(位置)的周圍旋轉成右旋轉(順時 鐘旋轉)，從旋渦之中心徐緩地偏移至遠側。
線圈CL7(線圈配線CW7)的捲數(旋轉數)與線圈CL8(線圈配線CW8)的捲數(旋轉數)係可因應必要而變更。但線圈CL7(線圈配線CW7)的捲數，和線圈CL8(線圈配線CW8)的捲數係相同為佳。另外，線圈CL7的尺寸(直徑)，和線圈CL8的尺寸(直徑)係相同為佳。另外，線圈CL7的本身電感，和線圈CL8的本身電感係相同為佳。另外，磁耦合之線圈CL5，CL7之相互電感，與磁耦合之線圈CL6，CL8之相互電感係相同為佳。
在線圈CL7與線圈CL8之間，線圈CL7(線圈配線CW7)之外側的端部，與線圈CL8(線圈配線CW8)之外側的端部係連接於連接配線(連接用配線)HW4。即，線圈CL7(線圈配線CW7)之內側(旋渦的內側)之端部與外側(旋渦的外側)之端部之中，內側的端部係藉由貫通部而連接於較線圈配線CW7為下層之導引配線HW2，而外側的端部係連接於與線圈配線CW7同層之連接配線HW4。另外，線圈CL8(線圈配線CW8)之內側(旋渦的內側)之端部與外側(旋渦的外側)之端部之中，內側的端部係藉由貫通部而連接於較線圈配線CW8為下層之導引配線HW3，而外側的端部係連接於與線圈配線CW8同層之連接配線HW4。因此，線圈CL7(線圈配線CW7)之一方的端部(外側的端部)與線圈CL8(線圈配線CW8)之一方的端部(外側的端部)係藉由連接配線HW4而加以電性連接。
然而，在線圈CL7或線圈配線CW7中，內側(旋渦的內側)之端部和外側(旋渦的外側)之端部係相互為相反側之端部，另外，在線圈CL8或線圈配線CW8中，內側(旋渦的內側)之端部和外側(旋渦的外側)之端部係相互為相反側之端部。
連接配線HW4係形成於與線圈CL7(線圈配線CW7)及線圈CL8(線圈配線CW8)同層，在平面視中，延伸存在(位置)於線圈CL7(線圈配線CW7)與線圈CL8(線圈配線CW8)之間。
連接配線HW4係為了電性連接線圈CL7(線圈配線CW7)之外側的端部與線圈CL8(線圈配線CW8)之外側的端部之配線。連接配線HW4係於線圈CL7與線圈CL8之間，延伸存在於對於連結線圈CL7與線圈CL8之方向(對應於連結線圈CL7之旋渦中心與線圈CL8之旋渦中心之方向)而言交叉之方向(更特定來說係為略垂直之方向)。
未設置連接配線HW4，而直接連結連接線圈CL7(線圈配線CW7)之外側的端部與線圈CL8(線圈配線CW8)之外側的端部亦可。但如圖6，在平面視於線圈CL7與線圈CL8之間，如設置配線寬度較線圈配線CW7，CW8之各配線寬度為大之連接配線HW4，可降低配線阻抗者。
連接配線HW4係設置於上述導引配線HW1之正下方為佳。但上述導引配線HW1係必須連接於上述墊片PD7 之故，不僅延伸存在於線圈CL5與線圈CL6之間，而必須從線圈CL5與線圈CL6之間更使其延伸(導引)到達至墊片PD7為止。另一方面，對於連接配線HW4係如設置於線圈CL7與線圈CL8之間即可，而可未從連接配線HW4導引線圈配線CW7，CW8以外之配線。
加以串聯連接之線圈CL7及線圈CL8則對應於變壓器TR1之一次側的上述線圈CL1a，而加以串聯連接之線圈CL5及線圈CL6則對應於變壓器TR1之二次側的上述線圈CL2a。導引配線HW2，HW3係藉由半導體晶片CP1之內部配線(M1~M5)，連接於形成於半導體晶片CP1內之傳送電路TX1。上述墊片PD5，PD6，PD7係藉由如連接於此等墊片PD5，PD6，PD7之上述銲接線BW之導電性的連接構件與半導體晶片CP2之內部配線(M1~M5)，連接於形成於半導體晶片CP2內之接收電路RX1。
因此，當從傳送電路TX1傳送有傳送用之信號至導引配線HW2，HW3時，流動有電流至串聯連接於導引配線HW2與導引配線HW3之間之線圈CL7及線圈CL8。此時，線圈CL7與線圈CL8係串聯地加以連接之故，流動至線圈CL7之電流，和流動至線圈CL8之電流係實質上為相同大小。線圈CL5與線圈CL7係未由導體加以連結，但作為磁耦合，而線圈CL6與線圈CL8係未由導體加以連結，但作為磁耦合。因此，當流動有電流至一次側的線圈CL7及線圈CL8時，因應此電流之變化，成為呈 於二次側之線圈CL5及線圈CL6產生有感應起電力而流動有感應電流。
接著，對於流動至一次側之線圈CL7，CL8之電流更加以說明。
對於流動有電流至一次線圈之線圈CL7，CL8，係有從導引配線HW2通過線圈CL7及線圈CL8而流動有電流至導引配線HW3之情況，和從導引配線HW3通過線圈CL8及線圈CL7而流動有電流至導引配線HW2之情況的2個例子。
從導引配線HW2通過線圈CL7及線圈CL8而流動有電流至導引配線HW3之情況係流動至線圈CL7，CL8之電流係如以下。即，在線圈CL7中，從線圈配線CW7之內側的端部(藉由貫通部而連接於導引配線HW2之端部)側，通過線圈配線CW7，而流動有電流至線圈配線CW7之外側的端部(連接於連接配線HW4之端部)側。也就是，在線圈CL7中，從渦的內側朝向外側而流動有電流。另一方面，在線圈CL8中，從線圈配線CW8之外側的端部(連接於連接配線HW4之端部)側，通過線圈配線CW8，而流動有電流至線圈配線CW8之內側的端部(藉由貫通部而連接於導引配線HW3之端部)側。也就是，在線圈CL8中，從渦的外側朝向內側而流動有電流。
另一方面，從導引配線HW3通過線圈CL8及線圈CL7而流動有電流至導引配線HW2之情況係流動至線圈 CL8，CL7之電流係如以下。即，在線圈CL8中，從線圈配線CW8之內側的端部(藉由貫通部而連接於導引配線HW3之端部)側，通過線圈配線CW8，而流動有電流至線圈配線CW8之外側的端部(連接於連接配線HW4之端部)側。也就是，在線圈CL8中，從渦的內側朝向外側而流動有電流。另一方面，在線圈CL7中，從線圈配線CW7之外側的端部(連接於連接配線HW4之端部)側，通過線圈配線CW7，而流動有電流至線圈配線CW7之內側的端部(藉由貫通部而連接於導引配線HW2之端部)側。也就是，在線圈CL7中，從渦的外側朝向內側而流動有電流。
隨之，在線圈CL7(線圈配線CW7)中，從內側之端部側流動有電流至外側的端部側之情況(即，在線圈CL7中從渦的內側朝向外側流動有電流之情況)，係在線圈CL8(線圈配線CW8)中，係成為必然地從外側之端部側流動有電流至內側的端部側(即，從渦的外側朝向內側流動有電流)者。另一方面，在線圈CL7(線圈配線CW7)中，從外側之端部側流動有電流至內側的端部側之情況(即，在線圈CL7中從渦的外側朝向內側流動有電流之情況)，係在線圈CL8(線圈配線CW8)中，係成為必然地從內側之端部側流動有電流至外側的端部側(即，從渦的內側朝向外側流動有電流)者。
在此，當著眼於線圈CL7及線圈CL8之捲方向(旋渦的方向)時，線圈CL7，CL8係均為右捲，從上方而視 線圈CL7，CL8時，從內側的端部(連接於導引配線HW2，HW3側之端部)朝向外側的端部(連接於連接配線HW4側之端部)而旋轉成右旋轉(順時鐘旋轉)。因此，在線圈CL7中，從內側的端部側通過線圈配線CW7而流動有電流至外側之端部側的情況係成為在線圈CL7流動有電流於右旋轉(順時鐘旋轉)者，另一方面，從外側的端部側通過線圈配線CW7而流動有電流至內側之端部側的情況係成為在線圈CL7流動有電流於左旋轉(逆時鐘旋轉)者。另外，同樣地，在線圈CL8中，亦從內側的端部側通過線圈配線CW8而流動有電流至外側之端部側的情況係成為在線圈CL7流動有電流於右旋轉(順時鐘旋轉)者，另一方面，從外側的端部側通過線圈配線CW8而流動有電流至內側之端部側的情況係成為在線圈CL8流動有電流於左旋轉(逆時鐘旋轉)者。
當流動有電流至線圈CL7時，在線圈CL7之內側(旋渦的內側)中，產生有成貫通線圈CL7之磁通(略垂直於圖6之紙面之方向的磁通)。另外，當流動有電流至線圈CL8時，在線圈CL8之內側(旋渦的內側)中，產生有成貫通線圈CL8之磁通(略垂直於圖6之紙面之方向的磁通)。此時，在右旋轉(順時鐘旋轉)地流動有電流於線圈之情況，和左旋轉(逆時鐘旋轉)地流動有電流於線圈之情況，所產生的磁通方向係為相反。
如上述，在線圈CL7(線圈配線CW7)中，從內側之端部側流動有電流至外側的端部側之情況，必然性地在線 圈CL8(線圈配線CW8)中，從外側之端部側流動有電流至內側的端部側，但此時係成為在線圈CL7中，流動有電流於右旋轉(順時鐘旋轉)，而在線圈CL8中，流動有電流於左旋轉(逆時鐘旋轉)者。此時，貫通線圈CL7之內側之磁通的方向，和貫通線圈CL8之內側之磁通的方向係相互成為逆方向。具體而言，在線圈CL7中，由流動有電流於右旋轉(順時鐘旋轉)者，在線圈CL7之內側(旋渦的內側)中，在圖6的紙面產生有從表側貫通於背側之方向的磁通，而線圈CL8中，由流動有電流於左旋轉(逆時鐘旋轉)者，在線圈CL8之內側(旋渦的內側)中，在圖6的紙面產生有從表側貫通於背側之方向的磁通。
另外，如上述，在線圈CL7(線圈配線CW7)中，從外側之端部側流動有電流至內側的端部側之情況，必然性地在線圈CL8(線圈配線CW8)中，從內側之端部側流動有電流至外側的端部側，但此時係成為在線圈CL7中，流動有電流於左旋轉(逆時鐘旋轉)，而在線圈CL8中，流動有電流於右旋轉(順時鐘旋轉)者。此時，貫通線圈CL7之內側之磁通的方向，和貫通線圈CL8之內側之磁通的方向係相互成為逆方向。具體而言，在線圈CL7中，由流動有電流於左旋轉(逆時鐘旋轉)者，在線圈CL7之內側(旋渦的內側)中，在圖6的紙面產生有從表側貫通於背側之方向的磁通，而線圈CL8中，由流動有電流於右旋轉(順時鐘旋轉)者，在線圈CL8之內側 (旋渦的內側)中，在圖6的紙面產生有從表側貫通於背側之方向的磁通。
也就是，當流動有電流至加以串聯連接之線圈CL7及線圈CL8時，在線圈CL7與線圈CL8電流的流動方向則為相反，經由此，成為在線圈CL7與線圈CL8產生有相互相反方向之磁通者。
在此，線圈的電流方向(或電流之流動方向)係指從上方而視其線圈(或線圈配線)，在其線圈流動有電流至右旋轉(順時鐘旋轉)，或者流動有電流至左旋轉(逆時鐘旋轉)。因此，在2個線圈中，敘述線圈的電流之方向為相同(或電流之流動方向為相同)之情況，係對應於從上方而視其2個線圈，其兩個線圈之雙方同時流動有電流於右旋轉(順時鐘旋轉)，或者其兩個線圈之雙方同時流動有電流於左旋轉(逆時鐘旋轉)之情況。另外，對於2個線圈，敘述線圈的電流之方向為相反(或電流之流動方向為相反)之情況，係對應於從上方而視其2個線圈，其兩個線圈之中，一方的線圈係流動有電流於右旋轉(順時鐘旋轉)，另一方的線圈係流動有電流於左旋轉(逆時鐘旋轉)之情況。
線圈CL5與線圈CL7係磁耦合之故，經由流動於一次側之線圈CL7的電流而產生之磁通產生變化時，呈消除其磁通的變化之感應起電力則產生於二次側之線圈CL5，而流動有感應電流。同樣地，線圈CL6與線圈CL8係磁耦合之故，經由流動於一次側之線圈CL8的電流而 產生之磁通產生變化時，呈消除其磁通的變化之感應起電力則產生於二次側之線圈CL6，而流動有感應電流。
如上述，流動有電流至加以串聯連接之線圈CL7及線圈CL8之情況，在線圈CL7與線圈CL8電流的流動方向則為相反，而所產生之磁通的方向亦在線圈CL7與線圈CL8為相反者。並且，線圈CL7與線圈CL8係加以串聯連接之故，流動於線圈CL7之電流減少時，流動於線圈CL8之電流亦減少，而流動於線圈CL7之電流增加時，流動於線圈CL8之電流亦增加。因此，流動有感應電流於二次側之線圈CL5，CL6之情況，流動於線圈CL5之電流方向，和流動於線圈CL6之電流方向係成為相反。
首先，假設從導引配線HW2側通過線圈CL7及線圈CL8而流動電流至導引配線HW3側之情況。此情況，在一次側之線圈CL7，CL8係成為流動有右旋轉之電流於線圈CL7，而流動有左旋轉之電流於線圈CL8者。此時，使流動至一次線圈(CL7，CL8)之電流增加之間，係在二次線圈(CL5，CL6)側中，流動有左旋轉之感應電流至線圈CL5，而流動有右旋轉之感應電流至線圈CL6，另一方面，使流動至一次線圈(CL7，CL8)之電流減少之間，係在二次線圈(CL5，CL6)側中，流動有右旋轉之感應電流至線圈CL5，而流動有左旋轉之感應電流至線圈CL6。
接著，假設從導引配線HW3側通過線圈CL8及線圈 CL7而流動電流至導引配線HW2側之情況。此情況，在一次側之線圈CL7，CL8係成為流動有右旋轉之電流於線圈CL8，而流動有左旋轉之電流於線圈CL7者。此時，使流動至一次線圈(CL7，CL8)之電流增加之間，係在二次線圈(CL5，CL6)側中，流動有左旋轉之感應電流至線圈CL6，而流動有右旋轉之感應電流至線圈CL5，另一方面，使流動至一次線圈(CL7，CL8)之電流減少之間，係在二次線圈(CL5，CL6)側中，流動有右旋轉之感應電流至線圈CL6，而流動有左旋轉之感應電流至線圈CL5。
也就是，流動有感應電流於二次側之線圈CL5，CL6時，流動於線圈CL5之電流(感應電流)方向，和流動於線圈CL6之電流(感應電流)方向係成為相反(逆)。因此，流動有感應電流於二次側之線圈CL5，CL6時，經由流動於線圈CL5之感應電流而呈貫通線圈CL5地所產生之磁通的方向，和經由流動於線圈CL6之感應電流而呈貫通線圈CL6地所產生之磁通的方向係成為相反(逆)。
線圈CL5與線圈CL6係串聯連接於墊片PD5與墊片PD6之間。在此，著眼於線圈CL5及線圈CL6之捲方向(旋渦的方向)時，線圈CL5，CL6之任一，均從內側的端部朝向外側之端部旋轉於右旋轉(順時鐘旋轉)。也就是，線圈CL5與線圈CL6係均為右捲。
因此，在線圈CL5中，在線圈CL5流動有電流於右 旋轉(順時鐘旋轉)之情況，係成為從內側的端部側(即，墊片PD5側)通過線圈配線CW5而流動有電流至外側的端部側(即，導引配線HW1側)者。另一方面，在線圈CL5中，在線圈CL5流動有電流於左旋轉(逆時鐘旋轉)之情況，係成為從外側的端部側(即，導引配線HW1側)通過線圈配線CW5而流動有電流至內側的端部側(即，墊片PD5側)者。另外，在線圈CL6中，在線圈CL6流動有電流於右旋轉(順時鐘旋轉)之情況，係成為從內側的端部側(即，墊片PD6側)通過線圈配線CW6而流動有電流至外側的端部側(即，導引配線HW1側)者。另一方面，在線圈CL6中，在線圈CL6流動有電流於左旋轉(逆時鐘旋轉)之情況，係成為從外側的端部側(即，導引配線HW1側)通過線圈配線CW6而流動有電流至內側的端部(即，墊片PD6側)者。
隨之，對於流動有感應電流於二次線圈之線圈CL5，CL6時，係有於線圈CL5右旋轉地流動有電流，且於線圈CL6左旋轉地流動有電流之情況，和於線圈CL5左旋轉地流動有電流，且於線圈CL6右旋轉地流動有電流之情況的2個例子。並且，於線圈CL5右旋轉地流動有電流，且於線圈CL6左旋轉地流動有電流之情況係成為從墊片PD5，歷經線圈CL5，導引配線HW1，及線圈CL6而流動有電流至墊片PD6者。另一方面，於線圈CL5左旋轉地流動有電流，且於線圈CL6右旋轉地流動有電流之情況係成為從墊片PD6，歷經線圈CL6，導引配線HW1，及 線圈CL5而流動有電流至墊片PD5者。然而，對於墊片PD7係供給有固定電位(接地電位，GND電位，電源電位等)之故，線圈CL5與線圈CL6之間的導引配線HW1係成為固定電位(接地電位，GND電位，電源電位等)。
也就是，在本實施形態中，於加以串聯連接之線圈CL7及線圈CL8流動有電流時，在線圈CL7與線圈CL8所流動之電流的方向則呈成為相反地，設計線圈CL7及線圈CL8之旋渦的方向。即，線圈CL7，CL8係串聯地連接於導引配線HW2與導引配線HW2之間。並且，於從導引配線HW2歷經線圈CL7，CL8而流動有電流至導引配線HW3之情況，在線圈CL7與線圈CL8所流動之電流的方向則呈成為相反，且於從導引配線HW3歷經線圈CL8，CL7而流動有電流至導引配線HW2之情況，在線圈CL7與線圈CL8所流動之電流的方向則呈成為相反地，設計線圈CL7，CL8之旋渦的方向。因此，在線圈CL7與線圈CL8，將捲方向作為相同。在圖6中將線圈CL7與線圈CL8雙方同時作為右捲，但作為其他形態，亦可將線圈CL7與線圈CL8雙方作為左捲者。
另外，對於二次線圈亦為同樣。也就是，於加以串聯連接之線圈CL5及線圈CL6流動有電流(感應電流)時，在線圈CL5與線圈CL6所流動之電流(感應電流)的方向則呈成為相反地，設計線圈CL5及線圈CL6之旋渦的方向。即，線圈CL5，CL6係串聯地連接於墊片PD5 與墊片PD6之間。並且，於從墊片PD5歷經線圈CL5，CL6而流動有電流至墊片PD6側之情況，在線圈CL5與線圈CL6所流動之電流的方向則呈成為相反，且於從墊片PD6歷經線圈CL6，CL5而流動有電流至墊片PD5側之情況，在線圈CL5與線圈CL6所流動之電流的方向則呈成為相反地，設計線圈CL5，CL6之旋渦的方向。因此，在線圈CL5與線圈CL6，將捲方向作為相同。在圖5中將線圈CL5與線圈CL6雙方同時作為右捲，但作為其他形態，亦可將線圈CL5與線圈CL6雙方作為左捲者。
如此，線圈CL5與線圈CL6係呈流動有電流至相互相反方向地加以設計，另外，線圈CL7與線圈CL8係呈流動有電流至相互相反方向地加以設計。經由此，藉由變壓器TR1而從傳送電路TX1傳達信號至接收電路RX1時，在一次側中，流動於線圈CL7之電流的方向與流動於線圈CL8之電流的方向則相互成為相反方向，且在二次側中，流動於線圈CL5之電流(感應電流)的方向與流動於線圈CL6之電流(感應電流)的方向則相互成為相反方向。由如此作為，藉由變壓器TR1而從傳送電路TX1傳達信號至接收電路RX1時，呈貫通加以磁耦合之線圈CL5及線圈CL7地可將所產生之磁通的方向，和呈貫通加以磁耦合之線圈CL6及線圈CL8地可將所產生之磁通的方向，作為相互相反方向者。
另外，在半導體晶片CP2之上述變壓器TR2中，亦可與半導體晶片CP1之變壓器TR1同樣地形成者。因 此，對於半導體晶片CP2，亦可作為上述線圈CL1b而形成上述線圈CL7，CL8，而作為上述線圈CL2b而形成上述線圈CL5，CL6，形成連接於線圈CL5，CL6之上述墊片PD5，PD6，PD7者。
<對於檢討例>
圖12及圖13係第1檢討例之半導體晶片之要部平面圖，相當於各上述圖5及圖6之構成。
如圖12及圖13所示，第1檢討例之半導體晶片係於同層具有相當於上述線圈CL5之線圈CL105，和相當於上述線圈CL6之線圈CL106，而在較此為下層中，於同層具有相當於上述線圈CL7之線圈CL107，和相當於上述線圈CL8之線圈CL108。線圈CL107係配置於線圈CL105之正下方，線圈CL105與線圈CL107係未由導體而連結，但作為磁耦合。另外，線圈CL108係配置於線圈CL106之正上方，線圈CL106與線圈CL108係未由導體而連結，但作為磁耦合。
在第1檢討例中，線圈CL105及線圈CL106係串聯連接於相當於上述墊片PD5之墊片PD105與相當於上述墊片PD6之墊片PD106之間。並且，於線圈CL105與線圈CL106之間電性連接有相當於上述墊片PD7之墊片PD107。與上述墊片PD5同樣地，墊片PD105係配置於線圈CL105之旋渦的內側，而與上述墊片PD6同樣地，墊片PD106係配置於線圈CL106之旋渦的內側。但，對於 上述墊片PD7係未加以配置於上述線圈CL5與線圈CL6之間而言，墊片PD107係配置於線圈CL105與線圈CL106之間。於線圈CL105與線圈CL106之間配置有墊片PD107部分，於線圈CL105與線圈CL106之距離(間隔)係隔開。
線圈CL105之內側的端部係連接於墊片PD105，而線圈CL105之外側的端部係連接於墊片PD107。另外，線圈CL106之內側的端部係連接於墊片PD106，而線圈CL106之外側的端部係連接於墊片PD107。
線圈CL105之捲方向係與上述線圈CL5之捲方向相同為右捲，但線圈CL106之捲方向係與上述線圈CL6之捲方向相反之左捲。
於線圈CL107之旋渦的內側未配置有墊片，而線圈CL107之內側的端部係藉由貫通部，電性連接於相當於上述導引配線HW2之導引配線HW102。另外，於線圈CL108之旋渦的內側未配置有墊片，而線圈CL108之內側的端部係藉由貫通部，電性連接於相當於上述導引配線HW3之導引配線HW103。
於線圈CL107之外側的端部與線圈CL108之外側的端部係連接於設置於於線圈CL107與線圈CL108之間的連接配線HW104，藉由此連接配線HW104而加以電性連接。
線圈CL107之捲方向係與上述線圈CL7之捲方向相同為右捲，但線圈CL108之捲方向係與上述線圈CL8之 捲方向相反之左捲。
如此之第1檢討例之情況，當流動有電流至一次側的線圈CL107及線圈CL108時，因應此電流之變化，於二次側之線圈CL105及線圈CL106產生有感應起電力而流動有感應電流。利用此，可從連接於線圈CL107，CL108之傳送電路(此傳送電路係形成於形成有線圈CL105~CL108之半導體晶片內)，傳達信號至連接於墊片PD105，PD106，PD107之接收電路(此接收電路係形成於形成有線圈CL105~CL108之半導體晶片以外之半導體晶片)者。
但第1檢討例之情況，藉由線圈CL105~CL108而從傳送電路傳達信號至接收電路時，在一次側中，流動於線圈CL107之電流的方向與流動於線圈CL108之電流的方向則相互成為相同方向，且在二次側中，流動於線圈CL105之電流(感應電流)的方向與流動於線圈CL106之電流(感應電流)的方向則相互成為相同方向。對於此，更加以說明。
對於流動有電流至一次線圈之線圈CL107，CL108，係有從導引配線HW102通過線圈CL107及線圈CL108而流動有電流至導引配線HW103之情況，和從導引配線HW103通過線圈CL108及線圈CL107而流動有電流至導引配線HW102之情況的2個例子。並且，線圈CL107之捲方向與線圈CL108之捲方向係相互逆向，而圖13之情況係線圈CL107為右捲而線圈CL108為左捲。因此，從 導引配線HW102通過線圈CL107，CL108而流動有電流至導引配線HW103之情況係在右捲之線圈CL107中，從渦的內側流動有電流至外側之故，成為在線圈CL107流動有電流於右旋轉(順時鐘旋轉)，而在左捲之線圈CL108中，從渦的外側流動有電流至內側之故，成為在線圈CL108流動有電流於右旋轉(順時鐘旋轉)者。另外，從導引配線HW103通過線圈CL108，CL107而流動有電流至導引配線HW102之情況係在左捲之線圈CL108中，從渦的內側流動有電流至外側之故，成為在線圈CL108流動有電流於左旋轉(逆時鐘旋轉)，而在右捲之線圈CL107中，從渦的外側流動有電流至內側之故，成為在線圈CL107流動有電流於左旋轉(逆時鐘旋轉)者。
隨之，當流動有電流至加以串聯連接之線圈CL107及線圈CL108時，在線圈CL107與線圈CL108電流的流動方向則為相同，經由此，成為在線圈CL107與線圈CL108產生有相互相同方向之磁通者。
線圈CL105與線圈CL107係磁耦合之故，經由流動於一次側之線圈CL107的電流而產生之磁通產生變化時，呈消除其磁通的變化之感應起電力則產生於二次側之線圈CL105，流動有感應電流。同樣地，線圈CL106與線圈CL108係磁耦合之故，經由流動於一次側之線圈CL108的電流而產生之磁通變化時，呈消除其磁通的變化之感應起電力則產生於二次側之線圈CL106，而流動有感應電 流。
因此，當流動有電流至線圈CL107，CL108時，在線圈CL107與線圈CL108電流的流動方向則為相同，從在線圈CL107與線圈CL108產生有相互相同方向之磁通的情況，產生於線圈CL105之感應電流的方向，和產生於線圈CL106之感應電流的方向係成為相同。也就是，對於流動有右旋轉(順時鐘旋轉)之感應電流於線圈CL105時，對於線圈CL106亦流動有右旋轉(順時鐘旋轉)之感應電流，而對於流動有左旋轉(逆時鐘旋轉)之感應電流於線圈CL105時，對於線圈CL106亦流動有左旋轉(逆時鐘旋轉)之感應電流。對於線圈CL105，CL106流動有右旋轉(順時鐘旋轉)之感應電流之情況，成為在右捲之線圈CL105中，從渦的內側(墊片PD105側)流動有電流至外側(墊片PD107側)，而在左捲之線圈CL105中，從渦的外側(墊片PD107側)流動有電流至內側(墊片PD6側)者。另外，對於線圈CL105，CL106流動有左旋轉(逆時鐘旋轉)之感應電流之情況，成為在左捲之線圈CL106中，從渦的內側(墊片PD106側)流動有電流至外側(墊片PD7側)，而在右捲之線圈CL105中，從渦的外側(墊片PD107側)流動有電流至內側(墊片PD105側)者。
如此，在第1檢討例中，藉由線圈CL105~CL108而從傳送電路傳達信號至接收電路時，在一次側中，流動於線圈CL107之電流的方向與流動於線圈CL108之電流的 方向則相互成為相同方向，且在二次側中，流動於線圈CL105之電流(感應電流)的方向與流動於線圈CL106之電流(感應電流)的方向則相互成為相同方向。因此，藉由線圈CL105~CL108而從傳送電路傳達信號至接收電路時，呈貫通加以磁耦合之線圈CL105及線圈CL107地所產生之磁通的方向，和呈貫通加以磁耦合之線圈CL106及線圈CL108地所產生之磁通的方向，相互成為相同方向者。
如此之第1檢討例之情況，有著如以下的課題，經由本發明者之檢討而了解到。
在二次線圈側中，流動於線圈CL105之電流(感應電流)的方向與流動於線圈CL106之電流(感應電流)的方向則相互成為相同方向。因此，經由流動於線圈CL105之感應電流而呈貫通線圈CL105地所產生之磁通的方向，和經由流動於線圈CL106之感應電流而呈貫通線圈CL106地所產生之磁通的方向則成為相同。但在線圈CL105與線圈CL106所流動之感應電流之方向為相同時，線圈CL105，CL106彼此係呈相互消除磁通(磁場)地產生作用。
即，經由流動於線圈CL105之感應電流而產生於線圈CL105之外部的磁通(磁場)則呈消除經由流動於線圈CL106之感應電流而產生貫通線圈CL106之磁通(磁場)地作用。另外，經由流動於線圈CL106之感應電流而產生於線圈CL106之外部的磁通(磁場)則呈消除經 由流動於線圈CL105之感應電流而產生貫通線圈CL105之磁通(磁場)地作用。
另外，在一次線圈側中，流動於線圈CL107之電流的方向與流動於線圈CL108之電流的方向則相互成為相同方向。因此，經由流動於線圈CL107之電流而呈貫通線圈CL107地所產生之磁通的方向，和經由流動於線圈CL108之電流而呈貫通線圈CL108地所產生之磁通的方向則成為相同。但在線圈CL107與線圈CL108所流動之感應電流之方向為相同時，線圈CL107，CL108彼此係呈相互消除磁通(磁場)地產生作用。
即，經由流動於線圈CL107之電流而產生於線圈CL107之外部的磁通(磁場)則呈消除經由流動於線圈CL108之電流而產生貫通線圈CL108之磁通(磁場)地作用。另外，經由流動於線圈CL108之電流而產生於線圈CL108之外部的磁通(磁場)則呈消除經由流動於線圈CL107之感應電流而產生貫通線圈CL107之磁通(磁場)地作用。
因此，藉由線圈CL105~CL108而從傳送電路傳達信號至接收電路時之損耗(損失)則增加，而從二次側線圈CL105，CL106接收電路所接受之信號的強度則下降。此係牽連於使半導體裝置之性能的下降者。
<對於本實施形態之主要的特徵與效果>
本實施形態之半導體晶片CP1係具有於半導體基板 (SB1)上藉由絕緣層(RS，IL)而加以形成之線圈CL5，線圈CL6，線圈CL7，線圈CL8，墊片PD5，墊片PD6及墊片PD7。線圈CL5及線圈CL6係電性地串聯加以連接於墊片PD5與墊片PD6之間，於線圈CL5與線圈CL6之間電性連接有墊片PD7。線圈CL7及線圈CL8係電性地串聯加以連接。線圈CL5係配置於線圈CL7之上方，線圈CL5與線圈CL7係未由導體加以連接而作為加以磁耦合，而線圈CL6係配置於線圈CL8之上方，線圈CL6與線圈CL8係未由導體加以連接而作為加以磁耦合。並且，在流動電流至加以串聯連接之線圈CL7及線圈CL8時，流動至線圈CL5及線圈CL6之感應電流之方向係在線圈CL5與線圈CL6為相反方向。
在本實施形態中，在流動有感應電流至線圈CL5及線圈CL6時，所流動之感應電流的方向則作為呈在線圈CL5與線圈CL6成為相反方向。即，作為呈在線圈CL5，CL6之中的一方，流動有感應電流於右旋轉(順時鐘旋轉)，而在另一方流動有感應電流於左旋轉(逆時鐘旋轉)。因此，流動有感應電流於線圈CL5，CL6時，經由流動於線圈CL5之感應電流而呈貫通線圈CL5地所產生之磁通的方向，和經由流動於線圈CL6之感應電流而呈貫通線圈CL6地所產生之磁通的方向係成為相反方向。經由此，可抑制或防止線圈CL5，CL6彼此則呈相互消除磁通(磁場)地作用者。
即，貫通線圈CL5之磁通(磁場)與貫通線圈CL6 之磁通(磁場)則如為逆方向，貫通線圈CL5之磁通(磁場)與貫通線圈CL6之磁通(磁場)則可連接成環狀(即，可結束成環狀者)。因此，可抑制或防止經由流動於線圈CL5之感應電流而產生之磁通(磁場)與經由流動於線圈CL6之感應電流而產生之磁通(磁場)則相互消除者。
也就是，如上述第1檢討例，在流動感應電流至線圈CL105，CL106時，經由線圈CL105之感應電流而呈貫通線圈CL105地所產生之磁通的方向，和經由線圈CL106之感應電流而呈貫通線圈CL106地所產生之磁通的方向為相同方向之情況，線圈CL105，CL106彼此則呈相互消除磁通(磁場)地產生作用。對此而言，在本實施形態中，在流動感應電流至線圈CL5，CL6時，經由線圈CL5之感應電流而呈貫通線圈CL5地所產生之磁通的方向，和經由線圈CL6之感應電流而呈貫通線圈CL6地所產生之磁通的方向則由作為呈成為相反方向者，可防止或抑制線圈CL5，CL6彼此則呈相互消除磁通(磁場)地作用者。因此，在本實施形態中，從一次線圈(CL7，CL8)至二次側線圈(CL5，CL6)，使用感應電流而傳達信號時，可提升經由二次線圈(CL5，CL6)而檢測之信號強度(接收信號強度)者。隨之，可使半導體晶片之性能提升，進而可使包含半導體晶片之半導體裝置之性能提升者。
另外，在本實施形態中，對於線圈CL7，CL8係在流 動電流至加以串聯連接之線圈CL7及線圈CL8時，在線圈CL7與CL8所流動之電流的方向則作為呈成為相反方向。即，作為呈在線圈CL7，CL8之中的一方，流動有電流於右旋轉(順時鐘旋轉)，而在另一方流動有電流於左旋轉(逆時鐘旋轉)。因此，流動有電流於線圈CL7，CL8時，經由流動於線圈CL7之電流而呈貫通線圈CL7地所產生之磁通的方向，和經由流動於線圈CL8之電流而呈貫通線圈CL8地所產生之磁通的方向則成為相反方向。經由此，可抑制或防止線圈CL7，CL8彼此則呈相互消除磁通(磁場)地作用者。
另外，在流動電流至加以串聯連接之線圈CL7及線圈CL8時，作為在線圈CL7與線圈CL8所流動之電流的方向呈成為相反方向時，流動有感應電流於線圈CL5及線圈CL6時，在線圈CL5與線圈CL6所流動之感應電流的方向則成為相反方向。經由此，經由線圈CL7之電流而呈貫通線圈CL7地所產生之磁通的方向，和經由線圈CL8之電流而呈貫通線圈CL8地所產生之磁通的方向則相互成為逆方向之同時，經由線圈CL5之感應電流而呈貫通線圈CL5地所產生之磁通的方向，和經由線圈CL6之感應電流而呈貫通線圈CL6地所產生之磁通的方向則相互成為逆方向。由如此作為，線圈CL5，CL6所成之變壓器與線圈CL7，CL8所成之變壓器則可抑制或防止呈相互消除磁通(磁場)地作用者。因此，在本實施形態中，從一次線圈(CL7，CL8)至二次線圈(CL5，CL6)，使用 感應電流而傳達信號時，可正確地提升經由二次線圈(CL5，CL6)而檢測之信號強度(接收信號強度)者。隨之，可正確地使半導體晶片之性能提升，進而可正確地使包含半導體晶片之半導體裝置之性能提升者。
另外，在本實施形態中，墊片PD5係配置於線圈CL5(線圈配線CW5)之內側(旋渦的內側)，而墊片PD6係配置於線圈CL6(線圈配線CW6)之內側(旋渦的內側)。
對於將墊片PD5配置於線圈CL5(線圈配線CW5)之外側之情況，係產生必須將為了連接線圈CL5之內側的端部與墊片PD5之導引配線(此導引配線係橫切線圈配線CW5)設置於線圈CL5之下層。但當形成如此之導引配線時，其導引配線與線圈CL7之間的絕緣耐壓則作為變壓器之耐壓而成為支配性，有著變壓器之耐壓變小之虞。
對此，在本實施形態中，由將墊片PD5配置於線圈CL5(線圈配線CW5)之內側者，可未形成導引配線(為了連接墊片PD5與線圈CL5之導引配線)，而將線圈CL5之內側的端部連接於墊片PD5者。因此，可於線圈CL5(線圈配線CW5)之下層未形成墊片PD5用之導引配線之故，線圈CL5與線圈CL7之間的絕緣耐壓則作為變壓器之耐壓而成為支配性，可使變壓器之耐壓提升者。另外，由可未形成墊片PD5用之導引配線者，可未形成為了連接於導引配線之貫通部之故，亦可抑制製造成本或製 造時間。
另外，在本實施形態中，由將墊片PD6配置於線圈CL6(線圈配線CW6)之內側者，可未形成導引配線(為了連接墊片PD6與線圈CL6之導引配線)，而將線圈CL6之內側的端部連接於墊片PD6者。因此，可於線圈CL6(線圈配線CW6)之下層未形成墊片PD6用之導引配線之故，線圈CL6與線圈CL8之間的絕緣耐壓則作為變壓器之耐壓而成為支配性，可使變壓器之耐壓提升者。另外，由可未形成墊片PD6用之導引配線者，可未形成為了連接於導引配線之貫通部之故，亦可抑制製造成本或製造時間。
另外，在本實施形態中，線圈CL5與線圈CL6係形成於同層，另外，線圈CL7與線圈CL8係形成於同層。並且，線圈CL7，CL8係形成於較線圈CL5，CL6為下層。由線圈CL5，CL6與線圈CL7，CL8之中，欲連接於墊片PD5，PD6，PD7而將線圈CL5，CL6配置於上層側者，成為容易將線圈CL5，CL6連接於墊片PD5，PD6，PD7。另外，由將線圈CL5與線圈CL6形成於同層，將線圈CL7與線圈CL8形成於同層者，成為容易使線圈CL5，CL7之相互電感與線圈CL6，CL8之相互電感作為一致。因此，藉由線圈CL5，CL6，CL7，CL8而容易正確進行信號的傳達。另外，可抑制對於形成線圈CL5，CL6，CL7，CL8所必要之層數者。因此，成為容易設置半導體晶片。另外，對於半導體晶片之小型化亦變為有 利。
另外，在本實施形態中，墊片PD7係配置於線圈CL5與線圈CL6之間以外的範圍。並且，形成有為了將線圈CL5與線圈CL6連接於墊片PD7之導引配線HW1，而導引配線HW1係從線圈CL5與線圈CL6之間，延伸存在至墊片PD7為止。經由此，可正確地連接線圈CL5與線圈CL6於墊片PD7者。
另外，導引配線HW1之寬度W1係作為較線圈CL5及線圈CL6之配線寬度(即，線圈配線CW5之寬度W2及線圈配線CW6之寬度W2)為大(W1>W2)者為佳。經由此，未影響於線圈CL5，CL6之捲數而可降低導引配線HW1之阻抗者。
圖14及圖15係顯示本實施形態之半導體晶片CP1之第1變形例的要部平面圖，相當於各上述圖5及圖6之構成。
圖14及圖15所示之第1變形例則與圖5及圖6之本實施形態不同之情況係在平面視中，墊片PD7則配置於線圈CL5與線圈CL6之間。因此，在圖14及圖15之第1變形例中，墊片PD5與墊片PD7與墊片PD6則依序配置成一列(於一直線上)。
在圖14及圖15之第1變形例中，於線圈CL5與線圈CL6之間配置有墊片PD7之部分，比較於圖5及圖6之情況，線圈CL5與線圈CL6之間的距離(間隔)則隔開。另外，線圈CL7係配置於線圈CL5之正下方，而線 圈CL8係配置於線圈CL6之正下方之故，在圖14及圖15之第1變形例中，於線圈CL5與線圈CL6之間配置有墊片PD7之部分，比較於圖5及圖6之情況，線圈CL7與線圈CL8之間的距離(間隔)亦隔開。另外，在圖14及圖15之第1變形例中，墊片PD7則配置於線圈CL5與線圈CL6之間之故，上述導引配線HW1係為不需要，而線圈CL5之外側(旋渦之外側)的端部係直接連接於墊片PD7，而線圈CL6之外側(旋渦之外側)的端部係直接連接於墊片PD7。另外，在圖14及圖15之第1變形例中，比較於圖5及圖6之情況，線圈CL7與線圈CL8之間的距離隔開部分，成為較連接配線HW4之尺寸(寬度)為大。
對於除此之外，圖14及圖15之第1變形例係因基本上與圖5及圖6之本實施形態相同之故，在此係省略其反覆的說明。
與圖5及圖6之情況同樣地，圖14及圖15之第1變形例的情況亦成為流動有感應電流於線圈CL5及線圈CL6時，所流動之感應電流之方向則在線圈CL5與線圈CL6成為相反方向。即，在線圈CL5，CL6之中的一方，流動有感應電流於右旋轉(順時鐘旋轉)，而在另一方流動有感應電流於左旋轉(逆時鐘旋轉)。因此，流動有感應電流於線圈CL5，CL6時，經由流動於線圈CL5之感應電流而呈貫通線圈CL5地所產生之磁通的方向，和經由流動於線圈CL6之感應電流而呈貫通線圈CL6地所產生之磁 通的方向則成為相反方向(逆方向)。經由此，可抑制或防止線圈CL5，CL6彼此則呈相互消除磁通(磁場)地作用者。
另外，與圖5及圖6之情況同樣地，圖14及圖15之第1變形例的情況亦對於線圈CL7，CL8，在流動電流至加以串聯連接之線圈CL7及線圈CL8時，在線圈CL7與線圈CL8所流動之電流的方向則成為相反方向(逆方向)。即，作為呈在線圈CL7，CL8之中的一方，流動有電流於右旋轉(順時鐘旋轉)，而在另一方流動有電流於左旋轉(逆時鐘旋轉)。因此，流動有電流於線圈CL7，CL8時，經由流動於線圈CL7之電流而呈貫通線圈CL7地所產生之磁通的方向，和經由流動於線圈CL8之電流而呈貫通線圈CL8地所產生之磁通的方向則成為相反方向(逆方向)。經由此，可抑制或防止線圈CL7，CL8彼此則呈相互消除磁通(磁場)地作用者。
因此，圖14及圖15之第1變形例之情況，亦比較於上述圖12及圖13之第1檢討例的情況，在從一次線圈(CL7，CL8)至二次線圈(CL5，CL6)使用感應電流而傳達信號時，可提升經由二次線圈(CL5，CL6)而檢測之信號強度(接收信號強度)者。
但對於半導體晶片佈局線圈CL5，CL6及墊片PD5，PD6，PD7之情況，當對於線圈CL5與線圈CL6之間配置墊片PD7有限制時，成為不易進行半導體晶片之佈局設計。如對於線圈CL5與線圈CL6之間配置墊片PD7無限 制，而可將墊片PD7之配置位置自由地設定於線圈CL5與線圈CL6之間以外的範圍時，在設計半導體晶片全體上，設計的自由度則提升，而成為容易進行半導體晶片之設計。
例如，如圖14及圖15之第1變形例，於線圈CL5與線圈CL6之間配置墊片PD7之情況，作為線圈CL5，CL6及墊片PD5，PD6，PD7之配置範圍，於線圈CL5與墊片PD7與線圈CL6所排列之方向，成為必須為長尺寸的配置範圍。但在設計半導體晶片全體上，作為線圈CL5，CL6及墊片PD5，PD6，PD7之配置範圍，如此亦有欲避免於一方向設置長配置範圍之情況。另外，當對於線圈CL5與線圈CL6之間配置墊片PD7有限制時，成為墊片PD5與墊片PD7與墊片PD6則依序配列成一列者。但在於此等墊片PD5，PD6，PD7連接如上述銲接線BW之連接構件上，對於墊片PD5，PD6，PD7之配列，亦有欲作為墊片PD5與墊片PD7與墊片PD6則依序配列成一列形態以外之形態的情況。
因此，本發明者係檢討並非如圖14及圖15之第1變形例，於線圈CL5與線圈CL6之間配置墊片PD7，而將墊片PD7配置於線圈CL5與線圈CL6之間以外的範圍者。將墊片PD7配置於線圈CL5與線圈CL6之間以外的範圍情況係未配置有墊片PD7於線圈CL5與線圈CL6之間之部分，較圖14及圖15之第1變形例之情況，縮短線圈CL5與線圈CL6之間的距離為佳。
圖14及圖15之第1變形例之情況，配置有墊片PD7於線圈CL5與線圈CL6之間之故，線圈CL5與線圈CL6之間的距離(間隔)L2係成為與墊片PD7之邊長度L1相同或此以上(L2≧L1)。線圈CL5，CL6及墊片PD5，PD6之配置位置係保持與圖14相同，僅將墊片PD7的位置移至線圈CL5與線圈CL6之間以外的位置情況係墊片PD7之配置範圍成為必須之部分，線圈CL5，CL6及墊片PD5，PD6，PD7之配置範圍成為必要之面積增大之故，對於半導體晶片的小型化(小面積化)成為不利。即，線圈CL5與線圈CL6之間的範圍成為無用之部分，對於半導體晶片的小型化(小面積化)成為不利。
因此，將墊片PD7配置於線圈CL5與線圈CL6之間以外之範圍情況係未配置墊片PD7於線圈CL5與線圈CL6之間而完成之部分，相互接近配置線圈CL5與線圈CL6，較圖14之情況，縮短線圈CL5與線圈CL6之間的距離(間隔)者為佳。隨之，將墊片PD7配置於線圈CL5與線圈CL6之間以外之範圍情況係線圈CL5與線圈CL6之間的距離(間隔)L2作為較墊片PD7之邊長L1為小(L2<L1)為佳。圖5的情況係滿足此條件。經由此，可抑制對於線圈CL5，CL6及墊片PD5，PD6，PD7之配置所需之面積之故，對於半導體晶片的小型化(小面積化)成為有利。
也就是，將墊片PD7配置於線圈CL5與線圈CL6之間以外之範圍情況係以接近至成為無法配置墊片PD7於 線圈CL5與線圈CL6之間之間隔而配置線圈CL5與線圈CL6者為佳。即，對於連結線圈CL5之中心與線圈CL6之中心之方向，在平行之方向而視時之線圈CL5與線圈CL6之間的間隔(圖5之情況係L2則成為此間隔)則成為較對於連結線圈CL5之中心與線圈CL6之中心之方向，在平行之方向而視時之墊片PD7的尺寸(圖5之情況係L1則成為此尺寸)為小者為佳。
另外，線圈CL7係配置於線圈CL5之正下方，而線圈CL8係配置於線圈CL6之正下方之故，線圈CL5與線圈CL6之間的距離(間隔)L2係與線圈CL7與線圈CL8之間的距離(間隔)L3實質上相同(L2=L3)。然而，線圈CL5，CL6間的距離L2與線圈CL7，CL8間的距離(間隔)L3係各對應於在平面視之距離(間隔)。
圖16係顯示線圈間之距離(間隔)與結合係數之相關的圖表。圖17及圖18係使用於得到圖16之圖表的模擬之線圈圖案的平面圖。圖16之圖表係將圖17及圖18之線圈圖案為依據進行模擬而得到之構成。
圖17的線圈圖案係模仿上述圖12之線圈圖案之構成。即，圖17的線圈CL205係模仿上述圖12之線圈CL105之構成，而圖17的線圈CL206係模仿上述圖12之線圈CL106之構成，圖17的墊片圖案PD205係模仿上述圖12之墊片PD105之構成，而圖17的墊片圖案PD206係模仿上述圖12之墊片PD106之構成。線圈CL205係與上述線圈CL105同樣為右捲，而線圈CL206係與上述線 圈CL106同樣為左捲。另外，對於線圈CL205及線圈CL206之正下方係配置有模仿上述線圈CL107，CL108之2個線圈(串聯地加以連接之2個線圈)，但對於此等係省略圖示。線圈CL205之正下方的線圈(未圖示)係與線圈CL205相同尺寸，相同捲數，而捲方向係與上述線圈CL107同樣為右捲。線圈CL206之正下方的線圈(未圖示)係與線圈CL206相同尺寸，相同捲數，而捲方向係與上述線圈CL108同樣為左捲。
圖18的線圈圖案係模仿上述圖5之線圈圖案之構成。即，圖18的線圈CL305係模仿上述圖5之線圈CL5之構成，而圖18的線圈CL306係模仿上述圖5之線圈CL6之構成，圖18的墊片圖案PD305係模仿上述圖5之墊片PD5之構成，而圖18的墊片圖案PD306係模仿上述圖5之墊片PD6之構成。線圈CL305係與上述線圈CL5同樣為右捲，而線圈CL306係與上述線圈CL6同樣為右捲。另外，對於線圈CL305及線圈CL306之正下方係配置有模仿上述線圈CL7，CL8之2個線圈(串聯地加以連接之2個線圈)，但對於此等係省略圖示。線圈CL305之正下方的線圈(未圖示)係與線圈CL305相同尺寸，相同捲數，而捲方向係與上述線圈CL7同樣為右捲。線圈CL306之正下方的線圈(未圖示)係與線圈CL306相同尺寸，相同捲數，而捲方向係與上述線圈CL8同樣為右捲。
然而，圖17之線圈CL205，CL206，和圖18之線圈 CL305，CL306係除線圈的捲方向以外(線圈的捲數或尺寸等)係略相同。各線圈CL205，CL206，CL305，CL306係將內徑作為130μm，將線圈配線的配線間隔作為11μm，將捲數作為3捲，而對於線圈距離L201，L301係作為約0μm，約50μm，約100μm之3種類，進行結合係數之模擬。
圖17之線圈圖案的情況，伴隨著流動有電流於線圈CL205，CL206之正下方的2個線圈，而流動有感應電流於線圈CL205，CL206時，所流動之感應電流的方向則在線圈CL205與線圈CL206成為相同方向。即，貫通線圈CL205之磁通的方向，和貫通CL206之磁通的方向則成為相同。將此為前提，模擬一次線圈(線圈CL205，CL206之正下方的線圈)和二次線圈(線圈CL205，CL206)之結合係數而調查的結果，以黑圈印(●)表示於圖16的圖表。在此，對於以3種類(約0μm，50μm，100μm)的值來改變線圈CL205與線圈CL206之間的距離(間隔)L201之情況，調查各一次線圈與二次線圈之結合係數，而對於圖16之圖表的橫軸，作為此線圈CL205與線圈CL206之間的距離L201，對於圖16之圖表之縱軸，作為結合係數而圖示。
另外，圖18之線圈圖案的情況，伴隨著流動有電流於線圈CL305，CL306之正下方的2個線圈，而流動有感應電流於線圈CL305，CL306時，所流動之感應電流的方向則在線圈CL305與線圈CL306成為相反方向。即，貫通線圈CL305之磁通的方向，和貫通線圈CL306之磁通 的方向則成為相反。將此為前提，模擬一次線圈(線圈CL305，CL306之正下方的線圈)和二次線圈(線圈CL305，CL306)之結合係數而調查的結果，以白圈印(○)表示於圖16的圖表。在此，對於以3種類(約0μm，50μm，100μm)的值來改變線圈CL305與線圈CL306之間的距離(間隔)L301之情況，調查各一次線圈與二次線圈之結合係數，而對於圖16之圖表的橫軸，作為此線圈CL305與線圈CL306之間的距離L301，對於圖16之圖表之縱軸，作為結合係數而圖示。
如從圖16之圖表了解到，與線圈間的距離(L201，L301)為相同之情況作比較時，圖18之線圈圖案之情況(對應於圖16之圖表的白圈印)較圖17之線圈圖案之情況(對應於圖16之圖表的黑圈印)，一次線圈與二次線圈的結合係數則變大。即，較如圖17之情況，流動於線圈CL205，CL206之感應電流之方向則為在線圈CL205與線圈CL206成為相同方向之情況，較如圖18之情況，流動於線圈CL305，CL306之感應電流之方向則為在線圈CL305與線圈CL306成為相反方向之情況者，則一次線圈與二次線圈的結合係數變大。結合係數變大之情況係藉由一次線圈與二次線圈而傳達信號時，連結於加大在二次線圈側所檢測之信號強度(接收信號強度)之情況。另外，當增加線圈的捲數時，結合強度係變大，但此係連接於線圈之面積增大，對於半導體晶片之小型化(小面積化)成為不利。因此，較圖17之線圈圖案之情況(感應電流的 方向則在線圈CL205與線圈CL206成為相同方向之情況)，圖18之線圈圖案之情況(感應電流的方向則在線圈CL305與線圈CL306成為相反方向之情況)者，則結合係數可作用的部分，即使抑制線圈的面積亦可確保必要的結合係數之故，對於半導體晶片之小型化(小面積化)而為有利。
另外，如從圖16之圖表了解到，圖17之線圈圖案之情況(感應電流的方向則在線圈CL205與線圈CL206成為相同方向之情況)係當線圈CL205與線圈CL206之間的距離L201變短(即，將線圈CL205與線圈CL206接近)時，一次線圈與二次線圈的結合係數則變更小。此係圖17之線圈圖案之情況(感應電流的方向則在線圈CL205與線圈CL206成為相同方向之情況)，係認為線圈CL205與線圈CL206越接近，相互消除磁通之作用變越大之故。因此，在上述圖12及圖13之第1檢討例中，當假定使上述墊片PD107移動於線圈CL105與線圈CL106之間以外的範圍，且將線圈CL105與線圈CL106相互接近(接近成和圖5及圖6相同程度)之情況時，一次線圈與二次線圈的結合係數係較上述圖12及圖13之情況變為更小。
對此，圖18之線圈圖案之情況(感應電流的方向則在線圈CL305與線圈CL306成為相反方向之情況)係當線圈CL305與線圈CL306之間的距離L301變短(即，將線圈CL305與線圈CL306接近)時，一次線圈與二次線 圈的結合係數係變大。因此，如上述圖5及圖6，將墊片PD7配置於線圈CL5與線圈CL6之間以外的範圍，且將線圈CL5與線圈CL6相互接近之情況者，則較上述圖14及圖15之第1變形例之情況，一次線圈與二次線圈的結合係數係變為更大。
因此，無關於是否配置有墊片PD7於線圈CL5與線圈CL6之間，而流動於線圈CL5，CL6之感應電流的方向則由作為呈在線圈CL5與線圈CL6成為相反方向者，可增加一次線圈與二次線圈的結合係數者。但，將墊片PD7配置於線圈CL5與線圈CL6之間以外的範圍情況係可將線圈CL5與線圈CL6之間的距離接近，但此情況，感應電流的方向則作為呈在線圈CL5與線圈CL6成為相反方向，但為了確保結合係數而成為特別地重要。即，假設感應電流之方向如在線圈CL5與線圈CL6為相同方向時，將線圈CL5與線圈CL6之間的距離接近之情況係對於連結於結合係數變為更小之情況而言，如作為呈感應電流之方向在線圈CL5與線圈CL6成為相反方向時，即使將線圈CL5與線圈CL6之間的距離接近，亦可增加結合係數者。
因此，作為呈感應電流之方向在線圈CL5與線圈CL6成為相反方向之情況係未經由墊片PD7之配置位置而有結合係數增大之效果，而對於將墊片PD7配置於線圈CL5與線圈CL6之間以外的範圍之情況，可說效果特別大。
在上述圖14之第1變形例中，於線圈CL5與線圈 CL6之間配置有墊片PD7，但在上述圖5所示之本實施形態中，墊片PD7係配置於線圈CL5與線圈CL6之間以外的範圍。因此，因無對於線圈CL5與線圈CL6之間配置墊片PD7之限制之故，在設計半導體晶片之全體上，設計的自由度則提升，成為容易進行半導體晶片之設計。另外，在上述圖5所示之本實施形態中，線圈CL5與線圈CL6之間的距離(間隔)係作為較墊片PD7之邊長L1為小。因此，可抑制對於線圈CL5，CL6及墊片PD5，PD6，PD7之配置所需之面積之故，對於半導體晶片的小型化(小面積化)成為有利。
<對於半導體封裝之構成例>
接著，對於本實施形態之半導體封裝之構成例加以說明。然而，半導體封裝係亦可看做半導體裝置者。
圖19係顯示本實施形態之半導體封裝(半導體裝置)PKG之平面圖，圖20係半導體封裝PKG之剖面圖。但在圖19中，封閉樹脂部MR係透視，以二點點畫線顯示封閉樹脂部MR之外形(外周)。另外，圖19之B1-B1線的剖面圖則略對應於圖20。
圖19及圖20所示之半導體封裝PKG係含有半導體晶片CP1，CP2之半導體封裝。以下，對於半導體封裝PKG之構成，更具體地加以說明。
圖19及圖20所示之半導體封裝PKG係具有：半導體晶片CP1，CP2，和各搭載半導體晶片CP1，CP2之晶 粒墊片DP1，DP2，和導電體所成之複數的引線LD，和連接半導體晶片CP1，CP2間或半導體晶片CP1，CP2與複數的引線LD之間的複數之銲接線BW，和封閉此等之封閉樹脂部MR。
封閉樹脂部(封閉部，封閉樹脂，封閉體)MR係例如由熱硬化性樹脂材料等之樹脂材料等所成，亦可含有填充料等。經由封閉樹脂部MR而封閉有半導體晶片CP1，CP2，晶粒墊片DP1，DP2，複數的引線LD及複數之銲接線BW，電性及機械性地加以保護。封閉樹脂部MR係與其厚度交叉之平面形狀(外形形狀)係例如可作為矩形(四角形)者。
對於半導體晶片CP1之元件形成側之主面的半導體晶片CP1表面係形成有複數之墊片(墊片電極，接合墊片)PD。半導體晶片CP1之各墊片PD係電性連接於形成於半導體晶片CP1內部之半導體積體電路(例如，上述控制電路CC等)。
對於半導體晶片CP1之表面係更形成有各對應於上述墊片PD5，PD6，PD7之墊片(墊片電極，接合墊片)PD5a，PD6a，PD7a。
即，半導體晶片CP1係具有：上述傳送電路TX1與連接此傳送電路TX1之上述線圈CL7，CL8(一次線圈)，和各磁耦合於此線圈CL7，CL8之上述線圈CL5，CL6(二次線圈)，和連接於此線圈CL5，CL6之上述墊片PD5，PD6，PD7。半導體晶片CP1所具有之墊片PD5 則對應於墊片PD5a，而半導體晶片CP1所具有之墊片PD6則對應於墊片PD6a，半導體晶片CP1所具有之墊片PD7則對應於墊片PD7a。
另外，半導體晶片CP1係更具有：上述接收電路RX2，和連接於此接收電路RX2之複數的墊片(墊片電極，接合墊片)PD9。因此，對於半導體晶片CP1表面係形成有墊片PD，PD5a，PD6a，PD7a，PD9。然而，半導體晶片CP1之複數之墊片PD9之中，於半導體晶片CP2之墊片PD7b藉由銲接線BW而加以連接之墊片PD9係供給固定電位(接地電位，GND電位，電源電位等)之墊片。
對於半導體晶片CP2之元件形成側之主面的半導體晶片CP2表面係形成有複數之墊片PD。半導體晶片CP2之各墊片PD係電性連接於形成於半導體晶片CP2內部之半導體積體電路(例如，上述驅動電路DR等)。
對於半導體晶片CP2之表面係更形成有各對應於上述墊片PD5，PD6，PD7之墊片(墊片電極，接合墊片)PD5b，PD6b，PD7b。
即，半導體晶片CP2係具有：上述傳送電路TX2與連接此傳送電路TX2之上述線圈CL7，CL8(一次線圈)，和各磁耦合於此線圈CL7，CL8之上述線圈CL5，CL6(二次線圈)，和連接於此線圈CL5，CL6之上述墊片PD5，PD6，PD7。半導體晶片CP2所具有之墊片PD5則對應於墊片PD5b，而半導體晶片CP2所具有之墊片 PD6則對應於墊片PD6b，半導體晶片CP2所具有之墊片PD7則對應於墊片PD7b。
另外，半導體晶片CP2係更具有：上述接收電路RX1，和連接於此接收電路RX1之複數的墊片(墊片電極，接合墊片)PD8。因此，對於半導體晶片CP2表面係形成有墊片PD，PD5b，PD6b，PD7b，PD8。然而，半導體晶片CP2之複數之墊片PD8之中，於半導體晶片CP1之墊片PD7a藉由銲接線BW而加以連接之墊片PD8係供給固定電位(接地電位，GND電位，電源電位等)之墊片。
然而，在半導體晶片CP1中，作為將形成有墊片PD，PD5a，PD6a，PD7a，PD9側的主面稱作半導體晶片CP1的表面，而將和此相反側之主面稱作半導體晶片CP1之背面者。另外，在半導體晶片CP2中，作為將形成有墊片PD，PD5b，PD6b，PD7b，PD8側的主面稱作半導體晶片CP2的表面，而將和此相反側之主面稱作半導體晶片CP2之背面者。
半導體晶片CP1係半導體晶片CP1表面成朝向上方地，搭載(配置)於為晶片搭載部之晶粒墊片DP1之上面上，而半導體晶片CP1背面則於晶粒墊片DP1之上面，藉由晶片黏合材(接著材)DB而加以接著而固定。
半導體晶片CP2係半導體晶片CP2表面成朝向上方地，搭載(配置)於為晶片搭載部之晶粒墊片DP2之上面上，而半導體晶片CP2背面則於晶粒墊片DP2之上 面，藉由晶片黏合材(接著材)DB而加以接著而固定。
晶粒墊片DP1與晶粒墊片DP2係將構成封閉樹脂部MR之材料介於其間而隔開，相互加以電性絕緣。
引線LD係以導電體加以形成，理想係銅(Cu)或銅合金等之金屬材料所成。各引線LD係由位置於引線LD之中之封閉樹脂部MR內之部分的內引線部，和位置於引線LD之中之封閉樹脂部MR外之部分的外引線部所成，而引線LD之外引線部係從封閉樹脂部MR之側面突出於封閉樹脂部MR外。鄰接之引線LD之內引線部間係經由構成封閉樹脂部MR之材料而加以填滿。各引線LD之外引線部係可作為半導體封裝PKG之外部連接用端子部(外部端子)而發揮機能者。各引線LD之外引線部係外引線部之端部附近下面則呈位置於較封閉樹脂部MR之下面為若干下方地加以折彎加工。
半導體晶片CP1，CP2表面之各墊片PD係於各引線LD之內引線部，藉由導電性連接構件之銲接線BW而各加以電性連接。即，連接有一端於半導體晶片CP1，CP2表面之各墊片PD的銲接線BW之另一端係連接於各引線LD之內引線部上面。另外，半導體晶片CP1表面之墊片PD5a，PD6a，PD7a係於半導體晶片CP2表面之墊片PD8，藉由銲接線BW而各加以電性連接。另外，半導體晶片CP2表面之墊片PD5b，PD6b，PD7b係於半導體晶片CP1表面之墊片PD9，藉由銲接線BW而各加以電性連接。
銲接線BW係導電性之連接構件(連接用構件)，但更特定而言係導電性的導線，例如由金(Au)線或銅(Cu)線等之金屬細線所成。銲接線BW係封閉於封閉樹脂部MR內，未從封閉樹脂部MR加以露出。
在此，將連接半導體晶片CP1之墊片PD5a，PD6a，PD7a與半導體晶片CP2之墊片PD8之間的銲接線BW，在以下中，附上符號BW8而稱作銲接線BW8。另外，將連接半導體晶片CP2之墊片PD5b，PD6b，PD7b與半導體晶片CP1之墊片PD9之間的銲接線BW，在以下中，附上符號BW9而稱作銲接線BW9。
半導體晶片CP1與半導體晶片CP2之間係由銲接線BW8，BW9加以連接，但未由除此以外之銲接線BW(導電性之連接構件)加以連接。因此，在半導體晶片CP1與半導體晶片CP2之間的電性信號之傳送係僅有從半導體晶片CP1之墊片PD5a，PD6a，PD7a藉由銲接線BW8而至半導體晶片CP2之墊片PD8的路徑，和從半導體晶片CP2之墊片PD5b，PD6b，PD7b藉由銲接線BW9而至半導體晶片CP2之墊片PD9的路徑。
並且，半導體晶片CP1之墊片PD5a，PD6a，PD7a係連接於形成於半導體晶片CP1內之上述線圈CL5，CL6(二次線圈)，但此線圈CL5，CL6係對於形成於半導體晶片CP1內之電路係未藉由導體(內部配線)而連結，而與半導體晶片CP1內之上述線圈CL7，CL8(一次線圈)磁耦合者。因此，從形成於半導體晶片CP1內之電路(上 述傳送電路TX1等)，僅藉由半導體晶片CP1內之上述線圈CL7，CL8(一次線圈)及上述線圈CL5，CL6(二次線圈)而以電磁感應加以傳達之信號，則從墊片PD5a，PD6a，PD7a藉由銲接線BW8而輸入至半導體晶片CP2(上述接收電路RX1)。
另外，半導體晶片CP2之墊片PD5b，PD6b，PD7b係連接於形成於半導體晶片CP2內之上述線圈CL5，CL6(二次線圈)，但此線圈CL5，CL6係對於形成於半導體晶片CP2內之電路係未藉由導體(內部配線)而連結，而與半導體晶片CP2內之上述線圈CL7，CL8(一次線圈)磁耦合者。因此，從形成於半導體晶片CP2內之電路(上述傳送電路TX2等)，僅藉由半導體晶片CP2內之上述線圈CL7，CL8(一次線圈)及上述線圈CL5，CL6(二次線圈)而以電磁感應加以傳達之信號，則從墊片PD5b，PD6b，PD7b藉由銲接線BW9而輸入至半導體晶片CP1(上述接收電路RX2)。
半導體晶片CP1與半導體晶片CP2係電壓位準(基準電位)為不同。例如，驅動電路DR係驅動馬達等之負載LOD，但具體而言係驅動或控制馬達等之負載LOD的開關(開關元件)，進行開關的切換。因此，當此驅動對象的開關成為開啟時，半導體晶片CP2之基準電位(電壓位準)係有著上昇為略一致於驅動對象之開關的電源電壓(動作電壓)之電壓情況，而此電源電壓係為相當高電壓(例如數百V~數千V程度)。因此，在半導體晶片CP1 與半導體晶片CP2，對於電壓位準(基準電位)產生有大的差。也就是，對於驅動對象之開關的開啟時，係成為供給有較供給至半導體晶片CP1之電源電壓(例如數V~數十V程度)為高之電壓(例如數百V~數千V程度)於半導體晶片CP2之情況。
但如上述，在半導體晶片CP1與半導體晶片CP2之間電性地傳導係僅有藉由半導體晶片CP1內之一次線圈(CL7，CL8)及二次線圈(CL5，CL6)而以電磁感應加以傳達之信號，或者藉由半導體晶片CP2內之一次線圈(CL7，CL8)及二次線圈(CL5，CL6)而以電磁感應加以傳達之信號。因此，半導體晶片CP1之電壓為準(基準電壓)與半導體晶片CP2之電壓位準(基準電位)即使不同，亦可正確地防止半導體晶片CP2之電壓位準(基準電位)加以輸入至半導體晶片CP1，或者半導體晶片CP1之電壓位準(基準電位)加以輸入至半導體晶片CP2之情況者。即，當驅動對象之開關成為開啟而半導體晶片CP2之基準電位(電壓位準)即使作為上昇至為略一致於驅動對象之開關的電源電壓(例如數百V~數千V程度)之電壓，亦可正確地防止此半導體晶片CP2之基準電位加以輸入至半導體晶片CP1之情況者。因此，可在電壓位準(基準電位)不同之半導體晶片CP1，CP2間正確地進行電性信號之傳達者。另外，可提高半導體晶片CP1與半導體晶片CP2之信賴性者。另外，可使半導體封裝PKG之信賴性提升。另外，可使使用半導體封裝PKG之電子裝置之 信賴性提升。
另外，經由利用磁耦合之線圈而進行半導體晶片間之信號的傳達之時，謀求半導體封裝PKG之小型化之同時，可使信賴性提升者。
在此，對於搭載有半導體封裝PKG之製品用途例而加以說明。例如，有著汽車，洗衣機等之家電機器之馬達控制部，開關電源，照明控制器，太陽光發電控制器，行動電話，或者行動通信機器等。
例如，作為汽車用途係半導體晶片CP1為供給有低電壓之電源電壓之低壓晶片，此時之供給電源電壓係例如為5V程度。另一方面，驅動電路DR之驅動對象之開關的電源電壓係例如為600V~1000V或此以上的高電壓，對於開關的開啟時，此高電壓則可供給至半導體晶片CP2。
然而，在此係作為半導體封裝PKG之封裝形態，舉例說明過SOP(Small Outline Package)之情況，但對於SOP以外亦可適用。
(實施形態2)
在本實施形態2中，對於在半導體晶片(CP1，CP2)，二次線圈(對應於上述線圈之CL5，CL6之線圈)及連接於此之墊片(對應於上述墊片PD5，PD6，PD7之墊片)之各種的佈局例(配置例)，參照圖面加以說明。本實施形態2係亦可看作上述實施形態1之變形例者。
圖21~圖31係本實施形態2之半導體晶片(半導體裝置)之要部平面圖，對應於上述實施形態1之上述圖5之構成。
然而，在本實施形態2中，對於圖21~圖31之各情況，對於與上述圖5~圖10之實施形態1之情況同樣的部分，省略其反覆之說明，將與上述圖5~圖10之實施形態1之情況不同的部分為中心加以說明。
另外，在本實施形態2中，作為對於二次線圈及連接於此之墊片的佈局加以說明者，省略一次線圈(對應於上述線圈CL7，CL8之線圈)的圖示及說明，但實際上，於圖21~圖31所示之各線圈(二次線圈)之正下方，各配置有與其線圈(二次線圈)加以磁耦合之線圈(一次線圈)。一次線圈係因配置於二次線圈的正下方之故，如決定二次線圈之佈局，必然性地亦決定一次線圈之佈局之故，在此係由說明二次線圈之佈局者，省略一次線圈之佈局的說明。另外，在本實施形態2中，作為在半導體晶片CP1之線圈及墊片的佈局而加以說明，但在本實施形態2所說明之佈局係可適用於半導體晶片CP1，CP2之中之一方或雙方者。
首先，對於具有與在上述實施形態1之上述圖5之二次線圈(線圈CL5，CL6)及連接於此之墊片(墊片PD5，PD6，PD7)之佈局相同之佈局的圖21之佈局加以說明。然而，在圖21~圖31中，描繪於各墊片上之點線係顯示露出墊片之上述開口部OP之位置的構成。
圖21之情況，在半導體晶片CP1中，二次線圈之線圈CL5，CL6係呈沿著半導體晶片CP1的邊SH1地加以配置。邊SH1係構成矩形之半導體晶片CP1的外周之四邊之中的一邊。在此，將平行於邊SH1之方向(即沿著邊SH1之方向)作為X方向，而將正交於邊SH1之方向作為Y方向。X方向與Y方向係相互正交之方向。
圖21之情況，在半導體晶片CP1中，線圈CL5及線圈CL6係於半導體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。因此，線圈CL5及線圈CL6係配列於X方向。如上述，墊片PD5係配置於線圈CL5之內側(旋渦的內側)而連接於線圈CL5之一端，而墊片PD6係配置於線圈CL6之內側(旋渦的內側)而連接於線圈CL6之一端。線圈CL5及線圈CL6則配列於X方向之故，墊片PD5與墊片PD6亦排列於X方向。墊片PD7係從排列於X方向之線圈CL5及線圈CL6之間的位置，配置至於對於Y方向僅特定距離偏移之位置(偏移至從邊SH1離開之方向的位置)。墊片PD7與線圈CL5，CL6係經由導引配線HW1而加以連接。此導引配線HW1係從線圈CL5與線圈CL6之間延伸存在至墊片PD7為止。此時，墊片PD7則如僅成為未稍微與線圈CL5，CL6重疊之距離，從線圈CL5與線圈CL6之間的位置至Y方向偏移有墊片PD7時，可縮小對於佈局線圈CL5，CL6及墊片PD5，PD6，PD7所需之面積者。
圖21之情況，墊片PD5與墊片PD6則排列於X方 向，而墊片PD7係配置於從墊片PD5與墊片PD6之間之位置至Y方向僅偏移特定距離之位置(偏移至從邊SH1離開之方向的位置)。即，墊片PD5與邊SH1之間的距離(Y方向之距離)，和墊片PD6與邊SH1之間的距離(Y方向之距離)係略相同。另一方面，墊片PD7與邊SH1之間的距離(Y方向之距離)係成為較墊片PD5與邊SH1之間的距離(Y方向之距離)，或墊片PD6與邊SH1之間的距離(Y方向之距離)為大，其差係墊片PD5，PD6之一邊的尺寸以上。
圖21之佈局中，可將對於佈局線圈CL5，CL6及墊片PD5，PD6，PD7所需之範圍的X方向之尺寸作為縮小者，例如，可作為與線圈CL5之X方向的尺寸與線圈CL6之X方向之尺寸之合計相同程度者。因此，在進行半導體晶片CP1全體的設計上，對於欲縮小對於佈局線圈CL5，CL6及墊片PD5，PD6，PD7所需之範圍的X方向之尺寸之情況而為有利。
另外，在圖21之佈局中，各連接如銲接線(BW)之連接用構件於墊片PD5，PD6，PD7之情況，於連接於墊片PD5之銲接線和連接於墊片PD6之銲接線之間，成為位置有連接於墊片PD7之銲接線者。此墊片PD7則從排列有墊片PD5，PD6之位置偏移至Y方向之故，成為可容易防止連接於墊片PD5之銲接線，和連接於墊片PD7之銲接線，和連接於墊片PD6之銲接線則相互接觸之情況。
接著，對於圖22之佈局加以說明。
圖22之情況，相當於上述線圈CL5，CL6及墊片PD5，PD6，PD7之構成則有著線圈CL5c，CL6c及墊片PD5c，PD6c，PD7c之組合及線圈CL5d，CL6d及墊片PD5d，PD6d，PD7d之組合之合計2組合。其中，線圈CL5c，CL5d係各相當於上述線圈CL5之構成，而線圈CL6c，CL6d係各相當於上述線圈CL6之構成。另外，墊片PD5c，PD5d係各相當於上述墊片PD5之構成，而墊片PD6c，PD6d係各相當於上述墊片PD6之構成，墊片PD7c，PD7d係各相當於上述墊片PD7之構成。
即，圖22之情況，對於其他的半導體晶片(CP2)之傳送路徑則有2通道。2通道之中之1個係藉由線圈CL5c，CL6c之正下方的一次線圈(在此雖未圖示，但相當於上述線圈CL7，CL8之構成)與二次線圈之線圈CL5c，CL6c，而從半導體晶片CP1內之傳送電路至其他的半導體晶片(CP2)內之接收電路傳送信號之路徑。2通道之中之其他1個係藉由線圈CL5d，CL6d之正下方的一次線圈(在此雖未圖示，但相當於上述線圈CL7，CL8之構成)與二次線圈之線圈CL5d，CL6d，而從半導體晶片CP1內之傳送電路至其他的半導體晶片(CP2)內之接收電路傳送信號之路徑。
因此，在半導體晶片CP1中，線圈CL5c，CL6c及墊片PD5c，PD6c，PD7c之組合，和線圈CL5d，CL6d及墊片PD5d，PD6d，PD7d之組合係相互獨立加以設置。
於以下具體說明圖22之佈局。
圖22之情況，在半導體晶片CP1中，線圈CL5c及線圈CL6c係於半導體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。因此，線圈CL5c及線圈CL6c係配列於X方向。墊片PD5c係配置於線圈CL5c之內側(旋渦的內側)而連接於線圈CL5c之一端，而墊片PD6c係配置於線圈CL6c之內側(旋渦的內側)而連接於線圈CL6c之一端。線圈CL5c及線圈CL6c則排列於X方向之故，墊片PD5c與墊片PD6c亦排列於X方向。墊片PD7c係從排列於X方向之線圈CL5c及線圈CL6c之間的位置，配置至於對於Y方向僅特定距離偏移之位置(偏移至從邊SH1離開之方向的位置)。墊片PD7c與線圈CL5c，CL6c係經由對應於上述導引配線HW1之導引配線HW1c加以連接。此導引配線HW1c係從線圈CL5c與線圈CL6c之間延伸存在至墊片PD7c為止。
另外，當著眼於線圈CL5d，CL6d及墊片PD5d，PD6d，PD7d之組合時，線圈CL5d及線圈CL6d係排列於X方向。墊片PD5d係配置於線圈CL5d之內側(旋渦的內側)而連接於線圈CL5d之一端，而墊片PD6d係配置於線圈CL6d之內側(旋渦的內側)而連接於線圈CL6d之一端。線圈CL5d與線圈CL6d則排列於X方向之故，墊片PD5d與墊片PD6d亦排列於X方向。墊片PD7d係從排列於X方向之線圈CL5d及線圈CL6d之間的位置，配置至於對於Y方向僅特定距離偏移之位置(偏移至接近 於邊SH1之方向的位置)。墊片PD7d與線圈CL5d，CL6d係經由對應於上述導引配線HW1之導引配線HW1d加以連接。此導引配線HW1d係從線圈CL5d與線圈CL6d之間延伸存在至墊片PD7d為止。
並且，墊片PD5c及墊片PD6c與墊片PD7d則排列於X方向，而墊片PD7c與墊片PD5d與墊片PD6d則排列於X方向。也就是，於排列於X方向之線圈CL5c與線圈CL6c之延長的位置(X方向之延長的位置)，配置有墊片PD7d，而於排列於X方向之線圈CL6d與線圈CL5d之延長的位置(X方向之延長的位置)，配置有墊片PD7c。另外，線圈CL6c之一部分與線圈CL5d之一部分係對向於Y方向。
因此，墊片PD5c與邊SH1之間的距離(Y方向的距離)，和墊片PD6c與邊SH1之間的距離(Y方向的距離)，和墊片PD7d與邊SH1之間的距離(Y方向的距離)係略相同。另外，墊片PD6d與邊SH1之間的距離(Y方向的距離)，和墊片PD5d與邊SH1之間的距離(Y方向的距離)，和墊片PD7c與邊SH1之間的距離(Y方向的距離)係略相同。但墊片PD5d，PD6d，PD7c與邊SH1之間的距離(Y方向的距離)係成為較墊片PD5c，PD6c，PD7d與邊SH1之間的距離(Y方向的距離)為大，其差係墊片PD5c，PD6c，PD7d之一邊的尺寸以上。此時，線圈CL5c，CL6c與線圈CL5d，CL6d則僅成為未稍微重疊之距離，墊片PD5c，6c，7d的列，和墊 片PD7c，PD5d，PD6d的列則如偏移於Y方向時，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD7c，PD5d，PD6d，PD7d所需之面積。另外，排列於X方向之墊片PD5c，PD6c，PD7d之間距(間隔)，和排列於X方向之墊片PD7c，PD5d，PD6d之間距(間隔)係亦可作為大約相同程度者。
於半導體晶片CP1，複數組合形成上述線圈CL5，CL6及墊片PD5，PD6，PD7之情況，由適用圖22之佈局者，可縮小對於佈局此等線圈與墊片所需之範圍的X方向之尺寸者。因此，在進行半導體晶片CP1全體的設計上，對於欲縮小對於佈局相當於線圈CL5，CL6及墊片PD5，PD6，PD7之構成所需之範圍的X方向之尺寸之情況而為有利。
另外，在圖22之佈局中，各連接如銲接線(BW)之連接用構件於墊片PD5c，PD6c，PD7c，PD5d，PD6d，PD7d之情況，於連接於墊片PD5c之銲接線和連接於墊片PD6c之銲接線之間，成為位置有連接於墊片PD7c之銲接線者。另外，連接於墊片PD7c之銲接線與連接於墊片PD5d之銲接線之間，成為位置有連接於墊片PD6c之銲接線者。連接於墊片PD6c之銲接線與連接於墊片PD7d之銲接線之間，成為位置有連接於墊片PD5d之銲接線者。連接於墊片PD5d之銲接線與連接於墊片PD6d之銲接線之間，成為位置有連接於墊片PD7d之銲接線者。也就是，連接於墊片PD5c之銲接線，和連接於墊片PD7c之 銲接線，和連接於墊片PD6c之銲接線，和連接於墊片PD5d之銲接線，和連接於墊片PD7d之銲接線，和連接於墊片PD6d之銲接線則成為依此順序排列者。
當無視對於Y方向的偏移時，墊片PD5c與墊片PD7c與墊片PD6c與墊片PD5d與墊片PD7d與墊片PD6d則以此順序排列於Y方向，但實際上，此等墊片PD5c，PD7c，PD6c，PD5d，PD7d，PD6d係交互排列成2列。即，墊片PD5c，PD6c，PD7d則排列成一列，而從墊片PD5c，PD6c，PD7d的列偏移於Y方向，墊片PD7c，PD5d，PD6d則排列成一列。也就是，墊片PD5c與墊片PD7c與墊片PD6c與墊片PD5d與墊片PD7d與墊片PD6d則以所謂千鳥排列而排列。因此，成為容易防止連接於墊片PD5c之銲接線，和連接於墊片PD7c之銲接線，和連接於墊片PD6c之銲接線，和連接於墊片PD5d之銲接線，和連接於墊片PD7d之銲接線，和連接於墊片PD6d之銲接線則相互接觸者。
接著，對於圖23之佈局加以說明。
圖23之情況，線圈CL5與線圈CL6係排列於X方向與Y方向之間的斜方向。並且，配置於線圈CL5之內側(旋渦的內側)之墊片PD5係與墊片PD7排列於X方向，而配置於線圈CL6之內側(旋渦的內側)之墊片PD6係與墊片PD7排列於Y方向。墊片PD7與線圈CL5，CL6係經由導引配線HW1而加以連接，而此導引配線HW1係從線圈CL5與線圈CL6之間延伸存在至墊片PD7 為止。
如此之圖23之佈局係在半導體晶片CP1之主面中，如適用於配置線圈CL5，CL6及墊片PD5，PD6，PD7於半導體晶片CP1之角部附近之情況而為佳。即，於在半導體晶片CP1的邊SH1與邊SH2所形成之半導體晶片CP1之角部SC1的附近，配置線圈CL5，CL6及墊片PD5，PD6，PD7之情況，作為於角部SC1的附近配置墊片PD7，呈沿著邊SH1而排列墊片PD5與墊片PD7，而呈沿著邊SH2而排列墊片PD6與墊片PD7。此時，沿著邊SH1而排列之墊片PD5與墊片PD7之中，墊片PD7則作為呈接近於角部SC1，而沿著邊SH2而排列之墊片PD6與墊片PD7之中，墊片PD7則作為呈接近於角部SC1。
由此，於半導體晶片CP1之角部SC1的附近，可有效率地配置線圈CL5，CL6及墊片PD5，PD6，PD7者。在此，邊SH1，SH2係構成矩形之半導體晶片CP1之外周的四邊之中的二邊，而邊SH1與邊SH2係交叉而形成角部SC1。邊SH1係略平行於X方向，而邊SH2係略平行於Y方向。
接著，對於圖24之佈局加以說明。
圖24之情況，在半導體晶片CP1中，線圈CL5及線圈CL6係於半導體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。因此，線圈CL5及線圈CL6係排列於X方向。墊片PD5係配置於線圈CL5之內側(旋渦的內側)而連接於線圈CL5之一端，而墊片PD6係配置於線 圈CL6之內側(旋渦的內側)而連接於線圈CL6之一端。線圈CL5及線圈CL6則配列於X方向之故，墊片PD5與墊片PD6亦排列於X方向。
並且，墊片PD5與墊片PD6與墊片PD7則排列於X方向。也就是，於排列於X方向之線圈CL5與線圈CL6之延長的位置(X方向之延長的位置)，配置有墊片PD7。在圖24中，對於線圈CL6而言於鄰接於X方向之位置配置有墊片PD7，但作為其他的形態，亦可對於線圈CL5而言於鄰接於X方向之位置配置有墊片PD7。墊片PD7與線圈CL5，CL6係經由導引配線HW1而加以連接。此導引配線HW1係從線圈CL5與線圈CL6之間延伸存在至墊片PD7為止。
在圖24之佈局中，各連接如銲接線(BW)之連接用構件於墊片PD5，PD6，PD7之情況，於連接於墊片PD5之銲接線和連接於墊片PD6之銲接線和連接於墊片PD7之銲接線則成為依此順序排列於X方向者。
在連接連接有一端於半導體晶片CP1之墊片PD5，PD6，PD7的複數之銲接線之另一端之其他的半導體晶片(CP2)的電路構成上，亦有於墊片PD5與墊片PD6之間未配置墊片PD7之情況。例如，當於墊片PD5與墊片PD6之間配置墊片PD7時，亦有成為不易由銲接線等之連接用構件而連接半導體晶片CP1之此等墊片PD5，PD6，PD7與其他之半導體晶片(CP2)之墊片的情況。如此之情況，如圖24，由作為呈於墊片PD5與墊片PD6之間未 配置墊片PD7者，成為容易由銲接線等之連接用構件而連接半導體晶片CP1之墊片PD5，PD6，PD7與其他之半導體晶片(CP2)之墊片。另外，由墊片PD5，PD6，PD7配列成一列者，成為容易對於墊片PD5，PD6，PD7連接銲接線。
接著，對於圖25之佈局加以說明。
圖25之情況，線圈CL5及線圈CL6係排列於X方向。墊片PD5係配置於線圈CL5之內側(旋渦的內側)而連接於線圈CL5之一端，而墊片PD6係配置於線圈CL6之內側(旋渦的內側)而連接於線圈CL6之一端。線圈CL5及線圈CL6則配列於X方向之故，墊片PD5與墊片PD6亦排列於X方向。並且，墊片PD7係對於線圈CL6而言配置於鄰接於Y方向之位置。因此，墊片PD7係與墊片PD6排列於Y方向。也就是，上述圖21之情況係於從排列於X方向之墊片PD5與墊片PD6之間的中央偏移於Y方向的位置，配置有墊片PD7，但圖25之情況，於從墊片PD6之的位置偏移於Y方向的位置(墊片PD7成為未重疊於線圈CL6為止而偏移之位置)，配置有墊片PD7。墊片PD7與線圈CL5，CL6係經由導引配線HW1而加以連接，而此導引配線HW1係從線圈CL5與線圈CL6之間延伸存在至墊片PD7為止。
如此之圖25之佈局係在半導體晶片CP1之主面中，如適用於配置線圈CL5，CL6及墊片PD5，PD6，PD7於半導體晶片CP1之角部附近之情況而為佳。即，於由半導 體晶片CP1的邊SH1與邊SH2所形成之半導體晶片CP1之角部SC1的附近配置線圈CL5，CL6及墊片PD5，PD6，PD7之情況，於角部SC1之附近配置線圈CL6，而於其線圈CL6之內側配置墊片PD6。並且，線圈CL5係呈與線圈CL6鄰接於X方向地配置，於其線圈CL5內側配置墊片PD5，墊片PD7係呈與線圈CL6鄰接於Y方向地配置。經由此，沿著邊SH1排列有墊片PD6與墊片PD5，沿著邊SH2排列有墊片PD6與墊片PD7，但此時，沿著邊SH1而排列之墊片PD6與墊片PD5之中，墊片PD6者則成為接近於角部SC1，而沿著邊SH2而排列之墊片PD6與墊片PD7之中，墊片PD6者則成為接近於角部SC1。
由此，於半導體晶片CP1之角部SC1的附近，可有效率地配置線圈CL5，CL6及墊片PD5，PD6，PD7者。
然而，在圖25中，亦可替換線圈CL5及墊片PD5之位置，和墊片PD7之位置者。
接著，對於圖26之佈局加以說明。
圖26之情況亦與上述圖22之情況同樣地，相當於上述線圈CL5，CL6及墊片PD5，PD6，PD7之構成為2組合，但上述圖22之墊片PD7c與墊片PD7d則加以共通化，成為1個墊片PD7e。
圖26之情況，在半導體晶片CP1中，線圈CL5c及線圈CL6c係於半導體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。墊片PD5c係配置於線圈CL5c之內側 (旋渦的內側)而連接於線圈CL5c之一端，而墊片PD6c係配置於線圈CL6c之內側(旋渦的內側)而連接於線圈CL6c之一端。線圈CL5c及線圈CL6c則排列於X方向之故，墊片PD5c與墊片PD6c亦排列於X方向。
另外，圖26之情況，在半導體晶片CP1中，線圈CL5d及線圈CL6d係於半導體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。墊片PD5d係配置於線圈CL5d之內側(旋渦的內側)而連接於線圈CL5d之一端，而墊片PD6d係配置於線圈CL6d之內側(旋渦的內側)而連接於線圈CL6d之一端。線圈CL5d與線圈CL6d則排列於X方向之故，墊片PD5d與墊片PD6d亦排列於X方向。
並且，線圈CL5c與線圈CL6c與線圈CL5d與線圈CL6d則排列於X方向，而於線圈CL6c與線圈CL5d之間配置有墊片PD7e。因此，墊片PD5c與墊片PD6c與墊片PD7e與墊片PD5d與墊片PD6d則排列於X方向。排列於X方向之墊片PD5c，PD6c，PD7e，PD5d，PD6d之間距(間隔)係亦可作為大概同程度者。
墊片PD7e係經由對應於上述導引配線HW1之導引配線HW1e，而與線圈CL5c，CL6c(之各外側之端部)加以連接，另外，與線圈CL5d，CL6d(之各外側之端部)加以連接。此導引配線HW1e係延伸存在於從線圈CL5c與線圈CL6c之間至墊片PD7e為止，和從線圈CL5d與線圈CL6d之間至墊片PD7e為止。
圖26之情況，由將電性連接於線圈CL5c與線圈CL6c之間的墊片，和電性連接於線圈CL5d與線圈CL6d之間的墊片，作為共通之墊片PD7e者，如上述圖22之情況，與將墊片PD7c與墊片PD7d個別設置之情況作比較，可減少1個墊片的數量者。經由此，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD7e，PD5d，PD6d所需之面積者。另外，由墊片PD5c，PD6c，PD7e，PD5d，PD6d配列成一列者，成為容易於此等墊片PD5c，PD6c，PD7e，PD5d，PD6d連接銲接線等之連接用構件。
另外，經由將墊片PD7e配置於線圈CL6c與線圈CL5d之間之時，可將從線圈CL5c與線圈CL6c之間延伸存在至墊片PD7e為止之部分的導引配線HW1e之延伸存在距離，和從線圈CL5d與線圈CL6d之間延伸存在至墊片PD7e為止之部分的導引配線HW1e之延伸存在距離作為略相同者。因此，將電性連接墊片PD7e於線圈CL5c與線圈CL6c之間為止之導引配線HW1e的阻抗成分，和電性連接墊片PD7e於線圈CL5d與線圈CL6d之間為止之導引配線HW1e的阻抗成分，作為大約相同程度之故，2個通道之平衡則變佳。
接著，對於圖27之佈局加以說明。
圖27之佈局係圖26之佈局的變形例。
圖27之情況，在半導體晶片CP1中，線圈CL5c與線圈CL6c與線圈CL5d與線圈CL6d則依此順序，於半導 體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。墊片PD5c係配置於線圈CL5c內側而連接於線圈CL5c之一端，墊片PD6c係配置於線圈CL6c內側而連接於線圈CL6c之一端，墊片PD5d係配置於線圈CL5d內側而連接於線圈CL5d之一端，墊片PD6d係配置於線圈CL6d內側而連接於線圈CL6d之一端。線圈CL5c與線圈CL6c與線圈CL5d與線圈CL6d則排列於X方向之故，墊片PD5c與墊片PD6c與墊片PD5d與墊片PD6d亦排列於X方向。
上述圖26之情況係將墊片PD7e配置於線圈CL6c與線圈CL5d之間，但圖27之情況係未將墊片PD7e配置於線圈CL6c與線圈CL5d之間。即，圖27之情況，於排列於X方向之線圈CL5c與線圈CL6c與線圈CL5d與線圈CL6d之延長的位置(X方向之延長的位置)，對於線圈CL6d而言呈鄰接於X方向地，配置有墊片PD7e。然而，作為其他的形態，亦可將墊片PD7e，並非線圈CL6d而是對於線圈CL5c而言，配置於鄰接於X方向之位置者。
圖27之情況係於線圈CL6c與線圈CL5d之間未配置墊片PD7e之部分，比較於上述圖26之情況，相互接近線圈CL6c與線圈CL5d。圖27之情況係將墊片PD5c與墊片PD6c與墊片PD5d與墊片PD6d與墊片PD7e則排列於X方向，而墊片PD7e係配置於其排列的端。排列於X方向之墊片PD5c，PD6c，PD5d，PD6d，PD7e之間距(間隔)係亦可作為大概同程度者。
墊片PD7e係經由對應於上述導引配線HW1之導引配線HW1e，而與線圈CL5c，CL6c(之各外側之端部)加以連接，另外，與線圈CL5d，CL6d(之各外側之端部)加以連接。此導引配線HW1e係延伸存在於從線圈CL5c與線圈CL6c之間至墊片PD7e為止，和從線圈CL5d與線圈CL6d之間至墊片PD7e為止。
圖27之情況，由將電性連接於線圈CL5c與線圈CL6c之間的墊片，和電性連接於線圈CL5d與線圈CL6d之間的墊片，作為共通之墊片PD7e者，如上述圖22之情況，與將墊片PD7c與墊片PD7d個別設置之情況作比較，可減少1個墊片的數量者。經由此，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD7e，PD5d，PD6d所需之面積者。另外，由墊片PD5c，PD6c，PD5d，PD6d，PD7e配列成一列者，成為容易於此等墊片PD5c，PD6c，PD5d，PD6d，PD7e連接銲接線等之連接用構件。
另外，有著不想配置墊片PD7e於墊片PD5c，PD6c，PD5d，PD6d之間的要求(設計上的要求等)之情況，如圖27，由配置墊片PD7e於排列於X方向之墊片PD5c，PD6c，PD5d，PD6d之延長位置者，而可作對應。
接著，對於圖28之佈局加以說明。
圖28之佈局係圖26之佈局或圖27之佈局的變形例。
圖28之情況，在半導體晶片CP1中，線圈之CL5c 與線圈CL6c與線圈CL5d與線圈CL6d則依此順序，於半導體晶片CP1的邊SH1的附近，沿著此邊SH1加以配置。墊片PD5c係配置於線圈CL5c內側而連接於線圈CL5c之一端，墊片PD6c係配置於線圈CL6c內側而連接於線圈CL6c之一端，墊片PD5d係配置於線圈CL5d內側而連接於線圈CL5d之一端，墊片PD6d係配置於線圈CL6d內側而連接於線圈CL6d之一端。線圈CL5c與線圈CL6c與線圈CL5d與線圈CL6d則排列於X方向之故，墊片PD5c與墊片PD6c與墊片PD5d與墊片PD6d亦排列於X方向。
上述圖26之情況係將墊片PD7e配置於線圈CL6c與線圈CL5d之間，但圖28之情況係未將墊片PD7e配置於線圈CL6d與線圈CL5d之間。即，圖28之情況係從排列於X方向之線圈CL6c及線圈CL5d之間的位置，於對於Y方向僅特定距離偏移之位置(偏移至從邊SH1離開之方向的位置)，配置有墊片PD7e。
圖28也與上述圖27之情況同樣地，亦於線圈CL6c與線圈CL5d之間未配置將墊片PD7e之部分，比較於上述圖26之情況，相互接近線圈CL6c與線圈CL5d。排列於X方向之墊片PD5c，PD6c，PD5d，PD6d之間距(間隔)係亦可作為大概同程度者。
墊片PD7e係經由對應於上述導引配線HW1之導引配線HW1e，而與線圈CL5c，CL6c(之各外側之端部)加以連接，另外，與線圈CL5d，CL6d(之各外側之端部) 加以連接。此導引配線HW1e係延伸存在於從線圈CL5c與線圈CL6c之間至墊片PD7e為止，和從線圈CL5d與線圈CL6d之間至墊片PD7e為止。
圖28之情況，墊片PD5c與墊片PD6c與墊片PD5d與墊片PD6d則排列於X方向，而墊片PD7e係配置於從墊片PD6c與墊片PD5d之間之位置至Y方向僅偏移特定距離之位置(偏移至從邊SH1離開之方向的位置)。即，墊片PD5c與邊SH1之間的距離(Y方向的距離)，和墊片PD6c與邊SH1之間的距離(Y方向的距離)，和墊片PD5d與邊SH1之間的距離(Y方向的距離)，和墊片PD6d與邊SH1之間的距離(Y方向的距離)係略相同。另一方面，墊片PD7e與邊SH1之間的距離(Y方向的距離)係成為較墊片PD5c，PD6c，PD5d，PD6d與邊SH1之間的距離(Y方向的距離)為大，其差係墊片PD5c，PD6c，PD5d，PD6d之一邊的尺寸以上。
圖28之情況，由將電性連接於線圈CL5c與線圈CL6c之間的墊片，和電性連接於線圈CL5d與線圈CL6d之間的墊片，作為共通之墊片PD7c者，如上述圖22之情況，與將墊片PD7c與墊片PD7d個別設置之情況作比較，可減少1個墊片的數量者。經由此，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD7e，PD5d，PD6d所需之面積者。
另外，在圖28的佈局中，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD5d， PD6d，PD7e所需之範圍的X方向之尺寸，例如，可作為與線圈CL5c，CL6c，CL5d，CL6d之各X方向之尺寸之合計相同程度者。因此，在進行半導體晶片CP1全體的設計上，對於欲縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD5d，PD6d，PD7e之所需之範圍的X方向之尺寸之情況而為有利。
另外，在圖28之佈局中，各連接如銲接線之連接用構件於墊片PD5c，PD6c，PD5d，PD6d，PD7e之情況，於連接於墊片PD6c之銲接線和連接於墊片PD5d之銲接線之間，成為位置有連接於墊片PD7e之銲接線者。此墊片PD7e則從排列有墊片PD6c，PD5d之位置偏移至Y方向之故，成為容易防止連接於墊片PD6c之銲接線，和連接於墊片PD7e之銲接線，和連接於墊片PD5d之銲接線則相互接觸之情況。
另外，經由將墊片PD7e配置於從線圈CL6c與線圈CL5d之間偏移至Y方向之位置之時，可將從線圈CL5c與線圈CL6c之間延伸存在至墊片PD7e為止之部分的導引配線HW1e之延伸存在距離，和從線圈CL5d與線圈CL6d之間延伸存在至墊片PD7e為止之部分的導引配線HW1e之延伸存在距離作為略相同者。因此，將電性連接墊片PD7e於線圈CL5c與線圈CL6c之間為止之導引配線HW1e的阻抗成分，和電性連接墊片PD7e於線圈CL5d與線圈CL6d之間為止之導引配線HW1e的阻抗成分，作為大約相同程度之故，2個通道之平衡則變佳。
接著，對於圖29之佈局加以說明。
圖29之佈局係圖28之佈局的變形例。
圖29之佈局則主要與上述圖28之佈局的不同情況係為墊片PD7e之配置位置之故，在此係對於墊片PD7e以外之說明係省略之。
上述圖28之情況係排列4個於X方向之線圈CL5c，CL6c，CL5d，CL6d之中，從中央側之2個線圈的線圈CL6c與線圈CL5d之間的位置，配置墊片PD7e於偏移於Y方向之位置。因此，上述圖28之佈局情況，當無視對於Y方向之偏移時，成為於線圈CL5c，CL6c，CL5d，CL6d之排列的略中央位置有墊片PD7e者(實際上，墊片PD7e係從線圈CL5c，CL6c，CL5d，CL6d之排列偏移於Y方向)。
另一方面，圖29之佈局的情況係配置有墊片PD7e於從排列4個於X方向之線圈CL5c，CL6c，CL5d，CL6d偏移於Y方向之位置的點係與上述圖28之佈局共通，但墊片PD7e之X方向的位置則與上述圖28之佈局不同。即，當無視對於Y方向之偏移時，上述圖28之佈局的情況，墊片PD7e係於線圈CL5c，CL6c，CL5d，CL6d之排列的略中央位置，但圖29之情況係墊片PD7e係從線圈CL5c，CL6c，CL5d，CL6d之排列的略中央偏移。例如，可於從墊片PD5c，PD6c，PD5d，PD6d之任一位置偏移於Y方向之位置，從線圈CL5c與線圈CL6c之間的位置偏移於Y方向之位置，或者從線圈CL5d與線圈CL6d之 間的位置偏移於Y方向之位置等，配置墊片PD7e者。
圖29之情況，由將電性連接於線圈CL5c與線圈CL6c之間的墊片，和電性連接於線圈CL5d與線圈CL6d之間的墊片，作為共通之墊片PD7e者，如上述圖22之情況，與將墊片PD7c與墊片PD7d個別設置之情況作比較，可減少1個墊片的數量者。經由此，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD7e，PD5d，PD6d所需之面積者。
另外，在圖29的佈局中，可縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD5d，PD6d，PD7e所需之範圍的X方向之尺寸，例如，可作為與線圈CL5c，CL6c，CL5d，CL6d之各X方向之尺寸之合計相同程度者。因此，在進行半導體晶片CP1全體的設計上，對於欲縮小對於佈局線圈CL5c，CL6c，CL5d，CL6d及墊片PD5c，PD6c，PD5d，PD6d，PD7e之所需之範圍的X方向之尺寸之情況而為有利。
接著，對於圖30之佈局加以說明。
至此所說明之線圈CL5，CL5c，CL5d，CL6，CL6c，CL6d，CL7，CL8係圖示經由旋轉成八角形之線圈配線而形成之情況，但作為其他形態，此等線圈CL5，CL5c，CL5d，CL6，CL6c，CL6d，CL7，CL8(加以構成之線圈配線)的形狀係亦可作為八角形以外者。將此依例示於圖30，更將其他一例示於圖31。
圖30係模式性地顯示在上述圖14(第1變形例) 中，將線圈CL5，CL6(線圈配線CW5，CW6)的形狀(旋轉形狀)作為八角形以外之情況之構成。如亦圖30所示，線圈CL5(線圈配線CW5)與線圈CL6(線圈配線CW6)係如為可保持對稱性之構成，亦可使用圓形，四角形，八角形，或除此以外之形狀等者。
圖31係模式性地顯示在上述圖5中，將線圈CL5，CL6(線圈配線CW5，CW6)的形狀作為八角形以外之情況之構成。如亦圖31所示，線圈CL5(線圈配線CW5)與線圈CL6(線圈配線CW6)係如為可保持對稱性之構成，亦可使用圓形，四角形，八角形，或除此以外之形狀等者。
然而，加以串聯連接之線圈CL5與線圈CL6係本身電感則相互相同者為佳。因此，在平面視中，線圈CL5(線圈配線CW5)與線圈CL6(線圈配線CW6)係為點對稱(對於線圈CL5與線圈CL6之間的中央點而言為點對稱)之圖案(形狀)者為佳。另外，加以串聯連接之線圈CL7與線圈CL8係本身電感則相互相同者為佳。因此，在平面視中，線圈CL7(線圈配線CW7)與線圈CL8(線圈配線CW8)係為點對稱(對於線圈CL7與線圈CL8之間的中央點而言為點對稱)之圖案(形狀)者為佳。另外，線圈CL5之正下方之上述線圈CL7(線圈配線CW7)係與線圈CL5(線圈配線CW5)相同圖案者為佳，而線圈CL6之正下方之上述線圈CL8(線圈配線CW8)係與線圈CL6(線圈配線CW6)相同圖案者為佳。另外， 墊片PD7係電性連接於加以串聯連接之線圈CL5與線圈CL6之間的中央者為佳。
(實施形態3)
本實施形態3係對於在形成使用如上述之電磁感應之信號傳達用之線圈(相當於CL5，CL6，CL7，CL8之線圈)的半導體晶片之內部配線進行設計的構成。
如在上述實施形態1所說明地，上述圖5~圖9之線圈CL5，CL6與線圈CL7，CL8則各作為磁耦合，當流動電流於一次側之線圈CL7，CL8時，利用因應此電流之電化而產生有感應起電力於二次側之線圈CL5，CL6，流動有感應電流之情況，可藉由線圈CL5，CL6，CL7，CL8而傳達信號者。也就是，由利用電磁感應，而可藉由線圈CL5，CL6，CL7，CL8而傳達信號者。因此，考慮線圈使磁通(磁場)產生之情況而設計半導體晶片之內部配線者為佳。
對於內藏線圈CL5，CL6，CL7，CL8之半導體晶片，設計半導體晶片CP1之內部配線(相當於上述配線M1~M5之配線)的佈局之情況，對於與線圈CL5，CL6，CL7，CL8在平面視重疊之位置係未配置內部配線者則特性上為佳。此係當流動電流於一次側之線圈CL7，CL8，以及流動感應電流於二次側之線圈CL5，CL6時，呈貫通線圈CL5，CL6，CL7，CL8地產生有磁通，但於與線圈CL5，CL6，CL7，CL8在平面視重疊之位置有內部配線 時，其內部配線係因受到此磁通之影響之故。具體而言，由磁通的影響而於內部配線產生有渦電流，而此渦電流則阻礙電流正常地流動於內部配線，而招致配線阻抗之增大等。
因此，對於與線圈CL5，CL6，CL7，CL8在平面視重疊之位置係呈未配置內部配線地作為進行半導體晶片之設計時，線圈CL5，CL6，CL7，CL8在平面視重疊之範圍係成為內部配線之設置禁止範圍之故，內部配線之佈局則成為不易進行，另外，招致半導體晶片之面積增大。因此，設計上，有著於與線圈CL5，CL6，CL7，CL8在平面視重疊之位置未配置內部配線之情況，如此情況，對於作為呈經由線圈CL5，CL6，CL7，CL8之磁通的影響則盡可能未產生在內部配線之技術而進行檢討。
其結果，在半導體晶片中，對於配置內部配線於線圈CL5，CL6，CL7，CL8在平面視重疊之範圍之情況，係了解到於其內部配線設置縫隙者則為有效。經由設置縫隙之時，由未改變全體配線寬度而夾持於縫隙之部分的配線寬度變小者，成為不易產生有經由線圈CL5，CL6，CL7，CL8而產生之磁通的渦電流。此係當磁通貫通配線時，於其配線產生有渦電流，但容易產生有渦電流之情況係配線的寬度為大(寬)之情況，而因越縮小(縮窄)配線的寬度而渦電流係越不易產生之故。
以下，參照圖面具體加以說明。
圖32~圖34係本實施形態3之半導體晶片(半導體 裝置)之要部平面圖，而圖35係其要部剖面圖，而圖36係其要部斜視圖。其中，圖32係對應於上述實施形態1之上述圖5之構成，而圖33係對應於上述實施形態1之上述圖6之構成(但在圖32及圖33中係未附上陰影線)。
然而，圖32與圖33與圖34係顯示有在半導體晶片之相同平面範圍，但層則為不同，而圖33係顯示較圖32為下層，圖34係顯示較圖33為下層。具體而言，對於圖32係顯示有形成於半導體晶片之上述變壓器TR1的二次側的線圈(線圈CL5，CL6)，對於圖33係顯示有形成於半導體晶片之上述變壓器TR1的一次側的線圈(線圈CL7，CL8)，對於圖34係顯示有於形成於半導體晶片CP1之上述變壓器T1R用之線圈呈在平面視重疊地延伸存在之配線WR1。另外，在圖32~圖34之A1-A1線之剖面圖則對應於圖35。另外，對於圖36係顯示線圈配線CW6與配線WR1之交叉範圍。
另外，在圖32及圖33中，呈了解配線WR1之位置地，以二點畫線顯示配線WR1之外形(外周)的位置。另外，在圖34中，呈了解線圈的位置地，以點線顯示圖32之線圈CL5，CL6之外形(外周)的位置。在平面視中，線圈CL5，CL6之外形(外周)的位置與線圈CL7，CL8之外形(外周)的位置係實質上一致之故，圖34之點線係亦可看作圖33之線圈CL7，CL8之外形(外周)的位置者。另外，在圖33中，對於上述導引配線HW2， HW3係省略圖示。
圖32~圖36所示之線圈CL5(線圈配線CW5)，線圈CL6(線圈配線CW6)，線圈CL7(線圈配線CW7)，線圈CL8(線圈配線CW8)，墊片PD5，PD6，PD7，導引配線HW1及連接配線HW4係因在上述實施形態1說明過之故，在此係省略其反覆說明。也就是，圖32~圖36之構造則與上述圖5~圖10的構造不同之情況係形成有配線WR1之故，在以下中，主要對於配線WR1加以說明。
如圖32~圖36所示，配線WR1則形成於與線圈CL6在平面視重疊之位置。此配線WR1係在與線圈CL5，CL6不同的層，且於亦與線圈CL7，CL8不同的層，加以形成。即，於線圈CL5，CL6與線圈CL7，CL8任一不同的層，延伸存在有配線WR1，而此配線WR1之一部分則與線圈CL6在平面視重疊。
配線WR1係形成於線圈CL5，CL6與線圈CL7，CL8任一不同的層之故，配線WR1則不會成為阻礙，而可形成線圈CL5，CL6，CL7，CL8者。另外，適用上述圖3或上述圖4之構造的情況，配線WR1係形成於與線圈CL1a與線圈CL2a不同的層，且可經由上述配線M1~M5之任一而形成者。
然而，一次線圈係形成於二次線圈之正下方之故，而某個配線則與二次線圈在平面視重疊之情況，其配線係亦與一次線圈在平面視重疊。具體而言，線圈CL7係形成 於線圈CL5之正下方之故，配線WR1則與線圈CL5在平面視重疊之情況係其配線WR1係亦與線圈CL7在平面視成為重疊者。另外，線圈CL8係形成於線圈CL6之正下方之故，配線WR1則與線圈CL6在平面視重疊之情況係其配線WR1係亦與線圈CL8在平面視成為重疊者。因此，與線圈CL6在平面視重疊之配線WR1係必然性地與線圈CL8在平面視成為重疊者。
然而，與線圈在平面視重疊之位置或範圍係不僅構成其線圈之線圈配線則於旋轉的範圍，在平面視重疊之位置或範圍，而作為亦包含與其線圈的渦的內側之範圍在平面視重疊之位置或範圍者。因此，例如，重疊於線圈CL6之位置或範圍係不僅線圈配線CW6則於旋轉的範圍，在平面視重疊之位置或範圍，而亦包含與其線圈CL6的渦的內側之範圍(即，配置有墊片PD6之範圍)在平面視重疊之位置或範圍者。
如圖32~圖36所示，配線WR1係呈於線圈CL6在平面視重疊地延伸存在，但於與線圈CL6在平面視重疊之位置，具有縫隙(開口部)SL。在配線WR1中，縫隙SL係至少1個，而理想為加以複數形成，其各縫隙SL係沿著配線WR1之延伸存在方向加以形成。即，在配線WR1之縫隙SL的延伸存在方向係與其配線WR1之延伸存在方向一致。縫隙SL係沿著於配線WR1之延伸存在方向之方向的尺寸則較沿著配線WR1之配線寬度方向之方向的尺寸為大。縫隙SL係從配線WR1之上面貫通至下面為止之 開口部。
配線WR1係全體的配線寬度(寬度)為W3，但由形成縫隙SL者，由縫隙SL加以區分(分割)之配線部WR1a之寬度W4係成為較配線寬度(寬度)W3為小(即W4<W3)。即，在與線圈CL6在平面視重疊之範圍中，於配線WR1之延伸存在方向在寬度W4延伸存在之配線部WR1a則成為將縫隙SL介於其間而複數排列之狀態。此配線部WR1a彼此係加以連結在未形成有在配線WR1之縫隙SL處之故，而相互加以電性連接。
與本實施形態不同，假設未形成有縫隙SL於配線WR1之情況，從配線WR1則於線圈CL6在平面視重疊之情況，成為容易由經由線圈CL6，CL8而產生之磁通的影響，產生有渦電流於配線WR1。當渦電流產生於配線WR1時，在配線WR1中，有著阻礙正常地流動有電流於配線WR1之延伸存在方向之虞。
對此，在本實施形態3中，呈於線圈CL6在平面視重疊地延伸存在之配線WR1係於與線圈CL6在平面視重疊之位置，具有縫隙SL。因此，在與線圈CL6在平面視重疊之位置中，配線WR1係於具有較全體之配線寬度WR1為小的寬度W2之配線部WR1a，由縫隙SL加以區分。各個渦電流係未跨過夾持縫隙SL之複數的配線部WR1a而產生之故，假設如有產生渦電流時，必須產生於單獨之配線部WR1a內。但於配線WR1，由設置縫隙SL者，配線部WR1a之寬度則變小(變窄)之故，即使產生 有貫通配線部WR1a之磁通，亦成為不易產生有渦電流於配線部WR1a。即，在呈於線圈CL6在平面視重疊地延伸存在之配線WR1中，在線圈CL6在平面視重疊之範圍中，由設置縫隙SL於配線WR1者，作為將配線WR1，以縫隙SL區分(分割)成複數之配線部WR1a，成為不易在寬度變小之配線部WR1a產生有渦電流。
然而，在此係對於配線WR1則線圈CL6在平面視重疊之情況而加以圖示及說明過，但配線WR1則線圈CL5在平面視重疊之情況，或與線圈CL5與線圈CL6雙方在平面視重疊之情況亦為同樣。
即，配線WR1則呈於線圈CL5在平面視重疊地延伸存在之情況係配線WR1係作為於與線圈CL5在平面視重疊(範圍)，具有縫隙SL之構成。另外，配線WR1則呈於線圈CL6在平面視重疊地延伸存在之情況係配線WR1係作為於與線圈CL6在平面視重疊(範圍)，具有縫隙SL之構成。另外，配線WR1則呈於線圈CL5與線圈CL6雙方在平面視重疊地延伸存在之情況(對應於後述之圖37之配線WR1)係配線WR1係作為於與線圈CL5在平面視重疊(範圍)與於與線圈CL6在平面視重疊(範圍)，具有縫隙SL之構成。也就是，在半導體晶片中，於線圈CL5，CL6之一方或雙方設置呈在平面視重疊地延伸存在之配線WR1之情況，在此配線WR1中，於與線圈CL5，CL6之重疊之範圍設置縫隙SL。然而，於線圈CL5，CL6之正下方配置有線圈CL7，CL8之故，而在配 線WR1中，於線圈CL5，CL6在平面視重疊之範圍(位置)，和於線圈CL7，CL8在平面視重疊之範圍(位置)係為一致。
隨之，在本實施形態3中，在半導體晶片中，對於呈於線圈CL5，CL6，CL7，CL8之任一在平面視重疊地延伸存在之內部配線(但與線圈CL5，CL6，CL7，CL8不同的層之內部配線)，對於於線圈CL5，CL6，CL7，CL8之任一在平面視重疊之範圍(位置)，係設置縫隙SL。
因此，在本實施形態3中，配線WR1則呈於線圈CL5，CL6之一方或雙方在平面視重疊地延伸存在，經由線圈CL5，CL6，CL7，CL8而產生之磁通則即使對於此配線WR1產生影響，在配線WR1中，由設置縫隙SL於與線圈CL5，CL6在平面視重疊之位置者，可抑制或防止渦電流則產生於配線WR1之情況。經由此，可抑制或防止因經由線圈CL5，CL6，CL7，CL8之磁通引起之渦電流則阻礙正常地流動有電流至配線WR1之情況。因此，可抑制或防止配線阻抗之增大等者。隨之，可使半導體晶片之性能提升者。
另外，在半導體晶片中，設置有磁耦合之線圈CL5，線圈CL7，但未設置線圈CL6，CL8之情況係在於其線圈CL5，CL7在平面視重疊之配線(但與線圈CL5，CL7不同的層之配線)中，如於線圈CL5，CL7在平面視重疊之範圍(位置)形成縫隙SL即可。
另外，與本實施形態3不同，亦考慮有在與線圈在平 面視重疊之範圍中，並非於配線WR1形成縫隙SL，而縮小配線WR1之全體的寬度(相當於配線寬度W3之寬度)之情況，但此情況，連結於伴隨縮小全體的寬度之配線阻抗(阻抗)的增大。
對此，在本實施形態3中，經由在與線圈在平面視重疊之範圍，並非縮小配線WR1之全體的寬度(相當於配線寬度W3之寬度)，而於配線WR1設置縫隙SL之時，將以縫隙SL加以區分之配線部WR1a之寬度W4作為較配線WR1全體之配線寬度W3為小(即W4<W3)。由以縫隙SL加以區分之配線部WR1a之寬度W4為小者，即使磁通貫通其配線部WR1a，成為渦電流亦不易產生。另外，以縫隙SL加以區分之配線部WR1a之寬度W4為小之同時，其配線部WR1a則為複數，而在未形成有縫隙SL之範圍連結有複數之配線部WR1a彼此之故，即使縮小配線部WR1a之寬度W4，亦可抑制配線WR1之配線阻抗(阻抗)的增大。
另外，在本實施形態3中，在半導體晶片中，對於與線圈CL5，CL6，CL7，CL8在平面視重疊之範圍，亦可配置內部配線之故，成為容易進行內部配線之佈局設計。另外，可謀求半導體晶片之小型化(小面積化)者。
另外，在本實施形態3中，在呈於線圈CL5，CL6在平面視重疊地延伸存在之配線WR1中，對於呈於線圈CL5，CL6在平面視重疊之範圍(位置)，係形成縫隙SL，但此係最容易受到經由線圈CL5，CL6，CL7，CL8 而產生的磁通(磁場)的影響者係因於線圈CL5，CL6在平面視重疊之範圍。但即使從於線圈CL5，CL6，CL7，CL8在平面視重疊之範圍離開，至受到經由線圈CL5，CL6，CL7，CL8而產生的磁通(磁場)的影響之範圍為止，係在配線WR1使縫隙SL延伸存在者為佳。經由此，可更正確地抑制或防止經由線圈CL5，CL6，CL7，CL8而產生的磁通(磁場)而渦電流產生於配線WR1者。另一方面，在配線WR1中，對於未受到經由線圈CL5，CL6，CL7，CL8而產生的磁通(磁場)的影響之範圍，係未形成縫隙SL者為佳，而經由此而可降低配線WR1之配線阻抗(阻抗)者。因此，在配線WR1中，於線圈CL5，CL6，CL7，CL8在平面視重疊之範圍延伸存在有縫隙SL，而其縫隙SL係在從於線圈CL5，CL6，CL7，CL8在平面視重疊之範圍若干離開的範圍作為終端者為佳。也就是，在配線WR1中，縫隙SL之端部(縫隙所延伸存在之方向的端部)係位置於線圈CL5，CL6，CL7，CL8在平面視未重疊之範圍者為佳。
另外，配線WR1係形成於與一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之任一不同的層。此時，可有將配線WR1形成於一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之間的層之情況，和將配線WR1形成於較一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之雙方為下層之情況，和將配線WR1形成於較一次線圈(線圈CL7，CL8)與二次線圈 (線圈CL5，CL6)之雙方為上層之情況。可為此等3個情況之任一，但其中，將配線WR1形成於較一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之雙方為下層之情況為最佳。
將配線WR1形成於較一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之雙方為上層之情況係成為將二次線圈(線圈CL5，CL6)形成於較配線WR1為下層者，而成為不易連接二次線圈(線圈CL5，CL6)於墊片(PD5，PD6，PD7)。另外，將配線WR1形成於一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之間的層之情況係較一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之間的耐壓，二次線圈(線圈CL5，CL6)與配線WR1之間的耐壓變小之故，有耐壓下降之擔憂。對此，將配線WR1形成於較一次線圈(線圈CL7，CL8)與二次線圈(線圈CL5，CL6)之雙方為下層之情況係容易連接二次線圈(線圈CL5，CL6)於墊片(PD5，PD6，PD7)，配線WR1亦容易佈局，另外，在耐壓提升的點亦為有利。
圖37係顯示在半導體晶片CP1之內部配線的其他例的要部平面圖，對應於上述圖34之構成。對於圖37係顯示有配置於形成線圈CL5，CL6，CL7，CL8之範圍的附近之內部配線之配線WR1及配線WR2，而呈容易了解線圈的位置地，以點線顯示上述圖32之線圈CL5，CL6之外形(外周)的位置。
配線WR1，WR2係形成在與線圈CL5，CL6不同的層，且形成於與線圈CL7，CL8不同的層，但配線WR1係呈與線圈CL5，CL6在平面視重疊地延伸存在，另一方面，配線WR2係在平面視亦未重疊於線圈CL5，CL6之任一。
在本實施形態3中，在半導體晶片中，與線圈CL5，CL6，CL7，CL8在平面視重疊之範圍係未作為內部配線之設置禁止範圍。因此，在含有線圈CL5，CL6，CL7，CL8之半導體晶片中，係如圖37所示，有著呈與線圈CL5，CL6，CL7，CL8之任一在平面視重疊地延伸存在之配線WR1，和與線圈CL5，CL6，CL7，CL8之任一在平面視未重疊之配線WR2。其中，對於呈與線圈CL5，CL6，CL7，CL8之任一在平面視重疊地延伸存在之配線WR1，係於與其線圈在平面視重疊之位置(範圍)設置縫隙SL。另一方面，對於與線圈CL5，CL6，CL7，CL8之任一在平面視未重疊之配線WR2係未形成有如此之縫隙SL。
經由此，對於由重疊於線圈者而容易受到經由此線圈而產生之磁通(磁場)的影響之配線WR1，係可由設置縫隙SL而防止渦電流之產生，另一方面，對於未重疊於線圈之故而不易受到經由線圈而產生之磁通(磁場)的影響之配線WR2，係由未設置縫隙SL者，可降低配線阻抗者。另外，由將與線圈CL5，CL6，CL7，CL8在平面視重疊之範圍，未作為內部配線之設置禁止範圍者，可謀求 半導體晶片之小型化(小面積化)。隨之，可使半導體晶片之性能提升與半導體晶片之小型化(小面積化)並存者。
本實施形態3之思想係亦可適用於上述導引配線HW2，HW3者，對於此係參照圖38而加以說明。
圖38係半導體晶片之要部平面圖，雖顯示有導引配線HW2，HW3，但如容易了解線圈的位置地，與圖34或圖37同樣地，以點線顯示線圈CL5，CL6之外形(外周)的位置。
導引配線HW2係為了將線圈CL7之內側(旋渦的內側)的端部，導出於較線圈CL7之外周圍外側之配線。因此，導引配線HW2係呈與線圈CL7在平面視重疊地延伸存在，隨之，呈與線圈CL5在平面視重疊地延伸存在。另外，導引配線HW3係為了將線圈CL8之內側(旋渦的內側)的端部，導出於較線圈CL8之外周圍外側之配線。因此，導引配線HW3係呈與線圈CL8在平面視重疊地延伸存在，隨之，呈與線圈CL6在平面視重疊地延伸存在。因此，導引配線HW2係容易受到經由線圈CL5，CL7而產生之磁通(磁場)的影響，而導引配線HW3係容易受到經由線圈CL6，CL8而產生之磁通(磁場)的影響。
因此，在本實施形態3中，如圖38所示，於導引配線HW2，HW3設置有縫隙SL。即，在導引配線HW2中，於與線圈CL5在平面視重疊之位置(隨之，與線圈 CL8在平面視重疊之位置)設置縫隙SL，而在導引配線HW3中，於與線圈CL6在平面視重疊之位置(隨之，與線圈CL8在平面視重疊之位置)設置縫隙SL。經由此，經由線圈CL5，CL6，CL7，CL8而產生之磁通即使對於導引配線HW2，HW3產生影響，亦可抑制或防止渦電流產生於導引配線HW2，HW3之情況。在各導引配線HW2，HW3中，縫隙SL係至少1個，而理想為加以複數形成，而各縫隙SL係可沿著各導引配線HW2，HW3之延伸存在方向加以形成。
另外，在本實施形態3係亦可適用於至此所說明之線圈的任一者。即，對於圖5~圖10之情況，圖12及圖13之情況，圖14及圖15之情況，圖21之情況，圖22之情況，圖23之情況，圖24之情況，圖25之情況，圖26之情況，圖27之情況，圖28之情況，圖29之情況，圖30之情況，圖31之情況，圖32~圖35之情況，圖37之情況，及圖38之情況等之任一而言亦可適用者。也就是，在此等各情況中，可於線圈設置呈在平面視重疊地延伸存在之配線，但對於此配線係於與線圈在平面視重疊之位置設置縫隙。作為一例，將對於上述圖12及圖13之第1檢討例適用本實施形態3之技術思想之情況，參照圖39~圖41而加以說明。
本實施形態3之技術思想之情況的平面圖，圖39~圖41係對於上述圖12及圖13之第1檢討例適用。其中，圖39係對於與上述圖12同樣之圖案，對應於以二點畫線 顯示配線WR1之位置，而圖40係對於與上述圖13同樣之圖案，對應於以二點點畫線顯示配線WR1之位置。另外，圖41係顯示有配線WR1，但呈容易了解線圈的位置地，在圖41中以點線顯示上述圖12或圖39之線圈CL105，CL106之外形(外周)的位置。
對於圖39~圖41所示之線圈CL105，CL106，CL107，CL108，墊片PD105，PD106，PD107及連接配線HW104，係參照上述圖12及圖13而加以說明過之故，在此係省略其反覆之說明。也就是，圖39~圖41之構造則與上述圖12及圖13之構造不同處係形成有配線WR1者。
圖12及圖13之第1檢討例之情況亦適用本實施形態3，而如圖39~圖41所示地，由設置呈與線圈CL105，CL106之一方或雙方在平面視重疊地延伸存在之配線WR1者，成為容易進行內部配線之佈局設計，另外，可謀求半導體晶片之小型化(小面積化)。並且，在呈與線圈CL105，CL106之一方或雙方在平面視重疊地延伸存在之配線WR1中，由設置縫隙SL於與其線圈CL105，CL106在平面視重疊之位置者，即使經由線圈CL105，CL106，CL107，CL108而產生之磁通對於配線WR1產生影響，亦可抑制或防止渦電流產生於配線WR1之情況。經由此，可防止因渦電流引起之不良狀況，進而可謀求半導體裝置之性能提升者。
以上，將經由本發明者所成之發明，依據其實施形態 已具體做過說明，但本發明並不限定於前述實施形態，在不脫離其內容之範圍當然可做各種變更。
A2‧‧‧線
L1‧‧‧邊長度
W1‧‧‧寬度
A3‧‧‧線
CL6‧‧‧線圈
A1‧‧‧線
PD6‧‧‧墊片
OP‧‧‧開口部
CW6‧‧‧線圈配線
DW2‧‧‧虛擬配線
L2‧‧‧距離
CW5‧‧‧線圈配線
DW1‧‧‧虛擬配線
PD5‧‧‧墊片
CL5‧‧‧線圈
HW1‧‧‧導引配線
PD7‧‧‧墊片

Claims (21)

  1. 一種半導體裝置，係具有半導體基板，和透過絕緣層而形成於前述半導體基板上之第1線圈，第2線圈，第3線圈，第4線圈，第1墊片，第2墊片及第3墊片，和為將前述第1線圈與前述第3線圈連接於前述第3墊片之導出配線之半導體裝置，其特徵為前述第1線圈及前述第3線圈係電性串聯連接於前述第1墊片與前述第2墊片之間，於前述第1線圈與前述第3線圈之間電性連接有前述第3墊片，前述導出配線係由前述第1線圈與前述第3線圈間，延伸存在至前述第3墊片，前述導出配線之寬度係較前述第1線圈與前述第3線圈之配線寬度為大，前述第2線圈及前述第4線圈係電性加以串聯連接，前述第1線圈係配置於前述第2線圈之上方，前述第3線圈係配置於前述第4線圈之上方，前述第1線圈與前述第2線圈係未由導體加以連接而作為磁耦合，前述第3線圈與前述第4線圈係未由導體加以連接而作為磁耦合，在流動電流至加以串聯連接之前述第2線圈及前述第4線圈時，流動至前述第1線圈及前述第3線圈之感應電 流之方向係在前述第1線圈與前述第3線圈為相反方向。
  2. 如申請專利範圍第1項記載之半導體裝置，其中，在流動電流至加以串聯連接之前述第2線圈及前述第4線圈時，在前述第2線圈及前述第4線圈所流動之電流的方向係為相反方向。
  3. 如申請專利範圍第2項記載之半導體裝置，其中，前述第1墊片係配置於前述第1線圈之內側，前述第2墊片係配置於前述第3線圈之內側者。
  4. 如申請專利範圍第3項記載之半導體裝置，其中，前述第3墊片係配置於前述第1線圈及前述第3線圈之間以外的範圍。
  5. 如申請專利範圍第4項記載之半導體裝置，其中，前述第1線圈及前述第3線圈之間的距離係較前述第3墊片的邊為小。
  6. 如申請專利範圍第5項記載之半導體裝置，其中，前述第1線圈之捲方向與前述第3線圈之捲方向係為相同者。
  7. 如申請專利範圍第6項記載之半導體裝置，其中，前述第2線圈之捲方向與前述第4線圈之捲方向係為相同者。
  8. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1線圈與前述第3線圈係形成於同層，前述第2線圈與前述第4線圈係形成於同層者。
  9. 如申請專利範圍第1項記載之半導體裝置，其中， 於與前述第1線圈，前述第2線圈，前述第3線圈及前述第4線圈不同的層，形成有呈與前述第1線圈及前述第3線圈之一方或雙方在平面視重疊地延伸存在之第1配線，前述第1配線係於與前述第1線圈及前述第3線圈之一方或雙方在平面視重疊之位置，具有縫隙者。
  10. 如申請專利範圍第9項記載之半導體裝置，其中，前述第1配線係形成於較前述第2線圈及前述第4線圈為下層者。
  11. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1線圈與前述第2線圈係鄰接於第1方向，前述導出配線係延伸存在在正交於前述第1方向之第2方向。
  12. 如申請專利範圍第1項記載之半導體裝置，其中，前述第1線圈、前述第3線圈、前述導出配線及前述第3墊片係構成相同配線層。
  13. 如申請專利範圍第1項記載之半導體裝置，其中，更具有：形成於前述半導體基板上之第1絕緣膜、和形成於前述第2及第4線圈上之保護膜、和形成於前述保護膜之第2絕緣膜； 前述第2及前述第4線圈係形成於前述第1絕緣膜之表面上，前述第1線圈、前述第3線圈、前述導出配線及前述第3墊片係形成於前述第2絕緣膜之表面上。
  14. 一種半導體裝置，係含有第1半導體晶片與第2半導體晶片之半導體裝置，其特徵為前述第1半導體晶片係具有第1線圈，第2線圈，第3線圈，第4線圈，第1墊片，第2墊片及第3墊片，和為將前述第1線圈與前述第3線圈連接於前述第3墊片之導出配線，前述第2半導體晶片係具有複數之第4墊片，前述第1線圈及前述第3線圈係電性串聯連接於前述第1墊片與前述第2墊片之間，於前述第1線圈與前述第3線圈之間電性連接有前述第3墊片，前述導出配線係由前述第1線圈與前述第3線圈間，延伸存在至前述第3墊片，前述導出配線之寬度係較前述第1線圈與前述第3線圈之配線寬度為大，前述第2線圈及前述第4線圈係電性加以串聯連接，在前述第1半導體晶片內，前述第1線圈係配置於前述第2線圈之上方，且前述第3線圈係配置於前述第4線圈之上方，前述第1線圈與前述第2線圈係未由導體加以連接而 作為磁耦合，前述第3線圈與前述第4線圈係未由導體加以連接而作為磁耦合，前述第1半導體晶片之前述第1墊片，前述第2墊片及前述第3墊片係透過各導電性的連接用構件而電性連接於前述第2半導體晶片之前述複數的第4墊片，在流動電流至加以串聯連接之前述第2線圈及前述第4線圈時，流動至前述第1線圈及前述第3線圈之感應電流之方向係在前述第1線圈與前述第3線圈為相反方向。
  15. 如申請專利範圍第14項記載之半導體裝置，其中，前述第1半導體晶片係具有傳送電路，前述第2半導體晶片係具有接收電路，將從前述第1半導體晶片之前述傳送電路傳送之信號，透過前述第1線圈，前述第2線圈，前述第3線圈及前述第4線圈，傳達至前述第2半導體晶片之接收電路者。
  16. 如申請專利範圍第15項記載之半導體裝置，其中，在流動電流至加以串聯連接之前述第2線圈及前述第4線圈時，在前述第2線圈及前述第4線圈所流動之電流的方向係為相反方向。
  17. 如申請專利範圍第16項記載之半導體裝置，其中， 前述第1墊片係配置於前述第1線圈之內側，前述第2墊片係配置於前述第3線圈之內側者。
  18. 如申請專利範圍第17項記載之半導體裝置，其中，前述第3墊片係配置於前述第1線圈及前述第3線圈之間以外的範圍。
  19. 一種半導體裝置，係具有半導體基板，和透過絕緣層而形成於前述半導體基板上之第1線圈，第2線圈，第3線圈及墊片，和為將前述第1線圈與前述第3線圈連接於前述第3墊片之導出配線之半導體裝置，其特徵為前述導出配線係由前述第1線圈與前述第3線圈間，延伸存在至前述第3墊片，前述導出配線之寬度係較前述第1線圈與前述第3線圈之配線寬度為大，前述第1線圈係配置於前述第2線圈之上方，前述第1線圈與前述第2線圈係未由導體加以連接而作為磁耦合，於與前述第1線圈及前述第2線圈不同的層，形成有呈於前述第1線圈在平面視重疊地延伸存在之第1配線，前述第1配線係於與前述第1線圈在平面視重疊之位置，具有縫隙。
  20. 如申請專利範圍第19項記載之半導體裝置，其中， 於與前述第1線圈及前述第2線圈不同的層，形成有呈於前述第1線圈在平面視未重疊地延伸存在之第2配線，於前述第2配線係未形成有縫隙者。
  21. 如申請專利範圍第19項記載之半導體裝置，其中，前述第1配線係形成於較前述第2線圈為下層者。
TW102140276A 2012-12-19 2013-11-06 Semiconductor device TWI580085B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/082932 WO2014097425A1 (ja) 2012-12-19 2012-12-19 半導体装置

Publications (2)

Publication Number Publication Date
TW201436315A TW201436315A (zh) 2014-09-16
TWI580085B true TWI580085B (zh) 2017-04-21

Family

ID=50977808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140276A TWI580085B (zh) 2012-12-19 2013-11-06 Semiconductor device

Country Status (6)

Country Link
US (1) US9536828B2 (zh)
JP (1) JP6010633B2 (zh)
KR (1) KR20150096391A (zh)
CN (2) CN104871307B (zh)
TW (1) TWI580085B (zh)
WO (1) WO2014097425A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388568B2 (en) * 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
WO2014097425A1 (ja) * 2012-12-19 2014-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US9653396B2 (en) 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6434763B2 (ja) 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6237909B1 (ja) * 2015-07-03 2017-11-29 富士電機株式会社 アイソレータおよびアイソレータの製造方法
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
CN114121895A (zh) * 2016-02-10 2022-03-01 超极存储器股份有限公司 半导体装置
JP6808565B2 (ja) * 2017-04-07 2021-01-06 ルネサスエレクトロニクス株式会社 半導体装置、それを備えた電子回路、及び、半導体装置の形成方法
JP6780578B2 (ja) * 2017-05-12 2020-11-04 株式会社村田製作所 テーピング電子部品連
WO2019021852A1 (ja) 2017-07-27 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
JP2019121640A (ja) 2017-12-28 2019-07-22 ルネサスエレクトロニクス株式会社 半導体装置
US11044022B2 (en) * 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
JP2020043178A (ja) * 2018-09-07 2020-03-19 株式会社東芝 トランス及び信号伝送システム
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
WO2022234848A1 (ja) * 2021-05-07 2022-11-10 ローム株式会社 信号伝達装置および絶縁モジュール
JPWO2023032612A1 (zh) * 2021-08-30 2023-03-09
WO2024038743A1 (ja) * 2022-08-15 2024-02-22 ローム株式会社 トランス
WO2024038742A1 (ja) * 2022-08-15 2024-02-22 ローム株式会社 トランス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236119A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
JP2007234896A (ja) * 2006-03-01 2007-09-13 Toyota Motor Corp 信号伝達装置
JP2008300851A (ja) * 2008-06-19 2008-12-11 Omron Corp 磁気カプラ素子および磁気結合型アイソレータ
US20120020419A1 (en) * 2009-03-31 2012-01-26 Shunichi Kaeriyama Semiconductor device
TWM424550U (en) * 2011-10-13 2012-03-11 Tdk Taiwan Corp Induction module commonly-used for near-field communication and wireless charging

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01157507A (ja) 1987-09-29 1989-06-20 Toshiba Corp 平面インダクタ
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JP2655657B2 (ja) * 1987-12-08 1997-09-24 ティーディーケイ株式会社 積層応用部品の構造
TW462131B (en) * 1998-07-08 2001-11-01 Winbond Electronics Corp Assembling type inductive devices
JP3351377B2 (ja) * 1999-03-12 2002-11-25 日本電気株式会社 高周波回路装置
JP4074064B2 (ja) * 2001-02-28 2008-04-09 株式会社東芝 半導体装置
US6927664B2 (en) * 2003-05-16 2005-08-09 Matsushita Electric Industrial Co., Ltd. Mutual induction circuit
JP4664619B2 (ja) 2003-05-16 2011-04-06 パナソニック株式会社 相互誘導回路
JP2006173415A (ja) * 2004-12-16 2006-06-29 Keio Gijuku 電子回路
CN1905361B (zh) * 2005-07-27 2012-06-13 精工爱普生株式会社 半导体装置及振荡器
JP2008021789A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 半導体装置およびこれを用いた無線装置
US20090227205A1 (en) * 2008-03-04 2009-09-10 Broadcom Corporation Inductively coupled integrated circuit with multiple access protocol and methods for use therewith
JP5252486B2 (ja) 2008-05-14 2013-07-31 学校法人慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP2009302268A (ja) * 2008-06-13 2009-12-24 Toyota Central R&D Labs Inc トランス素子が形成されている半導体装置とその製造方法
JP2010232765A (ja) 2009-03-26 2010-10-14 Fujikura Ltd インダクタおよびキャパシタを備えた電気回路
JP2010239068A (ja) 2009-03-31 2010-10-21 Toshiba Corp 信号伝送装置の製造方法
US20120062040A1 (en) 2009-06-04 2012-03-15 Shunichi Kaeriyama Semiconductor device and signal transmission method
JP2011040509A (ja) 2009-08-07 2011-02-24 Imec ２層式トランス
US9305606B2 (en) * 2009-08-17 2016-04-05 Micron Technology, Inc. High-speed wireless serial communication link for a stacked device configuration using near field coupling
TWI449066B (zh) * 2010-01-19 2014-08-11 Murata Manufacturing Co High coupling degree transformers, electronic circuits and electronic machines
US8614616B2 (en) * 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
JPWO2012153691A1 (ja) * 2011-05-09 2014-07-31 株式会社村田製作所 インピーダンス変換回路および通信端末装置
WO2014097425A1 (ja) * 2012-12-19 2014-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236119A (ja) * 2004-02-20 2005-09-02 Oki Electric Ind Co Ltd 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
JP2007234896A (ja) * 2006-03-01 2007-09-13 Toyota Motor Corp 信号伝達装置
JP2008300851A (ja) * 2008-06-19 2008-12-11 Omron Corp 磁気カプラ素子および磁気結合型アイソレータ
US20120020419A1 (en) * 2009-03-31 2012-01-26 Shunichi Kaeriyama Semiconductor device
TWM424550U (en) * 2011-10-13 2012-03-11 Tdk Taiwan Corp Induction module commonly-used for near-field communication and wireless charging

Also Published As

Publication number Publication date
US9536828B2 (en) 2017-01-03
KR20150096391A (ko) 2015-08-24
CN104871307A (zh) 2015-08-26
JP6010633B2 (ja) 2016-10-19
US20150318245A1 (en) 2015-11-05
CN104871307B (zh) 2018-01-02
CN107424972A (zh) 2017-12-01
JPWO2014097425A1 (ja) 2017-01-12
WO2014097425A1 (ja) 2014-06-26
TW201436315A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI580085B (zh) Semiconductor device
TWI578493B (zh) 半導體裝置及其製造方法
US9978512B2 (en) Circuit device
CN105470243B (zh) 半导体装置
JP6865644B2 (ja) 半導体装置
US20170148732A1 (en) Semiconductor device
US20200082977A1 (en) Transformer and signal transmission system
JP2018139290A (ja) 半導体装置
JP2017034265A (ja) 半導体装置
JP2010034290A (ja) 信号伝送集積回路装置およびその製造方法