JP2008021789A - 半導体装置およびこれを用いた無線装置 - Google Patents

半導体装置およびこれを用いた無線装置 Download PDF

Info

Publication number
JP2008021789A
JP2008021789A JP2006191680A JP2006191680A JP2008021789A JP 2008021789 A JP2008021789 A JP 2008021789A JP 2006191680 A JP2006191680 A JP 2006191680A JP 2006191680 A JP2006191680 A JP 2006191680A JP 2008021789 A JP2008021789 A JP 2008021789A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
external electrode
semiconductor substrate
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006191680A
Other languages
English (en)
Inventor
Hisashi Takahashi
尚志 高橋
Junji Ito
順治 伊藤
Hirotaka Kojima
裕貴 児島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006191680A priority Critical patent/JP2008021789A/ja
Priority to US11/774,800 priority patent/US20080012097A1/en
Publication of JP2008021789A publication Critical patent/JP2008021789A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置を無線装置の基板に実装した場合に、実装前後で導電層のインダクタ周辺の寄生容量に変化が生じインダクタとの結合容量が変わり、インダクタ値が変化してしまうことのない、ＷＬＣＳＰ構造の半導体装置を提供する。
【解決手段】半導体装置１００は、半導体基盤１０１と、半導体基盤の上層側に導電体で形成される遮蔽体２０Ｂと、半導体基盤の上層側に導電体および半導体で形成される能動体２０Ａと、遮蔽体と能動体の間に形成され、遮蔽体と能動体とを電気的に絶縁する絶縁層１０６Ｐ、１０６Ｑとを有し、遮蔽体は、板状に形成される第１導電層１１０Ｂと、第１導電層の上層側に形成され、第１導電層に接続される第１外部電極１０２Ｂとを含み、能動体は、半導体基盤と第１導電層の間に形成され、半導体基盤に接続される第２導電層１０３、１１０Ａを含む構成とする。
【選択図】図１Ｂ

Description

本発明は無線装置基板に実装したとき、無線基板からの影響を低減する技術に関し、さらに詳しくは半導体装置およびこれを用いた無線装置の技術に関する。
近年、携帯電話などの無線装置の小型に伴い、この無線装置に搭載される半導体装置の小型化が必要とされている。
これに対応するために、半導体チップの外形寸法とほぼ同じ寸法のウェハレベルチップサイズパッケージ（Wafer Level Chip Size Package 以下ＷＬＣＳＰとする）と呼ばれる半導体装置のパッケージ構造が無線装置の半導体装置として主流になりつつある。
このＷＬＣＳＰ構造は、半導体基板上の電極に絶縁膜を介し、銅などの導電体を接続させ、この銅の導電体上に柱状の外部電極を形成し、さらに銅の導電体を樹脂などで覆い、電極だけを露出させた構造のものである。
このＷＬＣＳＰ構造を利用した半導体装置で、半導体基板上の導電体でインダクタを形成し、半導体基板上の回路と接続させたものが知られている（特許文献１参照）。
また、半導体基板上の導電体からのノイズの影響から、半導体基板上の回路への影響を保護する構造が知られている（特許文献２参照）。
特開２００２−０５７２９２号公報 特開２００５−００５７４１号公報
しかしながら、特許文献１に開示された技術で、半導体基板上の導電体でインダクタを形成したＷＬＣＳＰ構造の半導体装置を無線装置の基板に実装した場合、実装前後で導電体のインダクタ周辺の寄生容量に変化が生じ、インダクタとの結合容量が変わり、インダクタ値が変化してしまう。
図１９Ａに従来例の図面を示す。従来の半導体装置１００ｐは、半導体基板１０１ｐ、外部電極１０２ｐ、および導電体１０３ｐを有する。図１９Ｂは、図１９Ａの線Ａ１−Ａ１に沿った断面図を示す。半導体基板１０１ｐ上に、内部回路１０５ｐに接続される電極１０４ｐと、絶縁膜１０６ｐを介し接続する導電体１０３ｐにおいてインダクタを形成し、この導電体１０３ｐ上に外部電極１０２ｐを形成し、封止層１０７ｐで導電体１０３ｐを覆い、外部電極１０２ｐを露出させた半導体装置１００ｐにおいて、外部電極１０２ｐを無線装置１０９ｐの電極１０８ｐに接続させたものである。
このとき導電体１０３ｐのインダクタを含む共振器で電圧制御発振器を構成し、ＷＬＣＳＰ半導体装置として無線装置１０９ｐに実装したとき、導電体１０３ｐのインダクタ上層側の寄生容量値が無線装置実装前と比較して変化する。これによりインダクタとの結合容量が変わり、インダクタ値が変化するため、半導体装置検査工程の検査時と無線基板実装時との電圧制御発振周波数値に、差が生じる課題がある。
また電源系からの外乱を除去する目的で、一般的に半導体装置の端子に外付け部品を実装している。また外乱の影響は端子からだけではなく、微細チップになると、実装基板から直接半導体チップ上の回路素子に影響を及ぼす事もある。図１９Ｃのように、電源に直列に接続されるインダクタ素子を有するフィルタによって、電源電圧Ｖｃｃに重畳された低周波成分のノイズが伝達される事を防止している。例えば一般的に電源系のノイズに弱いとされるＰＬＬにおいては、発振器は電源電圧から重畳されたノイズの回り込みにより、位相ノイズ劣化として現われる。特に電源系からの低周波の電源ノイズは、ＰＬＬのループフィルタでは低減できずにそのまま出力されてしまうので、問題になるのが一般的である。
また、高周波信号の入出力端子には、図１９Ｄのように、入力端子に直列に結合されるインダクタ素子を有するフィルタによって、信号ロスを低減する目的でマッチング回路が必要となるのが一般的である。これらの部品は、入出力端子において全て必要な為、マルチバンドの無線通信機器においては実装面積の増大をまねくことになる。上述した電源系ノイズ除去フィルタにおいても、近年の半導体ＩＣの多ピン化においては実装面積増大をまねく要因でもある。また、半導体チップにインダクタを埋め込む構成もあるが、チップ面積の増大及び干渉等の課題もあり困難である。
本発明は、上述した従来の課題を解決するもので、ＷＬＣＳＰ構造の半導体装置に関して、無線装置に実装したときの影響を低減することを目的とする。
上述した目的を達成するために、本発明の半導体装置は、半導体基盤と、前記半導体基盤の上層側に導電体で形成される遮蔽体と、前記半導体基盤の上層側に導電体および半導体で形成される能動体と、前記遮蔽体と前記能動体の間に形成され、前記遮蔽体と前記能動体とを電気的に絶縁する絶縁層とを有し、前記遮蔽体は、板状に形成される第１導電層と、前記第１導電層の上層側に形成され前記第１導電層に接続される第１外部電極とを含み、前記能動体は、前記半導体基盤と前記第１導電層の間に形成され前記半導体基盤に接続される第２導電層を含むことを特徴としている。
また、本発明の無線装置は、半導体基盤と、前記半導体基盤の上層側に導電体で形成される遮蔽体と、前記半導体基盤の上層側に導電体および半導体で形成される能動体と、前記遮蔽体と前記能動体の間に形成され前記遮蔽体と前記能動体とを電気的に絶縁する絶縁層とを有し、前記遮蔽体は板状に形成される第１導電層と前記第１導電層の上層側に形成され前記第１導電層に接続される第１外部電極とを含み、前記能動体は前記半導体基盤と前記第１導電層の間に形成され、前記半導体基盤に接続される第２導電層を含む半導体装置と、前記第１外部電極の上層側に前記第１導電層よりも広く形成され前記第１外部電極に接続される第３導電層と、前記第３導電層を取り付ける実装基板とを有することを特徴としている。
本発明に係る半導体装置によると、半導体基板上の最上層の板状の導電層を有することにより板状の導電層の下層側に位置する素子を遮蔽し、無線基板に実装したときの影響を低減することができる。
以下、本発明の実施の形態に関するいくつかの例について、図面を参照しながら説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示したものであり、本発明は例示された数字に制限されない。
（第１の実施形態）
図１Ａは、第１の実施形態に係る半導体装置１００の平面図である。図１Ｂは、図１Ａの線Ａ１−Ａ１に沿った断面図であり、図１Ａの半導体装置１００に対して、さらに封止層１０７が形成される。ここで図１Ｂの断面図において、図面の上方に対応する封止層１０７側を上層側とし、図面の下方に対応する半導体基板１０１側を下層側とする。
内部回路１０５は、半導体で構成され、半導体基板１０１に設けられる。電極１０４は、例えばアルミニウムで構成され、内部回路１０５に接続される一方、導電層１０３を介して最上層の導電層１１０Ａに接続される。導電層１０３および最上層の導電層１１０Ａは、例えば銅で構成される。さらに、最上層の導電層１１０Ａは、上層側に形成される外部電極１０２Ａに接続される。電極１０４、導電層１０３、および最上層の導電層１１０Ａは、各絶縁層１０６Ｐ、１０６Ｑを貫通する。板状に形成された最上層の導電層１１０Ｂは、半導体基盤１０１を覆い、少なくとも１つ以上の外部電極１０２Ｂに接続される。半導体装置１００は、各外部電極１０２Ａ、１０２Ｂの一部分を露出させたまま、封止層１０７で覆われる。
内部回路１０５、電極１０４、導電層１０３、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａを構成する。最上層の導電層１１０Ｂおよび少なくとも１つ以上の外部電極１０２Ｂは、遮蔽体２０Ｂを構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ、および遮蔽体２０Ｂを含む。遮蔽体２０Ｂは、能動体２０Ａに対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第１の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層に位置する導電層１０３および内部回路１０５を、上層から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３および内部回路１０５との間に寄生する結合容量を、大幅に低減させることができる。これにより、導電層１０３および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
（第２の実施形態）
第２の実施形態では、第１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態と同等であるので、省略する。
図２Ａは、第２の実施形態に係る半導体装置１００の平面図である。図２Ｂは、図２Ａの線Ａ１−Ａ１に沿った断面図であり、図２Ａに対して、さらに封止層１０７が形成される。
図２Ｂにおいて、外部電極１０２Ｂは、板状に形成された最上層の導電層１１０Ｂの外周に、一様に形成される。最上層の導電層１１０Ｂは、半導体基盤１０１を覆い、外周に形成される外部電極１０２Ｂに接続される。
内部回路１０５、電極１０４、導電層１０３、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａを構成する。最上層の導電層１１０Ｂおよび外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂを構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ、および遮蔽体２０Ｂを含む。遮蔽体２０Ｂは、能動体２０Ａに対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第２の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層に位置する導電層１０３および内部回路１０５を、上層から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３および内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、導電層１０３および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
（第３の実施形態）
第３の実施形態では、第１および第２の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１および第２の実施形態と同等であるので、省略する。
図３Ａは、第３の実施形態に係る半導体装置１００の平面図である。図３Ｂは、図３Ａの線Ａ１−Ａ１に沿った断面図であり、図３Ａに対して、さらに封止層１０７が形成される。
図３Ｂにおいて、板状に形成された最上層の導電層１１０Ｂには、一部分がくり貫かれたくり貫き領域１０が形成され、このくり貫き領域１０に、最上層の導電層１１０Ｂと大略同層で、導電層１１０Ｂとは絶縁された導電層１１０Ａが形成される。この導電層１１０Ａは、上層側に形成された外部電極１０２Ａに接続され、下層側では、導電層１０３Ａ１および電極１０４を介して、半導体基板１０１の内部回路１０５に接続される。導電層１０３Ａ１および内部回路１０５は、最上層の板状の導電層１１０Ｂの下層側に位置する。
内部回路１０５、電極１０４、導電層１０３Ａ１、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ１を構成する。最上層の導電層１１０Ｂおよび外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂを構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ１、および遮蔽体２０Ｂを含む。遮蔽体２０Ｂは、能動体２０Ａ１に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第３の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層側に位置する導電層１０３Ａ１および内部回路１０５を、上層側から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３Ａ１および内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、導電層１０３Ａ１および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
（第４の実施形態）
第４の実施形態では、第１ないし第３の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第３の実施形態と同等であるので、省略する。
図４Ａは、第４の実施形態に係る半導体装置１００の平面図である。図４Ｂは、図４Ａの線Ａ１−Ａ１に沿った断面図であり、図４Ａに対して、さらに封止層１０７が形成される。
図４Ｂにおいて、板状に形成された最上層の導電層１１０Ｂの下層側に、インダクタなどの機能素子が形成された導電層１０３Ａ２が設けられる。このインダクタはらせん状に形成され、両端が電極１０４を介して内部回路１０５にそれぞれ接続される。導電層１０３Ａ２および内部回路１０５は、最上層の板状の導電層１１０Ｂの下層側に位置する。
内部回路１０５、電極１０４、導電層１０３Ａ２は、能動体２０Ａ２を構成する。最上層の導電層１１０Ｂおよび外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂを構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ２、および遮蔽体２０Ｂを含む。遮蔽体２０Ｂは、能動体２０Ａ２に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第４の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層側に位置する導電層１０３Ａ２に形成されたインダクタなどの機能素子を、上層側から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３Ａ２および内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、導電層１０３Ａ２および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
（第５の実施形態）
第５の実施形態では、第１ないし第４の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第４の実施形態と同等であるので、省略する。
図５Ａは、第５の実施形態に係る半導体装置１００の平面図である。図５Ｂは、図５Ａの線Ａ１−Ａ１に沿った断面図であり、図５Ａに対して、さらに封止層１０７が形成される。
図５Ｂにおいて、板状に形成された最上層の導電層１１０Ｂには、一部分がくり貫かれたくり貫き領域１０が形成され、このくり貫き領域１０に、最上層の導電層１１０Ｂと大略同層で、導電層１１０Ｂとは絶縁された導電層１１０Ａが形成される。この導電層１１０Ａは、上層側に形成された外部電極１０２Ａに接続され、下層側では、導電層１０３Ａ３および電極１０４を介して、半導体基板１０１の内部回路１０５に接続される。導電層１０３Ａ３には、らせん状のインダクタが形成され、らせん状曲線の中心に位置する一端が電極１０４を介して内部回路１０５に接続され、他端が導電層１１０Ａに接続される。導電層１０３Ａ３および内部回路１０５は、最上層の板状の導電層１１０Ｂの下層側に位置する。
内部回路１０５、電極１０４、導電層１０３Ａ３、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ３を構成する。最上層の導電層１１０Ｂおよび外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂを構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ３、および遮蔽体２０Ｂを含む。遮蔽体２０Ｂは、能動体２０Ａ３に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第５の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層側に位置する導電層１０３Ａ３に形成されたインダクタなどの機能素子を、上層側から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３Ａ３および内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、導電層１０３Ａ３および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
（第６の実施形態）
第６の実施形態では、第１ないし第５の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第５の実施形態と同等であるので、省略する。
図６Ａは、第６の実施形態に係る半導体装置１００の平面図である。図６Ｂは、図６Ａの線Ａ１−Ａ１に沿った断面図であり、図６Ａに対して、さらに封止層１０７が形成される。図６Ｃは、図６Ａの線Ｂ１−Ｂ１に沿った断面図であり、図６Ａに対して、さらに封止層１０７が形成される。
図６Ｂにおいて、板状に形成された最上層の導電層１１０Ｂの下層側に、半導体基板１０１の内部回路１０５が設けられる。また、最上層の導電層１１０Ｂは、上層側に形成された外部電極１０２Ｂを介して接地され、下層側では、導電層１０３Ｂ、電極１０４、および接地導体１１１を介して、半導体基板１０１に接続される。
図６Ｃにおいて、外部電極１０２Ｂは板状の導電層１１０Ｂの外周に接続されるとともに接地され、その下層側も、図６Ｂと同様に半導体基板１０１に接続される。
内部回路１０５は、能動体２０Ａ４を構成する。接地導体１１１、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ、および外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂ１を構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ４、および遮蔽体２０Ｂ１を含む。遮蔽体２０Ｂ１は、能動体２０Ａ４に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
遮蔽体２０Ｂ１の間隔、すなわち外部電極１０２Ｂの間隔は、使用周波数帯の電磁波を十分遮断できる値に設定される。第１の観点によれば、使用周波数に対応する波長の４分の１以下に設定される。第２の観点によれば、使用周波数の２倍または３倍高調波に対応する波長の４分の１以下に設定される。第３の観点によれば、導波管の遮断周波数を考慮し、遮蔽体２０Ｂ１の高さの２倍以下に設定される。使用周波数が２ＧＨｚの場合、第１の観点によれば、３．７５ｃｍ以下になり、第２の観点によれば、２倍高調波で１．８７ｃｍ以下になり、３倍高調波で１．２５ｃｍ以下になる。第３の観点によれば、遮蔽体２０Ｂ１の高さは、例えば０．１０５ｍｍであるので、０．２１ｍｍ以下になる。
このように、遮蔽体２０Ｂ１の間隔は、例えば３．７５ｃｍ以下であり、好ましくは１．２５ｃｍ以下、さらに好ましくは０．２１ｍｍ以下である。
第６の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層側に位置する半導体基板１０１上の内部回路１０５を、上層側から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
さらに、下端は半導体基板１０１に接続され、上端は接地される遮蔽体２０Ｂ１で囲まれた領域と、それ以外の領域に半導体装置１００を電磁的に遮蔽する。これにより、例えば能動体２０Ａから内部回路１０５への電磁妨害を、低減することができる。
（第７の実施形態）
第７の実施形態では、第１ないし第６の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第６の実施形態と同等であるので、省略する。
図７Ａは、第７の実施形態に係る半導体装置１００の平面図である。図７Ｂは、図７Ａの線Ａ１−Ａ１に沿った断面図であり、図７Ａに対して、さらに封止層１０７が形成される。図７Ｃは、図７Ａの線Ｂ１−Ｂ１に沿った断面図であり、図７Ａに対して、さらに封止層１０７が形成される。
図７Ｂにおいて、板状に形成された最上層の導電層１１０Ｂには、一部分がくり貫かれたくり貫き領域１０が形成され、このくり貫き領域１０に、最上層の導電層１１０Ｂと大略同層で、導電層１１０Ｂとは絶縁された導電層１１０Ａが形成される。この導電層１１０Ａは、上層側に形成された外部電極１０２Ａに接続され、下層側では、導電層１０３Ａ５および電極１０４を介して、半導体基板１０１の内部回路１０５に接続される。導電層１０３Ａ５および内部回路１０５は、最上層の板状の導電層１１０Ｂの下層側に位置する。
さらに、最上層の導電層１１０Ｂは、上層側に形成された外部電極１０２Ｂを介して接地され、下層側では、導電層１０３Ｂ、電極１０４、および接地導体１１１を介して、半導体基板１０１に接続される。
図７Ｃにおいて、外部電極１０２Ｂは板状の導電層１１０Ｂの外周に接続されるとともに接地され、その下層側も、図７Ｂと同様に半導体基板１０１に接続される。
内部回路１０５、電極１０４、導電層１０３Ａ５、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ５を構成する。接地導体１１１、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ、および外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂ１を構成する。半導体装置１００は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ５、および遮蔽体２０Ｂ１を含む。遮蔽体２０Ｂ１は、能動体２０Ａ５に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第７の実施形態によると、最上層の導電層１１０Ｂが板状のため、この下層側に位置する導電層１０３Ａ５および内部回路１０５を、上層側から静電的に遮蔽する。その結果、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３Ａ５および内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、導電層１０３Ａ５および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
さらに、下端は半導体基板１０１に接続され、上端は接地される遮蔽体２０Ｂ１で囲まれた領域と、それ以外の領域に半導体装置１００を電磁的に遮蔽する。これにより、例えば能動体２０Ａから、導電層１０３Ａ５および内部回路１０５への電磁妨害を、低減することができる。また、能動体２０Ａ５において、内部回路１０５の出力信号を外部電極１０２Ａから半導体装置１００の外部に、例えば能動体２０Ａからの電磁妨害を受けずに取り出すことができる。
（第８の実施形態）
第８の実施形態では、第１ないし第７の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第７の実施形態と同等であるので、省略する。
図８Ａは、第８の実施形態に係る半導体装置１００の平面図である。図８Ｂは、図８Ａの線Ａ１−Ａ１に沿った断面図であり、図８Ａに対して、さらに封止層１０７が形成される。図８Ｃは、図８Ａの線Ｂ１−Ｂ１に沿った断面図であり、図８Ａに対して、さらに封止層１０７が形成される。
第８の実施形態では、半導体装置１００は、第７の実施形態と同様な構成の各半導体装置１００Ｐ、１００Ｑを有する。半導体装置１００Ｐ、１００Ｑのそれぞれに含まれる内部回路１０５は、互いに異なる回路構成であってもよい。
第８の実施形態によると、半導体装置１００Ｐ、１００Ｑのそれぞれにおいて、最上層の導電層１１０Ｂが板状のため、この下層側に位置する導電層１０３Ａ５および内部回路１０５を、上層側から静電的に遮蔽する。その結果、半導体装置１００Ｐ、１００Ｑのそれぞれにおいて、各外部電極１０２Ａ、１０２Ｂを介して、最上層の導電層１１０Ｂの上層に設けられる無線装置などの実装基板と、導電層１０３Ａ５および内部回路１０５との間に寄生する結合容量を、大幅に減少させることができる。これにより、導電層１０３Ａ５および内部回路１０５がこの実装基板から受ける共振周波数変動などの悪影響を無くすことができる。
さらに、下端は半導体基板１０１に接続され、上端は接地される遮蔽体２０Ｂ１でそれぞれ囲まれた半導体装置１００Ｐ、１００Ｑを、電磁的に互いに遮蔽する。これにより、一方の半導体装置における導電層１０３Ａ５および内部回路１０５から、他方の半導体装置における導電層１０３Ａ５および内部回路１０５への電磁妨害を、低減することができる。さらに、一方の能動体２０Ａ５において、内部回路１０５の出力信号を外部電極１０２Ａから半導体装置１００の外部に、他方の導電層１０３Ａ５および内部回路１０５からの電磁妨害を受けずに取り出すことができる。このように、２個の半導体装置１００Ｐ、１００Ｑ間の干渉を低減させることができる。
なお、半導体装置１００が第７の実施形態と同様の構成を３個以上有する場合も、同様にして説明できる。
（第９の実施形態）
第９の実施形態では、第１ないし第８の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第８の実施形態と同等であるので、省略する。
まず、図９Ａは、第１および第２の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、長辺が比較的長いスリット１１２Ｐと、長辺が比較的短いスリット１１２Ｑを備えた平面図である。スリットは開口部とも呼ぶ。
図９Ｂは、第３の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、少なくとも１つ以上のスリット１１２を備えた平面図である。
図９Ｃは、図９Ｂの線Ａ１−Ａ１に沿った断面図である。
図９Ｄは、第４の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、少なくとも１つ以上のスリット１１２を備えた平面図である。スリット１１２は、導電体１０３Ａ２に形成されたインダクタの上層側にあり、このインダクタのらせん状の中心に対して放射状に配置される。
図９Ｅは、図９Ｄの線Ａ１−Ａ１に沿った断面図である。
図９Ｆは、第５の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、少なくとも１つ以上のスリット１１２を備えた平面図である。スリット１１２は、導電体１０３Ａ３に形成されたインダクタの上層側にあり、このインダクタのらせん状の中心に対して放射状に配置される。
図９Ｇは、図９Ｆの線Ａ１−Ａ１に沿った断面図である。
図９Ｈは、第６の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、少なくとも１つ以上のスリット１１２を備えた平面図である。スリット１１２は、内部回路１０５の上層側に配置される。
図９Ｉは、図９Ｈの線Ａ１−Ａ１に沿った断面図である。
図９Ｊは、第７の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、少なくとも１つ以上のスリット１１２を備えた平面図である。
図９Ｋは、図９Ｊの線Ａ１−Ａ１に沿った断面図である。
図９Ｊの線Ｂ１−Ｂ１に沿った断面図は、図７Ｂと同様である。
図９Ｌは、第８の実施形態と同様な半導体装置１００において、最上層の板状の導電層１１０Ｂの一部分に、少なくとも１つ以上のスリット１１２を備えた平面図である。
図９Ｍは、図９Ｌの線Ａ１−Ａ１に沿った断面図である。
図９Ｎは、図９Ｎの線Ｂ１−Ｂ１に沿った断面図である。
第９の実施形態によると、最上層の板状の導電層１１０Ｂに少なくとも１つ以上のスリット１１２を備えるため、板状の導電層１１０Ｂに発生する応力を緩和し、板状の面積を有する導電層を実現することができる。
また、少なくとも１つ以上のスリット１１２が含まれる最上層の板状の導電層１１０Ｂは、各導電層１０３Ａ２、１０３Ａ３で形成したインダクタの上層側に位置する。このため、インダクタからの相互誘導により、導電層１１０Ｂには渦電流が発生する。この渦電流による磁界は、このインダクタのインダクタ値を変化させ、Ｑ値を低下させるが、スリット１１２により渦電流は低減するので、インダクタ値の変動を小さくし、Ｑ値を大きくすることができる。
（第１０の実施形態）
第１０の実施形態では、第１ないし第９の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第９の実施形態と同等であるので、省略する。
第１０の実施形態では、半導体チップの外形寸法とほぼ同じ寸法のウェハレベルチップサイズパッケージ（Wafer Level Chip Size Package 以下ＷＬＣＳＰとする）と呼ばれる半導体装置１００について説明する。
図１０Ａは、第１０の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１０Ｂは、図１０Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１０Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置の実装基板２１８が設けられる。図１０Ｂ全体は、無線装置２００を構成する。ここで図１０Ｂの断面図において、図面の上方に対応する実装基板２１８側を上層側とし、図面の下方に対応する半導体基板１０１側を下層側とする。
第１０の実施形態では、第５の実施形態と同様に、導電層１０３Ａ３によりインダクタ２１４がらせん状に形成される。らせん状曲線の中心に位置する一端は、第５の実施形態では内部回路１０５に接続されるが、第１０の実施形態では導電層１１０Ａに接続され、他端はアルミ配線２０を介して内部回路１０５（図１０Ｂの断面図には現れず）に接続される。インダクタ２１４は、第５の実施形態では導電層１０３Ａ３に対応する。
内部回路１０５、アルミ配線２０６、電極１０４、インダクタ２１４、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ６を構成する。第６の実施形態と同様に、最上層の導電層１１０Ｂは遮蔽体２０Ｂ１に含まれる。遮蔽体２０Ｂ１は、能動体２０Ａ６に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。能動体２０Ａ６は、外部電極１０２Ａを介して実装基板２１８に接続され、遮蔽体２０Ｂ１は、外部電極１０２Ｂを介して実装基板２１８に接続され、接地される。
第１０の実施形態によれば、最上層の導電層１１０Ｂが板状のため、この下層側に位置するインダクタ２１４を、上層側から静電的に遮蔽する。その結果、実装基板２１８とインダクタ２１４との間に寄生する結合容量を、大幅に減少させることができる。これにより、インダクタ２１４が実装基板２１８から受ける共振周波数変動などの悪影響を無くすことができる。また第１０の実施形態では、インダクタ２１４は外部電極１０２Ａを中心にらせん状に巻かれており、第５の実施形態に比べて、インダクタ２１４の専有面積を減らせる効果がある。
さらに詳しくは図１０Ａに示すように、最上層の板状の導電層１１０Ｂは半導体基板１０１全体を覆い、絶縁層１０６Ｑを挟んで、内部回路１０５を有する半導体基板１０１上にインダクタ２１４が形成される。外部電極１０２Ａは、導電層１１０Ａおよびインダクタ２１４に接続され、インダクタ２１４は、外部電極１０２Ａを中心にらせん状に形成される。インダクタ２１４両端の一方は導電層１１０Ａを介して外部電極１０２Ａに、他方は内部回路１０５に接続される。
具体的には、図１０Ｂに示すように半導体装置１００は、半導体基板１０１に、絶縁層１０６Ｐ、絶縁層１０６Ｑ及び封止層１０７が順次形成された積層構造を有している。導電層１１０Ａは絶縁層１０６Ｑを貫通し、インダクタ２１４と導電層１１０Ａは電気的に接続される。その上端面は封止層１０７から露出していて、封止層１０７の表面と同一面を形成している。インダクタ２１４は、柱状に形成された外部電極１０２Ａを中心に、取り囲むようにらせん状の導電路として形成される。インダクタ２１４は絶縁層１０６Ｐを貫通し、電気的に半導体基板１０１表面上の電極１０４に接続され、半導体基板１０１上のアルミ配線２０６を介し内部回路１０５に接続される。
第１０の実施形態では、最上層の板状の導電層１１０Ｂをインダクタ２１４の上層側に全面に覆う事により、実装基板２１８とインダクタ２１４の形成層との層間の寄生容量による容量結合を無くし、実装基板２１８からインダクタ２１４への外乱による影響を低減できる。
（第１１の実施形態）
第１１の実施形態では、第１０の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１０の実施形態と同等であるので、省略する。
図１１Ａは、第１１の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１１Ｂは、図１１Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１１Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置などの実装基板２１８が設けられる。図１１Ｂ全体は、無線装置２００を構成する。
図１１Ａに示すように、最上層の板状の導電層１１０Ｂは半導体基板１０１全体を覆い、絶縁層１０６Ｑを挟んで、内部回路１０５を有する半導体基板１０１上に、導電層１０３Ａ３によりインダクタ２１４が形成される。外部電極１０２Ａは、導電層１１０Ａおよびインダクタ２１４に接続され、インダクタ２１４は、外部電極１０２Ａを中心にらせん状に形成される。インダクタ２１４両端の一方は導電層１１０Ａを介して外部電極１０２Ａに、他方は内部回路１０５に接続される。
また、内部回路１０５に接続されている端子にはキャパシタ２０４が接続され、一方が半導体基板１０１に接続される。内部回路１０５に接続する配線は、半導体基板１０１上のアルミ配線２０６で接続される。最上層の板状の導電層１１０Ｂは、電極１０４を通して半導体基板１０１に接続される。
具体的には、図１１Ｂに示すように半導体装置１００は、半導体基板１０１に、絶縁層１０６Ｐ、絶縁層１０６Ｑ及び封止層１０７が順次形成された積層構造を有している。導電層１１０Ａは絶縁層１０６Ｑを貫通し、インダクタ２１４と導電層１１０Ａは電気的に接続される。その上端面は封止層１０７から露出していて、封止層１０７の表面と同一面を形成している。インダクタ２１４は、柱状に形成された外部電極１０２Ａを中心に、取り囲むようにらせん状の導電路として形成される。インダクタ２１４は絶縁層１０６Ｐを貫通し、電気的に半導体基板１０１表面上の電極１０４に接続され、半導体基板１０１上のアルミ配線２０６を介し内部回路１０５とキャパシタ２０４に接続される。また、キャパシタ２０４の一方は半導体基板１０１に接続される。
内部回路１０５、アルミ配線２０６、キャパシタ２０４、電極１０４、インダクタ２１４、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ７を構成する。第１０の実施形態と同様に、最上層の導電層１１０Ｂは遮蔽体２０Ｂ１に含まれる。遮蔽体２０Ｂ１は、能動体２０Ａ７に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。能動体２０Ａ７は、外部電極１０２Ａを介して実装基板２１８に接続され、遮蔽体２０Ｂ１は、外部電極１０２Ｂを介して実装基板２１８に接続され、接地される。
キャパシタ２０４は、金属・絶縁体・金属（ＭＩＭ：Metal Insulate Metal）構造を用いた容量、ゲート酸化膜容量、対接地間アルミ配線容量等、あらゆる容量を含みそれを限定しない。図１１Ｂには、簡略的なＭＩＭ構造のキャパシタ２０４を示す。
第１１の実施形態では、最上層の板状の導電層１１０Ｂをインダクタ２１４の上層側に全面に覆う事により、実装基板２１８とインダクタ２１４の形成層との層間の寄生容量による容量結合を無くし、実装基板２１８からインダクタ２１４への外乱による影響を低減できる。
また、半導体基盤１０１にキャパシタ２０４を有し、インダクタ２１４を形成している外部電極１０２Ａを電源に接続した場合、内部回路１０５に及ぼす電源からの外乱の影響を低減する事に効果がある。また、外部電極１０２Ａを入出力端子として接続した場合はマッチング回路として用いる事ができる。これらは、図１１Ｃ、図１１Ｄように第１１の実施形態を用いる事により、半導体基板１０１の面積を増大させる事無く内蔵化が可能となる。近年の大規模な集積された多ピンＩＣでは、小型化、コスト削減に効果があり、かつ、電源系からの外乱に対し耐性を強化する事ができる。
（第１２の実施形態）
第１２の実施形態では、第１１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１１の実施形態と同等であるので、省略する。
図１２Ａは、第１２の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１２Ｂは、図１２Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１２Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置などの実装基板２１８が設けられる。図１２Ｂ全体は、無線装置２００を構成する。
第１１の実施形態では、図１１Ａに示すように、内部回路１０５を有する半導体基板１０１上に、導電層１０３Ａ３によりインダクタ２１４が形成される。これに対して第１２の実施形態では、図１２Ａに示すように、導電層１０３Ａ３によりインダクタ２１４は半導体基板１０１上に形成され、らせん状を呈するインダクタ２１４の一部分の真上を平行に、インダクタ２１４と一部分を接続した状態で、またインダクタ２１４と大略同等な幅で、導電層１１０Ａが形成される。このインダクタ２１４と導電層１１０Ａとは、複合インダクタ２１４Ａを構成する。導電層１１０Ａと最上層の板状の導電層１１０Ｂは、同一面上に形成され、スリット１１Ｐで分離される。最上層の板状の導電層１１０Ｂは、導電層１１０Ａを除き、半導体基板１０１全体を覆う。
第１１の実施形態記載と同様、外部電極１０２Ａは、導電層１１０Ａおよびインダクタ２１４に接続され、インダクタ２１４は、外部電極１０２Ａを中心にらせん状に形成される。インダクタ２１４は途中の導電路で導電層１１０Ａに接続され、平行にらせん状に形成される。インダクタ２１４両端の一方は導電層１１０Ａを介して外部電極２０２に、他方は内部回路１０５に接続される。
また、内部回路１０５に接続されている端子にはキャパシタ２０４が接続され、一方が半導体基板１０１に接続される。内部回路１０５に接続する配線は、半導体基板１０１上のアルミ配線２０６で接続される。
具体的には、図１２Ｂに示すように外部電極１０２Ａは、第１１の実施形態と同等である。インダクタ２１４は、最上層の板状の導電層１１０Ｂと絶縁層１０６Ｑを挟んで形成され、柱状に形成された外部電極１０２Ａを中心に、取り囲むようにらせん状の導電路として形成される。インダクタ２１４はその途中の導電路で絶縁層１０６Ｑを貫通し、導電層１１０Ａと電気的に接続される。最上層の板状の導電層１１０Ｂは、インダクタ２１４の導電路周辺においてにスリット１１Ｐが形成され、それ以外はインダクタ２１４を含めて下層側に位置する半導体基盤１０１を遮蔽している。複合インダクタ２１４Ａを構成する導電層１１０Ａとインダクタ２１４は、平行して外部電極１０２Ａを中心にらせん状に形成される。
インダクタ２１４の取り出し端子にて、導電層１１０Ａは絶縁層１０６Ｑを貫通し、インダクタ２１４に接続される。インダクタ２１４は更に絶縁層１０６Ｐを貫通し、半導体基板１０１表面上の電極１０４に電気的に接続される。電極１０４は、半導体基板１０１上のアルミ配線２０６を介し、内部回路１０５とキャパシタ２０４に接続される。また、キャパシタ２０４の一方は、半導体基板１０１に接続される。
内部回路１０５、アルミ配線２０６、キャパシタ２０４、電極１０４、複合インダクタ２１４Ａ、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ８を構成する。第１１の実施形態と同様に、最上層の導電層１１０Ｂは遮蔽体２０Ｂ１に含まれる。遮蔽体２０Ｂ１は、能動体２０Ａ８に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。能動体２０Ａ８は、外部電極１０２Ａを介して実装基板２１８に接続され、遮蔽体２０Ｂ１は、外部電極１０２Ｂを介して実装基板２１８に接続され、接地される。
図１２Ｃでは、複合インダクタ２１４Ａを構成している導電層１１０Ａは、複数個に分割され、平行して形成されている下層側のインダクタ２１４と、細切れで電気的に接続している。最上層の板状の導電層１１０Ｂは、第１１の実施形態と同様である。また、内部回路１０５に接続しているキャパシタ２０４の有無は必ずしも限定せず、複合インダクタ２１４Ａのみの構成であってもよい。
第１２の実施形態では、第１１の実施形態同様、最上層の板状の導電層１１０Ｂをインダクタ２１４の上層側に前面に覆う事により、実装基板２１８からインダクタ２１４への影響を低減できると共に、第１１の実施形態と比較し、インダクタ２１４と導電層１１０Ａが並列接続している為、寄生抵抗を削減できインダクタのＱ値を向上する事に有効である。その他の効果は第１１の実施形態と同一である。また図１２Ｃのように細切れにする事により、実装基板２１８との遮蔽効果を向上させる効果がある。
（第１３の実施形態）
第１３の実施形態では、第１０の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１０の実施形態と同等であるので、省略する。
図１３Ａは、第１３の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１３Ｂは、図１３Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１３Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置などの実装基板２１８が設けられる。図１３Ｂ全体は、無線装置２００を構成する。
第１３の実施形態は、第１０の実施形態と比較し、導電層１０３Ａ３によるインダクタ２１４の形成においては同等であるが、図１３Ａに示すように内部回路１０５に接続されるキャパシタ２０４Ｐが、インダクタ２１４の一部分と、最上層の板状の導電層１１０Ｂの一部分の導電層１１０Ｂ１とで構成される事を特徴としている。導電層１１０Ｂ１は、全体を覆っている導電層１１０Ｂとはスリット１１Ｑで分離されている。図１３Ｂに示すようにキャパシタ２０４Ｐは、インダクタ２１４の一部分と、絶縁層１０６Ｑを挟んで導電層１１０Ｂ１とで形成している。導電層１１０Ｂ１、インダクタ２１４以外の導電層１０３Ａ３、および電極１０４は、互いに接続され、絶縁層１０６Ｑおよび絶縁層１０６Ｐを貫通し、半導体基板１０１に接続される。
また、図１３Ｃのように、インダクタ２１４の配線層の途中でキャパシタ２０４Ｑを構成する事により、インダクタ値を任意に選択する事ができる。
内部回路１０５、アルミ配線２０６、電極１０４、インダクタ２１４、キャパシタ２０４Ｐ、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ９を構成する。第１０の実施形態と同様に、最上層の導電層１１０Ｂは遮蔽体２０Ｂ１に含まれる。接地導体１１１、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ１、および外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂ２を構成する。各遮蔽体２０Ｂ１、２０Ｂ２は、能動体２０Ａ９に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。能動体２０Ａ９は、外部電極１０２Ａを介して実装基板２１８に接続され、各遮蔽体２０Ｂ１、２０Ｂ２は、外部電極１０２Ｂを介して実装基板２１８に接続され、接地される。
キャパシタ２０４Ｐは、第１３の実施形態の構成に限らず、第１３の実施形態における各導電層同士で構成してもよい。キャパシタ２０４Ｐの容量値は、スリット１１Ｑの面積で任意に調整する事ができる。
（第１４の実施形態）
第１４の実施形態では、第１１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１１の実施形態と同等であるので、省略する。
図１４Ａは、第１４の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１４Ｂは、図１４Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１４Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置などの実装基板２１８が設けられる。図１４Ｂ全体は、無線装置２００を構成する。
第１４の実施形態は、第１１の実施形態と比較し、導電層１０３Ａ３によるインダクタ２１４の形成においては同等であるが、図１４Ａに示すように内部回路１０５に接続されるキャパシタ２０４Ｒが、インダクタ２１４を構成する領域の下層側において全面に配置されることを特徴としている。キャパシタ２０４Ｒは、上層側電極と下層側電極で構成され、上層側電極はアルミ配線２０６に接続され、下層側電極は、遮蔽体２０Ｂ３に接続される。インダクタ２１４は、最上層の導電層１１０Ｂとキャパシタ２０４Ｒの下層側電極とで挟んで構成される。最上層の導電層１１０Ｂとキャパシタ２０４Ｒの下層側電極は、互いに電気的に接続され、接地される。
内部回路１０５、アルミ配線２０６、キャパシタ２０４Ｒの上層側電極、電極１０４、インダクタ２１４、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ１０を構成する。接地導体１１１、キャパシタ２０４Ｒの下層側電極、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ、および外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂ３を構成する。遮蔽体２０Ｂ３は、能動体２０Ａ１０に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。能動体２０Ａ１０は、外部電極１０２Ａを介して実装基板２１８に接続され、各遮蔽体２０Ｂ１、２０Ｂ２は、外部電極１０２Ｂを介して実装基板２１８に接続され、接地される。
この構造を用いる事により、半導体基板１０１と実装基板２１８からのインダクタ２１４への外乱の影響を低減できる効果がある。
（第１５の実施形態）
第１５の実施形態では、第１２および第１４の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１２および第１４の実施形態と同等であるので、省略する。
図１５Ａは、第１５の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１５Ｂは、図１５Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１５Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置などの実装基板２１８が設けられる。図１５Ｂ全体は、無線装置２００を構成する。
第１５の実施形態は、第１２の実施形態と比較し、導電層１０３Ａ３によるインダクタの形成においては同等であるが、図１５Ａに示すように内部回路１０５に接続されるキャパシタ２０４Ｒが、第１４の実施形態と同様にインダクタ２１４を構成する領域の下層側において全面に配置されることを特徴としている。
内部回路１０５、アルミ配線２０６、キャパシタ２０４Ｒの上層側電極、電極１０４、複合インダクタ２１４Ａ、最上層の導電層１１０Ａ、および外部電極１０２Ａは、能動体２０Ａ１１を構成する。接地導体１１１、キャパシタ２０４Ｒの下層側電極、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ、および外周に形成される外部電極１０２Ｂは、遮蔽体２０Ｂ３を構成する。遮蔽体２０Ｂ３は、能動体２０Ａ１１に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。能動体２０Ａ１１は、外部電極１０２Ａを介して実装基板２１８に接続され、各遮蔽体２０Ｂ１、２０Ｂ２は、外部電極１０２Ｂを介して実装基板２１８に接続され、接地される。
第１５の実施形態は、第１２および第１４の実施形態の両方の効果を有する。
（第１６の実施形態）
第１６の実施形態では、第６ないし第９の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第６ないし第９の実施形態と同等であるので、省略する。
図１６Ａは、第１６の実施形態に係る半導体装置１００において、ＷＬＣＳＰの構成要素の一部分を模式的に示す平面図である。
図１６Ｂは、図１６Ａの線Ａ１−Ａ１に沿った断面を模式的に示す断面図である。図１６Ａに対して、さらに封止層１０７が形成され、各外部電極１０２Ａ、１０２Ｂの上に無線装置などの実装基板２１８が設けられる。図１６Ｂ全体は、無線装置２００を構成する。
第１６の実施形態は、第６ないし第９の実施形態の半導体装置において、面積が最上層の板状の導電層１１０Ｂよりも少なくとも大きい導電層１１４を、実装基板２１８上に有し、この導電層１１４を接地させるとともに、外部電極１０２Ｂを導電層１１４に接続させることを特徴としている。
内部回路１０５は、能動体２０Ａ４を構成する。接地導体１１１、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ、外周に形成される外部電極１０２Ｂ、および導電層１１４は、遮蔽体２０Ｂ４を構成する。無線装置は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ４、遮蔽体２０Ｂ４、および実装基板２１８を含む。遮蔽体２０Ｂ４は、能動体２０Ａ４に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第１６の実施形態によると、第６ないし第９の実施形態の半導体装置において、最上層の板状の導電層１１０Ｂの下層側を遮蔽し、実装基板２１８上で独立して実装することになり、他のブロックからの干渉を低減することができる。
（第１７の実施形態）
第１７の実施形態では、第７ないし第９、第１０、および第１１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第７ないし第９、第１０、および第１１の実施形態と同等であるので、省略する。
図１７に示すように第１７の実施形態の無線装置２００は、第１６の実施形態において、さらに実装基板２１８上の導電層１１４の一部分がくり貫かれ、この導電層１１４とは絶縁された領域の導電層１１５を有すことを特徴としている。第７ないし第９、第１０、および第１１の実施形態の半導体装置１００では、最上層の板状の導電層１１０Ｂの一部分がくり貫かれた領域に、最上層の板状の導電層１１０Ｂと絶縁された大略同層の導電層１１０Ａが有り、この導電層１１０Ａの上層側の外部電極１０２Ａが導電層１１５に接続する。
内部回路１０５、電極１０４、導電層１０３Ａ５、最上層の導電層１１０Ａ、外部電極１０２Ａ、および導電層１１５は、能動体２０Ａ５を構成する。接地導体１１１、電極１０４、導電層１０３Ｂ、最上層の導電層１１０Ｂ、外周に形成される外部電極１０２Ｂ、および導電層１１４は、遮蔽体２０Ｂ４を構成する。無線装置は、半導体基板１０１、各絶縁層１０６Ｐ、１０６Ｑ、能動体２０Ａ５、遮蔽体２０Ｂ４、および実装基板２１８を含む。遮蔽体２０Ｂ４は、能動体２０Ａ５に対して、各絶縁層１０６Ｐ、１０６Ｑを介在して離隔され、電気的に絶縁される。
第１７の実施形態によると、第７ないし第９、第１０、および第１１の実施形態の無線装置において、半導体装置１００の最上層の板状の導電層１１０Ｂの下層側の内部回路１０５を遮蔽するとともに、板状の導電層１１０Ｂと絶縁された導電層１１０Ａ上の外部電極１０２Ａが、実装基板２１８上で独立して実装することになり、他のブロックからの干渉を低減することができる。
（第１８の実施形態）
第１８の実施形態では第１７の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１７の実施形態と同等であるので、省略する。
図１８Ａおよび図１８Ｂに示すように第１８の実施形態の無線装置２００は、第１７の実施形態の無線装置２００と同様な構成の各無線装置２００Ｐ、２００Ｑを有することを特徴としている。
第１８の実施形態によると、無線装置２００Ｐ、２００Ｑのそれぞれに含まれる内部回路１０５が静電的に、また電磁的に遮蔽されるため、互いの干渉を低減することができる。
例えば、無線装置用半導体基板１０１内に送信部と受信部の内部回路１０５があり、それらが同時に動作する場合、送信の出力信号が半導体基板１０１の内部や実装基板２１８上を通じて受信部に周り込み、受信特性を劣化される課題がある。この場合に送信部と受信を第１８の実施形態の構成にすることで課題が解決される。
なお、無線装置２００が第１７の実施形態と同様の構成を３個以上有する場合も、同様にして説明できる。
以上説明したように、本発明は、無線装置の基板に実装したとき、無線基板からの影響を低減した半導体装置に関する方法等に有用である。
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
本発明は、半導体装置およびこれを用いた無線装置に利用できる。
第１の実施形態に係る半導体装置の平面図を示す。 第１の実施形態に係る半導体装置の断面図を示す。 第２の実施形態に係る半導体装置の平面図を示す。 第２の実施形態に係る半導体装置の断面図を示す。 第３の実施形態に係る半導体装置の平面図を示す。 第３の実施形態に係る半導体装置の断面図を示す。 第４の実施形態に係る半導体装置の平面図を示す。 第４の実施形態に係る半導体装置の断面図を示す。 第５の実施形態に係る半導体装置の平面図を示す。 第５の実施形態に係る半導体装置の断面図を示す。 第６の実施形態に係る半導体装置の平面図を示す。 第６の実施形態に係る半導体装置の断面図を示す。 第６の実施形態に係る半導体装置の断面図を示す。 第７の実施形態に係る半導体装置の平面図を示す。 第７の実施形態に係る半導体装置の断面図を示す。 第７の実施形態に係る半導体装置の断面図を示す。 第８の実施形態に係る半導体装置の平面図を示す。 第８の実施形態に係る半導体装置の断面図を示す。 第８の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の平面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第９の実施形態に係る半導体装置の断面図を示す。 第１０の実施形態に係る半導体装置の平面図を示す。 第１０の実施形態に係る半導体装置の断面図を示す。 第１１の実施形態に係る半導体装置の平面図を示す。 第１１の実施形態に係る半導体装置の断面図を示す。 第１１の実施形態に係る半導体装置の回路図を示す。 第１１の実施形態に係る半導体装置の回路図を示す。 第１２の実施形態に係る半導体装置の平面図を示す。 第１２の実施形態に係る半導体装置の断面図を示す。 第１２の実施形態に係る半導体装置の平面図を示す。 第１３の実施形態に係る半導体装置の平面図を示す。 第１３の実施形態に係る半導体装置の断面図を示す。 第１３の実施形態に係る半導体装置の平面図を示す。 第１４の実施形態に係る半導体装置の平面図を示す。 第１４の実施形態に係る半導体装置の断面図を示す。 第１５の実施形態に係る半導体装置の平面図を示す。 第１５の実施形態に係る半導体装置の断面図を示す。 第１６の実施形態に係る半導体装置の平面図を示す。 第１６の実施形態に係る半導体装置の断面図を示す。 第１７の実施形態に係る半導体装置の平面図を示す。 第１８の実施形態に係る半導体装置の平面図を示す。 第１８の実施形態に係る半導体装置の断面図を示す。 従来例に係る半導体装置の平面図を示す。 従来例に係る半導体装置の断面図を示す。 従来例に係る半導体装置の回路図を示す。 従来例に係る半導体装置の回路図を示す。
符号の説明
１０ くり貫き領域
２０Ａ 能動体
２０Ｂ 遮蔽体
１００ 半導体装置
１０１ 半導体基板
１０２Ａ、１０２Ｂ 外部電極
１０３ 導電層
１０４ 電極
１０５ 内部回路
１０６Ｐ、１０６Ｑ 絶縁層
１０７ 封止層
１０８ 電極
１１０Ａ、１１０Ｂ 最上層の導電層
１１１ 接地導体
１１２、１１２Ｐ、１１２Ｑ スリット
１１４、１１５ 導電層
２００ 無線装置
２０４ キャパシタ
２０６ アルミ配線
２１４ インダクタ
２１８ 実装基板

Claims (24)

  1. 半導体基盤と、
    前記半導体基盤の上層側に導電体で形成される遮蔽体と、
    前記半導体基盤の上層側に導電体および半導体で形成される能動体と、
    前記遮蔽体と前記能動体の間に形成され、前記遮蔽体と前記能動体とを電気的に絶縁する絶縁層とを有し、
    前記遮蔽体は、
    板状に形成される第１導電層と、
    前記第１導電層の上層側に形成され、前記第１導電層に接続される第１外部電極とを含み、
    前記能動体は、前記半導体基盤と前記第１導電層の間に形成され、前記半導体基盤に接続される第２導電層を含むことを特徴とする、半導体装置。
  2. 前記能動体は、
    前記第２導電層の上層側に形成される第２外部電極と、
    前記第２導電層と前記第２外部電極の間において前記第１導電層と大略同層に形成され、前記第２導電層と前記第２外部電極に接続される第３導電層とを含むことを特徴とする、請求項１に記載の半導体装置。
  3. 前記第２導電層は、インダクタを含むことを特徴とする、請求項１に記載の半導体装置。
  4. 前記能動体は、前記半導体基盤に形成される内部回路を含むことを特徴とする、請求項１に記載の半導体装置。
  5. 前記第２導電層は、前記内部回路に接続されることを特徴とする、請求項４に記載の半導体装置。
  6. 前記能動体は、
    前記第２導電層の上層側に形成される第２外部電極と、
    前記第２導電層と前記第２外部電極の間において前記第１導電層と大略同層に形成され、前記第２導電層と前記第２外部電極に接続される第３導電層とを含むことを特徴とする、請求項５に記載の半導体装置。
  7. 前記第２導電層は、インダクタを含むことを特徴とする、請求項６に記載の半導体装置。
  8. 前記インダクタは、前記第２外部電極を中心にらせん状に形成されることを特徴とする、請求項７に記載の半導体装置。
  9. 前記第３導電層は、前記インダクタの少なくとも一部分の真上を平行に、前記インダクタと大略同等な幅で形成されることを特徴とする、請求項７に記載の半導体装置。
  10. 前記第３導電層は、少なくとも２個に分割されることを特徴とする、請求項９に記載の半導体装置。
  11. 前記能動体は、前記第２導電層と前記内部回路との接続点に、一端が接続されるキャパシタを含むことを特徴とする、請求項５に記載の半導体装置。
  12. 前記キャパシタの他端は、前記半導体基盤に接続されることを特徴とする、請求項１１に記載の半導体装置。
  13. 前記キャパシタの他端は、前記遮蔽体に接続されることを特徴とする、請求項１１に記載の半導体装置。
  14. 前記第１導電層は、比較的広い面積の第１導電膜と比較的狭い面積の第２導電膜に分割され、
    前記遮蔽体は、
    前記第１導電膜を備えた第１遮蔽体と、
    前記第２導電膜を備えた第２遮蔽体とを含み、
    前記キャパシタの他端は、前記第２導電部に接続されることを特徴とする、請求項１３に記載の半導体装置。
  15. 前記遮蔽体は、前記半導体基盤に形成され、前記半導体基盤に接続される接地導体を含み、
    前記キャパシタの他端は、前記接地導体に接続されることを特徴とする、請求項１３に記載の半導体装置。
  16. 前記キャパシタは、金属・絶縁体・金属構造を用いて形成されることを特徴とする、請求項１１に記載の半導体装置。
  17. 前記遮蔽体は、前記半導体基盤に形成され、前記半導体基盤に接続される接地導体を含み、
    前記第１導電層は、前記接地導体に接続されることを特徴とする、請求項１に記載の半導体装置。
  18. 前記第１外部電極は、接地されることを特徴とする、請求項１に記載の半導体装置。
  19. 前記第１導電層は、開口部を含むことを特徴とする、請求項１に記載の半導体装置。
  20. 前記第１外部電極は、前記第１導電層の外周に形成されることを特徴とする、請求項１に記載の半導体装置。
  21. 前記遮蔽体と前記能動体と前記絶縁層とをＮ組（Ｎは２以上の整数）分と、
    １個の前記半導体基盤とを有することを特徴とする、請求項１に記載の半導体装置。
  22. 半導体基盤と、前記半導体基盤の上層側に導電体で形成される遮蔽体と、前記半導体基盤の上層側に導電体および半導体で形成される能動体と、前記遮蔽体と前記能動体の間に形成され前記遮蔽体と前記能動体とを電気的に絶縁する絶縁層とを有し、前記遮蔽体は板状に形成される第１導電層と前記第１導電層の上層側に形成され前記第１導電層に接続される第１外部電極とを含み、前記能動体は前記半導体基盤と前記第１導電層の間に形成され、前記半導体基盤に接続される第２導電層を含む半導体装置と、
    前記第１外部電極の上層側に前記第１導電層よりも広く形成され、前記第１外部電極に接続される第３導電層と、
    前記第３導電層を取り付ける実装基板とを有することを特徴とする、無線装置。
  23. 前記能動体は、前記第２導電層の上層側に形成される第２外部電極を含み、
    前記第３導電層は、電気的に互いに絶縁された、比較的広い面積の第１導電膜と比較的狭い面積の第２導電膜に分割され、
    前記第１導電膜は、第１外部電極に接続され、
    前記第２導電膜は、第２外部電極に接続されることを特徴とする、請求項２２に記載の無線装置。
  24. 前記半導体装置と前記第３導電層とをＮ組（Ｎは２以上の整数）分と、
    １個の前記実装基板とを有することを特徴とする、請求項２２に記載の無線装置。
JP2006191680A 2006-07-12 2006-07-12 半導体装置およびこれを用いた無線装置 Withdrawn JP2008021789A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006191680A JP2008021789A (ja) 2006-07-12 2006-07-12 半導体装置およびこれを用いた無線装置
US11/774,800 US20080012097A1 (en) 2006-07-12 2007-07-09 Semiconductor device and wireless device using the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191680A JP2008021789A (ja) 2006-07-12 2006-07-12 半導体装置およびこれを用いた無線装置

Publications (1)

Publication Number Publication Date
JP2008021789A true JP2008021789A (ja) 2008-01-31

Family

ID=38948396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191680A Withdrawn JP2008021789A (ja) 2006-07-12 2006-07-12 半導体装置およびこれを用いた無線装置

Country Status (2)

Country Link
US (1) US20080012097A1 (ja)
JP (1) JP2008021789A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218566A (ja) * 2007-03-01 2008-09-18 Nec Electronics Corp 半導体装置
JP2011035349A (ja) * 2009-08-06 2011-02-17 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2011181830A (ja) * 2010-03-03 2011-09-15 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2015095606A (ja) * 2013-11-13 2015-05-18 セイコーエプソン株式会社 半導体装置
KR101563791B1 (ko) * 2013-12-31 2015-10-27 한양대학교 산학협력단 전자기파 분석 공격에 대한 방어 장치
JP2016092570A (ja) * 2014-11-04 2016-05-23 株式会社デンソー 差動増幅器
JP6010633B2 (ja) * 2012-12-19 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
WO2018135349A1 (ja) * 2017-01-18 2018-07-26 Tdk株式会社 電子部品搭載パッケージ
JP2020150104A (ja) * 2019-03-13 2020-09-17 住友電工デバイス・イノベーション株式会社 マイクロ波集積回路
US11069634B2 (en) 2018-11-19 2021-07-20 Fujitsu Limited Amplifier and amplification apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514765B2 (en) * 2006-04-25 2009-04-07 Dell Products L.P. Solution of power consumption reduction for inverter covered by metal case
US8946873B2 (en) 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
US20090091005A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for semiconductors and manufacturing method therefor
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
JP2010050385A (ja) * 2008-08-25 2010-03-04 Panasonic Corp 半導体装置
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8164159B1 (en) * 2009-07-18 2012-04-24 Intergrated Device Technologies, inc. Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same
IT1404587B1 (it) * 2010-12-20 2013-11-22 St Microelectronics Srl Struttura di connessione induttiva per uso in un circuito integrato
US8994152B2 (en) * 2012-03-08 2015-03-31 Polar Semiconductor, Llc Metal shield for integrated circuits
US9000876B2 (en) * 2012-03-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor for post passivation interconnect
JP2015025433A (ja) † 2013-07-29 2015-02-05 三菱自動車工業株式会社 内燃機関の排気浄化装置
CN105575959B (zh) * 2014-11-21 2018-06-15 威盛电子股份有限公司 集成电路装置
KR20220020716A (ko) 2020-08-12 2022-02-21 삼성전자주식회사 배선 구조물 및 이를 포함하는 반도체 칩

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
US6635949B2 (en) * 2002-01-04 2003-10-21 Intersil Americas Inc. Symmetric inducting device for an integrated circuit having a ground shield
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7446017B2 (en) * 2006-05-31 2008-11-04 Freescale Semiconductor, Inc. Methods and apparatus for RF shielding in vertically-integrated semiconductor devices

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218566A (ja) * 2007-03-01 2008-09-18 Nec Electronics Corp 半導体装置
US8258605B2 (en) 2007-03-01 2012-09-04 Renesas Electronics Corporation Semiconductor device
US8575730B2 (en) 2007-03-01 2013-11-05 Renesas Electronics Corporation Semiconductor device
JP2011035349A (ja) * 2009-08-06 2011-02-17 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2011181830A (ja) * 2010-03-03 2011-09-15 Casio Computer Co Ltd 半導体装置およびその製造方法
JP6010633B2 (ja) * 2012-12-19 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US9536828B2 (en) 2012-12-19 2017-01-03 Renesas Electronics Corporation Semiconductor device
JPWO2014097425A1 (ja) * 2012-12-19 2017-01-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2015095606A (ja) * 2013-11-13 2015-05-18 セイコーエプソン株式会社 半導体装置
KR101563791B1 (ko) * 2013-12-31 2015-10-27 한양대학교 산학협력단 전자기파 분석 공격에 대한 방어 장치
JP2016092570A (ja) * 2014-11-04 2016-05-23 株式会社デンソー 差動増幅器
WO2018135349A1 (ja) * 2017-01-18 2018-07-26 Tdk株式会社 電子部品搭載パッケージ
JPWO2018135349A1 (ja) * 2017-01-18 2019-11-07 Ｔｄｋ株式会社 電子部品搭載パッケージ
US11069634B2 (en) 2018-11-19 2021-07-20 Fujitsu Limited Amplifier and amplification apparatus
JP2020150104A (ja) * 2019-03-13 2020-09-17 住友電工デバイス・イノベーション株式会社 マイクロ波集積回路
JP7222276B2 (ja) 2019-03-13 2023-02-15 住友電工デバイス・イノベーション株式会社 マイクロ波集積回路

Also Published As

Publication number Publication date
US20080012097A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP2008021789A (ja) 半導体装置およびこれを用いた無線装置
US10063212B2 (en) High-frequency module
US9929770B2 (en) Radio-frequency module
US9948276B2 (en) High-frequency module
JP5931851B2 (ja) ノイズ抑制構造を有する回路基板
CN105122645B (zh) 高频模块
US5479141A (en) Laminated dielectric resonator and dielectric filter
KR100367859B1 (ko) 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판
US8988167B2 (en) RF signal blocking device
US20060030115A1 (en) Integrated circuit devices including passive device shielding structures and methods of forming the same
KR101084959B1 (ko) 반도체 기판에 형성된 스파이럴 인덕터 및 인덕터 형성 방법
KR20080053184A (ko) 적층형 밸룬 및 혼성 집적 회로 모듈 및 적층 기판
US10340883B2 (en) High-frequency module
WO2002091515A1 (en) Transmission line type components
US10721821B2 (en) Printed circuit board
JP2006270444A (ja) 不平衡−平衡変換器
JP4291164B2 (ja) 弾性表面波装置
US11558035B2 (en) Multiplexer
KR100475477B1 (ko) 인덕턴스 소자 및 반도체 장치
WO2011052328A1 (ja) 同軸共振器ならびにそれを用いた誘電体フィルタ，無線通信モジュールおよび無線通信機器
US7671704B2 (en) LC resonant circuit
CN108476016B (zh) 高频模块
EP2269199B1 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
WO2017188062A1 (ja) 弾性波フィルタ装置およびマルチプレクサ
TWI479519B (zh) 接地屏蔽電容器、其積體電路、以及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090319