CN1905361B - 半导体装置及振荡器 - Google Patents

半导体装置及振荡器 Download PDF

Info

Publication number
CN1905361B
CN1905361B CN2006101078738A CN200610107873A CN1905361B CN 1905361 B CN1905361 B CN 1905361B CN 2006101078738 A CN2006101078738 A CN 2006101078738A CN 200610107873 A CN200610107873 A CN 200610107873A CN 1905361 B CN1905361 B CN 1905361B
Authority
CN
China
Prior art keywords
wiring layer
resin bed
spiral inductor
capacitor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101078738A
Other languages
English (en)
Other versions
CN1905361A (zh
Inventor
高木成和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006176274A external-priority patent/JP2007059878A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1905361A publication Critical patent/CN1905361A/zh
Application granted granted Critical
Publication of CN1905361B publication Critical patent/CN1905361B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

提供一种Q值大、相位噪声特性良好的半导体装置。半导体装置(1)具有:半导体基板(10),其包括作为有源元件的集成电路(12)和与集成电路(12)电连接的多个连接电极(14、15);第1树脂层(70),其形成于半导体基板(10)形成有连接电极(14、15)的面上,并且避开了连接电极(14、15);连接布线层(25、26),其形成于半导体基板(10)和第1树脂层(70)之间,连接多个连接电极中的一个;由铜布线层构成的旋涡形状的螺旋电感器(40、50),该铜布线层形成于第1树脂层的表面上,其一端与连接布线层(25、26)连接;覆盖螺旋电感器(40、50)的表面的第2树脂层(75);外部端子(81~86),其与多个连接电极中的一些电连接,一部分从第2树脂层(75)突出。

Description

半导体装置及振荡器
技术领域
本发明涉及半导体装置及振荡器,具体讲涉及在含有集成电路的半导体基板上形成树脂层,在该树脂层表面形成由铜布线层构成的无源元件的半导体装置,以及在半导体装置内利用该无源元件形成的振荡器。
背景技术
以往已经知道的电压控制振荡器构成为,在具有半导体基板和设于该半导体基板上的多层布线层的半导体装置内形成的电压控制振荡器中,包括:输出端子;设在多层布线层上并连接输出端子的螺旋电感器;以及可变电容器,其形成于包括该螺旋电感器正下方的区域但不包括该螺旋电感器的中心轴的区域上,与该螺旋电感器并联连接,与该螺旋电感器一起形成谐振电路(例如,参照专利文献1)。
【专利文献1】日本特开2005-6153号公报(第5页,图1、2)
在这种专利文献1中,利用螺旋电感器和可变电容器构成谐振电路,该螺旋电感器形成于设在半导体基板上的多层布线层的表面上,该可变电容器设在由半导体基板和多层布线层构成的半导体集成电路内。一般情况下,这种螺旋电感器利用铝布线形成,所以例如与铜布线相比,比电阻约增大30%,电感器的Q值较小,因而具有不能提高相位噪声特性的问题。
并且,上述的可变电容器形成于半导体集成电路内,所以由于形成电容器的电介体可以使用的材料的制约和对置电极的尺寸制约,因此静电电容的大小和可变范围具有限度,存在不能实现低频区域频率的振荡器和不能增大频率的选择幅度的问题。
发明内容
本发明的目的在于,把解决前述课题作为其宗旨,提供一种具有Q值高的无源元件、相位噪声特性良好、并且增大频率的选择幅度的振荡器,以及具有该振荡器并且可以构成半导体芯片尺寸的封装的半导体装置。
本发明的半导体装置的特征在于,具有;半导体基板,其包括作为有源元件的集成电路、和与该集成电路电连接的多个连接电极;第1树脂层,其形成于所述半导体基板的形成有所述连接电极的面上,并且避开了所述连接电极;连接布线层,其形成于所述半导体基板和所述第1树脂层之间,连接所述多个连接电极中的一个;铜布线层,其形成于所述第1树脂层的表面上,其一端连接所述连接布线层;无源元件,其由所述连接布线层和所述铜布线层构成;第2树脂层,其覆盖所述铜布线层的表面;外部端子,其与所述多个连接电极中的一些电连接,一部分从所述第2树脂层突出。
根据本发明,无源元件利用连接布线层和形成于第1树脂层表面的铜布线层构成,该连接布线层形成于所述半导体基板和所述第1树脂层之间,并连接所述多个连接电极中的一个。铜与以往使用的铝布线相比,比电阻约减小30%,所以在使用铜布线构成无源元件时,可以提高Q值,由此假定用于振荡器等的谐振电路时,可以提高相位噪声特性。
并且,在半导体基板是从晶片上划线分离的半导体芯片时,由于该无源元件是在形成于半导体基板上的第1树脂层的表面上利用铜布线层形成的,所以能够形成于半导体芯片的平面形状(平面面积)的大部分上,因此可以增大平面积,此外可以提高铜布线宽度,可以进一步减小布线电阻。
另外,由于是利用第2树脂层覆盖除外部端子的一部分之外的最上层的铜布线层的结构,所以能够保护有源元件以及无源元件。
并且,本发明的特征在于,所述无源元件是利用形成于所述第1树脂层表面上的铜布线层构成的螺旋电感器。
这样,通过利用铜布线层形成螺旋电感器,如前面所述,与以往利用铝布线形成的螺旋电感器相比,可以减小比电阻,并且由于铜布线可以利用电解电镀铜形成,所以能够增大厚度,进而可以减小布线电阻。众所周知,Q值与电感成比例、与电阻值成反比例,所以通过降低螺旋电感器的电阻值,可以提高Q值。
并且,螺旋电感器的图形是在形成于半导体基板上的第1树脂层的表面上利用铜布线形成的,所以能够获取与半导体基板的间隔。由此,可以降低由于螺旋电感器的图形和半导体基板之间产生的寄生电容成分造成的损耗,结果可以提高Q值。
另外,考虑假定把上述的螺旋电感器用于振荡器的情况。已知振荡器的相位噪声特性与Q值的平方成反比例,通过增大Q值,可以大幅降低相位噪声。考虑到相位噪声特性时使用的Q值是被称为负荷Q的表示振荡电路整体的损耗的值,在使用了本发明的螺旋电感器的LC谐振电路中,螺旋电感器部的Q值起支配性作用。因此,通过增大螺旋电感器部的Q值,可以大幅降低相位噪声。
并且,本发明的特征在于,所述无源元件是由所述连接布线层、所述铜布线层、以及被夹在所述连接布线层和所述铜布线层交叉的区域中的第1树脂层构成的电容器,所述电容器与设于所述集成电路中的可变电容器并联连接。
此处,构成电容器的第1树脂层是积层型电容器中的电介体,铜布线层和连接布线层相当于夹持电介体的电极。
这样,通过在集成电路的外部设置电容器,可以增大静电电容。已知如果增大静电电容,则振荡频率变小。由此,可以实现低频区域的振荡器。
并且,形成于集成电路内部的可变电容器由于尺寸、介质常数有制约,所以静电电容也有限度,但通过设置本发明的电容器,除可以增大频率的选择幅度外,形成于半导体基板的上表面的铜布线层可以增大面积,所以能够增大静电电容。
另外,除可变电容器外,还并联设有由铜布线层构成的电容器,由此可以增大电容器的静电电容的设定范围,所以在用于谐振器时,发挥可以增大频率频带幅度的效果。
并且,所述无源元件的特征在于,由螺旋电感器和电容器构成,该螺旋电感器由形成在所述第1树脂层表面上的第1铜布线层构成;该电容器由形成于所述第1树脂层表面上的第2铜布线层、所述连接布线层、以及被夹在所述第2铜布线层与所述连接布线层交叉的区域中的第1树脂层构成。
这样,通过形成采用铜布线层的螺旋电感器和电容器,可以一并发挥前述的基于形成螺旋电感器的效果、和基于形成电容器的效果。
并且,形成螺旋电感器的第1铜布线层、和构成电容器的第2铜布线层,形成于第1树脂层的大致同一平面上,所以虽然具有两个无源元件,但可以在同一工序中形成这些铜布线层,可以提高制造效率。
另外,优选所述半导体装置利用所述第2树脂层密封,但所述外部端子的一部分除外。
根据这种结构,半导体装置中包括构成无源元件的铜布线层在内的部分被第2树脂层密封,所以不必重新进行封装安装,利用第2树脂层即可进行封装,可以提供被封装成半导体芯片尺寸的小型、薄型的半导体装置。
并且,本发明的振荡器的特征在于,具有;半导体基板,其包括作为有源元件的集成电路、和与该集成电路电连接的多个连接电极;第1树脂层,其形成于所述半导体基板的形成有所述连接电极的面上,并且避开了所述连接电极;无源元件,其通过在所述第1树脂层的表面上,使构成谐振电路的前述螺旋电感器与前述电容器中的任一方或双方并联连接而构成;外部端子,其与所述多个连接电极中的一些连接。
根据本发明,通过在集成电路的外部设置作为前述的由铜布线构成的无源元件的螺旋电感器以及电容器,可以实现具有Q值大的无源元件、相位噪声特性良好、并且可以增大频率的选择幅度的振荡器。
附图说明
图1是本发明的实施方式1的半导体装置的俯视图。
图2是本发明的实施方式1的半导体装置的剖视图。
图3是表示本发明的实施方式1的半导体装置中的电压控制振荡器的基本电路结构的电路图。
图4是本发明的实施方式2的半导体装置的俯视图。
图5是本发明的实施方式2的半导体装置的剖视图。
图6是表示本发明的实施方式2的半导体装置中的电压控制振荡器的基本电路结构的电路图。
具体实施方式
以下,参照附图说明本发明的实施方式。
图1~图3表示本发明的实施方式1的半导体装置,图4~图6表示本发明的实施方式2的半导体装置。
(实施方式1)
图1是本实施方式1的半导体装置的俯视图,图2是表示图1的A-A切断面的剖面图。此处,在图1中,表示透视作为图2所示的第2树脂层的抗蚀层75和被覆膜76的状态。并且,图1、图2把本发明作为实施例的一例,示例了电压控制振荡器。
在图1、图2中,半导体装置1作为基本结构,由以下部分构成:作为有源元件的集成电路12;连接构成集成电路12的未图示的电路元件组的铝布线;连接该铝布线并露出于表面的多个连接电极(在图2中,图示了连接电极14、15);使连接电极开口,以形成于覆盖集成电路12的钝化膜(SiN)16的上表面的作为无源元件的螺旋电感器40、50;以及用于将集成电路12或螺旋电感器40与外部电路连接的外部端子81~86。
另外,该半导体装置1在未图示的晶片上排列形成有多个,然后进行划线分离,形成一个一个的半导体芯片。此处,说明半导体芯片形式的结构。
集成电路12包括未图示的晶体管、可变电容器、恒流电路等用于控制半导体装置1的电路元件组。利用钝化膜16覆盖包括该集成电路12在内的半导体基板10的整个表面,但集成电路12与前述的外部端子81~86和螺旋电感器40、50相连接的连接电极(例如焊盘)开口(在图2中,只图示连接电极14、15,以后,以多个连接电极中的连接电极为代表进行说明)。
钝化膜16利用SiN、SiO2、MgO等形成,连接端子(14、15)利用铝形成。
在半导体基板10的上表面即钝化膜16的表面上形成有连接布线层25、26。该连接布线层25、26具有提高钝化层16和铜连接布线层55的密接性的作用,例如,利用镍(Ni)、钨(W)、铬(Cr)、钛(Ti)、钯(Pd)等的单一金属、或使用这些多种金属的合金来溅射形成。
在连接布线层26的上表面形成有铜连接布线层55。铜连接布线层55优选利用电解铜电镀等成膜手段形成,大概形成为约6μm厚。在覆盖钝化膜16的上表面至铜连接布线层55的上表面的范围内形成有第1树脂层70(以后单纯地表述为树脂层70)。
树脂层70具有应力缓和功能,优选使用聚酰亚胺树脂,此外也可以采用硅变性聚酰亚胺树脂、环氧树脂、硅变性环氧树脂、苯并环丁烯(BCB)、聚苯并恶嗪(POB)等树脂。
另外,树脂层70优选具有20μm以上的厚度。
螺旋电感器40、50形成于第1树脂层70的表面上并具有图1所示的旋涡形状,螺旋电感器40和螺旋电感器50是关于它们之间的中心线g对称的形状。因此,以螺旋电感器40为例进行说明。
螺旋电感器40的外侧端部41在被树脂层70覆盖的范围内,通过下层的铜布线层30与连接电极14连接,并且具有朝向旋涡形状内侧的立起部,并在树脂层70的表面延伸。并且,在树脂层70的表面上形成有旋涡形状的螺旋电感器40。
该螺旋电感器40的内侧端部42与铜连接布线层55的立起部连接。
另一方面,铜连接布线层55的一个端部被分支成两股,并分别与螺旋电感器40和螺旋电感器50的内侧端部42、52连接(参照图1),另一个端部在树脂层70的表面延伸,形成与外部端子81的连接部61。螺旋电感器50的外侧端部51与形成于半导体基板10上的另一个连接电极(14)连接。
在树脂层70的表面上形成有覆盖螺旋电感器40、50的作为第2树脂层的抗蚀层75。抗蚀层75是焊料抗蚀层,只有形成有外部端子81的区域开口,其他区域被密封。通过设置抗蚀层75,防止螺旋电感器40、50及包括连接部61的铜布线层的腐蚀,防止电气不良。
在半导体装置1上设有多个外部端子,在本实施方式中,设有6个外部端子81~86(参照图1)。外部端子81~86连接在与设于半导体基板10上的多个连接电极分别对应的连接电极上,外部端子81是Vdd端子,外部端子82是输出端子OUT2,外部端子83是GND端子,外部端子84是Vc端子,外部端子85是GND端子,外部端子86是输出端子OUT1(也参照图3)。
外部端子81~86及周缘的基本结构分别相同,所以以外部端子81为例进行说明。在抗蚀层75上设有用于形成外部端子81的开口部,在该开口部露出的连接部61是焊盘62。在该焊盘62内形成有外部端子81。
外部端子81是具有导电性的金属,是通过使其熔融来实现电气连接用物质,例如焊锡。除焊锡以外,也可以利用软焊料(Soft solder)或硬焊料(Hard solder)的任意一个形成。在本实施方式中,外部端子81形成球状,采用焊锡球。
在抗蚀层75的表面上形成有被覆膜76。被覆膜76也覆盖外部端子81~86的根部(在图2中为外部端子的下部)。被覆膜76具有形成于抗蚀层75表面上的部分、和从此处立起并覆盖外部端子81~86的根部的部分,用于加强外部端子81~86。另外,在半导体装置1被安装在电路基板等上后,可以利用被覆膜76分散相对外部端子的应力集中。
本实施方式1的半导体装置1是按以上所述构成的,以下参照图2简单说明其制造方法。另外,对于前述的各个构成部位,以图示部分为代表进行说明。
首先,在形成有钝化膜16和连接电极14、15的半导体基板10的表面上通过溅射形成连接布线层25、26。连接电极14、15和连接布线层25、26为电连接状态。此时,连接布线层25、26形成于连续的整个面上。
然后,在连接布线层25、26的表面上涂覆铜电镀抗蚀剂,通过曝光处理构图成下层的铜布线层41、55的规定形状,通过电解铜电镀形成下层的铜布线层41、55。并且,去除铜电镀抗蚀剂,去除与铜布线层41、55为相同平面形状的连接布线层25、26的不需要部分,形成与铜布线层41、55相同的平面形状的连接布线层25、26。
然后,整面涂覆第1树脂层70(聚酰亚胺树脂)。
此处,第1树脂层70暂且形成为到达螺旋电感器40的端部41和铜连接布线层55的表面的厚度(把该树脂层称为第1层)。然后,通过曝光处理等将第1树脂层70开口成为不存在该端部41和铜连接布线层55的立起部的部分的形状。并且,在该被开口的部分和第1层的最上层整个面上,通过溅射形成连接布线层25、26,在其上面涂覆电镀抗蚀剂后进行构图,在连接布线层25、26的表面上,通过电解铜电镀形成铜布线层中不存在端部41和铜连接布线层55的立起部的部分。并且,包括这些铜布线层、铜连接布线层55的上表面在内,整面涂覆第1树脂层70中的剩余厚度的第2层。经过该工序,形成第1树脂层70的总体厚度。
然后,对于该第1树脂层70(相当于第2层),将螺旋电感器40的立起部及铜连接布线层55的立起部开口,在第1树脂层70的最上层再次溅射布线层后,涂覆电镀抗蚀剂,构图成螺旋电感器40的旋涡形状(包括立起部)、铜连接布线层55的立起部和连接部61的形状,通过电解铜电镀形成螺旋电感器40和连接部61。并且,去除电镀抗蚀剂和溅射布线层的不需要部分。
然后,在第1树脂层70的表面上,包括螺旋电感器40和连接部61的表面在内涂覆抗蚀剂(焊料抗蚀剂),形成抗蚀层75。在抗蚀层75上开口有焊盘62。在该焊盘62上形成有由焊锡球构成的外部端子81,然后在抗蚀层75的表面上形成有作为根部加强层的被覆膜76。被覆膜76优选利用聚酰亚胺树脂形成。
下面,参照图3说明利用上述的结构、方法制造的半导体装置1的电路结构。在本实施方式中说明的半导体装置1的特征在于,利用铜布线层形成螺旋电感器40、50,并可以应用于各种电路,由于适合于使用该螺旋电感器40、50的电压控制振荡器,所以以电压控制振荡器为代表例进行示例说明。
图3是表示形成于实施方式1的半导体装置1上的电压控制振荡器90的基本电路结构的电路图。在图3中,该电压控制振荡器90如前面所述由以下部分构成;集成电路12内的单晶结构电路区域92;在集成电路12的上表面层叠形成的、形成有螺旋电感器40、50的一对铜布线层区域91(无源元件区域)。
该电压控制振荡器90连接电源电位端子Vdd(以后表述为Vdd端子)、可变电位端子Vc(以后表述为Vc端子)、和接地电位端子GND(以后表述为GND端子)。从Vdd端子朝向GND端子,与电压控制振荡器90依次连接着螺旋电感器40、50、两个可变电容器96、作为负性电阻部的N沟道晶体管93、94、和电流调整部95。
螺旋电感器40、50的一端连接Vdd端子,另一端连接可变电容器96的一端。
负性电阻部的N沟道晶体管93的漏极连接输出端子OUT1,栅极连接输出端子OUT2。并且,N沟道晶体管94的漏极连接输出端子OUT2,栅极连接输出端子OUT1。并且,在输出端子OUT1、OUT2的正前面设有将输出信号放大的缓冲放大器97、98。
以上所述电路结构的电压控制振荡器90通过连接Vdd端子和GND端子,在由螺旋电感器40、50和两个可变电容器96构成的LC谐振电路被施加了电压时,LC谐振电路从输出端子OUT1和输出端子OUT2振荡出互补的谐振信号。但是,在该状态下,振荡不会衰减。
因此,向Vc端子施加正的可变电位,向GND端子施加接地电位以提供电流,并且设置负性电阻部,由此可以使LC谐振电路恒久地振荡出谐振信号。
因此,根据前述的实施方式1,在形成于半导体基板10上的第1树脂层70的表面上,利用铜布线层构成作为无源元件的螺旋电感器40、50。铜布线层与以往使用的铝布线层相比,比电阻约减小30%,并且由于该铜布线层通过电解铜电镀形成,所以可以形成得比较厚,因此能够把铜布线层的布线电阻抑制得更低。
并且,在半导体基板10是从晶片划线分离的半导体芯片的情况下,该螺旋电感器40、50在形成于半导体基板10上的第1树脂层70的表面上利用铜布线层构成,所以能够形成于半导体芯片的平面形状(平面面积)的大部分上,因此能够增大构成螺旋电感器40、50的铜布线层的宽度,可以进一步减小布线电阻。
众所周知,Q值与电感成比例、与电阻值成反比例,所以通过降低螺旋电感器40、50的布线电阻,可以提高Q值。
并且,已知本实施方式的电压控制振荡器90的谐振电路中的相位噪声特性与Q值的平方成反比例。其中,在谐振电路的相位噪声特性中使用的Q值是被称为负荷Q的表示振荡电路整体的损耗的值,在本实施例中,螺旋电感器部的作用最大,所以也可以利用螺旋电感器的Q值来进行议论。因此,通过增大螺旋电感器部的Q值,可以降低相位噪声特性(相位噪声)。
并且,根据这种结构,半导体装置1利用抗蚀层75将螺旋电感器40、50密封,但外部端子81~86的一部分除外,所以不必重新进行封装安装,即可获得与封装安装相同的密封特性,可以防止内部布线层的腐蚀等,还可以提供由树脂密封的半导体芯片尺寸的小型半导体装置。
另外,在抗蚀层75的表面上形成有被覆膜76,所以除可以获得更加良好的密封特性外,可以进行外部端子81~86的根部加强,提高外部端子81~86的固定强度(连接强度),并且在向电路基板上安装时,可以分散连接应力。
(实施方式2)
下面,参照附图说明本发明的实施方式2的半导体装置。实施方式2与上述的实施方式1相比,其特征在于,使用铜布线层,除了作为无源元件的螺旋电感器外,还设有电容器,各个铜布线层的形成结构和形成方法与实施方式1(参照图1、2)相同或者在其应用范围内,所以省略具体说明,对相同的构成部位赋予相同符号。
图4、图5表示实施方式2的半导体装置100,图4是其俯视图,图5是表示图4所示的B-B切断面的剖面图。在图4、5中,在半导体基板10的最上层形成有钝化膜16和连接电极17,在其上面形成有连接布线层125、126,再在其上面形成有下层的铜布线层141、156。
在连接布线层126的上表面形成有与由电镀铜构成的铜连接布线层155连续的电容器C1、C2的下部电极部156。铜连接布线层155如图4所示,从下部电极部156的延伸中途分支成两股,一个端部与螺旋电感器140的端部142连接。并且,另一个端部与螺旋电感器150的端部152连接。
螺旋电感器140、150各自的另一个端部141、151以与前述实施方式1(参照图2)的螺旋电感器40的端部41和连接电极14的连接结构相同的结构,连接GND端子(也参照图6)。
在钝化膜16的上表面上形成有第1树脂层70,在其最上层形成有由第1铜布线层构成的螺旋电感器140、150、和构成由第2铜布线层构成的电容器C1、C2的上部电极部165。
螺旋电感器140、150的平面结构与实施方式1(参照图1)相同。构成电容器C1、C2的上部电极部165通过铜布线层164延伸而形成。另外,电容器C1、C2在本实施方式中以相同尺寸形成。
此处,说明电容器C1、C2的结构。由于电容器C1、C2是相同的结构,所以以电容器C1为例进行说明。下层的铜连接布线层1 55的一部分与上层的铜布线层164的一部分形成为在平面方向上交叉。在该交叉部中,上层是电容器的上部电极部165,下层是下部电极部156,由该上部电极部165和下部电极部156夹持的区域的第1树脂层70相当于电容器中的电介体,从而形成电容器C1、C2。
上述的螺旋电感器140、150和上部电极部165的上表面被第2树脂层(抗蚀层)75覆盖。并且,形成有外部端子83和被覆膜76。外部端子81~86以与图示的外部端子83和前述实施方式1(参照图2)的外部端子81相同的结构形成。
下面,参照图6说明上述的实施方式2的结构的半导体装置100的电路结构。在本实施方式中说明的半导体装置100的特征在于,使用铜布线层形成螺旋电感器140、150和电容器C1、C2,与实施方式1(参照图3)同样,以电压控制振荡器为例进行说明。
图6是表示实施方式2的半导体装置100中的电压控制振荡器190的基本电路结构的电路图。也参照图4。在图4、图6中,该电压控制振荡器190如前面所述由以下部分构成:集成电路12内的单晶结构电路区域(有源元件区域)92;在集成电路12的上表面层叠形成的、形成有螺旋电感器140、150和电容器C1、C2的铜布线层区域(无源元件区域)91。
该电压控制振荡器190连接电源电位端子Vdd(以后表述为Vdd端子)、可变电位端子Vc(以后表述为Vc端子)、和接地电位端子GND1(以后表述为GND1端子)。从Vdd端子朝向GND1端子,与电压控制振荡器190依次连接着螺旋电感器140、150、电容器C1、C2、两个可变电容器96、作为负性电阻部的N沟道晶体管93、94、和电流调整部95。
螺旋电感器140、150的一端连接Vdd端子,另一端连接电容器C1、C2的一个端部,电容器C1、C2的一个端部连接GND2端子,另一端连接可变电容器96的一端。因此,电容器C1、C2和可变电容器96进行电气并联连接。
负性电阻部的N沟道晶体管93的漏极连接输出端子OUT1,栅极连接输出端子OUT2。并且,N沟道晶体管94的漏极连接输出端子OUT2,栅极连接输出端子OUT1。
该电压控制振荡器190的作用基本上与前述实施方式1相同,但与实施方式1不同的是追加了电容器C1、C2,在LC谐振电路中形成有附加电容。
因此,根据前述实施方式2,通过在集成电路12的外部与可变电容器96并联地设置电容器C1、C2,可以增大静电电容。已知如果增大静电电容,则振荡频率变小。由此,可以实现低频区域的振荡器。
并且,形成于集成电路12内部的可变电容器96由于尺寸、介质常数有制约,所以静电电容也有限度,但通过设置本实施方式的电容器C1、C2,除可以增大频率的选择幅度外,形成于半导体基板10上的上部电极165、下部电极部156也容易增大面积,所以能够增大电容器C1、C2的静电电容。
另外,除可变电容器96外,通过追加电容器C1、C2,可以增大电容器的静电电容的设定范围,所以能够增大电压控制振荡器190的频带。
并且,根据这种结构,与实施方式1同样,不必重新进行封装安装,即可获得与封装安装相同的密封特性,可以防止内部布线层的腐蚀等,另外,还可以提供由树脂密封的半导体芯片尺寸的小型半导体装置。
另外,螺旋电感器140、150和电容器C1、C2的上部电极部165形成于第1树脂层70的同一表面上,所以在形成上层的铜布线层时能够通过相同工序形成,即使形成两个无源元件,也不需增加制造工序即可制造。
另外,本发明不限于前述实施方式,在可以达到本发明目的的范围内的各种变形和改进等也包含于本发明中。
即,本发明主要对于特定的实施方式进行了特别图示及说明,但在不脱离本发明的技术构思和目的范围的情况下,对以上说明的实施方式,本行业人员可以在形状、材质、它们的组合以及其他具体结构中进行各种变形。
因此,以上公开的限定了形状、材质、工序顺序等的记载是为了容易理解本发明而做的示例性记载,不能限定本发明,所以采用脱离了这些形状、材质、及它们的组合、工序顺序等的限定的一部分或全部限定的部件名称的记载,也包含于本发明中。
例如,在前述实施方式2中,在第1树脂层70的表面设置螺旋电感器140、150和电容器C1、C2,但也可以形成为只设置电容器C1、C2的结构。
并且,在前述实施方式1、2中,列举了螺旋电感器40、50以及140、150被用作LC谐振器的电感器的示例,但也可以被用作这种旋涡形状的平面天线,还可以用于通信用的半导体装置。
另外,除前述的螺旋电感器、电容器外,也可以形成由铜布线层构成的其他无源元件、或对与它们连接的电路元件进行组合等。
因此,根据前述实施方式1和实施方式2,可以提供具有Q值较大的无源元件、相位噪声特性良好、并且增大频率的选择幅度的振荡器,以及具有该振荡器并可以构成半导体芯片尺寸的封装的半导体装置。

Claims (6)

1.一种半导体装置,其特征在于,具有: 
半导体基板,其包括作为有源元件的集成电路、和与该集成电路电连接的多个连接电极; 
第1树脂层,其形成于所述半导体基板的形成有所述连接电极的面上,并且避开了所述连接电极; 
连接布线层,其形成于所述半导体基板和所述第1树脂层之间,连接所述多个连接电极中的一个; 
铜布线层,其形成于所述第1树脂层的表面上,其一端连接所述连接布线层; 
无源元件,其由所述连接布线层和所述铜布线层构成; 
第2树脂层,其覆盖所述铜布线层的表面; 
外部端子,其与所述多个连接电极中的一些电连接,一部分从所述第2树脂层突出。 
2.根据权利要求1所述的半导体装置,其特征在于,所述无源元件是利用形成于所述第1树脂层表面的铜布线层构成的螺旋电感器。 
3.根据权利要求1所述的半导体装置,其特征在于,所述无源元件是由所述连接布线层、所述铜布线层、以及被夹在所述连接布线层和所述铜布线层交叉的区域中的第1树脂层构成的电容器, 
所述电容器与设于所述集成电路中的可变电容器并联连接。 
4.根据权利要求1所述的半导体装置,其特征在于,所述无源元件由螺旋电感器和电容器构成, 
该螺旋电感器由形成在所述第1树脂层表面上的第1铜布线层构成; 
该电容器由形成于所述第1树脂层表面上的第2铜布线层、所述连接布线层、以及被夹在所述第2铜布线层与所述连接布线层交叉的区域中的第1树脂层构成。 
5.根据权利要求1所述的半导体装置,其特征在于,所述半导体装置利用所述第2树脂层密封,但所述外部端子的一部分除外。 
6.一种振荡器,其特征在于,具有: 
半导体基板,其包括作为有源元件的集成电路、和与该集成电路电连接的多个连接电极; 
第1树脂层,其形成于所述半导体基板的形成有所述连接电极的面上,并且避开了所述连接电极; 
无源元件,其通过在所述第1树脂层的表面上,使构成谐振电路的前述权利要求2所述的螺旋电感器与前述权利要求3所述的电容器中的任一方或双方并联连接而构成; 
外部端子,其与所述多个连接电极中的一些连接。 
CN2006101078738A 2005-07-27 2006-07-27 半导体装置及振荡器 Expired - Fee Related CN1905361B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005216883 2005-07-27
JP2005216883 2005-07-27
JP2005-216883 2005-07-27
JP2006-176274 2006-06-27
JP2006176274 2006-06-27
JP2006176274A JP2007059878A (ja) 2005-07-27 2006-06-27 半導体装置、及び発振器

Publications (2)

Publication Number Publication Date
CN1905361A CN1905361A (zh) 2007-01-31
CN1905361B true CN1905361B (zh) 2012-06-13

Family

ID=37674524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101078738A Expired - Fee Related CN1905361B (zh) 2005-07-27 2006-07-27 半导体装置及振荡器

Country Status (2)

Country Link
JP (1) JP4930500B2 (zh)
CN (1) CN1905361B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
JP5240215B2 (ja) * 2010-02-17 2013-07-17 日立電線株式会社 回路基板及びそれを用いた電力変換装置
JP5714865B2 (ja) * 2010-10-20 2015-05-07 ラピスセミコンダクタ株式会社 発振回路
CN104871307B (zh) * 2012-12-19 2018-01-02 瑞萨电子株式会社 半导体装置
US11371954B2 (en) * 2017-08-31 2022-06-28 Texas Instruments Incorporated Sensing frost and ice accumulation using capacitance
JP2021150339A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 半導体集積回路装置および発振回路装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504227B1 (en) * 1999-06-30 2003-01-07 Kabushiki Kaisha Toshiba Passive semiconductor device mounted as daughter chip on active semiconductor device
US20040119140A1 (en) * 2000-08-15 2004-06-24 Masaaki Nishijima RF passive circuit and RF amplifier with via-holes
CN1577724A (zh) * 2003-06-27 2005-02-09 精工爱普生株式会社 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
JPH08172161A (ja) * 1994-12-16 1996-07-02 Hitachi Ltd インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504227B1 (en) * 1999-06-30 2003-01-07 Kabushiki Kaisha Toshiba Passive semiconductor device mounted as daughter chip on active semiconductor device
US20040119140A1 (en) * 2000-08-15 2004-06-24 Masaaki Nishijima RF passive circuit and RF amplifier with via-holes
CN1577724A (zh) * 2003-06-27 2005-02-09 精工爱普生株式会社 半导体装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 6504227 B1,全文.

Also Published As

Publication number Publication date
JP4930500B2 (ja) 2012-05-16
CN1905361A (zh) 2007-01-31
JP2009081463A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
US7875911B2 (en) Semiconductor device and oscillator
US6124636A (en) MMIC package
US6486544B1 (en) Semiconductor device and method manufacturing the same, circuit board, and electronic instrument
CN1905361B (zh) 半导体装置及振荡器
US6486535B2 (en) Electronic package with surface-mountable device built therein
US20060197197A1 (en) Surface acoustic wave device and manufacruring method thereof
KR101090016B1 (ko) 전자 부품
US6586676B2 (en) Plastic chip-scale package having integrated passive components
JPH05206356A (ja) 集積回路用パッケージ
US20080130257A1 (en) Assembly comprising a substrate and a chip mounted on the substrate and a method for fabricating the same
CN106057749A (zh) 半导体封装件及其制造方法
JP2002233140A (ja) 超小型電力変換装置
US20030089868A1 (en) Semiconductor device manufacturing method and semiconductor device
US20030071538A1 (en) Surface acoustic wave device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8022594B2 (en) Surface acoustic wave device
JP2010109075A (ja) 半導体パッケージ
JPH11122072A (ja) 弾性表面波装置
JP2009043835A (ja) 電気回路素子およびその製造方法
JP2007173759A (ja) 高周波モジュール及びその製造方法
JP2010093076A (ja) 半導体パッケージ及び半導体装置
JP4556568B2 (ja) 弾性表面波装置の製造方法
US7821122B2 (en) Method and system for increasing circuitry interconnection and component capacity in a multi-component package
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20170727