JP2021150339A - 半導体集積回路装置および発振回路装置 - Google Patents

Abstract

【課題】専有面積を抑制することができる半導体集積回路装置および発振回路装置を提供することを目的とする。【解決手段】本実施形態にかかる半導体集積回路装置は、第１インダクタ部分と、第２インダクタ部分と、第３インダクタ部分と、を備える。第１インダクタ部分は、第１配線層の第１領域に設けられる。第２インダクタ部分は、第１領域とは異なる第１配線層の第２領域に設けられる。第３インダクタ部分は、第１配線層と第１方向に離間して配される第２配線層に設けられ、第１インダクタ部分の一端と電気的に接続する第１端部と、第２インダクタ部分の一端と電気的に接続する第２端部と、を有する。第１インダクタ部分と第２インダクタ部分と第３インダクタ部分とは１つのインダクタ素子を構成する。第３インダクタ部分は、インダクタ素子に電力を供給するように設けられる第３端部を更に備える。【選択図】図２

Description

本発明にかかる実施形態は、半導体集積回路装置および発振回路装置に関する。

発振回路として、ＬＣ共振を利用したＬＣ型の発振回路または反転回路を使用したリング型の発振回路等が用いられる場合がある。ＬＣ型の発振回路は、リング型の発振回路に比べて、低位相雑音特性を有し、高周波数帯における消費電力が低いことが知られている。

インダクタを含むＬＣ型の発振回路は、インダクタの専有面積が大きいため、その回路面積が大きくなることがある。

特開２０１２−２２２２５２号公報

専有面積の増大を抑制することができる半導体集積回路装置および発振回路装置を提供することを目的とする。

本実施形態にかかる半導体集積回路装置は、第１インダクタ部分と、第２インダクタ部分と、第３インダクタ部分と、を備える。第１インダクタ部分は、第１配線層の第１領域に設けられる。第２インダクタ部分は、第１領域とは異なる第１配線層の第２領域に設けられる。第３インダクタ部分は、第１配線層と第１方向に離間して配される第２配線層に設けられ、第１インダクタ部分の一端と電気的に接続する第１端部と、第２インダクタ部分の一端と電気的に接続する第２端部と、を有する。第１インダクタ部分と第２インダクタ部分と第３インダクタ部分とは１つのインダクタ素子を構成する。第３インダクタ部分は、インダクタ素子に電力を供給するように設けられる第３端部を更に備える。

第１実施形態にかかる発振回路装置の構成を示す回路図。 第１実施形態にかかるインダクタ素子を示す斜視図。 第１実施形態にかかるインダクタ素子の構成を示す平面図。 図３のインダクタ素子を分割して示す平面図。 Ｑ値と占有面積との関係の一例を示すグラフ。 変形例１にかかる発振回路装置の構成を示す回路図。 変形例２にかかるインダクタ素子の構成を示す平面図。 第２実施形態にかかるインダクタ素子の構成を示す平面図。 図８のインダクタ素子を分割して示す平面図。 Ｑ値と占有面積との関係の一例を示すグラフ。 第２実施形態の変形例にかかるインダクタ素子の構成を示す平面図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１を用いて、第１実施形態にかかる発振回路装置１の構成を説明する。図１は、第１実施形態にかかる発振回路装置１の構成を示す回路図である。発振回路装置１は、ＬＣ共振により定まる周波数の信号を生成する。

発振回路装置１は、半導体集積回路装置２と、キャパシタ２０と、電源接続部３０と、電流源４０と、半導体スイッチ５０と、半導体スイッチ６０と、出力端子７０と、出力端子８０と、を備える。発振回路装置１は、左右対称の差動回路として構成される。半導体集積回路装置２は、インダクタ素子１０と、端部１０ｔとを備える。

半導体集積回路装置２は、複数の配線層（多層配線層）が設けられた基板に形成される。基板は、例えば、半導体基板である。多層配線層は、層間絶縁膜を有する配線層であってもよい。

インダクタ素子１０は、キャパシタ２０とともにＬＣ型の発振回路の一部を構成する。インダクタ素子１０は、配線Ｌ１を介してノードＮ１と接続する一端（第１端）と、配線Ｌ２を介してノードＮ２と接続する他端（第２端）と、を有する。

端部１０ｔは、電流または電圧を印加されることでインダクタ素子１０に電力を供給するように設けられる。端部１０ｔは、配線Ｌ３と接続する。端部１０ｔは、例えば、センタータップ等の端子である。また、インダクタ素子１０が端部１０ｔを備えていてもよい。

インダクタ素子１０および端部１０ｔについては、図２、図３、図４（Ａ）および図４（Ｂ）を参照して、後で詳細に説明する。

キャパシタ２０は、インダクタ素子１０の一端と電気的に接続する一端（第１端）と、インダクタ素子１０の他端と電気的に接続する他端（第２端）と、を有する。キャパシタ２０は、一端がノードＮ１と接続し、他端がノードＮ２と接続する。キャパシタ２０は、静電容量が可変である。

電力供給部としての電源接続部３０は、端部１０ｔを介して電源（不図示）からインダクタ素子１０に電力を供給する。電源接続部３０は、例えば、電圧Ｖｄｄを印加する。

電流源４０は、電源接続部３０と端部１０ｔとの間に設けられる。電流源４０は、例えば、定電流源である。

半導体スイッチ５０は、例えば、ＦＥＴ（Field Effect Transistor）等のトランジスタである。半導体スイッチ５０は、ノードＮ４と接続するゲートと、ノードＮ３と接続するドレインと、ノードＮ５と接続するソースと、を有する。ノードＮ３は、ノードＮ１と接続され、ノードＮ４は、ノードＮ２と接続され、ノードＮ５は、グランド電位となる配線と接続されている。

半導体スイッチ６０は、例えば、ＦＥＴ等のトランジスタである。半導体スイッチ６０は、ノードＮ３と接続するゲートと、ノードＮ４と接続するドレインと、ノードＮ５と接続するソースと、を有する。

出力端子７０は、半導体スイッチ５０のドレインおよび半導体スイッチ６０のゲートと接続する。出力端子７０は、ノードＮ３と接続する。出力端子７０は、例えば、発振回路装置１の信号出力端子である。

出力端子８０は、半導体スイッチ６０のドレインおよび半導体スイッチ５０のゲートと接続する。出力端子８０は、ノードＮ４と接続する。出力端子８０は、例えば、発振回路装置１の信号出力端子である。

出力端子７０および出力端子８０は、逆位相信号（差動信号）を出力する。

図２は、第１実施形態にかかるインダクタ素子１０の構成を示す斜視図である。図２では、端部１０ｔは省略されている。矢印Ａは、電流の向きの一例を示す。

半導体集積回路装置２（発振回路装置１）は、複数の配線層を備える基板に形成される。すなわち、半導体集積回路装置２（発振回路装置１）は、基板をさらに備えている。

インダクタ素子１０は、インダクタ部分１１と、インダクタ部分１２と、インダクタ部分１３と、ビア部Ｖ１と、ビア部Ｖ２と、を備える。

インダクタ部分１１は、配線層ＷＬ１の領域ＡＲ１に設けられる。インダクタ部分１１は、例えば、その一部が環状の配線で形成された単層巻きコイル（１ターンコイル）となるように設けられる。インダクタ部分１１は、一端（第１端）１１１および他端（第２端）１１２を有する。図２に示す例では、インダクタ部分１１の一端１１１は、ビア部Ｖ１と接続され、インダクタ部分１１の他端１１２は、配線Ｌ１と接続される。インダクタ部分１１には、例えば、銅、アルミニウム、コバルト、ルテニウム等の導電性材料が用いられる。

インダクタ部分１２は、領域ＡＲ１とは異なる配線層ＷＬ１の領域ＡＲ２に設けられる。インダクタ部分１２は、例えば、その一部が環状の配線で形成された単層巻きコイルとなるように設けられる。インダクタ部分１２は、一端（第１端）１２１および他端（第２端）１２２を有する。図２に示す例では、インダクタ部分１２の一端１２１は、ビア部Ｖ２と接続され、インダクタ部分１２の他端１２２は、配線Ｌ２と接続される。インダクタ部分１２の材料は、例えば、インダクタ部分１１と同じでよい。

インダクタ部分１３は、配線層ＷＬ１と積層方向に離間して配される配線層ＷＬ２の領域ＡＲ３および領域ＡＲ４に設けられる。領域ＡＲ３は、積層方向から見て、配線層ＷＬ１の領域ＡＲ１に対応する配線層ＷＬ２の領域である。領域ＡＲ４は、積層方向から見て、配線層ＷＬ１の領域ＡＲ２に対応する配線層ＷＬ２の領域である。領域ＡＲ３および領域ＡＲ４は、図２では図示されていないが図４（Ｂ）において図示される。インダクタ部分１３は、インダクタ部分１１およびインダクタ部分１２と共に、１つのインダクタ素子１０を構成する。インダクタ部分１３は、インダクタ部分１１の一端１１１と電気的に接続する端部１３１と、インダクタ部分１２の一端１２１と電気的に接続する端部１３２と、を有する。図２に示す例では、端部１３１はビア部Ｖ１と接続し、端部１３２はビア部Ｖ２と接続する。インダクタ部分１３の材料は、例えば、インダクタ部分１１、１２と同じでよい。インダクタ部分１１〜１３は、例えば、基板に形成された配線である。

より詳細には、配線層ＷＬ２の領域ＡＲ３におけるインダクタ部分１３の一部は、積層方向から見て、インダクタ部分１１の一部と重複するように設けられる。より詳細には、インダクタ部分１１と重複するインダクタ部分１３の一部は、例えば、環状である。また、配線層ＷＬ２の領域ＡＲ３におけるインダクタ部分１３は、インダクタ部分１１と磁気的に結合するように設けられる。すなわち、インダクタ部分１１とインダクタ部分１３との重複部分は、電流の流れる方向がほぼ同じで、相互インダクタンスによりインダクタンスを大きくすることができる。（互いに磁束を強め合うように結合する）。インダクタ部分１３のうち重複部分は、インダクタ部分１１を積層方向に延長して巻数を増加させるように設けられる。これにより、短い線路長でインダクタンスを大きくし、Ｑ値を大きくすることができる。Ｑ値は、インダクタ素子１０のアンテナ性能または品質を示すパラメータの一つである。尚、積層方向から見たインダクタ素子１０の詳細については、図３〜図４（Ｂ）を参照して、後で説明する。

また、配線層ＷＬ２の領域ＡＲ４におけるインダクタ部分１３の他の一部は、積層方向から見て、インダクタ部分１２の一部と重複するように設けられる。より詳細には、インダクタ部分１２と重複するインダクタ部分１３の他の一部は、例えば、環状である。また、配線層ＷＬ２の領域ＡＲ４におけるインダクタ部分１３は、インダクタ部分１２と磁気的に結合するように設けられる。すなわち、インダクタ部分１２とインダクタ部分１３との重複部分は、電流の流れる方向がほぼ同じで、相互インダクタンスによりインダクタンスを大きくすることができる。図２に示すように、インダクタ部分１３のうち重複部分は、インダクタ部分１２を積層方向に延長して巻数を増加させるように設けられる。これにより、短い線路長でインダクタンスを大きくし、Ｑ値を大きくすることができる。尚、積層方向から見たインダクタ素子１０の詳細については、図３〜図４（Ｂ）を参照して、後で説明する。

ビア部Ｖ１は、積層方向に延びるように設けられる。ビア部Ｖ１は、インダクタ部分１３の端部１３１とインダクタ部分１１の一端１１１とを電気的に接続する。従って、ビア部Ｖ１は、異なる配線層ＷＬ１、ＷＬ２それぞれに設けられるインダクタ部分１１とインダクタ部分１３とを接続する。図２に示す例では、ビア部Ｖ１は、複数（例えば２つ）のビア部を含む。しかし、ビア部Ｖ１の数は、これに限られない。例えば、インダクタ部分１１とインダクタ部分１３とがオーバーラップする距離が長く、多くのビア部Ｖ１が設けられるほど、ビア部Ｖ１による抵抗を抑制することができる。ビア部Ｖ１には、例えば、タングステン、コバルト等の導電性材料が用いられる。

ビア部Ｖ２は、積層方向に延びるように設けられる。ビア部Ｖ２は、インダクタ部分１３の端部１３２とインダクタ部分１２の一端１２１とを電気的に接続する。従って、ビア部Ｖ２は、異なる配線層ＷＬ１、ＷＬ２それぞれに設けられるインダクタ部分１２とインダクタ部分１３とを接続する。ビア部Ｖ２の数は、ビア部Ｖ１と同様でよい。ビア部Ｖ２の材料は、例えば、ビア部Ｖ１と同じでよい。

図３は、第１実施形態にかかるインダクタ素子１０の構成を示す平面図である。

図３に示すように、積層方向から見ると、インダクタ部分１１の一部とインダクタ部分１３の一部とは、巻線となるように重複し、インダクタ部分１２の一部とインダクタ部分１３の一部とは、巻線となるように重複する。

図４（Ａ）および図４（Ｂ）は、図３のインダクタ素子１０を分割して示す平面図である。図４（Ａ）は、配線層ＷＬ１に設けられるインダクタ部分１１、１２を示す。図４（Ｂ）は、配線層ＷＬ２に設けられるインダクタ部分１３を示す。尚、図４（Ａ）に示す配線Ｌ１、Ｌ２は、ビア部等により、図４（Ｂ）に示す配線Ｌ１ａ、Ｌ２ａと接続されている。

配線Ｌ１と接続するインダクタ素子１０の一端は、インダクタ部分１１の他端１１２に対応し、配線Ｌ２と接続するインダクタ素子１０の他端は、インダクタ部分１２の他端１２２に対応する。

図４に示す例では、共振電流は、矢印Ａで示すように、配線Ｌ１、インダクタ部分１１の他端１１２および一端１１１、インダクタ部分１３の端部１３１および端部１３２、インダクタ部分１２の一端１２１および他端１２２、配線Ｌ２の順に流れる。

図４（Ａ）に示すように、インダクタ部分１１およびインダクタ部分１２は、積層方向から見て、インダクタ部分１１とインダクタ部分１２との中心線ＣＬに対して互いに対称に設けられる。すなわち、インダクタ部分１１とインダクタ部分１２とは、互いに左右対称（中心線ＣＬに対して鏡映対称または線対称）な形状になるように設けられる。

図４（Ｂ）に示すように、インダクタ部分１３は、積層方向から見て、中心線ＣＬに対して略対称に設けられる。すなわち、インダクタ部分１３は略左右対称な形状になるように設けられる。

また、図４（Ｂ）に示すように、端部１０ｔは、インダクタ部分１３の所定位置に設けられる。より詳細には、端部１０ｔは、インダクタ部分１３のうち中心線ＣＬ上に設けられる。このように、インダクタ素子１０の対称性が高いほど、差動信号波形の対称性を確保でき、波形の遅れや非対称により発生するコモンモードノイズをより抑制することができる。

図４（Ａ）において矢印Ａ１、Ａ２で示すように、インダクタ部分１１とインダクタ部分１２とが最も接近する位置では、インダクタ部分１１を流れる電流の向きと、インダクタ部分１２を流れる電流の向きは、互いに逆向きである。従って、インダクタ部分１１とインダクタ部分１２との間では、インダクタ部分１１で発生する磁界とインダクタ部分１２で発生する磁界が互いに弱め合う。インダクタ部分１１とインダクタ部分１２との間の離間距離Ｄが大きくなるほど、インダクタ素子１０のインダクタンスは大きくなり、Ｑ値が大きくなる。しかし、離間距離Ｄが大きくなるほど、インダクタ素子１０の専有面積が大きくなってしまう。従って、離間距離Ｄは、要求される特性を満たす範囲内になるように設定されればよい。

図５は、Ｑ値と占有面積との関係の一例を示すグラフである。図５において、縦軸はＱ値を示し、横軸は専有面積を示す。図５は、電磁界シミュレーションの結果を示す。また、図５は、２８ＧＨｚの発振回路に用いられるインダクタに関するデータの一例を示す。三角形のデータ点は、第１実施形態にかかるインダクタ素子１０のデータを示す。丸のデータ点は、２回巻きの差動型スパイラルインダクタのデータを示す。四角形のデータ点は、１回巻きのインダクタのデータを示す。また、図５に示す例では、５つの三角形のデータ点がプロットされている。これは、インダクタのコイル部分の径、配線幅、および離間距離Ｄ等の条件を変更してシミュレーションが行われているためである。尚、４つの丸のデータ点も、それぞれ条件を変更してシミュレーションが行われてプロットされている。また、３つの四角形のデータ点も、それぞれ条件を変更してシミュレーションが行われてプロットされている。

図５に示すように、第１実施形態にかかるインダクタ素子１０は、２回巻きの差動型スパイラルインダクタおよび１回巻きのインダクタに比べて、Ｑ値を維持しつつ、占有面積を抑制することができる。尚、Ｑ値は、例えば、１０以上であることが好ましい。

以上のように、第１実施形態によれば、インダクタ部分１１、１２は、配線層ＷＬ１に設けられ、インダクタ部分１３は、配線層ＷＬ１と積層方向に離間して配置される配線層ＷＬ２に設けられる。また、インダクタ部分１３の端部１３１がインダクタ部分１１の一端１１１と電気的に接続し、インダクタ部分１３の端部１３２がインダクタ部分１２の一端１２１と電気的に接続する。すなわち、インダクタ部分１１、１２、１３は、１つのインダクタ素子１０を構成する。このような構成により、第１実施形態にかかるインダクタ素子１０は、Ｑ値を維持しつつ専有面積を抑制することができる。

インダクタ素子１０の占有面積を小さくすることにより、チップコストを削減することができる。また、配置容易化によるＴＡＴ（Turn Around Time）を削減することができる。さらに、他のパッケージまたは他の基板配線とインダクタ素子１０との干渉を抑制することができる。これは、インダクタ素子１０の面積を抑制することにより、基板配線等を流れる電流により生じる磁界の影響を抑制することができるためである。

また、インダクタ素子１０の形状を、積層方向から見て長方形状にすることができる。これにより、例えば、ワイヤボンディングのためのパッド等の他の部品に対する配置の自由度を向上させることができる。

ＬＣ型の発振回路のインダクタ素子として、差動型スパイラルインダクタが用いられる場合がある。２回巻きの差動型スパイラルインダクタは、外周側の配線と内周側の配線との相互インダクタンスにより、高いインダクタンスが得られる。しかし、この構成は、面内方向（積層方向に垂直な方向）の配線間（巻線間）の寄生容量が大きくなりやすい。寄生容量が大きいと、インダクタンスが下がり、Ｑ値が小さくなってしまう。また、面内方向の配線部分の面積が広くなるため、基板や上下層の配線との間の寄生容量が高くなってしまう。これらの結果、Ｑ値が小さくなってしまう。また、インダクタ素子の一端から他端までの間に、電位が変化する。２回巻きの差動型スパイラルインダクタでは、相互インダクタンスを生じる配線間において、電位差が大きくなり、寄生容量が大きくなってしまう場合がある。このような要因によっても、Ｑ値が小さくなってしまう。尚、相互インダクタンスを生じる面内方向の配線間は、配線の厚みに応じた磁気的な結合がされている。

これに対して、第１実施形態では、図３に示すように、積層方向において、インダクタ部分１１の一部とインダクタ部分１３の一部とが重複し、インダクタ部分１２の一部とインダクタ部分１３の一部とが重複する。すなわち、面内方向の配線部分の面積が小さい。これにより、インダクタ部分１３のうちインダクタ部分１１との重複部分は、基板を介した積層方向の寄生容量が小さくなる。また、各インダクタ部分１１〜１３は、面内方向では１回巻きであるため、面内方向の寄生容量は小さい。さらに、インダクタ部分１１とインダクタ部分１３との重複部分は、インダクタ素子１０の配線のうち領域ＡＲ１側であるため、重複部分の電位差は小さく、寄生容量は小さくなっている。尚、領域ＡＲ２側における、インダクタ部分１２とインダクタ部分１３との重複部分も同様である。一般に、配線の幅は配線の厚さよりも大きいため、積層方向のインダクタの結合は、面内方向のインダクタの結合よりも強い。従って、積層方向の重複により、より大きなインダクタンスが得られる。このように、第１実施形態にかかるインダクタ素子１０は、寄生容量が小さくインダクタンスが大きいため、高いＱ値を維持しつつ、専有面積を小さくすることができる。

尚、上記のように説明したインダクタ部分１１〜１３は、２層の配線層ＷＬ１、ＷＬ２に設けられているが、これに限定されず、３層以上の配線層に設けられてもよい。例えば、インダクタ部分１１、１２が設けられる配線層と、インダクタ部分１３が設けられる配線層、との間の少なくとも１つの中間配線層に、インダクタ部分１１、１２と同様の環状のインダクタ部分が設けられ得る。中間配線層のインダクタ部分も、ビア部を介してインダクタ部分１１〜１３と接続され、１つのインダクタ素子１０を構成する。これにより、インダクタンスを更に向上させることができる。また、インダクタンスを大きく減少させることなく、専有面積を小さくすることができる。尚、インダクタ部分１３は、ビア部の位置によっては、隣接する配線層のインダクタ部分との重複部分（環状部分）が設けられていなくてもよい。

（変形例１）
図６は、変形例１にかかる発振回路装置１ａの構成を示す回路図である。変形例１は、電流源４０が配置される位置が異なる点で、第１実施形態と異なる。

端部１０ｔは、電源接続部３０と接続される。また、電流源４０は、ノードＮ５とグランドとの間に設けられる。

変形例１にかかる発振回路装置１ａおよび半導体集積回路装置２は、第１実施形態と同様の効果を得ることができる。

（変形例２）
図７は、変形例２にかかるインダクタ素子１０ａの構成を示す平面図である。変形例２は、インダクタ部分１１と配線Ｌ１との接続位置、およびインダクタ部分１２と配線Ｌ２との接続位置が、第１実施形態とは異なっている。尚、これらの接続位置は、インダクタ部分１１、１２の特性が維持できる範囲であれば、何れの位置であってもよい。すなわち、積層方向から見て、インダクタ部分１１、１２、１３が重複する範囲内であれば、接続位置を変更してもよい。

変形例２にかかる発振回路装置１ｂおよび半導体集積回路装置２は、第１実施形態と同様の効果を得ることができる。

（第２実施形態）
図８は、第２実施形態にかかるインダクタ素子１０ｂの構成を示す平面図である。第２実施形態は、インダクタ部分１１、１２、１３の外周にさらにインダクタ部分１４、１５が設けられる点で、第１実施形態と異なる。尚、図８に示すインダクタ部分１１、１２、１３は、図２〜図４（Ｂ）に示すインダクタ部分１１、１２、１３を図面上の上下が反転するように示されている。換言すると、図８に示すインダクタ部分１１、１２、１３は、図２〜図４（Ｂ）に示すインダクタ部分１１、１２、１３を、インダクタ素子１０ｂの中心に対して１８０度回転させた配置となっている。すなわち、図８に示すインダクタ部分１１、１２、１３と、図２〜図４（Ｂ）に示すインダクタ部分１１、１２、１３とは、インダクタ素子１０ｂの中心に対して点対称である。これにより、インダクタ部分１１は領域ＡＲ２に、インダクタ部分１２は領域ＡＲ１に、それぞれ配される。同様に、インダクタ部分１３は、領域ＡＲ４においてインダクタ部分１１と電気的に接続し、領域ＡＲ３においてインダクタ部分１２と電気的に接続する。

また、後で説明するように、インダクタ部分１１、１２、１３は、インダクタ素子１０ｂの中心部に向かって尖った形状になっている。しかし、これに限られず、第１実施形態と同様に、環状であってもよい。

図９（Ａ）および図９（Ｂ）は、図８のインダクタ素子１０ｂを分割して示す平面図である。尚、図９（Ａ）に示すインダクタ部分１３ａは、配線層ＷＬ１のうち、配線層ＷＬ２において図８に示す端部１０ｔが設けられる位置に設けられる。インダクタ部分１３ａは、ビア部を介して、インダクタ部分１３と接続している。

インダクタ素子１０ｂは、インダクタ部分１４、１５と、接続配線１４ａ、１５ａと、をさらに備える。インダクタ部分１１〜１３、インダクタ部分１４、１５、および接続配線１４ａ、１５ａは、１つのインダクタ素子１０ｂを構成する。

インダクタ部分１４は、インダクタ部分１２の少なくとも一部の外周、および、領域ＡＲ３におけるインダクタ部分１３の少なくとも一部の外周、の少なくとも一方に設けられる。より詳細には、インダクタ部分１４は、インダクタ部分１２の外周のうちインダクタ部分１１とは反対側、および、領域ＡＲ３におけるインダクタ部分１３の外周の一部、の少なくとも一方に設けられる。インダクタ部分１４は、例えば、環状の一部（例えば半分程度）の配線またはＵ字型の配線等である。また、インダクタ部分１４は、インダクタ部分１１の他端１１２と電気的に接続する一端（第１端）１４１と、配線Ｌ１と電気的に接続する他端（第２端）１４２と、を備える。

また、インダクタ部分１４は、インダクタ部分１２および領域ＡＲ３におけるインダクタ部分１３の少なくとも一方と磁気的に結合するように設けられる。すなわち、インダクタ部分１４、インダクタ部分１２、および領域ＡＲ３におけるインダクタ部分１３は、電流の流れる方向がほぼ同じで、相互インダクタンスによりインダクタンスを大きくすることができる。

インダクタ部分１４は、インダクタ部分１６と、インダクタ部分１７と、ビア部Ｖ３（図示せず）と、を有する。

インダクタ部分１６は、配線層ＷＬ１において、インダクタ部分１２の少なくとも一部の外周に設けられる。積層方向に垂直な方向、つまり配線層ＷＬ１の面内方向において、インダクタ部分１６は、インダクタ部分１２と磁気的に結合する。これにより、インダクタ素子１０ｂのインダクタンスを向上させることができる。インダクタ部分１６の材料は、例えば、インダクタ部分１１〜１３と同じでよい。

インダクタ部分１７は、配線層ＷＬ２において、領域ＡＲ３におけるインダクタ部分１３の少なくとも一部の外周に設けられる。積層方向に垂直な方向、つまり配線層ＷＬ２の面内方向において、インダクタ部分１７は、インダクタ部分１３の一部と磁気的に結合する。これにより、インダクタ素子１０ｂのインダクタンスを向上させることができる。インダクタ部分１７の材料は、例えば、インダクタ部分１１〜１３と同じでよい。インダクタ部分１７は、接続配線１４ａと接続される。

ビア部Ｖ３は、積層方向に延びるように設けられ、インダクタ部分１６とインダクタ部分１７とを電気的に接続する。ビア部Ｖ３は、インダクタ部分１６、１７に沿って、すなわち、インダクタ部分１６、１７が重なる領域に亘って、複数設けられる。また、１つのビア部Ｖ３がインダクタ部分１６、１７に沿って連続に設けられていてもよい。これにより、インダクタ部分１４の積層方向の厚さが厚くなり、配線抵抗を小さくすることができる。この結果、インダクタ素子１０ｂのＱ値を大きくすることができる。ビア部Ｖ３の材料は、例えば、ビア部Ｖ１、Ｖ２と同じでよい。

インダクタ部分１５は、インダクタ部分１１の少なくとも一部の外周、および、領域ＡＲ４におけるインダクタ部分１３の少なくとも一部の外周、の少なくとも一方に設けられる。より詳細には、インダクタ部分１５は、インダクタ部分１１の外周のうちインダクタ部分１２とは反対側、および、領域ＡＲ４におけるインダクタ部分１３の外周の一部、の少なくとも一方に設けられる。インダクタ部分１５は、例えば、環状の一部（例えば半分程度）の配線またはＵ字型の配線等である。また、インダクタ部分１５は、インダクタ部分１２の他端１２２と電気的に接続する一端（第１端）１５１と、配線Ｌ２と電気的に接続する他端（第２端）１５２と、を備える。

また、インダクタ部分１５は、インダクタ部分１１および領域ＡＲ４におけるインダクタ部分１３の少なくとも一方と磁気的に結合するように設けられる。すなわち、インダクタ部分１５、インダクタ部分１１、および領域ＡＲ４におけるインダクタ部分１３は、電流の流れる方向がほぼ同じで、相互インダクタンスによりインダクタンスを大きくすることができる。

インダクタ部分１５は、インダクタ部分１８と、インダクタ部分１９と、ビア部Ｖ４（図示せず）と、を有する。

インダクタ部分１８は、配線層ＷＬ１において、インダクタ部分１１の少なくとも一部の外周に設けられる。積層方向に垂直な方向、つまり配線層ＷＬ１の面内方向において、インダクタ部分１８は、インダクタ部分１１と磁気的に結合する。これにより、インダクタ素子１０ｂのインダクタンスを向上させることができる。インダクタ部分１８の材料は、例えば、インダクタ部分１１〜１３と同じでよい。インダクタ部分１８は、接続配線１５ａと接続される。

インダクタ部分１９は、配線層ＷＬ２において、領域ＡＲ４におけるインダクタ部分１３の少なくとも一部の外周に設けられる。積層方向に垂直な方向、つまり配線層ＷＬ２の面内方向において、インダクタ部分１９は、インダクタ部分１３の一部と磁気的に結合する。これにより、インダクタ素子１０ｂのインダクタンスを向上させることができる。インダクタ部分１９の材料は、例えば、インダクタ部分１１〜１３と同じでよい。

ビア部Ｖ４は、積層方向に延びるように設けられ、インダクタ部分１８とインダクタ部分１９とを電気的に接続する。ビア部Ｖ４は、インダクタ部分１８、１９に沿って、複数設けられる。また、１つのビア部Ｖ４がインダクタ部分１８、１９に沿って連続に設けられていてもよい。これにより、インダクタ部分１５の積層方向の厚さが厚くなり、配線抵抗を小さくすることができる。この結果、Ｑ値を大きくすることができる。ビア部Ｖ４の材料は、例えば、ビア部Ｖ１と同じでよい。

接続配線１４ａは、インダクタ部分１４（１７）の一端１４１と、インダクタ部分１１の他端１１２と、を電気的に接続する。図９（Ｂ）に示す例では、接続配線１４ａは、配線層ＷＬ２に設けられる。また、接続配線１４ａは、ビア部Ｖ５（不図示）を介してインダクタ部分１１の他端１１２と接続する端部１４３を有する。接続配線１４ａは、インダクタ部分１４と連続的に形成されている。

接続配線１５ａは、インダクタ部分１５（１８）の一端１５１と、インダクタ部分１２の他端１２２と、を電気的に接続する。図９（Ａ）に示す例では、接続配線１５ａは、配線層ＷＬ１上に設けられる。また、接続配線１５ａは、ビア部は用いられずに、インダクタ部分１２とインダクタ部分１５（１８）と連続的に形成されている。

接続配線１４ａおよび接続配線１５ａは、異なる配線層ＷＬ１、ＷＬ２に設けられ、かつ、積層方向から見て交差するように設けられる。すなわち、接続配線１４ａおよび接続配線１５ａは、互いに電気的に接続されないように、立体的に交差するよう設けられている。

また、配線Ｌ１と接続するインダクタ素子１０ｂの一端は、インダクタ部分１４の他端１４２に対応し、配線Ｌ２と接続するインダクタ素子１０ｂの他端は、インダクタ部分１５の他端１５２に対応する。

第２実施形態にかかる発振回路装置１および半導体集積回路装置２のその他の構成は、第１実施形態にかかる発振回路装置１および半導体集積回路装置２の対応する構成と同様であるため、その詳細な説明を省略する。

第２実施形態にかかるインダクタ素子１０ｂは、インダクタ部分１４、１５により、第１実施形態よりも、大きなインダクタンスを得ることができる。

例えば、１４ＧＨｚ等の周波数帯では、第１実施形態において示した２８ＧＨｚ等の周波数帯よりもインダクタンスを大きくする必要がある。これは、インダクタ素子１０ｂのインダクタンスをＬとし、キャパシタ２０の静電容量をＣとすると、ＬＣ共振周波数ｆが式１により表されるためである。

第２実施形態にかかるインダクタ素子１０ｂは、インダクタンスを大きくすることができ、例えば、準ミリ波帯以下の周波数帯において用いられ得る。

図１０は、Ｑ値と占有面積との関係の一例を示すグラフである。図１０において、縦軸はＱ値を示し、横軸は専有面積を示す。図１０は、電磁界シミュレーションの結果を示す。また、図１０は、１４ＧＨｚの発振回路に用いられるインダクタに関するデータの一例を示す。三角形のデータ点は、第２実施形態にかかるインダクタ素子１０ｂのデータを示す。丸のデータ点は、差動型スパイラルインダクタのデータを示す。

図１０に示すように、第２実施形態にかかるインダクタ素子１０ｂは、差動型スパイラルインダクタに比べて、Ｑ値を維持しつつ専有面積を減少させることができる。尚、Ｑ値は、例えば、１０以上であることが好ましい。

第２実施形態にかかる発振回路装置１および半導体集積回路装置２は、第１実施形態と同様の効果を得ることができる。

尚、図８に示したように、インダクタ部分１２に近い側のインダクタ部分１１の曲率は、インダクタ部分１２から遠い側のインダクタ部分１１の曲率よりも大きい。また、インダクタ部分１１に近い側のインダクタ部分１２の曲率は、インダクタ部分１１から遠い側のインダクタ部分１２の曲率よりも大きい。すなわち、インダクタ部分１１、１２のうち、互いに対向する部分が尖っている。これにより、インダクタ部分１１とインダクタ部分１２との磁気的な結合が弱くなる。この結果、インダクタ部分１１とインダクタ部分１２との離間距離Ｄを変えずに（長くすることなく）、インダクタンスの減少を抑制することができる。このような構成により、第２実施形態にかかるインダクタ素子１０ａは、Ｑ値を維持しつつ専有面積を小さくすることができる。尚、このような曲率の変化は、第１実施形態に適用されてもよい。

また、インダクタ部分１３の曲率についても、同様である。すなわち、領域ＡＲ４において、インダクタ部分１４（１７）に近い側のインダクタ部分１３の曲率は、インダクタ部分１４（１７）から遠い側のインダクタ部分１３の曲率よりも大きい。また、領域ＡＲ３において、インダクタ部分１５（１９）に近い側のインダクタ部分１３の曲率は、インダクタ部分１５（１９）から遠い側のインダクタ部分１３の曲率よりも大きい。尚、このような曲率の変化は、第１実施形態に適用されてもよい。

図１１は、第２実施形態の変形例にかかるインダクタ素子１０ｃの構成を示す平面図である。曲率に限られず、線幅を変更することによっても、インダクタンスの減少を抑制することができる。すなわち、インダクタ部分１２に近い側のインダクタ部分１１の線幅は、インダクタ部分１２から遠い側のインダクタ部分１１の線幅よりも細い。また、インダクタ部分１１に近い側のインダクタ部分１２の線幅は、インダクタ部分１１から遠い側のインダクタ部分１２の線幅よりも細い。線幅が細くなりすぎると配線抵抗の値が増加するため、要求される特性を満たす範囲内になるように線幅は設定されればよい。尚、このような線幅の変化は、第１実施形態に適用されてもよい。また、曲率の変更および線幅の変更の両方が行われてもよい。

また、インダクタ部分１３の線幅についても、同様である。すなわち、領域ＡＲ４において、インダクタ部分１４（１７）に近い側のインダクタ部分１３の線幅は、インダクタ部分１４（１７）から遠い側のインダクタ部分１３の線幅よりも細い。また、領域ＡＲ３において、インダクタ部分１５（１９）に近い側のインダクタ部分１３の線幅は、インダクタ部分１５（１９）から遠い側のインダクタ部分１３の線幅よりも細い。尚、このような線幅の変化は、第１実施形態に適用されてもよい。

また、図２に示したビア部Ｖ１、Ｖ２は、配線の厚さの増大につながる。従って、ビア部Ｖ１、Ｖ２は、インダクタ部分１１とインダクタ部分１２とが最も近接する位置からずれて設けられることが好ましい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

（付記）
以下では、上述した実施形態の内容を付記する。
（付記１）
前記第３領域における前記第３インダクタ部分は、前記第１インダクタ部分と磁気的に結合するように設けられ、
前記第４領域における前記第３インダクタ部分は、前記第２インダクタ部分と磁気的に結合するように設けられる、半導体集積回路装置。
（付記２）
前記第４インダクタ部分は、前記第２インダクタ部分および前記第４領域における前記第３インダクタ部分の少なくとも一方と磁気的に結合するように設けられ、
前記第５インダクタ部分は、前記第１インダクタ部分および前記第３領域における前記第３インダクタ部分の少なくとも一方と磁気的に結合するように設けられる、半導体集積回路装置。
（付記３）
前記第４インダクタ部分の前記一端と、前記第１インダクタ部分の前記他端と、を電気的に接続する第１接続配線と、
前記第５インダクタ部分の前記一端と、前記第２インダクタ部分の前記他端と、を電気的に接続する第２接続配線と、をさらに備え、
前記第１接続配線および前記第２接続配線は、互いに異なる配線層に設けられ、かつ、前記第１方向から見て交差するように設けられる、半導体集積回路装置。
（付記４）
前記第１方向から見て、前記第２インダクタ部分に近い側の、前記第３領域における前記第３インダクタ部分の曲率は、前記第２インダクタ部分から遠い側の、前記第３領域における前記第３インダクタ部分の曲率よりも大きく、
前記第１方向から見て、前記第１インダクタ部分に近い側の、前記第４領域における前記第３インダクタ部分の曲率は、前記第１インダクタ部分から遠い側の、前記第４領域における前記第３インダクタ部分の曲率よりも大きい、半導体集積回路装置。
（付記５）
前記第１方向から見て、前記第２インダクタ部分に近い側の、前記第３領域における前記第３インダクタ部分の線幅は、前記第２インダクタ部分から遠い側の、前記第３領域における前記第３インダクタ部分の線幅よりも細く、
前記第１方向から見て、前記第１インダクタ部分に近い側の、前記第４領域における前記第３インダクタ部分の線幅は、前記第１インダクタ部分から遠い側の、前記第４領域における前記第３インダクタ部分の線幅よりも細い、半導体集積回路装置。

１ 発振回路装置、２ 半導体集積回路装置、１０ インダクタ素子、１０ｔ 端部、１１ インダクタ部分、１２ インダクタ部分、１３ インダクタ部分、１３１ 端部、１３２ 端部、１４ インダクタ部分、１４ａ 接続配線、１５ インダクタ部分、１５ａ 接続配線、１６ インダクタ部分、１７ インダクタ部分、１８ インダクタ部分、１９ インダクタ部分、２０ キャパシタ、ＡＲ１ 領域、ＡＲ２ 領域、Ｖ１ ビア部、Ｖ２ ビア部、Ｖ３ ビア部、Ｖ４ ビア部、ＷＬ１ 配線層、ＷＬ２ 配線層

Claims (10)

1. 第１配線層の第１領域に設けられる第１インダクタ部分と、
   前記第１領域とは異なる前記第１配線層の第２領域に設けられる第２インダクタ部分と、
   前記第１配線層と第１方向に離間して配される第２配線層に設けられ、前記第１インダクタ部分の一端と電気的に接続する第１端部と、前記第２インダクタ部分の一端と電気的に接続する第２端部と、を有する第３インダクタ部分と、を備え、
   前記第１インダクタ部分と前記第２インダクタ部分と前記第３インダクタ部分とは１つのインダクタ素子を構成し、
   前記第３インダクタ部分は、前記インダクタ素子に電力を供給するように設けられる第３端部を更に備える、半導体集積回路装置。
2. 前記第１方向から見て、前記第１配線層の前記第１領域に対応する前記第２配線層の第３領域における前記第３インダクタ部分は、前記第１インダクタ部分の少なくとも一部と重複するように設けられ、
   前記第１方向から見て、前記第１配線層の前記第２領域に対応する前記第２配線層の第４領域における前記第３インダクタ部分は、前記第２インダクタ部分の少なくとも一部と重複するように設けられる、請求項１に記載の半導体集積回路装置。
3. 前記第１方向に延びるように設けられ、前記第３インダクタ部分の前記第１端部と前記第１インダクタ部分の一端とを電気的に接続する第１ビアと、
   前記第１方向に延びるように設けられ、前記第３インダクタ部分の前記第２端部と前記第２インダクタ部分の一端とを電気的に接続する第２ビアと、をさらに備える、請求項１または請求項２に記載の半導体集積回路装置。
4. 前記第２インダクタ部分の少なくとも一部の外周、および、前記第１方向から見て、前記第１配線層の前記第２領域に対応する前記第２配線層の第４領域における前記第３インダクタ部分の少なくとも一部の外周の少なくとも一方に設けられ、前記第１インダクタ部分の他端と電気的に接続する一端を有する第４インダクタ部分と、
   前記第１インダクタ部分の少なくとも一部の外周、および、前記第１方向から見て、前記第１配線層の前記第１領域に対応する前記第２配線層の第３領域における前記第３インダクタ部分の少なくとも一部の外周の少なくとも一方に設けられ、前記第２インダクタ部分の他端と電気的に接続する一端を有する第５インダクタ部分と、をさらに備え、
   前記第１インダクタ部分乃至前記第５インダクタ部分は前記１つのインダクタ素子を構成する、
   請求項１から請求項３のいずれか一項に記載の半導体集積回路装置。
5. 前記第４インダクタ部分は、
   前記第１配線層において、前記第２インダクタ部分の少なくとも一部の外周に設けられる第６インダクタ部分と、
   前記第２配線層において、前記第４領域における前記第３インダクタ部分の少なくとも一部の外周に設けられる第７インダクタ部分と、
   前記第１方向に延びるように設けられ、前記第６インダクタ部分と前記第７インダクタ部分とを電気的に接続する第３ビアと、を有し、
   前記第５インダクタ部分は、
   前記第１配線層において、前記第１インダクタ部分の少なくとも一部の外周に設けられる第８インダクタ部分と、
   前記第２配線層において、前記第３領域における前記第３インダクタ部分の少なくとも一部の外周に設けられる第９インダクタ部分と、
   前記第１方向に延びるように設けられ、前記第８インダクタ部分と前記第９インダクタ部分とを電気的に接続する第４ビアと、を有する、請求項４に記載の半導体集積回路装置。
6. 前記第１インダクタ部分および前記第２インダクタ部分は、前記第１方向から見て、前記第１インダクタ部分と前記第２インダクタ部分との中心線に対して対称に設けられ、
   前記第３インダクタ部分は、前記第１方向から見て、前記中心線に対して対称に設けられる、請求項１から請求項５のいずれか一項に記載の半導体集積回路装置。
7. 前記第３端部は、前記第３インダクタ部分のうち前記中心線上に設けられる、請求項６に記載の半導体集積回路装置。
8. 前記第２インダクタ部分に近い側の前記第１インダクタ部分の曲率は、前記第２インダクタ部分から遠い側の前記第１インダクタ部分の曲率よりも大きく、
   前記第１インダクタ部分に近い側の前記第２インダクタ部分の曲率は、前記第１インダクタ部分から遠い側の前記第２インダクタ部分の曲率よりも大きい、請求項１から請求項７のいずれか一項に記載の半導体集積回路装置。
9. 前記第２インダクタ部分に近い側の前記第１インダクタ部分の線幅は、前記第２インダクタ部分から遠い側の前記第１インダクタ部分の線幅よりも細く、
   前記第１インダクタ部分に近い側の前記第２インダクタ部分の線幅は、前記第１インダクタ部分から遠い側の前記第２インダクタ部分の線幅よりも細い、請求項１から請求項８のいずれか一項に記載の半導体集積回路装置。
10. 第１配線層の第１領域に設けられる第１インダクタ部分と、
    前記第１領域とは異なる前記第１配線層の第２領域に設けられる第２インダクタ部分と、
    前記第１配線層と第１方向に離間して配される第２配線層に設けられ、前記第１インダクタ部分の一端と電気的に接続する第１端部と、前記第２インダクタ部分の一端と電気的に接続する第２端部と、を有する第３インダクタ部分と、を備え、
    前記第１インダクタ部分と前記第２インダクタ部分と前記第３インダクタ部分とは１つのインダクタ素子を構成し、
    前記第３インダクタ部分は、前記インダクタ素子に電力を供給するように設けられる第３端部を更に備え、
    前記第３端部を介して前記インダクタ素子に電力を供給する電力供給部と、
    前記インダクタ素子の一端と電気的に接続する一端と、前記インダクタ素子の他端と電気的に接続する他端と、を有するキャパシタと、を更に備える、発振回路装置。

Images