CN113411051B - 半导体集成电路装置及振荡电路装置 - Google Patents

半导体集成电路装置及振荡电路装置 Download PDF

Info

Publication number
CN113411051B
CN113411051B CN202010830563.9A CN202010830563A CN113411051B CN 113411051 B CN113411051 B CN 113411051B CN 202010830563 A CN202010830563 A CN 202010830563A CN 113411051 B CN113411051 B CN 113411051B
Authority
CN
China
Prior art keywords
inductor
inductor portion
wiring layer
region
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010830563.9A
Other languages
English (en)
Other versions
CN113411051A (zh
Inventor
浦川刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113411051A publication Critical patent/CN113411051A/zh
Application granted granted Critical
Publication of CN113411051B publication Critical patent/CN113411051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

实施方式提供一种能够抑制专有面积的半导体集成电路装置及振荡电路装置。本实施方式的半导体集成电路装置具备电感器元件，所述电感器元件具有第1电感器部分、第2电感器部分及第3电感器部分。所述第1电感器部分设置在第1配线层的第1区域，具有第1端部，且包含单层绕线线圈。所述第2电感器部分设置在与所述第1区域不同的所述第1配线层的第2区域，具有第2端部，且包含单层绕线线圈。所述第3电感器部分设置在与所述第1配线层在第1方向上相隔配置的第2配线层，具有第3端部及第4端部。所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接，所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接。所述第3电感器部分还具备以对所述电感器元件供给电力的方式设置的第5端部。

Description

半导体集成电路装置及振荡电路装置
[相关申请]
本申请享有以日本专利申请2020-45705号(申请日：2020年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体集成电路装置及振荡电路装置。
背景技术
作为振荡电路，存在使用利用LC(inductor-capacitor，电感电容)共振的LC型振荡电路或利用反相电路的环型振荡电路等的情形。已知LC型振荡电路与环型振荡电路相比，具有低相位噪音特性，且高频段下的消耗电力低。
包含电感器的LC型振荡电路存在因电感器的专有面积大而其电路面积变大的情况。
发明内容
实施方式提供一种能够抑制专有面积增大的半导体集成电路装置及振荡电路装置。
本实施方式的半导体集成电路装置具备电感器元件，所述电感器元件具有第1电感器部分、第2电感器部分及第3电感器部分。所述第1电感器部分设置在第1配线层的第1区域，具有第1端部，且包含单层绕线线圈。所述第2电感器部分设置在与所述第1区域不同的所述第1配线层的第2区域，具有第2端部，且包含单层绕线线圈。所述第3电感器部分设置在与所述第1配线层在第1方向上相隔配置的第2配线层，具有第3端部及第4端部。所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接，所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接。所述第3电感器部分还具备以对所述电感器元件供给电力的方式设置的第5端部。
附图说明
图1是表示第1实施方式的振荡电路装置的构成的电路图。
图2是表示第1实施方式的电感器元件的立体图。
图3是表示第1实施方式的电感器元件的构成的俯视图。
图4(A)、(B)是将图3的电感器元件分割表示的俯视图。
图5是表示Q值(Quality Factor，质量因数)与专有面积的关系的一例的曲线图。
图6是表示变化例1的振荡电路装置的构成的电路图。
图7是表示变化例2的电感器元件的构成的俯视图。
图8是表示第2实施方式的电感器元件的构成的俯视图。
图9(A)、(B)是将图8的电感器元件分割表示的俯视图。
图10是表示Q值与专有面积的关系的一例的曲线图。
图11是表示第2实施方式的变化例的电感器元件的构成的俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。本实施方式并不限定本发明。在以下的实施方式中，半导体衬底的上下方向表示使设置半导体元件的一面朝上的情况下的相对方向，有时与沿着重力加速度的上下方向不同。附图是示意性或概念性图，各部分的比率等未必与实物相同。在说明书与附图中，对与上文关于已出现的图式所叙述的要素相同的要素标注相同符号并适当省略详细说明。
(第1实施方式)
利用图1，对第1实施方式的振荡电路装置1的构成进行说明。图1是表示第1实施方式的振荡电路装置1的构成的电路图。振荡电路装置1通过LC共振产生规定频率的信号。
振荡电路装置1具备半导体集成电路装置2、电容器20、电源连接部30、电流源40、半导体开关50、半导体开关60、输出端子70及输出端子80。振荡电路装置1构成为左右对称的差动电路。半导体集成电路装置2具备电感器元件10与端部10t。
半导体集成电路装置2形成在设置着多个配线层(多层配线层)的衬底上。衬底例如为半导体衬底。多层配线层也可以为具有层间绝缘膜的配线层。
电感器元件10与电容器20一起构成LC型振荡电路的一部分。电感器元件10具有经由配线L1与节点N1连接的一端(第1端)、及经由配线L2与节点N2连接的另一端(第2端)。
端部10t是以通过被施加电流或电压而对电感器元件10供给电力的方式设置。端部10t与配线L3连接。端部10t例如是中心分接头等端子。另外，电感器元件10也可以具备端部10t。
关于电感器元件10及端部10t，将参照图2、图3、图4(A)及图4(B)在下文中详细地进行说明。
电容器20具有与电感器元件10的一端电连接的一端(第1端)、及与电感器元件10的另一端电连接的另一端(第2端)。电容器20是一端与节点N1连接，另一端与节点N2连接。电容器20的静电电容可变。
作为电力供给部的电源连接部30经由端部10t从电源(未图示)对电感器元件10供给电力。电源连接部30例如施加电压Vdd。
电流源40设置在电源连接部30与端部10t之间。电流源40例如是定电流源。
半导体开关50例如是FET(Field Effect Transistor，场效应晶体管)等晶体管。半导体开关50具有与节点N4连接的栅极、与节点N3连接的漏极、及与节点N5连接的源极。节点N3与节点N1连接，节点N4与节点N2连接，节点N5与成为接地电位的配线连接。
半导体开关60例如为FET等晶体管。半导体开关60具有与节点N3连接的栅极、与节点N4连接的漏极、及与节点N5连接的源极。
输出端子70与半导体开关50的漏极及半导体开关60的栅极连接。输出端子70与节点N3连接。输出端子70例如为振荡电路装置1的信号输出端子。
输出端子80与半导体开关60的漏极及半导体开关50的栅极连接。输出端子80与节点N4连接。输出端子80例如为振荡电路装置1的信号输出端子。
输出端子70及输出端子80输出反相位信号(差动信号)。
图2是表示第1实施方式的电感器元件10的构成的立体图。图2中省略了端部10t。箭头A表示电流方向的一例。
半导体集成电路装置2(振荡电路装置1)形成在具备多个配线层的衬底。也就是说，半导体集成电路装置2(振荡电路装置1)还具备衬底。
电感器元件10具备电感器部分11、电感器部分12、电感器部分13、通孔部V1及通孔部V2。
电感器部分11设置在配线层WL1的区域AR1。电感器部分11例如是以其一部分成为由多边形或环状的配线形成的单层绕线线圈(单匝线圈)的方式设置。电感器部分11具有一端(第1端)111及另一端(第2端)112。在图2所示的例中，电感器部分11的一端111与通孔部V1连接，电感器部分11的另一端112与配线L1连接。电感器部分11例如使用铜、铝、钴、钌等导电性材料。
电感器部分12设置在与区域AR1不同的配线层WL1的区域AR2。电感器部分12例如是以其一部分成为由多边形或环状的配线形成的单层绕线线圈的方式设置。电感器部分12具有一端(第1端)121及另一端(第2端)122。在图2所示的例中，电感器部分12的一端121与通孔部V2连接，电感器部分12的另一端122与配线L2连接。电感器部分12的材料例如可与电感器部分11相同。
电感器部分13设置在与配线层WL1在积层方向上相隔配置的配线层WL2的区域AR3及区域AR4。区域AR3是从积层方向观察时与配线层WL1的区域AR1对应的配线层WL2的区域。区域AR4是从积层方向观察时与配线层WL1的区域AR2对应的配线层WL2的区域。区域AR3及区域AR4在图2中未图示出，但在图4(B)中图示出。电感器部分13与电感器部分11及电感器部分12一起构成1个电感器元件10。电感器部分13具有与电感器部分11的一端111电连接的端部131、及与电感器部分12的一端121电连接的端部132。在图2所示的例中，端部131与通孔部V1连接，端部132与通孔部V2连接。电感器部分13的材料例如可与电感器部分11、12相同。电感器部分11～13例如是形成在衬底的配线。
更详细来说，配线层WL2的区域AR3中的电感器部分13的一部分是以从积层方向观察时与电感器部分11的一部分重叠的方式设置。更详细来说，与电感器部分11重叠的电感器部分13的一部分例如呈多边形或环状。另外，配线层WL2的区域AR3中的电感器部分13是以与电感器部分11磁耦合的方式设置。也就是说，在电感器部分11与电感器部分13的重叠部分，电流流动的方向大致相同，可通过互电感而增大电感。(彼此以相互增强磁通的方式耦合)。电感器部分13中的重叠部分是以使电感器部分11在积层方向上延长而增加卷数的方式设置。由此，能够以短线路长度增大电感而增大Q值。Q值是表示电感器元件10的天线性能或质量的一个参数。此外，关于从积层方向观察到的电感器元件10的详情，将参照图3～图4(B)在下文进行说明。
另外，配线层WL2的区域AR4中的电感器部分13的其它一部分是以从积层方向观察时与电感器部分12的一部分重叠的方式设置。更详细来说，与电感器部分12重叠的电感器部分13的其它一部分例如呈多边形或环状。另外，配线层WL2的区域AR4中的电感器部分13是以与电感器部分12磁耦合的方式设置。也就是说，在电感器部分12与电感器部分13的重叠部分，电流流动的方向大致相同，可通过互电感而增大电感。如图2所示，电感器部分13中的重叠部分是以使电感器部分12在积层方向上延长而增加卷数的方式设置。由此，能够以短线路长度增大电感而增大Q值。此外，关于从积层方向观察到的电感器元件10的详情，将参照图3～图4(B)在下文进行说明。
通孔部V1是以在积层方向上延伸的方式设置。通孔部V1将电感器部分13的端部131与电感器部分11的一端111电连接。因此，通孔部V1将分别设置在不同配线层WL1、WL2的电感器部分11与电感器部分13连接。在图2所示的例中，通孔部V1包含多个(例如2个)通孔部。但是，通孔部V1的数量并不限于此。例如，电感器部分11与电感器部分13重叠的距离越长，设置越多的通孔部V1，越能抑制因通孔部V1产生的电阻。通孔部V1例如使用钨、钴等导电性材料。
通孔部V2是以在积层方向上延伸的方式设置。通孔部V2将电感器部分13的端部132与电感器部分12的一端121电连接。因此，通孔部V2将分别设置在不同配线层WL1、WL2的电感器部分12与电感器部分13连接。通孔部V2的数量可与通孔部V1相同。通孔部V2的材料例如可与通孔部V1相同。
图3是表示第1实施方式的电感器元件10的构成的俯视图。
如图3所示，从积层方向观察时，电感器部分11的一部分与电感器部分13的一部分是以成为绕线的方式重叠，电感器部分12的一部分与电感器部分13的一部分是以成为绕线的方式重叠。
图4(A)及图4(B)是将图3的电感器元件10分割表示的俯视图。图4(A)表示设置在配线层WL1的电感器部分11、12。图4(B)表示设置在配线层WL2的电感器部分13。此外，图4(A)所示的配线L1、L2通过通孔部等而与图4(B)所示的配线L1a、L2a连接。
与配线L1连接的电感器元件10的一端与电感器部分11的另一端112对应，与配线L2连接的电感器元件10的另一端与电感器部分12的另一端122对应。
在图4所示的例中，共振电流如箭头A所示，依次流经配线L1、电感器部分11的另一端112及一端111、电感器部分13的端部131及端部132、电感器部分12的一端121及另一端122、配线L2。
如图4(A)所示，从积层方向观察时，电感器部分11及电感器部分12相对于电感器部分11与电感器部分12的中心线CL相互对称地设置。也就是说，电感器部分11与电感器部分12是以成为相互左右对称(相对于中心线CL反射对称或线对称)的形状的方式设置。在此，中心线CL为假想线。
如图4(B)所示，从积层方向观察时，电感器部分13相对于中心线CL大致对称地设置。也就是说，电感器部分13设置成大致左右对称的形状。
另外，如图4(B)所示，端部10t设置在电感器部分13的特定位置。更详细来说，端部10t设置在电感器部分13中且在中心线CL上。这样一来，电感器元件10的对称性越高，越能确保差动信号波形的对称性，能够进一步抑制因波形延迟或非对称而产生的共模噪音。
如图4(A)中箭头A1、A2所示，在电感器部分11与电感器部分12最靠近的位置，流经电感器部分11的电流的方向与流经电感器部分12的电流的方向互为相反方向。因此，在电感器部分11与电感器部分12之间，电感器部分11中产生的磁场与电感器部分12中产生的磁场彼此相互减弱。电感器部分11与电感器部分12之间的相隔距离D越大，电感器元件10的电感越大，Q值越大。但是，相隔距离D越大，电感器元件10的专有面积越大。因此，相隔距离D只要以成为满足所要求的特性的范围内的方式设定即可。
图5是表示Q值与专有面积的关系的一例的曲线图。图5中，纵轴表示Q值，横轴表示专有面积。图5表示电磁场模拟的结果。另外，图5表示与28GHz的振荡电路中使用的电感器相关的资料的一例。三角形的资料点表示第1实施方式的电感器元件10的资料。圆形的资料点表示2次卷绕的差动型螺旋电感器的资料。四边形的资料点表示1次卷绕的电感器的资料。另外，在图5所示的例中，绘制了5个三角形的资料点。其原因在于，变更电感器的线圈部分的直径、配线宽度及相隔距离D等条件而进行模拟。此外，4个圆形的资料点也分别变更条件进行模拟而绘制。另外，3个四边形的资料点也分别变更条件进行模拟而绘制。
如图5所示，第1实施方式的电感器元件10与2次卷绕的差动型螺旋电感器及1次卷绕的电感器相比，可维持Q值并且抑制专有面积。此外，Q值例如优选为10以上。
如上所述，根据第1实施方式，电感器部分11、12设置在配线层WL1，电感器部分13设置在与配线层WL1在积层方向上相隔配置的配线层WL2。另外，电感器部分13的端部131与电感器部分11的一端111电连接，电感器部分13的端部132与电感器部分12的一端121电连接。也就是说，电感器部分11、12、13构成1个电感器元件10。通过这种构成，第1实施方式的电感器元件10可维持Q值并且抑制专有面积。
通过减小电感器元件10的专有面积，可削减芯片成本。另外，可削减基于配置容易化的TAT(Turn Around Time，周转时间)。进而，能够抑制其它封装体或其它衬底配线与电感器元件10干涉。其原因在于，通过抑制电感器元件10的面积，可抑制因流经衬底配线等的电流而产生的磁场的影响。
另外，可将电感器元件10的形状设为从积层方向观察时呈长方形。由此，例如可提高对于用于打线接合的焊垫等其它零件的配置自由度。
作为LC型振荡电路的电感器元件，有时使用差动型螺旋电感器。2次卷绕的差动型螺旋电感器通过外周侧的配线与内周侧的配线的互电感而可获得高电感。但是，该构成中，面内方向(与积层方向垂直的方向)的配线间(绕线间)的寄生电容容易变大。如果寄生电容较大，那么电感降低，从而Q值变小。另外，由于面内方向的配线部分的面积变大，因此与衬底或上下层的配线之间的寄生电容变高。所述情况的结果为Q值变小。另外，从电感器元件的一端至另一端之间，电位发生变化。在2次卷绕的差动型螺旋电感器中，有在产生互电感的配线间电位差变大，而寄生电容变大的情况。由于这种要因，Q值也会变小。此外，产生互电感的面内方向的配线间形成与配线的厚度对应的磁耦合。
与此相对，在第1实施方式中，如图3所示，在积层方向上，电感器部分11的一部分与电感器部分13的一部分重叠，电感器部分12的一部分与电感器部分13的一部分重叠。也就是说，面内方向的配线部分的面积小。由此，在电感器部分13中与电感器部分11的重叠部分，介隔衬底的积层方向的寄生电容变小。另外，各电感器部分11～13由于在面内方向上为1次卷绕，因此，面内方向的寄生电容小。进而，电感器部分11与电感器部分13的重叠部分位于电感器元件10的配线中的区域AR1侧，因此，重叠部分的电位差小，而寄生电容变小。此外，区域AR2侧的电感器部分12与电感器部分13的重叠部分也一样。一般来说，配线的宽度大于配线的厚度，因此，积层方向的电感器的耦合比面内方向的电感器的耦合强。因此，通过积层方向的重叠，可获得更大的电感。这样一来，第1实施方式的电感器元件10中，寄生电容小而电感大，因此，可维持高Q值并且减小专有面积。
此外，如所述那样说明的电感器部分11～13设置在2层配线层WL1、WL2，但并不限定于此，也可以设置在3层以上的配线层。例如，可在设置电感器部分11、12的配线层与设置电感器部分13的配线层之间的至少1个中间配线层设置与电感器部分11、12同样的多边形或环状的电感器部分。中间配线层的电感器部分也经由通孔部与电感器部分11～13连接，构成1个电感器元件10。由此，可进一步提高电感。另外，可在不使电感大幅度减少的情况下减小专有面积。此外，电感器部分13根据通孔部的位置，也可以不设置与邻接的配线层的电感器部分的重叠部分。
(变化例1)
图6是表示变化例1的振荡电路装置1a的构成的电路图。变化例1与第1实施方式的不同点在于，配置电流源40的位置不同。
端部10t与电源连接部30连接。另外，电流源40设置在节点N5与地线之间。
变化例1的振荡电路装置1a及半导体集成电路装置2可获得与第1实施方式相同的效果。
(变化例2)
图7是表示变化例2的电感器元件10a的构成的俯视图。变化例2与第1实施方式的不同点在于电感器部分11与配线L1的连接位置、及电感器部分12与配线L2的连接位置。此外，这些连接位置只要在可维持电感器部分11、12的特性的范围内，那么也可以为任意位置。也就是说，只要在从积层方向观察时电感器部分11、12、13重叠的范围内，那么也可以变更连接位置。
变化例2的振荡电路装置1b及半导体集成电路装置2可获得与第1实施方式相同的效果。
(第2实施方式)
图8是表示第2实施方式的电感器元件10b的构成的俯视图。第2实施方式与第1实施方式的不同点在于，在电感器部分11、12、13的外周还设置电感器部分14、15。此外，图8所示的电感器部分11、12、13是以在附图上将图2～图4(B)所示的电感器部分11、12、13上下翻转的方式表示。换句话说，图8所示的电感器部分11、12、13成为使图2～图4(B)所示的电感器部分11、12、13相对于电感器元件10b的中心旋转180度所得的配置。也就是说，图8所示的电感器部分11、12、13与图2～图4(B)所示的电感器部分11、12、13相对于电感器元件10b的中心呈点对称。由此，电感器部分11配置在区域AR2，电感器部分12配置在区域AR1。同样地，电感器部分13在区域AR4与电感器部分11电连接，在区域AR3与电感器部分12电连接。
另外，如下文所说明，电感器部分11、12、13呈朝向电感器元件10b的中心部尖突的形状。但是，并不限于此，也可以与第1实施方式同样地为多边形或环状。
图9(A)及图9(B)是将图8的电感器元件10b分割表示的俯视图。此外，图9(A)所示的电感器部分13a设置在配线层WL1中的配线层WL2中设置图8所示的端部10t的位置。电感器部分13a经由通孔部与电感器部分13连接。
电感器元件10b还具备电感器部分14、15与连接配线14a、15a。电感器部分11～13、电感器部分14、15及连接配线14a、15a构成1个电感器元件10b。
电感器部分14设置在电感器部分12的至少一部分的外周、及区域AR3中的电感器部分13的至少一部分的外周的至少一个。更详细来说，电感器部分14设置在电感器部分12的外周中与电感器部分11相反一侧、及区域AR3中的电感器部分13的外周的一部分的至少一个。电感器部分14例如为多边形或环状的一部分(例如一半左右)的配线或U字型的配线等。另外，电感器部分14具备与电感器部分11的另一端112电连接的一端(第1端)141、及与配线L1电连接的另一端(第2端)142。
另外，电感器部分14是以与电感器部分12及区域AR3中的电感器部分13的至少一个磁耦合的方式设置。也就是说，在电感器部分14、电感器部分12及区域AR3中的电感器部分13，电流流动的方向大致相同，可通过互电感而增大电感。
电感器部分14具有电感器部分16、电感器部分17及通孔部V3(未图示)。
电感器部分16在配线层WL1中设置在电感器部分12的至少一部分的外周。在与积层方向垂直的方向、也就是配线层WL1的面内方向上，电感器部分16与电感器部分12磁耦合。由此，可使电感器元件10b的电感提高。电感器部分16的材料例如可与电感器部分11～13相同。
电感器部分17在配线层WL2中设置在区域AR3中的电感器部分13的至少一部分的外周。在与积层方向垂直的方向、也就是配线层WL2的面内方向上，电感器部分17与电感器部分13的一部分磁耦合。由此，可使电感器元件10b的电感提高。电感器部分17的材料例如可与电感器部分11～13相同。电感器部分17与连接配线14a连接。
通孔部V3是以在积层方向上延伸的方式设置，将电感器部分16与电感器部分17电连接。通孔部V3沿着电感器部分16、17，也就是说，在电感器部分16、17重叠的整个区域设置多个。另外，也可以沿着电感器部分16、17连续地设置1个通孔部V3。由此，电感器部分14的积层方向的厚度变厚，可减小配线电阻。其结果，可增大电感器元件10b的Q值。通孔部V3的材料例如可与通孔部V1、V2相同。
电感器部分15设置在电感器部分11的至少一部分的外周、及区域AR4中的电感器部分13的至少一部分的外周的至少一个。更详细来说，电感器部分15设置在电感器部分11的外周中与电感器部分12相反一侧、及区域AR4中的电感器部分13的外周的一部分的至少一个。电感器部分15例如为多边形或环状的一部分(例如一半左右)的配线或U字型的配线等。另外，电感器部分15具备与电感器部分12的另一端122电连接的一端(第1端)151、及与配线L2电连接的另一端(第2端)152。
另外，电感器部分15是以与电感器部分11及区域AR4中的电感器部分13的至少一个磁耦合的方式设置。也就是说，在电感器部分15、电感器部分11及区域AR4中的电感器部分13，电流流动的方向大致相同，可通过互电感而增大电感。
电感器部分15具有电感器部分18、电感器部分19及通孔部V4(未图示)。
电感器部分18在配线层WL1中设置在电感器部分11的至少一部分的外周。在与积层方向垂直的方向、也就是配线层WL1的面内方向上，电感器部分18与电感器部分11磁耦合。由此，可使电感器元件10b的电感提高。电感器部分18的材料例如可与电感器部分11～13相同。电感器部分18与连接配线15a连接。
电感器部分19在配线层WL2中设置在区域AR4中的电感器部分13的至少一部分的外周。在与积层方向垂直的方向、也就是配线层WL2的面内方向上，电感器部分19与电感器部分13的一部分磁耦合。由此，可使电感器元件10b的电感提高。电感器部分19的材料例如可与电感器部分11～13相同。
通孔部V4是以在积层方向上延伸的方式设置，将电感器部分18与电感器部分19电连接。通孔部V4沿着电感器部分18、19设置多个。另外，也可以沿着电感器部分18、19连续地设置1个通孔部V4。由此，电感器部分15的积层方向的厚度变厚，可减小配线电阻。其结果，可增大Q值。通孔部V4的材料例如可与通孔部V1相同。
连接配线14a将电感器部分14(17)的一端141与电感器部分11的另一端112电连接。在图9(B)所示的例中，连接配线14a设置在配线层WL2。另外，连接配线14a具有经由通孔部V5(未图示)与电感器部分11的另一端112连接的端部143。连接配线14a与电感器部分14连续地形成。
连接配线15a将电感器部分15(18)的一端151与电感器部分12的另一端122电连接。在图9(A)所示的例中，连接配线15a设置在配线层WL1上。另外，连接配线15a不使用通孔部而与电感器部分12及电感器部分15(18)连续地形成。
连接配线14a及连接配线15a设置在不同的配线层WL1、WL2，且以从积层方向观察时交叉的方式设置。也就是说，连接配线14a及连接配线15a是以相互不电连接且立体交叉的方式设置。
另外，与配线L1连接的电感器元件10b的一端与电感器部分14的另一端142对应，与配线L2连接的电感器元件10b的另一端与电感器部分15的另一端152对应。
第2实施方式的振荡电路装置1及半导体集成电路装置2的其它构成与第1实施方式的振荡电路装置1及半导体集成电路装置2的对应的构成相同，因此，省略其详细说明。
第2实施方式的电感器元件10b通过电感器部分14、15，较之第1实施方式可获得更大的电感。
例如，在14GHz等频段下，较之第1实施方式中所示的28GHz等频段必须增大电感。其原因在于，如果将电感器元件10b的电感设为L，将电容器20的静电电容设为C，那么LC共振频率f由式1表示。
第2实施方式的电感器元件10b可增大电感，例如，可在准毫米波段以下的频段下使用。
图10是表示Q值与专有面积的关系的一例的曲线图。图10中，纵轴表示Q值，横轴表示专有面积。图10表示电磁场模拟的结果。另外，图10表示与14GHz的振荡电路中使用的电感器相关的资料的一例。三角形的资料点表示第2实施方式的电感器元件10b的资料。圆形的资料点表示差动型螺旋电感器的资料。
如图10所示，第2实施方式的电感器元件10b与差动型螺旋电感器相比，可维持Q值并且使专有面积减少。此外，Q值例如优选为10以上。
第2实施方式的振荡电路装置1及半导体集成电路装置2可获得与第1实施方式相同的效果。
此外，如图8所示，靠近电感器部分12一侧的电感器部分11的曲率比远离电感器部分12一侧的电感器部分11的曲率大。另外，靠近电感器部分11一侧的电感器部分12的曲率比远离电感器部分11一侧的电感器部分12的曲率大。也就是说，电感器部分11、12中，相互对向的部分尖突。由此，电感器部分11与电感器部分12的磁耦合变弱。其结果，可不改变电感器部分11与电感器部分12的相隔距离D(不使其增长)而抑制电感减少。通过这种构成，第2实施方式的电感器元件10a可维持Q值并且减小专有面积。此外，这种曲率的变化也可以适用于第1实施方式。
另外，关于电感器部分13的曲率也一样。也就是说，在区域AR4中，靠近电感器部分14(17)一侧的电感器部分13的曲率比远离电感器部分14(17)一侧的电感器部分13的曲率大。另外，在区域AR3中，靠近电感器部分15(19)一侧的电感器部分13的曲率比远离电感器部分15(19)一侧的电感器部分13的曲率大。此外，这种曲率的变化也可以适用于第1实施方式。
图11是表示第2实施方式的变化例的电感器元件10c的构成的俯视图。不限于曲率，通过变更线宽，也可以抑制电感减少。也就是说，靠近电感器部分12一侧的电感器部分11的线宽比远离电感器部分12一侧的电感器部分11的线宽细。另外，靠近电感器部分11一侧的电感器部分12的线宽比远离电感器部分11一侧的电感器部分12的线宽细。如果线宽过细，那么配线电阻的值增加，因此，只要以成为满足所要求的特性的范围内的方式设定线宽即可。此外，这种线宽的变化也可以适用于第1实施方式。另外，也可以进行曲率变更及线宽变更这两种操作。
另外，关于电感器部分13的线宽也一样。也就是说，在区域AR4中，靠近电感器部分14(17)一侧的电感器部分13的线宽比远离电感器部分14(17)一侧的电感器部分13的线宽细。另外，在区域AR3中，靠近电感器部分15(19)一侧的电感器部分13的线宽比远离电感器部分15(19)一侧的电感器部分13的线宽细。此外，这种线宽的变化也可以适用于第1实施方式。
另外，图2所示的通孔部V1、V2会导致配线的厚度增大。因此，通孔部V1、V2优选从电感器部分11与电感器部分12最接近的位置偏移设置。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出，并不意图限定发明的范围。这些实施方式能够以其它多种形态加以实施，可在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，且同样包含在权利要求书所记载的发明及其均等的范围内。
(附注)
以下，附注所述实施方式的内容。
(附注1)
一种半导体集成电路装置，其中所述第3区域中的所述第3电感器部分是以与所述第1电感器部分磁耦合的方式设置，且
所述第4区域中的所述第3电感器部分是以与所述第2电感器部分磁耦合的方式设置。
(附注2)
一种半导体集成电路装置，其中所述第4电感器部分是以与所述第2电感器部分及所述第4区域中的所述第3电感器部分的至少一个磁耦合的方式设置，且
所述第5电感器部分是以与所述第1电感器部分及所述第3区域中的所述第3电感器部分的至少一个磁耦合的方式设置。
(附注3)
一种半导体集成电路装置，还具备：
第1连接配线，将所述第4电感器部分的所述一端与所述第1电感器部分的所述另一端电连接；及
第2连接配线，将所述第5电感器部分的所述一端与所述第2电感器部分的所述另一端电连接；且
所述第1连接配线及所述第2连接配线设置在互不相同的配线层，且以从所述第1方向观察时交叉的方式设置。
(附注4)
一种半导体集成电路装置，其中从所述第1方向观察时靠近所述第2电感器部分一侧的所述第3区域中的所述第3电感器部分的曲率比远离所述第2电感器部分一侧的所述第3区域中的所述第3电感器部分的曲率大，且
从所述第1方向观察时靠近所述第1电感器部分一侧的所述第4区域中的所述第3电感器部分的曲率比远离所述第1电感器部分一侧的所述第4区域中的所述第3电感器部分的曲率大。
(附注5)
一种半导体集成电路装置，其中从所述第1方向观察时靠近所述第2电感器部分一侧的所述第3区域中的所述第3电感器部分的线宽比远离所述第2电感器部分一侧的所述第3区域中的所述第3电感器部分的线宽细，且
从所述第1方向观察时靠近所述第1电感器部分一侧的所述第4区域中的所述第3电感器部分的线宽比远离所述第1电感器部分一侧的所述第4区域中的所述第3电感器部分的线宽细。
[符号的说明]
1 振荡电路装置
2 半导体集成电路装置
10 电感器元件
10t 端部
11 电感器部分
12 电感器部分
13 电感器部分
131 端部
132 端部
14 电感器部分
14a 连接配线
15 电感器部分
15a 连接配线
16 电感器部分
17 电感器部分
18 电感器部分
19 电感器部分
20 电容器
AR1 区域
AR2 区域
V1 通孔部
V2 通孔部
V3 通孔部
V4 通孔部
WL1 配线层
WL2 配线层

Claims (11)

1.一种半导体集成电路装置，其特征在于：具备电感器元件，所述电感器元件具有第1电感器部分、第2电感器部分及第3电感器部分，
所述第1电感器部分设置在第1配线层的第1区域，具有第1端部，且包含单层绕线线圈，
所述第2电感器部分设置在与所述第1区域不同的所述第1配线层的第2区域，具有第2端部，且包含单层绕线线圈，
所述第3电感器部分设置在与所述第1配线层在第1方向相隔配置的第2配线层，且具有第3端部及第4端部，
所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接，所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接，且
所述第3电感器部分还具备可以对所述电感器元件供给电力的第5端部，
所述第1电感器部分还具有第6端部，
所述第2电感器部分还具有第7端部，
所述电感器元件还具有第4电感器部分与第5电感器部分，
所述第4电感器部分设置在所述第2电感器部分的至少一部分的外周、及从所述第1方向观察时与所述第1配线层的所述第2区域对应的所述第2配线层的第4区域中的所述第3电感器部分的至少一部分的外周的至少一个，且具有第8端部，
所述第5电感器部分设置在所述第1电感器部分的至少一部分的外周、及从所述第1方向观察时与所述第1配线层的所述第1区域对应的所述第2配线层的第3区域中的所述第3电感器部分的至少一部分的外周的至少一个，且具有第9端部，且
所述第4电感器部分的所述第8端部与所述第1电感器部分的所述第6端部电连接，所述第5电感器部分的所述第9端部与所述第2电感器部分的所述第7端部电连接。
2.根据权利要求1所述的半导体集成电路装置，其特征在于：所述第4电感器部分具有：
第6电感器部分，在所述第1配线层中，设置在所述第2电感器部分的至少一部分的外周；
第7电感器部分，在所述第2配线层中，设置在所述第4区域中的所述第3电感器部分的至少一部分的外周；及
第3通孔，以在所述第1方向延伸的方式设置，将所述第6电感器部分与所述第7电感器部分电连接；
所述第5电感器部分具有：
第8电感器部分，在所述第1配线层中，设置在所述第1电感器部分的至少一部分的外周；
第9电感器部分，在所述第2配线层中，设置在所述第3区域中的所述第3电感器部分的至少一部分的外周；及
第4通孔，以在所述第1方向延伸的方式设置，将所述第8电感器部分与所述第9电感器部分电连接。
3.一种半导体集成电路装置，其特征在于：具备电感器元件，所述电感器元件具有第1电感器部分、第2电感器部分及第3电感器部分，
所述第1电感器部分设置在第1配线层的第1区域，具有第1端部，且包含单层绕线线圈，
所述第2电感器部分设置在与所述第1区域不同的所述第1配线层的第2区域，具有第2端部，且包含单层绕线线圈，
所述第3电感器部分设置在与所述第1配线层在第1方向相隔配置的第2配线层，且具有第3端部及第4端部，
所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接，所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接，且
所述第3电感器部分还具备可以对所述电感器元件供给电力的第5端部，
靠近所述第2电感器部分一侧的所述第1电感器部分的曲率比远离所述第2电感器部分一侧的所述第1电感器部分的曲率大，且
靠近所述第1电感器部分一侧的所述第2电感器部分的曲率比远离所述第1电感器部分一侧的所述第2电感器部分的曲率大。
4.一种半导体集成电路装置，其特征在于：具备电感器元件，所述电感器元件具有第1电感器部分、第2电感器部分及第3电感器部分，
所述第1电感器部分设置在第1配线层的第1区域，具有第1端部，且包含单层绕线线圈，
所述第2电感器部分设置在与所述第1区域不同的所述第1配线层的第2区域，具有第2端部，且包含单层绕线线圈，
所述第3电感器部分设置在与所述第1配线层在第1方向相隔配置的第2配线层，且具有第3端部及第4端部，
所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接，所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接，且
所述第3电感器部分还具备可以对所述电感器元件供给电力的第5端部，
靠近所述第2电感器部分一侧的所述第1电感器部分的线宽比远离所述第2电感器部分一侧的所述第1电感器部分的线宽细，且
靠近所述第1电感器部分一侧的所述第2电感器部分的线宽比远离所述第1电感器部分一侧的所述第2电感器部分的线宽细。
5.根据权利要求1、3、4中任一项所述的半导体集成电路装置，其特征在于：与所述第1配线层的所述第1区域对应的所述第2配线层的第3区域中的所述第3电感器部分是从所述第1方向观察时，以与所述第1电感器部分的至少一部分重叠的方式设置，且
与所述第1配线层的所述第2区域对应的所述第2配线层的第4区域中的所述第3电感器部分是从所述第1方向观察时，以与所述第2电感器部分的至少一部分重叠的方式设置。
6.根据权利要求1、3、4中任一项所述的半导体集成电路装置，其特征在于还具备：
第1通孔，以在所述第1方向延伸的方式设置，将所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接；及
第2通孔，以在所述第1方向延伸的方式设置，将所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接。
7.根据权利要求1、3、4中任一项所述的半导体集成电路装置，其特征在于：所述第1电感器部分及所述第2电感器部分从所述第1方向观察时，相对于所述第1电感器部分与所述第2电感器部分之间的假想中心线对称地设置，且
所述第3电感器部分从所述第1方向观察时，相对于所述中心线对称地设置。
8.根据权利要求7所述的半导体集成电路装置，其特征在于：所述第5端部设置在所述第3电感器部分中且在所述中心线上。
9.根据权利要求1、3、4中任一项所述的半导体集成电路装置，其特征在于：当电流流经所述电感器元件时，靠近所述第2电感器部分一侧的所述第1电感器部分的电流的方向与靠近所述第1电感器部分一侧的所述第2电感器部分的电流的方向为相反方向。
10.根据权利要求1、3、4中任一项所述的半导体集成电路装置，其特征在于：所述第1电感器部分及所述第2电感器部分从所述第1方向观察时，相对于所述第1电感器部分与所述第2电感器部分之间的假想线对称地设置。
11.一种振荡电路装置，其特征在于具备：
权利要求1至10中任一项所述的半导体集成电路装置；
电力供给部，经由所述第3电感器部分的所述第5端部对所述电感器元件供给电力；及
电容器，具有第10端部及第11端部；
所述第1电感器部分还具备第12端部，
所述第2电感器部分还具备第13端部，且
所述电容器的所述第10端部与所述第1电感器部分的所述第12端部电连接，所述电容器的所述第11端部与所述第2电感器部分的所述第13端部电连接。
CN202010830563.9A 2020-03-16 2020-08-18 半导体集成电路装置及振荡电路装置 Active CN113411051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020045705A JP2021150339A (ja) 2020-03-16 2020-03-16 半導体集積回路装置および発振回路装置
JP2020-045705 2020-03-16

Publications (2)

Publication Number Publication Date
CN113411051A CN113411051A (zh) 2021-09-17
CN113411051B true CN113411051B (zh) 2024-04-12

Family

ID=77663852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010830563.9A Active CN113411051B (zh) 2020-03-16 2020-08-18 半导体集成电路装置及振荡电路装置

Country Status (4)

Country Link
US (1) US11652046B2 (zh)
JP (1) JP2021150339A (zh)
CN (1) CN113411051B (zh)
TW (1) TWI760814B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023045027A (ja) 2021-09-21 2023-04-03 キオクシア株式会社 半導体集積回路及び受信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977027A (zh) * 2005-02-11 2011-02-16 半导体元件工业有限责任公司 集成半导体电感器及其方法
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013939A (en) * 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
EP1478045B1 (en) * 2003-05-16 2012-06-06 Panasonic Corporation Mutual induction circuit
US6943636B2 (en) * 2003-08-13 2005-09-13 Agilent Technologies, Inc. Oscillator for SERDES
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置
US20060220773A1 (en) * 2005-03-31 2006-10-05 Jun Su Spiral transformers and associated methods of operation
CN1905361B (zh) * 2005-07-27 2012-06-13 精工爱普生株式会社 半导体装置及振荡器
JP5177387B2 (ja) 2008-02-08 2013-04-03 日本電気株式会社 インダクタ用シールドおよびシールド付きインダクタ
GB0918221D0 (en) * 2009-10-16 2009-12-02 Cambridge Silicon Radio Ltd Inductor structure
US20120244802A1 (en) * 2011-03-24 2012-09-27 Lei Feng On chip inductor
JP2012222252A (ja) 2011-04-12 2012-11-12 Renesas Electronics Corp 半導体装置
US9697938B2 (en) * 2014-01-17 2017-07-04 Marvell World Trade Ltd. Pseudo-8-shaped inductor
US9813023B2 (en) * 2015-12-16 2017-11-07 Silicon Laboratories Inc. Common-mode impedance network for reducing sensitivity in oscillators
WO2017141505A1 (ja) * 2016-02-16 2017-08-24 ソニー株式会社 半導体装置、半導体チップおよびシステム
JP6619698B2 (ja) * 2016-06-09 2019-12-11 ルネサスエレクトロニクス株式会社 半導体装置、及び通信回路
TWI645430B (zh) * 2018-02-09 2018-12-21 瑞昱半導體股份有限公司 變壓器結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977027A (zh) * 2005-02-11 2011-02-16 半导体元件工业有限责任公司 集成半导体电感器及其方法
CN106233461A (zh) * 2014-04-24 2016-12-14 瑞萨电子株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN113411051A (zh) 2021-09-17
US11652046B2 (en) 2023-05-16
US20210287987A1 (en) 2021-09-16
TW202137693A (zh) 2021-10-01
TWI760814B (zh) 2022-04-11
JP2021150339A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
US8576039B2 (en) Inductor structure
JP5376060B2 (ja) アンテナ及びｒｆｉｄデバイス
US8276259B1 (en) Method of constructing a differential inductor
EP2669906B1 (en) An integrated circuit based transformer
KR101023609B1 (ko) 반도체 장치
US20080117011A1 (en) Inductors having input/output paths on opposing sides
JP6350766B2 (ja) アンテナ装置および電子機器
TWI545596B (zh) 電感器組件及製造電感器組件之方法
US8203419B2 (en) Inductor
TW201725684A (zh) 積體電感結構
CN108346642A (zh) 一种电感堆叠结构
CN113411051B (zh) 半导体集成电路装置及振荡电路装置
JP2017201761A (ja) 高周波ノイズ対策回路
JP6288350B2 (ja) 表面実装型アンテナおよび電子機器
US7701036B2 (en) Inductor with plural coil layers
US9520220B2 (en) Parameter-variable device, variable inductor and device having the variable inductor
JP5365677B2 (ja) 非接触式データキャリア装置
JP2005167468A (ja) 電子装置および半導体装置
WO2012144360A1 (ja) 高周波トランス、高周波部品および通信端末装置
JP5776297B2 (ja) 高周波トランス、高周波部品および通信端末装置
TWI544668B (zh) 電子裝置
KR101116897B1 (ko) 디지털 ｃｍｏｓ 공정에서 주파수 합성기에 사용되는 솔레노이드 인덕터
TWI810822B (zh) 半導體積體電路及接收裝置
TW201640531A (zh) 電子裝置
JP2013229937A (ja) ブースターアンテナ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant