TW201640531A - 電子裝置 - Google Patents

Abstract

一種電子裝置，係包括：具有至少一穿孔之導磁件、設於該導磁件周圍及該穿孔中之線路結構、以及包覆該導磁件與該線路結構之基體，使該結構產生較高磁通量，進而增加電感量。

Description

電子裝置

本發明係有關一種電子裝置，尤指一種具導磁件(ferromagnetic material)之電子裝置。

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了滿足半導體封裝件微小化(miniaturization)的封裝需求，係朝降低承載晶片之封裝基板的厚度發展。電子產品能否達到輕、薄、短、小、快之理想境界，取決於晶片在高記憶容量，寬頻及低電壓化需求之發展，惟晶片能否持續提高記憶容量與操作頻率並降低電壓需求，端視晶片上電子電路與積體化的程度，以及作為提供電子電路訊號與電源傳遞媒介所用之輸入/輸出接腳(I/O Connector)密度而定。

一般半導體應用裝置，例如通訊或高頻半導體裝置中，常需要將電阻器、電感器、電容器及振盪器(oscillator)等多數射頻(radio frequency)被動元件電性連接至所封裝之半導體晶片，俾使該半導體晶片具有特定之電流特性或發出訊號。

以球柵陣列(Ball Grid Array，簡稱BGA)半導體裝置 為例，多數被動元件雖安置於基板表面，而為了避免該等被動元件阻礙半導體晶片與多數銲墊間之電性連結及配置，傳統上多將該等被動元件安置於基板角端位置或半導體晶片接置區域以外基板之額外佈局面積上。

然而，限定被動元件之位置將縮小基板線路佈局(Routability)之靈活性；同時此舉需考量銲墊位置會導致該等被動元件佈設數量受到侷限，不利半導體裝置高度集積化之發展趨勢；甚者，被動元件佈設數量隨著半導體封裝件高性能之要求而相對地遽增，如採習知方法該基板表面必須同時容納多數半導體晶片以及較多被動元件而造成封裝基板面積加大，進而迫使封裝件體積增大，亦不符合半導體封裝件輕薄短小之發展潮流。

基於上述問題，遂將該多數被動元件製作成集總元件(如晶片型電感)整合至半導體晶片與銲墊區域間之基板區域上。如第1圖所示之半導體封裝件1，其於一具有線路層11之基板10上設置一半導體晶片13及複數電感元件12，且該半導體晶片13藉由複數銲線130電性連接該線路層11之銲墊110。

惟，隨著半導體裝置內單位面積上輸出/輸入連接端數量的增加，銲線130之數量亦隨之提昇，且一般電感元件12之高度(0.8毫米)係高於該半導體晶片13之高度(0.55毫米)，故銲線130容易碰觸該電感元件12而造成短路。

再者，若欲避免上述短路問題，需將該銲線130之弧度拉高並橫越該電感元件12之上方，但此方式將提高銲接 之困難度並增加製程複雜性，且增加該銲線130之弧線(Wire Loop)之長度，故將大幅提升該銲線130之製作成本，且該銲線130本身具有重量，若拉高之銲線130缺乏支撐，易因該銲線130本身重力崩塌(Sag)而碰觸該電感元件12，因而導致短路。

又，該電感元件12係為晶片型，故其所需體積大，特別是電源電路所需之電感元件12，且寄生(parasitic)效應隨著該電感元件12遠離該半導體晶片13而增加。

另外，以線圈型電感12’取代該電感元件12，如第1’圖所示，以避免上述問題，但該線圈型電感12’僅設在該基板10上，使該線圈型電感12’所產生之電感模擬值為17Nh(於2.0mm×1.25mm之面積上)，致使該線圈型電感12’之電感值過小而不符合需求。

因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種電子裝置，係包括：基體；導磁件，係嵌埋於該基體中，該導磁件具有相對之第一表面與第二表面、鄰接該第一與第二表面之外側面、及連通該第一與第二表面之至少一穿孔；以及線路結構，係設於該導磁件之第一表面、第二表面與外側面周圍並延伸入該穿孔中，使該導磁件與該線路結構能產生磁通量。

前述之電子裝置中，該基體係包含至少一介電層，使 該導磁件嵌埋於該介電層中。

前述之電子裝置中，該導磁件係為鐵(Fe)、錳(Mn)、鋅(Zn)、鎳(Ni)或上述材料之合金所構成之群組之其中一者；或者，該導磁件係為鐵素體或鐵氧體。

前述之電子裝置中，該線路結構係包含設於該第一表面上之第一線路層、設於該第二表面上之第二線路層、及複數連接該第一與第二線路層之導電柱，且部分該導電柱位於該穿孔中，而部分該導電柱位於該外側面。

再者，該第一線路層具有複數第一導電跡線，且該第二線路層具有複數第二導電跡線，使同一條第一導電跡線之相對兩端分別連接至不同之第二導電跡線。

又，該導電柱之高度大於或等於該導磁件之高度。例如，該第一線路層接觸或分離該第一表面；或者，該第二線路層接觸或分離該第二表面。

前述之電子裝置中，該線路結構係嵌埋於該基體中。

前述之電子裝置中，該穿孔為封閉式或開放式。例如，該穿孔為開放式，且具有至少一缺口。

由上可知，本發明之電子裝置中，主要藉由該線路結構環繞該具有穿孔之導磁件，使該導磁件與該線路結構產生之磁通量增加，以增加電感量，進而增加電感值。

再者，藉由該導磁件之設計，可增加單一線圈之電感值，故相較於習知無導磁件之線圈型電感，本發明可用較少的線圈數量達到相同的電感值，因而能微小化電感之體積。

1‧‧‧半導體封裝件

10‧‧‧基板

11‧‧‧線路層

110‧‧‧銲墊

12‧‧‧電感元件

12’‧‧‧線圈型電感

13‧‧‧半導體晶片

130‧‧‧銲線

2,3,4‧‧‧電子裝置

20‧‧‧基體

200‧‧‧介電層

21,51,61,61’‧‧‧導磁件

21a‧‧‧第一表面

21b‧‧‧第二表面

21c‧‧‧外側面

21d‧‧‧內側面

210,510,610,610’‧‧‧穿孔

22‧‧‧線路結構

220a,220b,320a,320b,420a,420b‧‧‧導電柱

221,221’‧‧‧第一線路層

221a,221b‧‧‧導電跡線

222,222’‧‧‧第一線路層

222a,222b‧‧‧導電跡線

610a‧‧‧缺口

H,H’,H”,L‧‧‧高度

第1及1’圖係為習知半導體封裝件之剖視示意圖；第2圖係為本發明之電子裝置之第一實施例之剖視示意圖；其中，第2’圖係為第2圖之局部上視圖；第3圖係為本發明之電子裝置之第二實施例之剖視示意圖；第4圖係為本發明之電子裝置之第三實施例之剖視示意圖；第5圖係為本發明之電子裝置之導磁件之另一實施例之上視示意圖；以及第6A至6G圖係為本發明之電子裝置之導磁件之其它實施例之上視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、“一”、“二”及“三”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍， 其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2及2’圖係為本發明之電子裝置2之第一實施例之示意圖。

如第2及2’圖所示，該電子裝置2係包括：基體20、一導磁件21、以及圍繞該導磁件21的線路結構22。

所述之基體20係包含至少一介電層200(如第2圖所示之三層)，且該導磁件21與該線路結構22均嵌埋於該介電層200中，使該基體20包覆該導磁件21與該線路結構22。

於本實施例中，該基體20可包含內部線路(圖略)及位於各該介電層200中以電性連接該內部線路之複數導電盲孔(圖略)。

另外，可於該基體20上或該基體20中設置電子元件(圖略)。例如，該電子元件係為主動元件、被動元件或其組合者，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。

所述之導磁件21係為高磁導率(permeability)之導磁件，如鐵素體(ferrite)或鐵氧體；或者，該導磁件21可為鐵(Fe)、錳(Mn)、鋅(Zn)、鎳(Ni)或上述材料之合金所構成之群組之其中一者。該導磁件21具有相對之第一表面21a與第二表面21b、鄰接該第一與第二表面21a,21b之外側面21c、及連通該第一與第二表面21a,21b之穿孔210，使該導磁件21呈圓形環體，其中，該穿孔210之壁面係為 該導磁件21之內側面21d。

於本實施例中，該穿孔210為封閉式，且該介電材填入該穿孔210中，使該導磁件21嵌埋於該介電層200中。

所述之線路結構22係設於該導磁件21之第一表面21a、第二表面21b與外側面21c上並延伸入該穿孔210中，以令該線路結構22與該導磁件21產生磁通量，並使該線路結構22與該導磁件21構成電感。

於本實施例中，該線路結構22係包含設於該第一表面21a上之第一線路層221、設於該第二表面21b上之第二線路層222、及連接該第一與第二線路層221,222之導電柱220a,220b，且部分該導電柱220a位於該穿孔210中，而部分該導電柱220b位於該外側面21c旁，令該第一線路層221藉由該些導電柱220a,220b電性連接第二線路層220。

具體地，該些導電柱220a,220b係分佈於介電層220中，且該第一與第二線路層221,222係分佈於介電層220上。例如，該些導電柱220a,220b係為銅材，且例如作為導電盲孔(via)，並以佈線(routing)製程製作於介電層220中，而該第一與第二線路層221,222係為銅材並以如濺鍍(Sputtering)、塗佈(coating)或電鍍(plating)等佈線(routing)製程製作於該介電層200上，以令該第一與第二線路層221,222可電性連接該基體20之內部線路。

再者，如第2’圖所示，該第一線路層221具有複數第一導電跡線221a,221b，且該第二線路層222具有複數第二導電跡線222a,222b，使同一條第一導電跡線221a之相對 兩端分別連接不同之導電柱220a,220b，以連接至不同之第二導電跡線222a,222b。

又，該第一導電跡線221a,221b係跨設於該外側面21c與該穿孔210之間以經過該導磁件21之第一表面21a上方，且該第二導電跡線222a,222b係跨設於該外側面21c與該穿孔210之間以經過該導磁件21之第二表面21b上方，使該線路結構22構成複數線圈，如第2’圖所示(該第二導電跡線222a,222b以虛線表示其位於最下方而被介電層所覆蓋)，令該些線圈串接成繞圈狀而套設該導磁件21之環體。

另外，該導電柱220a,220b之高度H大於該導磁件21之高度L，使該第一線路層221分離該第一表面21a，且該第二線路層222接觸該第二表面21b，如第2圖所示。

第3圖係為本發明之電子裝置3之第二實施例之剖面示意圖。本實施例與第一實施例之差異在於導電柱之相對高度，故僅說明相異處，而其它相同處不再贅述。

如第3圖所示，該導電柱320a,320b之高度H’等於該導磁件21之高度L，使該第一線路層221’接觸該第一表面21a，且該第二線路層222接觸該第二表面21b。

第4圖係為本發明之電子裝置4之第三實施例之剖面示意圖。本實施例與第一實施例之差異在於導電柱之相對高度，故僅說明相異處，而其它相同處不再贅述。

如第4圖所示，該導電柱420a,420b之高度H”大於該導磁件21之高度L，使該第一線路層221分離該第一表面 21a，且該第二線路層222’分離該第二表面21b。

透過前述說明可知，本發明之電子裝置2,3,4藉由該導磁件21具有穿孔210之設計，使該線路結構22環繞該導磁件21，而磁場將趨向於集中在低磁阻的鐵磁路徑(ferromagnetic path)，因而得以增加磁通量，進而增加電感量，使本發明之電感值可提高至75nH(Henry)(遠大於習知技術之17nH)。

再者，本發明藉由該導磁件21具有穿孔210之設計，可增加單一線圈之電感值，故相較於習知無磁鐵之線圈型電感，本發明可用較少的線圈數量達到相同的電感值。例如，習知線圈型電感需三圈線圈才能達到17nH，而本發明之線圈僅需一圈即可達到17nH。

又，本發明之電感係由該線路結構22與該導磁件21所構成，故能依需求微小化電感之體積。例如，欲達到相同的電感值，本發明之線圈之圈數少於習知線圈型電感之圈數圈，因而減少電感之體積，且該導磁件21內部可無需設計線路(即純導磁材質)，因而其體積可依需求減少，故本發明之電感符合微小化之需求。

因此，相較於習知技術，本發明之電子裝置2,3,4能以更小的佈設範圍製作電感並產生更大的電感值。

第5圖係為本發明之導磁件之另一實施例之剖面示意圖。如第5圖所示，該導磁件51呈矩形環體且具有複數穿孔510，於本實施例中係為兩個，而使該導磁件51之上視圖呈現「日」字型。當然該穿孔亦可為多個，而使該導磁 件之上視圖呈現「田」字型。

第6A至6G圖係為本發明之導磁件之其它實施例之剖面示意圖。

如第6A至6C圖所示，該導磁件61呈矩形環體，且具有一個開放式穿孔610’，亦即該穿孔610’具有至少一缺口610a，如第6A圖所示之一個缺口610a、或如第6B及6C圖所示之複數缺口610a(即兩個)。

再者，亦可如第6D及6E圖所示，該導磁件61呈矩形環體並具有複數開放式穿孔610’(即兩個)，該些穿孔610’具有複數缺口610a(即三個)；或者，如第6F圖所示，該導磁件61呈矩形環體並具有連通該些穿孔610’之一個缺口610a。

另一方面，該導磁件61’亦可具有混合式穿孔，如第6G圖所示，該導磁件61’呈矩形環體並具有複數穿孔610,610’，其中一穿孔610為封閉式穿孔，另一穿孔610’為具有一缺口610a之開放式穿孔。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2‧‧‧電子裝置

20‧‧‧基體

200‧‧‧介電層

21‧‧‧導磁件

21a‧‧‧第一表面

21b‧‧‧第二表面

21c‧‧‧外側面

21d‧‧‧內側面

210‧‧‧穿孔

22‧‧‧線路結構

220a,220b‧‧‧導電柱

221‧‧‧第一線路層

222‧‧‧第二線路層

H,L‧‧‧高度

Claims (12)

1. 一種電子裝置，係包括：基體；導磁件，係嵌埋於該基體中，該導磁件具有相對之第一表面與第二表面、鄰接該第一與第二表面之外側面、及連通該第一與第二表面之至少一穿孔；以及線路結構，係設於該導磁件之第一表面、第二表面與外側面周圍並延伸入該穿孔中，使該導磁件與該線路結構能產生磁通量。
2. 如申請專利範圍第1項所述之電子裝置，其中，該基體係包含至少一介電層，使該導磁件嵌埋於該介電層中。
3. 如申請專利範圍第1項所述之電子裝置，其中，形成該導磁件係為鐵(Fe)、錳(Mn)、鋅(Zn)、鎳(Ni)或上述材料之合金所構成之群組之其中一者。
4. 如申請專利範圍第1項所述之電子裝置，其中，該導磁件係為鐵素體或鐵氧體。
5. 如申請專利範圍第1項所述之電子裝置，其中，該線路結構係包含設於該第一表面上之第一線路層、設於該第二表面上之第二線路層、及複數連接該第一與第二線路層之導電柱，且部分該導電柱位於該穿孔中，而部分該導電柱位於該外側面。
6. 如申請專利範圍第5項所述之電子裝置，其中，該第一線路層具有複數第一導電跡線，且該第二線路層具 有複數第二導電跡線，使同一條第一導電跡線之相對兩端分別連接至不同之第二導電跡線。
7. 如申請專利範圍第5項所述之電子裝置，其中，該導電柱之高度大於或等於該導磁件之高度。
8. 如申請專利範圍第5項所述之電子裝置，其中，該第一線路層接觸或分離該第一表面。
9. 如申請專利範圍第5項所述之電子裝置，其中，該第二線路層接觸或分離該第二表面。
10. 如申請專利範圍第1項所述之電子裝置，其中，該線路結構係嵌埋於該基體中。
11. 如申請專利範圍第1項所述之電子裝置，其中，該穿孔為封閉式或開放式。
12. 如申請專利範圍第11項所述之電子裝置，其中，該穿孔為開放式且具有至少一缺口。