KR20170004121A - 코일 부품 및 그 실장 기판 - Google Patents

Abstract

본 발명은 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함하는 자성체 바디 및 상기 자성체 바디의 외주면에 배치되며, 상기 제1 내지 제4 코일부와 접속된 제1 내지 제4 외부전극을 포함하며, 상기 제1 코일부와 제3 코일부는 제1 코어부를 갖고, 제2 코일부와 제4 코일부는 제2 코어부를 가지며, 상기 제1 내지 제4 코일부의 외측에 배치된 외주부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품 및 그 실장 기판을 제공한다.

Description

코일 부품 및 그 실장 기판{Coil component and and board for mounting the same}

본 발명은 코일 부품 및 그 실장 기판에 관한 것이다.

디지털 TV, 스마트 폰, 노트북 컴퓨터 등 전자 제품의 고주파 대역에서의 데이터 송수신의 기능이 널리 사용되고 있으며, 향후에도 이러한 IT 전자 제품이 하나의 기기 뿐만 아니라 상호 간에 USB, 기타 통신 포트를 연결하여 다기능, 복합화로 활용 빈도가 높을 것으로 예상된다.

스마트폰이 진화함에 따라 고전류용, 고효율 및 고성능화된 소형 사이즈의 박형화된 파워 인덕터의 수요가 증가하고 있다.

이에 따라, 과거 2520 사이즈 1mm 두께의 제품에서 현재 2016 사이즈 1mm 두께의 제품이 채용되고 있으며, 향후 1608 사이즈 0.8mm 두께까지 감소한 사이즈의 제품으로 소형화될 전망이다.

이와 동시에 실장 면적을 줄일 수 있는 장점을 지닌 어레이에 대한 수요 역시 증가하고 있는 실정이다.

상기 어레이는 복수 개의 코일부 사이의 결합 계수 혹은 상호 인덕턴스에 따라 비커플드(Noncoupled) 혹은 커플드(Coupled) 인덕터 형태 혹은 상기 형태의 혼합 형태를 가질 수 있다.

한편, 복수 개의 코일부가 서로 이격하여 배치되어 서로 자속의 영향을 받지 않는 비커플드(Noncoupled) 인덕터 어레이 칩의 경우 각 코일의 인덕턴스를 동일하게 구현할 수 있다면 실장 면적의 감소 효과와 더불어 인덕터 어레이 칩의 효율을 증가시킬 수 있다.

많은 어플리케이션에서 비커플드(Noncoupled) 인덕터 어레이 칩에 대한 수요가 있으나, 각 코일들이 동일한 인덕턴스 값을 가지는 구조가 아니어서 문제가 있었다.

따라서, 각 코일들이 동일한 인덕턴스 값을 가지며, 서로 자속의 영향을 받지 않는 비커플드(Noncoupled) 인덕터 어레이 제품을 구현할 필요가 있다.

한국공개특허 2005-0011090

본 발명은 코일 부품 및 그 실장 기판에 관한 것이다.

본 발명의 일 실시 형태는 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함하는 자성체 바디 및 상기 자성체 바디의 외주면에 배치되며, 상기 제1 내지 제4 코일부와 접속된 제1 내지 제4 외부전극을 포함하며, 상기 제1 코일부와 제3 코일부는 제1 코어부를 갖고, 제2 코일부와 제4 코일부는 제2 코어부를 가지며, 상기 제1 내지 제4 코일부의 외측에 배치된 외주부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품을 제공한다.

본 발명의 다른 실시 형태는 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판과 상기 인쇄회로기판 위에 설치된 코일 부품을 포함하며, 상기 코일 부품은, 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함하는 자성체 바디 및 상기 자성체 바디의 외주면에 배치되며, 상기 제1 내지 제4 코일부와 접속된 제1 내지 제4 외부전극을 포함하며, 상기 제1 코일부와 제3 코일부는 제1 코어부를 갖고, 제2 코일부와 제4 코일부는 제2 코어부를 가지며, 상기 제1 내지 제4 코일부의 외측에 배치된 외주부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품의 실장 기판을 제공한다.

본 발명의 일 실시형태에 의한 코일 부품은 복수 개의 코일부가 서로 이격하여 배치되되, 자성체 바디의 영역에 따라 투자율이 서로 다른 재료를 사용함으로써, 서로 자속의 영향을 받지 않고, 결합 계수 감소 효과가 우수한 비커플드(Noncoupled) 인덕터 어레이 형태를 구현할 수 있다. 또한, 이러한 어레이 형태로 인해 실장 면적의 감소 효과가 있다.

또한, 각 코일이 코일 부품의 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가짐으로써 각 코일의 인덕턴스를 동일하게 구현할 수 있어 실장 면적의 감소 효과와 더불어 인덕터 어레이 칩의 효율을 증가시킬 수 있다.

도 1은 본 발명의 제1 실시 형태에 따른 코일 부품의 내부 투영 사시도이다.
도 2는 도 1의 상부에서 바라본 평면도이다.
도 3은 도 1의 X-X' 에 따른 단면도이다.
도 4는 본 발명의 제2 실시 형태에 따른 코일 부품의 내부 투영 사시도이다.
도 5는 도 4의 상부에서 바라본 평면도이다.
도 6은 도 4의 X-X' 에 따른 단면도이다.
도 7은 도 1의 코일 부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 다만, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

코일 부품

본 발명의 일 실시형태에 따른 코일 부품은 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함하는 자성체 바디 및 상기 자성체 바디의 외주면에 배치되며, 상기 제1 내지 제4 코일부와 접속된 제1 내지 제4 외부전극을 포함한다.

본 실시 형태에 있어서 “제1” 내지 “제4”라는 한정은 그 대상을 구분하기 위한 것에 지나지 않으며, 상기 순서에 제한되는 것은 아니다.

상기 자성체 바디는 육면체일 수 있으며, “L 방향”을 “길이 방향”, “W 방향”을 “폭 방향”, “T 방향”을 “두께 방향”이라 할 수 있다.

상기 자성체 바디는 기판을 포함하며, 상기 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함할 수 있다.

상기 기판은 자성체 기판일 수 있으며, 상기 자성체는 니켈-아연-구리 페라이트를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.

또한, 본 발명의 일 실시 형태에 따른 코일 부품은 상기 자성체 바디의 일면에 형성된 제1, 제2 외부 전극과 상기 자성체 바디의 일면과 마주보는 타면에 형성된 제3, 제4 외부 전극을 포함할 수 있다.

이하에서는 도면을 참조하여, 제1 내지 제4 코일부와 제1 내지 제4 외부전극 및 자성체 바디에 대하여 설명하도록 한다.

도 1은 본 발명의 제1 실시 형태에 따른 코일 부품의 내부 투영 사시도이다.

도 2는 도 1의 상부에서 바라본 평면도이다.

도 3은 도 1의 X-X' 에 따른 단면도이다.

도 1 내지 도 3을 참조하면, 본 발명의 제1 실시형태에 따른 코일 부품은 기판(11)의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부(21, 22)와 상기 기판(11)의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부(23, 24)를 포함하는 자성체 바디(10) 및 상기 자성체 바디(10)의 외주면에 배치되며, 상기 제1 내지 제4 코일부(21, 22, 23, 24)와 접속된 제1 내지 제4 외부전극(31, 32, 33, 34)을 포함하며, 상기 제1 코일부(21)와 제3 코일부(23)는 제1 코어부(51)를 갖고, 제2 코일부(22)와 제4 코일부(24)는 제2 코어부(52)를 가지며, 상기 제1 내지 제4 코일부(21, 22, 23, 24)의 외측에 배치된 외주부(60)는 상기 제1 및 제2 코어부(51, 52)보다 큰 투자율을 갖는다.

도 1 내지 도 3을 참조하면, 상기 제1 코일부(21)와 제2 코일부(22)는 상기 기판(11)의 일면에 이격하여 배치되며, 자성체 바디(10)의 길이 방향 중앙부를 중심으로 일렬로 나란히 배치된다.

또한, 상기 제3 코일부(23)와 제4 코일부(24)는 상기 기판(11)의 타면에 이격하여 배치되며, 자성체 바디(10)의 길이 방향 중앙부를 중심으로 일렬로 나란히 배치된다.

상기 제1 코일부(21)와 제2 코일부(22)는 상기 자성체 바디(10)의 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가지며, 상기 제3 코일부(23)와 제4 코일부(24)도 상기 자성체 바디(10)의 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가진다.

상기 자성체 바디(10)의 중앙부는 길이 방향의 중심부 영역을 의미할 수 있으며, 길이 방향 양 단부에서 정확히 동일한 거리에 있는 지점을 의미하는 것은 아니다.

상기 제1 및 제2 코일부(21, 22)가 감겨진 형상에서 각각 내부의 자성체 중심은 코어로 지칭할 수 있으며, 이하에서는 동일한 개념으로 사용하도록 한다.

또한, 상기 기판(11)의 타면에서는 상기 제3 코일부(23)가 감겨진 형상에서 중심과 제4 코일부(24)가 감겨진 형상에서 중심이 코어로 지칭될 수 있어, 상기 기판(11)은 2개의 코어(51, 52)를 가질 수 있다.

본 발명의 일 실시형태에 따르면, 상기 제1 코일부(21)와 제2 코일부(22)는 상기 자성체 바디의 중앙부를 기준으로 대칭이고, 상기 제3 코일부(23)와 제4 코일부(24)는 상기 자성체 바디의 중앙부를 기준으로 대칭인 구조를 가지므로, 동일한 인덕턴스 값을 가질 수 있다.

또한, 상기 제1 코일부(21)와 제2 코일부(22) 및 제3 코일부(23)와 제4 코일부(24)는 상기 자성체 바디(10)의 두께 방향 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가지므로, 동일한 인덕턴스 값을 가질 수 있다.

특히, 본 발명의 제1 실시형태에 따르면 상기 제1 코일부 내지 제4 코일부(21, 22, 23, 24)는 각각 상기 자성체 바디(10)의 중앙부에 인접한 영역의 코일 밀도가 자성체 바디(10)의 단부측 영역의 코일 밀도보다 높을 수 있다.

상기 제1 코일부 내지 제4 코일부(21, 22, 23, 24)가 각각 상기 자성체 바디(10)의 중앙부에 인접한 영역의 코일 밀도가 자성체 바디(10)의 단부측 영역의 코일 밀도보다 높도록 배치됨으로써, 자체 인덕턴스(Self Inductance)를 증가시킬 수 있다.

도 3을 참조하면, 상기 제1 코일부 내지 제4 코일부(21, 22, 23, 24)가 상기 자성체 바디(10)의 중앙부에 인접한 영역에서 각각 네 개의 코일 단면이 배치되어 있음을 알 수 있다.

또한, 상기 제1 코일부 내지 제4 코일부(21, 22, 23, 24)는 상기 자성체 바디(10)의 단부측 영역에서 각각 세 개의 코일 단면이 배치되어 있음을 알 수 있다.

즉, 본 발명의 제1 실시형태에 따르면 상기 제1 코일부 내지 제4 코일부(21, 22, 23, 24)가 각각 상기 자성체 바디(10)의 중앙부에 인접한 영역의 코일 밀도가 자성체 바디(10)의 단부측 영역의 코일 밀도보다 높도록 배치됨으로써, 자체 인덕턴스(Self Inductance)를 증가시킬 수 있다.

도 3에서는 상기 자성체 바디(10)의 중앙부에 인접한 영역에 네 개의 코일이 배치되고, 단부측 영역에 세 개의 코일이 배치되는 것으로 도시되어 있으나, 반드시 이에 제한되는 것은 아니다.

한편, 상기 제1 코일부(21)와 제2 코일부(22)의 일단은 상기 자성체 바디(10)의 폭 방향 일면으로 각각 노출되며 상기 제3 코일부(23)와 제4 코일부(24)의 일단은 상기 자성체 바디(10)의 폭 방향 타면으로 각각 노출되어, 상기 제1 내지 제4 외부 전극(31, 32, 33, 34)에 접속될 수 있다.

즉, 상기 제1 코일부(21)의 일단이 상기 자성체 바디(10)의 폭 방향 제1면으로 노출될 경우, 상기 제1 코일부(21)와 동일 평면상에 이격하여 배치되되, 상기 자성체 바디(10)의 중앙부를 중심으로 일렬로 나란히 감겨진 상기 제2 코일부(22)의 일단은 상기 자성체 바디(10)의 폭 방향 제1면으로 노출되되, 제1 코일부(21)의 노출 위치와 이격된 위치로 노출된다.

이와 같이 노출된 상기 제1 코일부(21)의 일단은 제1 외부전극(31)과 접속되고, 상기 제2 코일부(22)의 일단은 상기 제2 외부전극(32)에 접속될 수 있다.

이에 더하여, 상기 제1 코일부(21)와 제2 코일부(22)는 상기 자성체 바디(10)의 중심을 기준으로 대칭인 형상을 가질 수 있다.

상기와 같은 특징으로 인하여, 상기 제1 코일부(21)와 제2 코일부(22)의 길이는 서로 동일할 수 있다.

마찬가지로, 상기 기판(11)의 타면에 배치되는 제3 코일부(23)의 일단은 상기 자성체 바디(10)의 폭 방향 제2면으로 노출된다.

또한, 상기 제3 코일부(23)와 동일 평면상에 이격하여 배치되되, 상기 자성체 바디(10)의 중앙부를 중심으로 일렬로 나란히 감겨진 상기 제4 코일부(24)의 일단은 상기 자성체 바디(10)의 폭 방향 제2면으로 노출되되 상기 제3 코일부(23)의 노출 위치와 이격된 위치로 노출될 수 있다.

이와 같이 노출된 상기 제3 코일부(23)의 일단은 제3 외부전극(33)과 접속되고, 상기 제4 코일부(24)의 일단은 상기 제4 외부전극(34)에 접속될 수 있다.

또한, 상기 제3 코일부(23)와 제4 코일부(24)의 길이는 서로 동일할 수 있다.

상기와 같이 제1 내지 제4 코일부(21, 22, 23, 24)가 상기 자성체 바디(10)의 일면 및 타면으로 서로 이격하여 노출함으로써, 상기 제1 내지 제4 외부전극(31, 32, 33, 34)과 각각 접속될 수 있다.

상기 제1 및 제2 외부전극(31, 32)은 입력 단자이고, 제3 및 제4 외부전극(33, 34)은 출력 단자일 수 있으나, 반드시 이에 제한되는 것은 아니다.

한편, 상기 제1 코일부(21)와 제2 코일부(22)는 상기 절연 기판(11)의 상부로서 동일 평면상에 형성될 수 있으며, 상기 제3 코일부(23)와 제4 코일부(24)는 상기 절연 기판(11)의 하부로서 동일 평면상에 형성될 수 있으며, 상기 제1 코일부(21)와 제3 코일부(23)는 비아(미도시)에 의해 서로 연결될 수 있다.

마찬가지로, 상기 제2 코일부(22)와 제4 코일부(24)는 비아(미도시)에 의해 서로 연결될 수 있다.

따라서, 입력 단자인 제1 외부전극(31)에서 입력된 전류는 상기 제1 코일부(21)를 거쳐 비아 및 제3 코일부(23)를 지나 출력 단자인 제3 외부전극(33)으로 흐르게 된다.

마찬가지로, 입력 단자인 제2 외부전극(32)에서 입력된 전류는 상기 제2 코일부(22)를 거쳐 비아 및 제4 코일부(24)를 지나 출력 단자인 제4 외부전극(34)으로 흐르게 된다.

본 발명의 일 실시형태에 의한 코일 부품은 상기 제1 코일부(21)와 제2 코일부(22)는 상기 자성체 바디(10)의 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가지며, 상기 제3 코일부(23)와 제4 코일부(24)도 상기 자성체 바디(10)의 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가짐으로써, 비커플드(Noncoupled) 인덕터 어레이 형태를 가지게 된다.

또한, 상기의 구조로 인하여 상기 기판(11)의 상부 및 하부에 각각 배치된 제1 및 제2 코일부(21, 22)와 제3 및 제4 코일부(23, 24)는 자속의 흐름을 대칭으로 형성할 수 있다.

따라서, 각 코일이 코일 부품의 중앙부를 기준으로 거울에 비쳐진 형상으로 대칭 구조를 가짐으로써 각 코일의 인덕턴스를 동일하게 구현할 수 있어 실장 면적의 감소 효과와 더불어 인덕터 어레이 칩의 효율을 증가시킬 수 있다..

상기 제1 내지 제4 코일부(21, 22, 23, 24)는 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.

상기 제1 내지 제4 코일부(21, 22, 23, 24)는 코일에 도전성을 부여할 수 있는 재료로 이루어지면 족하며, 상기 나열된 금속에 한정되는 것은 아니다.

또한, 상기 제1 내지 제4 코일부(21, 22, 23, 24)는 다각형, 원형, 타원형 또는 불규칙 형태일 수 있으며, 그 형태에 있어서 특별한 제한은 없다.

상기 제1 내지 제4 코일부(21, 22, 23, 24)는 각각 인출 단자(미도시)를 통하여 상기 제1 내지 제4 외부전극(31, 32, 33, 34)에 접속될 수 있다.

상기 외부 전극은 제1 내지 제4 외부전극(31, 32, 33, 34)을 포함할 수 있다.

상기 제1 내지 제4 외부전극(31, 32, 33, 34)은 자성체 바디(10)의 두께 방향(“T 방향”)으로 연장되어 형성될 수 있다.

상기 제1 내지 제4 외부전극(31, 32, 33, 34)은 서로 이격되어 배치되어 전기적으로 분리되어 있을 수 있다.

상기 제1 내지 제4 외부전극(31, 32, 33, 34)은 자성체 바디(10)의 상면 및 하면의 일부로 연장되어 형성될 수 있다.

상기 제1 내지 제4 외부전극(31, 32, 33, 34)과 자성체 바디(10)의 접합 부분은 앵글 형상을 가지므로 제1 내지 제4 외부전극(31, 32, 33, 34)과 자성체 바디(10)의 고착력은 향상될 수 있으며, 외부 충격 등에 대하여 견디는 성능이 향상될 수 있다.

상기 제1 내지 제4 외부전극(31, 32, 33, 34)을 구성하는 금속은 제1 내지 제4 외부전극(31, 32, 33, 34)에 전기 전도성을 부여할 수 있는 금속이면 특별히 제한되지 않는다.

구체적으로 상기 제1 내지 제4 외부전극(31, 32, 33, 34)은 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.

금, 은, 백금, 팔라듐은 값이 비싸지만 안정적이라는 장점이 있고, 구리, 니켈은 값은 싸지만 소결 중에 산화되어 전기 전도성을 저하시킬 수 있는 단점이 있다.

상기 자성체 바디(10)의 두께는 1.2 mm 이하일 수 있으나, 이에 제한되는 것은 아니며, 다양한 두께로 제작될 수 있다.

상기 자성체 바디(10)는 페라이트 또는 금속자성입자를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니고, 자기 특성을 나타내는 재료라면 제한되지 않고 포함할 수 있다.

상기 금속자성입자로, Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속 입자를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.

상기 금속자성입자는 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산된 형태로 포함될 수 있다.

본 발명의 일 실시형태에 따르면, 제1 내지 제4 코일부(21, 22, 23, 24)의 외측에 배치된 외주부(60)는 상기 제1 및 제2 코어부(51, 52)보다 큰 투자율을 갖는다.

본 발명의 일 실시형태에 따른 코일 부품은 비커플드(Noncoupled) 인덕터 어레이 형태를 가지며, 이러한 비커플드(Noncoupled) 파워 인덕터 어레이 형태는 두 코일 간의 결합 계수를 낮추어 상호 인덕턴스를 최소화하는 것이 중요하다.

그러나, 특정 결합 계수 이상일 경우 두 코일 간의 상호 인덕턴스로 인하여 미소 전류 영역에서의 전압 상승 현상이 발생할 수 있다.

본 발명의 일 실시형태에 따르면, 제1 내지 제4 코일부(21, 22, 23, 24)의 외측에 배치된 외주부(60)는 상기 제1 및 제2 코어부(51, 52)보다 큰 투자율을 갖도록 배치함으로써, 결합 계수를 감소시킬 수 있다.

즉, 제1 내지 제4 코일부(21, 22, 23, 24)의 외측에 배치된 외주부(60)에 투자율이 높은 재료를 채움으로써, 제1 및 제3 코일부(21, 23)에서 발생한 자속이 다른 코일부인 제2 및 제4 코일부(22, 24)로 넘어가는 흐름을 감소시킬 수 있다.

이로 인하여, 누설 인덕턴스(Leakage Inductance)를 증가시키고, 상호 인덕턴스(Mutual Inductance)를 감소시켜 결국 결합 계수를 감소시킬 수 있다.

제1 내지 제4 코일부(21, 22, 23, 24)의 외측에 배치된 외주부(60)는 상기 제1 및 제2 코어부(51, 52)보다 큰 투자율을 갖도록 배치하는 방법은, 상기 외주부(60)와 제1 및 제2 코어부(51, 52)에 충진하는 자성체의 투자율이 다른 재료를 이용하여 수행할 수 있다. 예를 들면, 제1 및 제2 코어부(51, 52)에 충진하는 자성체의 투자율은 31이고, 상기 외주부(60)에 충진하는 자성체의 투자율은 40인 재료를 사용하는 방법 등이 가능하다.

또는, 상기 외주부(60)와 제1 및 제2 코어부(51, 52)에 충진하는 페라이트 혹은 금속 자성 입자의 충진율을 달리하여 투자율을 다르게 할 수 있다. 그러나, 반드시 이에 제한되는 것은 아니고, 투자율을 다르게 조절할 수 있는 방안이라면 적용 가능하다.

예를 들어, 상기 외주부(60)와 제1 및 제2 코어부(51, 52)의 투자율의 차는 9 내지 40 H·m 일 수 있다.

본 발명의 일 실시형태에 따르면, 상기 자성체 바디(10)의 중앙부는 상기 제1 및 제2 코어부(51, 52)보다 큰 투자율을 가질 수 있다.

상기 자성체 바디(10)의 중앙부는 상술한 바와 같이, 길이 방향의 중심부 영역을 의미할 수 있으며, 길이 방향 양 단부에서 정확히 동일한 거리에 있는 지점을 의미하는 것은 아니다.

상기 자성체 바디(10)의 중앙부에 충진되는 자성체의 투자율은 상기 제1 및 제2 코어부(51, 52)에 충진되는 자성체의 투자율보다 클 수 있으며, 더 나아가 상기 외주부(60)에 충진되는 자성체의 투자율과 동일할 수 있다.

또한, 상기 자성체 바디(10)의 중앙부에 충진되는 자성체의 투자율과 상기 외주부(60)에 충진되는 자성체의 투자율이 서로 다를 수도 있음은 물론이다.

도 4는 본 발명의 제2 실시 형태에 따른 코일 부품의 내부 투영 사시도이다.

도 5는 도 4의 상부에서 바라본 평면도이다.

도 6은 도 4의 X-X' 에 따른 단면도이다.

도 4 내지 도 6을 참조하면, 본 발명의 제2 실시형태에 따른 코일 부품은 상기 본 발명의 제1 실시형태에 따른 코일 부품에 더하여, 상기 자성체 바디(10)는 제1 내지 제4 코일부(21, 22, 23, 24)를 사이에 두고 배치되는 커버부를 포함하며, 상기 커버부 중 외주부(60)에 대응하는 영역(60')이 상기 제1 및 제2 코어부(51, 52)에 대응하는 영역보다 큰 투자율을 갖는다.

또한, 상기 커버부 중 상기 자성체 바디(10)의 중앙부에 대응하는 영역이 상기 제1 및 제2 코어부(51, 52)에 대응하는 영역보다 큰 투자율을 가질 수 있다.

상기의 특징 이외에는 본 발명의 제1 실시형태에 따른 코일 부품의 특징과 동일하므로 중복 설명을 피하기 위해 여기서는 생략하도록 한다.

아래의 표 1은 본 발명의 일 실시형태에 따른 코일 부품(실시예1, 실시예2)과 비교예로서 일반적인 비커플드(Noncoupled) 인덕터(비교예)의 인덕턴스, 직류저항(Rdc)와 결합 계수 값을 나타낸다.

상기 실시예 1은 본 발명의 제1 실시형태에 따른 코일 부품이고, 실시예 2는 본 발명의 제2 실시형태에 따른 코일 부품이다.

항목	비교예	실시예1	실시예2
자체 인덕턴스 [μH]	0.950	0.976	0.994
Rdc [mOhm]	35.53	35.53	35.53
결합 계수	0.10184	0.087545	0.086208

상기 표 1을 참조하면, 비교예인 일반적인 비커플드(Noncoupled) 인덕터에 비해 본 발명의 제1 및 제2 실시형태에 따른 코일 부품의 경우 결합 계수가 대략 15% 이상 감소함을 알 수 있다.

코일 부품의 실장 기판

도 7은 도 1의 코일 부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 7을 참조하면, 본 발명의 다른 실시 형태에 따른 코일 부품의 실장 기판(200)은 코일 부품이 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 복수 개의 전극 패드(220)를 포함한다.

이때, 코일 부품은 제1 내지 제4 외부 전극(31, 32, 33, 34)이 각각 전극 패드(220) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.

상기의 설명을 제외하고 상술한 본 발명의 제1 및 제2 실시형태에 따른 코일 부품의 특징과 중복되는 설명은 여기서 생략하도록 한다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

10: 자성체 바디
11: 기판
21, 22, 23, 24: 제1 내지 제4 코일부
31, 32, 33, 34: 제1 내지 제4 외부 전극
51, 52: 제1 및 제2 코어
200: 실장 기판 210: 인쇄회로기판
220: 전극 패드 230: 솔더

Claims (16)

1. 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함하는 자성체 바디; 및
   상기 자성체 바디의 외주면에 배치되며, 상기 제1 내지 제4 코일부와 접속된 제1 내지 제4 외부전극;을 포함하며,
   상기 제1 코일부와 제3 코일부는 제1 코어부를 갖고, 제2 코일부와 제4 코일부는 제2 코어부를 가지며, 상기 제1 내지 제4 코일부의 외측에 배치된 외주부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품.
   
2. 제1항에 있어서,
   상기 자성체 바디의 중앙부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품.
   
3. 제1항에 있어서,
   상기 제1 코일부 내지 제4 코일부는 각각 상기 자성체 바디의 중앙부에 인접한 영역의 코일 밀도가 자성체 바디의 단부측 영역의 코일 밀도보다 높은 코일 부품.
   
4. 제1항에 있어서,
   상기 제1 코일부와 제3 코일부 및 제2 코일부와 제4 코일부는 각각 비아에 의해 서로 연결된 코일 부품.
   
5. 제1항에 있어서,
   상기 제1 및 제2 외부전극은 입력 단자이고, 제3 및 제4 외부전극은 출력 단자인 코일 부품.
   
6. 제1항에 있어서,
   상기 제1 코일부 내지 제4 코일부의 길이는 서로 동일한 코일 부품.
   
7. 제1항에 있어서,
   상기 자성체 바디는 제1 내지 제4 코일부를 사이에 두고 배치되는 커버부를 포함하며, 상기 커버부 중 외주부에 대응하는 영역이 상기 제1 및 제2 코어부에 대응하는 영역보다 큰 투자율을 갖는 코일 부품.
   
8. 제7항에 있어서,
   상기 커버부 중 상기 자성체 바디의 중앙부에 대응하는 영역이 상기 제1 및 제2 코어부에 대응하는 영역보다 큰 투자율을 갖는 코일 부품.
   
9. 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판; 및
   상기 인쇄회로기판 위에 설치된 코일 부품;을 포함하며,
   상기 코일 부품은, 기판의 일면에 배치되며, 중앙부를 중심으로 일렬로 나란히 배치된 제1 및 제2 코일부와 상기 기판의 타면에 배치되며 중앙부를 중심으로 일렬로 나란히 배치된 제3 및 제4 코일부를 포함하는 자성체 바디 및 상기 자성체 바디의 외주면에 배치되며, 상기 제1 내지 제4 코일부와 접속된 제1 내지 제4 외부전극을 포함하며, 상기 제1 코일부와 제3 코일부는 제1 코어부를 갖고, 제2 코일부와 제4 코일부는 제2 코어부를 가지며, 상기 제1 내지 제4 코일부의 외측에 배치된 외주부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품의 실장 기판.
   
10. 제9항에 있어서,
    상기 자성체 바디의 중앙부는 상기 제1 및 제2 코어부보다 큰 투자율을 갖는 코일 부품의 실장 기판.
    
11. 제9항에 있어서,
    상기 제1 코일부 내지 제4 코일부는 각각 상기 자성체 바디의 중앙부에 인접한 영역의 코일 밀도가 자성체 바디의 단부측 영역의 코일 밀도보다 높은 코일 부품의 실장 기판.
    
12. 제9항에 있어서,
    상기 제1 코일부와 제3 코일부 및 제2 코일부와 제4 코일부는 각각 비아에 의해 서로 연결된 코일 부품의 실장 기판.
    
13. 제9항에 있어서,
    상기 제1 및 제2 외부전극은 입력 단자이고, 제3 및 제4 외부전극은 출력 단자인 코일 부품의 실장 기판.
    
14. 제9항에 있어서,
    상기 제1 코일부 내지 제4 코일부의 길이는 서로 동일한 코일 부품의 실장 기판.
    
15. 제9항에 있어서,
    상기 자성체 바디는 제1 내지 제4 코일부를 사이에 두고 배치되는 커버부를 포함하며, 상기 커버부 중 외주부에 대응하는 영역이 상기 제1 및 제2 코어부에 대응하는 영역보다 큰 투자율을 갖는 코일 부품의 실장 기판.
    
16. 제15항에 있어서,
    상기 커버부 중 상기 자성체 바디의 중앙부에 대응하는 영역이 상기 제1 및 제2 코어부에 대응하는 영역보다 큰 투자율을 갖는 코일 부품의 실장 기판.
    

Images