CN108538808B - 集成电感及其制造方法 - Google Patents

集成电感及其制造方法 Download PDF

Info

Publication number
CN108538808B
CN108538808B CN201810149133.3A CN201810149133A CN108538808B CN 108538808 B CN108538808 B CN 108538808B CN 201810149133 A CN201810149133 A CN 201810149133A CN 108538808 B CN108538808 B CN 108538808B
Authority
CN
China
Prior art keywords
metal
coil
line segment
group
coupling capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810149133.3A
Other languages
English (en)
Other versions
CN108538808A (zh
Inventor
梁宝文
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN108538808A publication Critical patent/CN108538808A/zh
Application granted granted Critical
Publication of CN108538808B publication Critical patent/CN108538808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种电感，其一实施例包含：一第一金属走线线圈，该第一金属走线线圈相较于一第一轴方向的布局实质上是对称的；一第二金属走线线圈，该第二金属走线线圈相较于一第二轴方向的布局实质上是该第一金属走线线圈的一镜像，其中该第二轴方向实质上是垂直于该第一轴方向；一第一耦合电容，用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合，其中该第一相对应线段是对应该第一线段；以及一第二耦合电容，用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合，其中该第二相对应线段是对应该第二线段。

Description

集成电感及其制造方法
技术领域
本发明大体上涉及电感设计，尤其涉及能够改善品质因素(quality factor)的电感设计。
背景技术
电感广泛地用于多种应用中。一种近来的趋势是在一集成电路的一单晶片上包含多个电感。一集成电路的一单晶片上共存的多个电感会涉及一个严重的问题，亦即该些电感间会存在一不需要的电磁耦合(undesired magnetic coupling)，其对该集成电路的功能而言是有害的，为减少该些电感之间的不需要的电磁耦合，任意两个电感之间通常需要一够大的实体距离(physical separation)，此导致了扩大整体面积的需求，从而导致该集成电路的成本的增加。
鉴于上述，本领域需要的是一种建构电感的方法，所建构的电感本质上须较不受一电磁耦合的影响，该电磁耦合是指所建构的电感与制造于同一集成电路的晶片上的其它电感之间的电磁耦合。
发明内容
依据本发明的一实施例，一电感包含：一第一金属走线线圈，该第一金属走线线圈相较于一第一轴方向的布局实质上是对称的；一第二金属走线线圈，该第二金属走线线圈相较于一第二轴方向的布局实质上是该第一金属走线线圈的一镜像(mirror image)，其中该第二轴方向实质上是垂直于该第一轴方向；一第一耦合电容，用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合(capacitive coupling)，其中该第一相对应线段是对应该第一线段(a counterpart ofthe first segment)；以及一第二耦合电容，用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合，其中该第二相对应线段是对应该第二线段(a counterpart of the second segment)。依据本发明的一实施例，相较于该第一轴方向，该第一耦合电容实质上是该第二耦合电容的一镜像。依据本发明的一实施例，该第一线段与该第二线段分别位于该第一金属走线线圈的一第一末端的附近与该第一金属走线线圈的一第二末端的附近。依据本发明的一实施例，一差分信号的一第一电压与该差分信号的一第二电压分别施加于该第一末端与该第二末端。依据本发明的一实施例，该第一金属走线线圈进一步包含一中央抽头(center tap)，该中央抽头实质上位于该第一金属走线线圈的一中点，其中该中央抽头耦接一电压源或一电流源。依据本发明的一实施例，该第二金属走线线圈进一步包含一中央抽头，其实质上位于该第二金属走线线圈的一中点，其中该中央抽头耦接一电压源或一电流源。
依据本发明的一实施例，一方法包含下列步骤：提供(incorporating，具现)一第一金属走线线圈，该第一金属走线线圈相较于一第一轴方向的布局实质上是对称的；提供一第二金属走线线圈，该第二金属走线线圈相较于一第二轴方向的布局实质上是该第一金属走线线圈的一镜像；提供一第一耦合电容，该第一耦合电容用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合；以及提供一第二耦合电容，该第二耦合电容用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合。依据本发明的一实施例，相较于该第一轴方向，该第一耦合电容实质上是该第二耦合电容的一镜像。依据本发明的一实施例，该第一线段与该第二线段分别位于该第一金属走线线圈的一第一末端的附近与该第一金属走线线圈的一第二末端的附近。依据本发明的一实施例，一差分信号的一第一电压与该差分信号的一第二电压分别施加于该第一末端与该第二末端。依据本发明的一实施例，该第一金属走线线圈进一步包含一中央抽头，该中央抽头实质上位于该第一金属走线线圈的一中点，其中该中央抽头耦接一电压源或一电流源。依据本发明的一实施例，该第二金属走线线圈进一步包含一中央抽头，其实质上位于该第二金属走线线圈的一中点，其中该中央抽头耦接一电压源或一电流源。
附图说明
图1依据本发明的一实施例显示一电感的布局的顶视图；以及
图2依据本发明的一实施例显示一流程图。
附图标记说明：
100 电感
110 第一金属走线线圈
111 第一末端
112 第二末端
113 第一中央抽头
114 第一线段
115 第二线段
120 第二金属走线线圈
121 第三末端
122 第四末端
123 第二中央抽头
124 第三线段
125 第四线段
131 第一耦合电容
132 第二耦合电容
I1、I2 电流
201～204步骤
具体实施方式
本发明涉及电感。本说明书叙述了本发明的数个范例性的实施例。值得注意的是，本发明可以多种方式来实现，不限于底下所述的特定范例，也不限于实施所述范例的技术特征时所采用的特定方式。此外，现有的技术细节不会被显示或说明，以避免妨碍本发明的呈现。
本领域技术人员了解本公开所使用的微电子领域的用语与基本概念，所述用语与基本概念例如是电压、信号、差分信号、共模、电容、电感、交流、交流耦合、直流、直流耦合、电压源与电源流。
图1依据本发明的一实施例所示出的一电感100的布局(layout)的顶视图。电感100是被制造于一硅基板上，并包含一第一金属走线线圈(first coil of metal trace)110、一第二金属走线线圈120、一第一耦合电容131以及一第二耦合电容132。为避免赘述，后文中第一金属走线线圈110将被简称为第一线圈110，而第二金属走线线圈120将被简称为第二线圈120。第一线圈110被适当地布局，从而相较于一第一轴方向，第一线圈110的布局高度地对称。第二线圈120被适当地布局，从而相较于一第二轴方向，第二线圈120的布局近似于第一线圈110的一实质镜像(substantial mirror image)，其中该第二轴方向实质上是垂直于该第一轴方向。第一线圈110开始于一第一末端111，并结束于一第二末端112；而第二线圈120开始于一第三末端121，并结束于一第四末端122。第一耦合电容131是用来提供一第一线段114与一第三线段124之间的一电容性耦合(capacitive coupling)；第二耦合电容132是用来提供一第二线段115与一第四线段125之间的一电容性耦合(capacitive coupling)。在本实施例中，第一线段114是位于第一线圈110之内，且靠近第一末端111，第二线段115是位于第一线圈110之内，且靠近第二末端112；第三线段124是位于第二线圈120之内，且靠近第三末端121，第四线段125是位于第二线圈120之内，且靠近第四末端122。
于一非限制性的例子中，第一耦合电容131与第二耦合电容132均为指叉式形态(interdigital topology)，第一耦合电容131及第二耦合电容132分别包含一第一组及一第二组的金属走线，第一组的金属走线从第一线段114几乎延伸至第三线段124，但并未接触第三线段124，而第二组的金属走线从第二线段115几乎延伸至第四线段125，但并未接触第四线段125；类似地，第一耦合电容131及第二耦合电容132分别包含一第三组及一第四组的金属走线，第三组的金属走线从第三线段124几乎延伸至第一线段114，但并未接触第一线段114，第四组的金属走线从第四线段125几乎延伸至第二线段115，但并未接触第二线段115，其中该第一组的金属走线与该第三组的金属走线相互叉合(interdigitate)，该第二组的金属走线与该第四组的金属走线相互叉合(interdigitate)。于一实施例中，第一耦合电容131与第二耦合电容132被适当地布局，因此就相较于该第一轴方向，该二电容131、132几乎是互为镜像(mirror image of each other)。由于该镜像对称的关系，第三(第四)线段124(125)可以说是第一(第二)线段114(115)的一相对应线段(counterpart)，此时第三(第四)末端121(122)可以说是第一(第二)末端111(112)的一相对应末端。因此，第一耦合电容131是用来提供第一线圈110的第一线段114与第二线圈的该相对应线段之间的一电容性耦合，第二耦合电容132是用来提供第一线圈110的第二线段115与第二线圈120的该相对应线段之间的一电容性耦合。
电感100适用于一差分信号应用，于差分信号应用中，被关注的信号是一第一电压V+与一第二电压V-之间的差异。理想上，该第一电压V+与该第二电压V-于静态状态(staticscenario)下具有相同的直流值，但于动态状态(dynamic scenario)下具有相反的交流值，因此，该第一电压V+的升(降)伴同该第二电压V-的降(升)，且变化幅度相同。当将电感100并入一应用电路时，该第一电压V+与该第二电压V-被分别施加于第一末端111与第二末端112，令第一线圈110中从第一末端111流至第二末端112的电流为I1，令第二线圈120中从第三末端121流至第四末端122的电流为I2，于动态状态下，电流I1及I2可能为正或为负。当电流I1为正，于第一线圈110中流动的电流为顺时针方向；当电流I1为负，于第一线圈110中流动的电流为逆时针方向。另一方面，当电流I2为正，于第二线圈120中流动的电流为逆时针方向；当电流I2为负，于第二线圈120中流动的电流为顺时针方向。于动态状态下，V+与V-中的变化会导致第一末端111与第二末端112之间的一正的(负的)电压差异，从而导致I1的增加(减少)，由于耦合电容131、132的缘故，于第三末端121与第四末端122之间的电压差异也会跟着改变，并导致I2的增加(减少)。
于一实施例中，耦合电容131、132是用来提供一够强的耦合，使得第三末端121与第四末端122之间的一电压差异实质上等于第一末端111与第四末端112之间的一电压差异，于此例中，I1的增加(减少)会伴同I2的增加(减少)，且变化幅度相同，换言之，第一线圈110中一顺时针(逆时针)电流的增加会伴同第二线圈120中一逆时针(顺时针)电流的增加，且变化幅度相同。第二线圈120所感应出的一磁通量的变化因此会抗拒第一线圈110所感应出的一磁通量的变化。据上所述，第一线圈110与制造在同一晶片上的另一电感之间的耦合，会被第二线圈120与该另一电感之间的耦合所抵销，此有助于减轻电感100与该另一电感之间的整体相互耦合(overall mutual coupling)。
于一实施例中，一第一中央抽头113位于第一线圈110的一中点，且连接至一共模节点，其中该共模节点耦接至一电压源(voltage source)或一电流源(current source)。
于一实施例中，一第二中央抽头123位于第二线圈120的一中点，且连接至一共模节点，其中该共模节点耦接至一电压源或一电流源。
于一非限制性的例子中，在第一线圈110与第二线圈120方面，实体尺寸约为200μm乘以200μm，且金属走线的宽度约为20μm。于一非限制性的例子中，第一线圈110与第二线圈120之间的实体距离约为40μm。于一非限制性的例子中，在第一耦合电容131与第二耦合电容132方面，电容值约为5pF。于一非限制性的例子中，第一末端111与第二末端112之间的一实体距离约为40μm。
图1中，第一金属走线线圈110与第二金属走线线圈120均被显示为单匝线圈(single-turn coil)，然而，本领域人士可以了解第一金属走线线圈110与第二金属走线线圈120可被设计为多匝线圈(multi-turn coil)。
于一实施例中，第一金属走线线圈110、第二金属走线线圈120、第一耦合电容131与第二耦合电容132的实施可通过多个金属层，例如重布层(redistribution layer)及/或金属层，该多个金属层通过导孔插塞(via plug)而被连接。
依据本发明的一实施例如图2的流程图200所示，一方法包含下列步骤：(步骤201)提供(incorporating)一第一金属走线线圈，其中，该第一金属走线线圈相较于一第一轴方向的布局实质上是对称的；(步骤202)提供一第二金属走线线圈，该第二金属走线线圈相较于就一第二轴方向的布局实质而言是该第一金属走线线圈的一镜像；(步骤203)提供一第一耦合电容，该第一耦合电容用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合；(步骤204)以及提供一第二耦合电容，该第二耦合电容用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合。
由于本领域技术人员能够参酌前揭装置发明的公开来了解本方法实施例的实施细节与变化，亦即前述装置实施例的技术特征均可合理应用于本方法实施例中，因此，在不影响本方法实施例的公开要求与可实施性的前提下，重复及冗余的说明在此予以省略。
虽然本发明的实施例如上所述，然而些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡这种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种电感，包含：
一第一金属走线线圈，该第一金属走线线圈相较于一第一轴方向的布局是对称的；
一第二金属走线线圈，该第二金属走线线圈相较于一第二轴方向的布局是该第一金属走线线圈的一镜像，其中该第二轴方向是垂直于该第一轴方向；
一第一耦合电容，用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合，其中该第一相对应线段是对应该第一线段；以及
一第二耦合电容，用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合，其中该第二相对应线段是对应该第二线段，其中，
该第一耦合电容包含一第一组的金属走线，该第二耦合电容包含一第二组的金属走线，该第一组的金属走线从该第一线段向该第一相对应线段延伸，但并未接触该第一相对应线段，而该第二组的金属走线从该第二线段向该第二相对应线段延伸，但并未接触该第二相对应线段，其中，
该第一耦合电容包含一第三组的金属走线，该第二耦合电容包含一第四组的金属走线，该第三组的金属走线从该第一相对应线段向该第一线段延伸，但并未接触该第一线段，该第四组的金属走线从该第二相对应线段向该第二线段延伸，但并未接触该第二线段，其中该第一组的金属走线与该第三组的金属走线相互叉合，该第二组的金属走线与该第四组的金属走线相互叉合。
2.如权利要求1所述的电感，其中相较于该第一轴方向，该第一耦合电容是该第二耦合电容的一镜像。
3.如权利要求1所述的电感，其中一差分信号的一第一电压与该差分信号的一第二电压分别施加于该第一金属走线线圈的一第一末端与该第一金属走线线圈的一第二末端。
4.如权利要求1所述的电感，其中该第一金属走线线圈进一步包含一中央抽头，该中央抽头位于该第一金属走线线圈的一中点，其中该中央抽头耦接一电压源或一电流源。
5.如权利要求1所述的电感，其中该第二金属走线线圈进一步包含一中央抽头，该中央抽头位于该第二金属走线线圈的一中点，该中央抽头耦接一电压源或一电流源。
6.一种制造电感的方法，包含下列步骤：
提供一第一金属走线线圈，该第一金属走线线圈相较于一第一轴方向的布局是对称的；
提供一第二金属走线线圈，该第二金属走线线圈相较于一第二轴方向的布局是该第一金属走线线圈的一镜像，其中该第二轴方向是垂直于该第一轴方向；
提供一第一耦合电容，该第一耦合电容用来提供该第一金属走线线圈的一第一线段与该第二金属走线线圈的一第一相对应线段之间的一电容性耦合；以及
提供一第二耦合电容，该第二耦合电容用来提供该第一金属走线线圈的一第二线段与该第二金属走线线圈的一第二相对应线段之间的一电容性耦合，其中，
该第一耦合电容包含一第一组的金属走线，该第二耦合电容包含一第二组的金属走线，该第一组的金属走线从该第一线段向该第一相对应线段延伸，但并未接触该第一相对应线段，而该第二组的金属走线从该第二线段向该第二相对应线段延伸，但并未接触该第二相对应线段，其中，
该第一耦合电容包含一第三组的金属走线，该第二耦合电容包含一第四组的金属走线，该第三组的金属走线从该第一相对应线段向该第一线段延伸，但并未接触该第一线段，该第四组的金属走线从该第二相对应线段向该第二线段延伸，但并未接触该第二线段，其中该第一组的金属走线与该第三组的金属走线相互叉合，该第二组的金属走线与该第四组的金属走线相互叉合。
7.如权利要求6所述的方法，其中相较于该第一轴方向，该第一耦合电容是该第二耦合电容的一镜像。
8.如权利要求6所述的方法，其中一差分信号的一第一电压与该差分信号的一第二电压分别施加于该第一金属走线线圈的一第一末端与该第一金属走线线圈的一第二末端。
9.如权利要求6所述的方法，其中该第一金属走线线圈进一步包含一中央抽头，该中央抽头位于该第一金属走线线圈的一中点，该中央抽头耦接一电压源或一电流源。
10.如权利要求6所述的方法，其中该第二金属走线线圈进一步包含一中央抽头，该中央抽头位于该第二金属走线线圈的一中点，该中央抽头耦接一电压源或一电流源。
CN201810149133.3A 2017-03-01 2018-02-13 集成电感及其制造方法 Active CN108538808B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/446,043 US10068699B1 (en) 2017-03-01 2017-03-01 Integrated inductor and fabrication method thereof
US15/446,043 2017-03-01

Publications (2)

Publication Number Publication Date
CN108538808A CN108538808A (zh) 2018-09-14
CN108538808B true CN108538808B (zh) 2020-02-14

Family

ID=63295242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810149133.3A Active CN108538808B (zh) 2017-03-01 2018-02-13 集成电感及其制造方法

Country Status (3)

Country Link
US (1) US10068699B1 (zh)
CN (1) CN108538808B (zh)
TW (1) TWI638370B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112838859A (zh) * 2019-11-22 2021-05-25 瑞昱半导体股份有限公司 电感电容振荡器及共模共振腔
CN114121406A (zh) * 2020-09-01 2022-03-01 瑞昱半导体股份有限公司 电感装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016144115A (ja) * 2015-02-04 2016-08-08 国立大学法人信州大学 コモンモードフィルタ
CN105895332A (zh) * 2016-04-01 2016-08-24 臻绚电子科技(上海)有限公司 线圈，电感装置及制备应用于电感装置的线圈的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653681B2 (en) * 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
DE10233980A1 (de) * 2002-07-25 2004-02-12 Philips Intellectual Property & Standards Gmbh Planarinduktivität
US6819542B2 (en) * 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
TWI258865B (en) 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
FI20055402A0 (fi) * 2005-07-11 2005-07-11 Nokia Corp Induktorilaite monikaistaista radiotaajuista toimintaa varten
US20070069717A1 (en) * 2005-09-28 2007-03-29 Cheung Tak S Self-shielded electronic components
TWI304261B (en) 2005-10-12 2008-12-11 Realtek Semiconductor Corp Integrated inductor
DE102007027612B4 (de) * 2007-06-12 2009-04-02 Atmel Duisburg Gmbh Monolithisch integrierte Induktivität
TWI344656B (en) * 2007-07-13 2011-07-01 Via Tech Inc Inductor structure
TWI344657B (en) * 2007-10-15 2011-07-01 Via Tech Inc Symmetrical inductor device
US8044759B2 (en) * 2008-01-08 2011-10-25 Samsung Electro-Mechanics Overlapping compact multiple transformers
CN101990690B (zh) * 2008-04-10 2013-10-09 Nxp股份有限公司 8形电感器
US8592943B2 (en) * 2011-03-21 2013-11-26 Xilinx, Inc. Symmetrical center tap inductor structure
US8901710B2 (en) * 2013-02-27 2014-12-02 International Business Machines Corporation Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance
US9779868B2 (en) * 2014-04-30 2017-10-03 Qorvo Us, Inc. Compact impedance transformer
US9543068B2 (en) * 2014-06-17 2017-01-10 Qualcomm Technologies International, Ltd. Inductor structure and application thereof
US9893702B2 (en) * 2015-07-27 2018-02-13 Qualcomm Incorporated Notch filter with differential split inductor
US10210992B2 (en) * 2015-10-06 2019-02-19 Cyntec Co., Ltd. Apparatus of coupled inductors with balanced electromotive forces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016144115A (ja) * 2015-02-04 2016-08-08 国立大学法人信州大学 コモンモードフィルタ
CN105895332A (zh) * 2016-04-01 2016-08-24 臻绚电子科技(上海)有限公司 线圈，电感装置及制备应用于电感装置的线圈的方法

Also Published As

Publication number Publication date
US10068699B1 (en) 2018-09-04
CN108538808A (zh) 2018-09-14
TWI638370B (zh) 2018-10-11
US20180254141A1 (en) 2018-09-06
TW201833950A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
US11631517B2 (en) 8-shaped inductive coil device
US7705704B2 (en) Inductor structure
US8416050B2 (en) Inductor
JP2010165953A (ja) コイル部品及びこれを用いた差動伝送回路用ｌｃフィルタ
US7768372B2 (en) Inductance comprising turns on several metallization levels
US10685769B2 (en) Integrated inductor and integrated inductor magnetic core of the same
US11302470B2 (en) Semiconductor element
JP2009088161A (ja) 電子部品
US11250985B2 (en) Semiconductor element
CN108538808B (zh) 集成电感及其制造方法
US7974071B2 (en) Multilayer capacitor
CN108695309B (zh) 高度隔离的集成电感器及其制作方法
US6970064B2 (en) Center-tap transformers in integrated circuits
TWI697920B (zh) 積體電感
JP6547572B2 (ja) 給電装置
TWI727815B (zh) 積體電路
TWI670731B (zh) 高隔離度積體電感及其方法
CN109428141B (zh) 平衡非平衡转换器
JP6495807B2 (ja) コモンモードチョークコイル
US20230042967A1 (en) Overlapped inductor structure
US20170026018A1 (en) Noise filter implementation structure
US20230055317A1 (en) Inductor device
US20040113737A1 (en) Inductors and transformers in integrated circuits
US20140176277A1 (en) Common mode filter having signal compensation function
CN113161482A (zh) 集成电感

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant