TW201833950A - 積體電感及其製造方法 - Google Patents
積體電感及其製造方法 Download PDFInfo
- Publication number
- TW201833950A TW201833950A TW107104369A TW107104369A TW201833950A TW 201833950 A TW201833950 A TW 201833950A TW 107104369 A TW107104369 A TW 107104369A TW 107104369 A TW107104369 A TW 107104369A TW 201833950 A TW201833950 A TW 201833950A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal wiring
- coil
- wiring coil
- line segment
- coupling capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000002184 metal Substances 0.000 claims abstract description 104
- 230000008878 coupling Effects 0.000 claims abstract description 73
- 238000010168 coupling process Methods 0.000 claims abstract description 73
- 238000005859 coupling reaction Methods 0.000 claims abstract description 73
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 230000004907 flux Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本案揭露了一種電感，其一實施例包含：一第一金屬走線線圈，該第一金屬走線線圈相較於一第一軸方向之佈局實質上是對稱的；一第二金屬走線線圈，該第二金屬走線線圈相較於一第二軸方向之佈局實質上是該第一金屬走線線圈的一鏡像，其中該第二軸方向實質上是垂直於該第一軸方向；一第一耦合電容，用來提供該第一金屬走線線圈之一第一線段與該第二金屬走線線圈之一第一相對應線段之間的一電容性耦合，其中該第一相對應線段是對應該第一線段；以及一第二耦合電容，用來提供該第一金屬走線線圈之一第二線段與該第二金屬走線線圈之一第二相對應線段之間的一電容性耦合，其中該第二相對應線段是對應該第二線段。
Description
本案大體上是關於電感設計，尤其是關於能夠改善品質因素（quality factor）的電感設計。
電感廣泛地用於多種應用中。一種近來的趨勢是在一積體電路之一單晶片上包含多個電感。一積體電路之一單晶片上共存的多個電感會涉及一個嚴重的問題，亦即該些電感間會存在一不需要的電磁耦合（undesired magnetic coupling），其對該積體電路的功能而言是有害的，為減少該些電感之間的不需要的電磁耦合，任意二個電感之間通常需要一夠大的實體距離（physical separation），此導致了擴大整體面積的需求，從而導致該積體電路之成本的增加。
鑑於上述，本領域需要的是一種建構電感的方法，所建構之電感本質上須較不受一電磁耦合的影響，該電磁耦合是指所建構的電感與製造於同一積體電路之晶片上的其它電感之間的電磁耦合。
依據本案之一實施例，一電感包含：一第一金屬走線線圈，該第一金屬走線線圈相較於一第一軸方向之佈局實質上是對稱的；一第二金屬走線線圈，該第二金屬走線線圈相較於一第二軸方向之佈局實質上是該第一金屬走線線圈的一鏡像，其中該第二軸方向實質上是垂直於該第一軸方向；一第一耦合電容，用來提供該第一金屬走線線圈之一第一線段與該第二金屬走線線圈之一第一相對應線段之間的一電容性耦合，其中該第一相對應線段是對應該第一線段；以及一第二耦合電容，用來提供該第一金屬走線線圈之一第二線段與該第二金屬走線線圈之一第二相對應線段之間的一電容性耦合，其中該第二相對應線段是對應該第二線段。依據本案之一實施例，相較於該第一軸方向，該第一耦合電容實質上是該第二耦合電容的一鏡像。依據本案之一實施例，該第一線段與該第二線段分別位於該第一金屬走線線圈之一第一末端的附近與該第一金屬走線線圈之一第二末端的附近。依據本案之一實施例，一差動信號之一第一電壓與該差動信號之一第二電壓分別施加於該第一末端與該第二末端。依據本案之一實施例，該第一金屬走線線圈進一步包含一中央抽頭實質上位於該第一金屬走線線圈之一中點，其中該中央抽頭耦接一電壓源或一電流源。依據本案之一實施例，該第二金屬走線線圈進一步包含一中央抽頭實質上位於該第二金屬走線線圈之一中點，其中該中央抽頭耦接一電壓源或一電流源。
依據本案之一實施例，一方法包含下列步驟：具現（incorporating）一第一金屬走線線圈，該第一金屬走線線圈相較於一第一軸方向之佈局實質上是對稱的；具現一第二金屬走線線圈，該第二金屬走線線圈相較於一第二軸方向之佈局實質上是該第一金屬走線線圈的一鏡像；具現一第一耦合電容，該第一耦合電容用來提供該第一金屬走線線圈之一第一線段與該第二金屬走線線圈之一第一相對應線段之間的一電容性耦合；以及具現一第二耦合電容，該第二耦合電容用來提供該第一金屬走線線圈之一第二線段與該第二金屬走線線圈之一第二相對應線段之間的一電容性耦合。依據本案之一實施例，相較於該第一軸方向，該第一耦合電容實質上是該第二耦合電容的一鏡像。依據本案之一實施例，該第一線段與該第二線段分別位於該第一金屬走線線圈之一第一末端的附近與該第一金屬走線線圈之一第二末端的附近。依據本案之一實施例，一差動信號之一第一電壓與該差動信號之一第二電壓分別施加於該第一末端與該第二末端。依據本案之一實施例，該第一金屬走線線圈進一步包含一中央抽頭實質上位於該第一金屬走線線圈之一中點，其中該中央抽頭耦接一電壓源或一電流源。依據本案之一實施例，該第二金屬走線線圈進一步包含一中央抽頭實質上位於該第二金屬走線線圈之一中點，其中該中央抽頭耦接一電壓源或一電流源。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本案是關於電感。本說明書敘述了本案之數個範例性的實施例。值得注意的是，本案可以多種方式來實現，不限於底下所述的特定範例，也不限於實施該些範例之技術特徵時所採用的特定方式。此外，習知的技術細節不會被顯示或說明，以避免妨礙本案之呈現。
本領域具有通常知識者瞭解本揭露所使用之微電子領域的用語與基本概念，所述用語與基本概念例如是電壓、信號、差動信號、共模、電容、電感、交流、交流耦合、直流、直流耦合、電壓源與電源流。
圖1依據本案之一實施例所繪示之一電感100之佈局（layout）的頂視圖。電感100是被製造於一矽基板上，並包含一第一金屬走線線圈（first coil of metal trace）110、一第二金屬走線線圈120、一第一耦合電容131以及一第二耦合電容132。為避免贅述，後文中第一金屬走線線圈110將被簡稱為第一線圈110，而第二金屬走線線圈120將被簡稱為第二線圈120。第一線圈110被適當地佈局，從而相較於一第一軸方向，第一線圈110之佈局高度地對稱。第二線圈120被適當地佈局，從而相較於一第二軸方向，第二線圈120之佈局近似於第一線圈110的一實質鏡像（substantial mirror image），其中該第二軸方向實質上是垂直於該第一軸方向。第一線圈110開始於一第一末端111，並結束於一第二末端112；而第二線圈120開始於一第三末端121，並結束於一第四末端122。第一耦合電容131是用來提供一第一線段114與一第三線段124之間的一電容性耦合（capacitive coupling）；第二耦合電容132是用來提供一第二線段115與一第四線段125之間的一電容性耦合（capacitive coupling）。在本實施例中，第一線段114是位於第一線圈110之內，且靠近第一末端111，第二線段115是位於第一線圈110之內，且靠近第二末端112；第三線段124是位於第二線圈120之內，且靠近第三末端121，第四線段125是位於第二線圈120之內，且靠近第四末端122。
於一非限制性的例子中，第一耦合電容131與第二耦合電容132均為指叉式形態（interdigital topology），第一耦合電容131及第二耦合電容132分別包含一第一組及一第二組之金屬走線，第一組之金屬走線從第一線段114幾乎延伸至第三線段124，但並未接觸第三線段124，而第二組之金屬走線從第二線段115幾乎延伸至第四線段125，但並未接觸第四線段125；類似地，第一耦合電容131及第二耦合電容132分別包含一第三組及一第四組之金屬走線，第三組之金屬走線從第三線段124幾乎延伸至第一線段114，但並未接觸第一線段114，第四組之金屬走線從第四線段125幾乎延伸至第二線段115，但並未接觸第二線段115，其中該第一組之金屬走線與該第三組之金屬走線相互叉合（interdigitate），該第二組之金屬走線與該第四組之金屬走線相互叉合（interdigitate）。於一實施例中，第一耦合電容131與第二耦合電容132被適當地佈局，因此就相較於該第一軸方向，該二電容131、132幾乎是互為鏡像（mirror image of each other）。由於該鏡像對稱的關係，第三（第四）線段124（125）可以說是第一（第二）線段114（115）的一相對應線段（counterpart），此時第三（第四）末端121（122）可以說是第一（第二）末端111（112）的一相對應末端。因此，第一耦合電容131是用來提供第一線圈110之第一線段114與第二線圈之該相對應線段之間的一電容性耦合，第二耦合電容132是用來提供第一線圈110之第二線段115與第二線圈120之該相對應線段之間的一電容性耦合。
電感100適用於一差動信號應用，於差動信號應用中，被關注的信號是一第一電壓V +
與一第二電壓V -
之間的差異。理想上，該第一電壓V +
與該第二電壓V -
於靜態狀態（static scenario）下具有相同的直流值，但於動態狀態（dynamic scenario）下具有相反的交流值，因此，該第一電壓V +
之升（降）伴同該第二電壓V -
之降（升），且變化幅度相同。當將電感100併入一應用電路時，該第一電壓V +
與該第二電壓V -
被分別施加於第一末端111與第二末端112，令第一線圈110中從第一末端111流至第二末端112之電流為I 1
，令第二線圈120中從第三末端121流至第四末端122之電流為I2
，於動態狀態下，電流I 1
及I 2
可能為正或為負。當電流I 1
為正，於第一線圈110中流動的電流為順時針方向；當電流I 1
為負，於第一線圈110中流動的電流為逆時針方向。另一方面，當電流I 2
為正，於第二線圈120中流動的電流為逆時針方向；當電流I 2
為負，於第二線圈120中流動的電流為順時針方向。於動態狀態下，V +
與V -
中的變化會導致第一末端111與第二末端112之間的一正的（負的）電壓差異，從而導致I 1
的增加（減少），由於耦合電容131、132的緣故，於第三末端121與第四末端122之間的電壓差異也會跟著改變，並導致I 2
的增加（減少）。
於一實施例中，耦合電容131、132是用來提供一夠強的耦合，使得第三末端121與第四末端122之間的一電壓差異實質上等於第一末端111與第四末端112之間的一電壓差異，於此例中，I 1
的增加（減少）會伴同I 2
的增加（減少），且變化幅度相同，換言之，第一線圈110中一順時針（逆時針）電流的增加會伴同第二線圈120中一逆時針（順時針）電流的增加，且變化幅度相同。第二線圈120所感應出的一磁通量的變化因此會抗拒第一線圈110所感應出的一磁通量的變化。據上所述，第一線圈110與製造在同一晶片上的另一電感之間的耦合，會被第二線圈120與該另一電感之間的耦合所抵銷，此有助於減輕電感100與該另一電感之間的整體相互耦合（overall mutual coupling）。
於一實施例中，一第一中央抽頭113位於第一線圈110之一中點，且連接至一共模節點，其中該共模節點耦接至一電壓源（voltage source）或一電流源（current source）。
於一實施例中，一第二中央抽頭123位於第二線圈120之一中點，且連接至一共模節點，其中該共模節點耦接至一電壓源或一電流源。
於一非限制性的例子中，在第一線圈110與第二線圈120方面，實體尺寸約為200μm乘以200μm，且金屬走線之寬度約為20μm。於一非限制性的例子中，第一線圈110與第二線圈120之間的實體距離約為40μm。於一非限制性的例子中，在第一耦合電容131與第二耦合電容132方面，電容值約為5pF。於一非限制性的例子中，第一末端111與第二末端112之間的一實體距離約為40μm。
圖1中，第一金屬走線線圈110與第二金屬走線線圈120均被顯示為單匝線圈（single-turn coil），然而，本領域人士可以瞭解第一金屬走線線圈110與第二金屬走線線圈120可被設計為多匝線圈（multi-turn coil）。
於一實施例中，第一金屬走線線圈110、第二金屬走線線圈120、第一耦合電容131與第二耦合電容132之實施可透過多個金屬層，例如重佈層（redistribution layer）及/或金屬層，該多個金屬層藉由導孔插塞（via plug）而被連接。
依據本案之一實施例如圖2之流程圖200所示，一方法包含下列步驟：（步驟201）具現（incorporating）一第一金屬走線線圈，其中，該第一金屬走線線圈相較於一第一軸方向之佈局實質上是對稱的；（步驟202）具現一第二金屬走線線圈，該第二金屬走線線圈相較於就一第二軸方向之佈局實質而言是該第一金屬走線線圈的一鏡像；（步驟203）具現一第一耦合電容，該第一耦合電容用來提供該第一金屬走線線圈之一第一線段與該第二金屬走線線圈之一第一相對應線段之間的一電容性耦合；（步驟204）以及具現一第二耦合電容，該第二耦合電容用來提供該第一金屬走線線圈之一第二線段與該第二金屬走線線圈之一第二相對應線段之間的一電容性耦合。
由於本領域具有通常知識者能夠參酌前揭裝置發明之揭露來瞭解本方法實施例之實施細節與變化，亦即前述裝置實施例之技術特徵均可合理應用於本方法實施例中，因此，在不影響本方法實施例之揭露要求與可實施性的前提下，重複及冗餘之說明在此予以節略。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100‧‧‧電感
110‧‧‧第一金屬走線線圈
111‧‧‧第一末端
112‧‧‧第二末端
113‧‧‧第一中央抽頭
114‧‧‧第一線段
115‧‧‧第二線段
120‧‧‧第二金屬走線線圈
121‧‧‧第三末端
122‧‧‧第四末端
123‧‧‧第二中央抽頭
124‧‧‧第三線段
125‧‧‧第四線段
131‧‧‧第一耦合電容
132‧‧‧第二耦合電容
I 1、I 2‧‧‧電流
first axis‧‧‧第一軸方向
second axis‧‧‧第二軸方向
201~204‧‧‧步驟
［圖1］依據本案之一實施例顯示一電感之佈局的頂視圖；以及 ［圖2］依據本案之一實施例顯示一流程圖。
Claims (10)
- 一種電感，包含： 一第一金屬走線線圈，該第一金屬走線線圈相較於一第一軸方向之佈局實質上是對稱的； 一第二金屬走線線圈，該第二金屬走線線圈相較於一第二軸方向之佈局實質上是該第一金屬走線線圈的一鏡像（mirror image），其中該第二軸方向實質上是垂直於該第一軸方向； 一第一耦合電容，用來提供該第一金屬走線線圈之一第一線段與該第二金屬走線線圈之一第一相對應線段之間的一電容性耦合（capacitive coupling），其中該第一相對應線段是對應該第一線段（a counterpart of the first segment）；以及 一第二耦合電容，用來提供該第一金屬走線線圈之一第二線段與該第二金屬走線線圈之一第二相對應線段之間的一電容性耦合，其中該第二相對應線段是對應該第二線段（a counterpart of the second segment）。
- 如申請專利範圍第1 項所述之電感，其中相較於該第一軸方向，該第一耦合電容實質上是該第二耦合電容的一鏡像。
- 如申請專利範圍第1項所述之電感，其中一差動信號之一第一電壓與該差動信號之一第二電壓分別施加於該第一金屬走線線圈之一第一末端與該第一金屬走線線圈之一第二末端。
- 如申請專利範圍第1項所述之電感，其中該第一金屬走線線圈進一步包含一中央抽頭（center tap）實質上位於該第一金屬走線線圈之一中點，其中該中央抽頭耦接一電壓源或一電流源。
- 如申請專利範圍第1項所述之電感，其中該第二金屬走線線圈進一步包含一中央抽頭實質地位於該第二金屬走線線圈之一中點，該中央抽頭耦接一電壓源或一電流源。
- 一種製造電感的方法，包含下列步驟： 具現（incorporating）一第一金屬走線線圈，該第一金屬走線線圈相較於一第一軸方向之佈局實質上是對稱的； 具現之一第二金屬走線線圈，該第二金屬走線線圈相較於一第二軸方向之佈局實質上是該第一金屬走線線圈的一鏡像（mirror image），其中該第二軸方向實質上是垂直於該第一軸方向； 具現一第一耦合電容，該第一耦合電容用來提供該第一金屬走線線圈之一第一線段與該第二金屬走線線圈之一第一相對應線段之間的一電容性耦合（capacitive coupling）；以及 具現一第二耦合電容，該第二耦合電容用來提供該第一金屬走線線圈之一第二線段與該第二金屬走線線圈之一第二相對應線段之間的一電容性耦合。
- 如申請專利範圍第6項所述之方法，其中相較於該第一軸方向，該第一耦合電容實質上是該第二耦合電容的一鏡像。
- 如申請專利範圍第6項所述之方法，其中一差動信號之一第一電壓與該差動信號之一第二電壓分別施加於該第一金屬走線線圈之一第一末端與該第一金屬走線線圈之一第二末端。
- 如申請專利範圍第6項所述之方法，其中該第一金屬走線線圈進一步包含一中央抽頭（center tap）實質上位於該第一金屬走線線圈之一中點，該中央抽頭耦接一電壓源或一電流源。
- 如申請專利範圍第6項所述之方法，其中該第二金屬走線線圈進一步包含一中央抽頭實質地位於該第二金屬走線線圈之一中點，該中央抽頭耦接一電壓源或一電流源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/446,043 US10068699B1 (en) | 2017-03-01 | 2017-03-01 | Integrated inductor and fabrication method thereof |
| US15446043 | 2017-03-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201833950A true TW201833950A (zh) | 2018-09-16 |
| TWI638370B TWI638370B (zh) | 2018-10-11 |
Family
ID=63295242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107104369A TWI638370B (zh) | 2017-03-01 | 2018-02-07 | 積體電感及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10068699B1 (zh) |
| CN (1) | CN108538808B (zh) |
| TW (1) | TWI638370B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112838859A (zh) * | 2019-11-22 | 2021-05-25 | 瑞昱半导体股份有限公司 | 电感电容振荡器及共模共振腔 |
| CN114121406A (zh) * | 2020-09-01 | 2022-03-01 | 瑞昱半导体股份有限公司 | 电感装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653681B2 (en) * | 2000-12-30 | 2003-11-25 | Texas Instruments Incorporated | Additional capacitance for MIM capacitors with no additional processing |
| DE10233980A1 (de) * | 2002-07-25 | 2004-02-12 | Philips Intellectual Property & Standards Gmbh | Planarinduktivität |
| US6819542B2 (en) * | 2003-03-04 | 2004-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interdigitated capacitor structure for an integrated circuit |
| TWI258865B (en) | 2005-03-29 | 2006-07-21 | Realtek Semiconductor Corp | Longitudinal plate capacitor structure |
| FI20055402A0 (fi) * | 2005-07-11 | 2005-07-11 | Nokia Corp | Induktorilaite monikaistaista radiotaajuista toimintaa varten |
| US20070069717A1 (en) * | 2005-09-28 | 2007-03-29 | Cheung Tak S | Self-shielded electronic components |
| TWI304261B (en) | 2005-10-12 | 2008-12-11 | Realtek Semiconductor Corp | Integrated inductor |
| DE102007027612B4 (de) * | 2007-06-12 | 2009-04-02 | Atmel Duisburg Gmbh | Monolithisch integrierte Induktivität |
| TWI344656B (en) * | 2007-07-13 | 2011-07-01 | Via Tech Inc | Inductor structure |
| TWI344657B (en) * | 2007-10-15 | 2011-07-01 | Via Tech Inc | Symmetrical inductor device |
| US8044759B2 (en) * | 2008-01-08 | 2011-10-25 | Samsung Electro-Mechanics | Overlapping compact multiple transformers |
| CN101990690B (zh) * | 2008-04-10 | 2013-10-09 | Nxp股份有限公司 | 8形电感器 |
| US8592943B2 (en) * | 2011-03-21 | 2013-11-26 | Xilinx, Inc. | Symmetrical center tap inductor structure |
| US8901710B2 (en) * | 2013-02-27 | 2014-12-02 | International Business Machines Corporation | Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance |
| US9779868B2 (en) * | 2014-04-30 | 2017-10-03 | Qorvo Us, Inc. | Compact impedance transformer |
| US9543068B2 (en) * | 2014-06-17 | 2017-01-10 | Qualcomm Technologies International, Ltd. | Inductor structure and application thereof |
| JP6555682B2 (ja) * | 2015-02-04 | 2019-08-07 | 国立大学法人信州大学 | コモンモードフィルタ |
| US9893702B2 (en) * | 2015-07-27 | 2018-02-13 | Qualcomm Incorporated | Notch filter with differential split inductor |
| US10210992B2 (en) * | 2015-10-06 | 2019-02-19 | Cyntec Co., Ltd. | Apparatus of coupled inductors with balanced electromotive forces |
| CN105895332B (zh) * | 2016-04-01 | 2019-02-12 | 臻绚电子科技(上海)有限公司 | 线圈，电感装置及制备应用于电感装置的线圈的方法 |
-
2017
- 2017-03-01 US US15/446,043 patent/US10068699B1/en active Active
-
2018
- 2018-02-07 TW TW107104369A patent/TWI638370B/zh active
- 2018-02-13 CN CN201810149133.3A patent/CN108538808B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10068699B1 (en) | 2018-09-04 |
| CN108538808A (zh) | 2018-09-14 |
| TWI638370B (zh) | 2018-10-11 |
| CN108538808B (zh) | 2020-02-14 |
| US20180254141A1 (en) | 2018-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11631517B2 (en) | 8-shaped inductive coil device | |
| US9755429B2 (en) | Circuit and method for increasing inductor current | |
| US7669312B2 (en) | Method of generating a layout for a differential circuit | |
| US7535330B2 (en) | Low mutual inductance matched inductors | |
| US20120223796A1 (en) | Variable inductor | |
| US10498139B2 (en) | T-coil design with optimized magnetic coupling coefficient for improving bandwidth extension | |
| TWI578340B (zh) | 耦合電感裝置 | |
| TWI638370B (zh) | 積體電感及其製造方法 | |
| US10529480B2 (en) | Asymmetrical T-coil design for high-speed transmitter IO ESD circuit applications | |
| TWI722946B (zh) | 半導體裝置 | |
| TWI697920B (zh) | 積體電感 | |
| TWI685005B (zh) | 高度隔離之積體電感及其製作方法 | |
| US10601222B2 (en) | Stacked symmetric T-coil with intrinsic bridge capacitance | |
| TWI670731B (zh) | 高隔離度積體電感及其方法 | |
| US20210193378A1 (en) | Inductor arrangements | |
| TWI749398B (zh) | 電感電容振盪器及共模共振腔 | |
| TWI627659B (zh) | 半導體裝置及其製造方法 | |
| TWI779508B (zh) | 積體電感電容振盪器及其方法 | |
| US20190164886A1 (en) | Semiconductor device with polygonal inductive device | |
| US20230042967A1 (en) | Overlapped inductor structure | |
| US10892087B1 (en) | On-chip inductors | |
| JP2009177388A (ja) | Ｌｃ発振器 | |
| US20140176277A1 (en) | Common mode filter having signal compensation function | |
| TWI726873B (zh) | 單端電感器 | |
| JP2024008506A (ja) | 信号変換回路 |