JP2007173759A - 高周波モジュール及びその製造方法 - Google Patents

Abstract

【課題】誘導性を有する回路部の一例としてのインダクタ部の厚さを厚くすることなく、インダクタ部を流れる電流の影響によるインダクタの特性劣化を防止し、薄型化することが可能な高周波モジュールを提供する。
【解決手段】本発明の高周波モジュール１０は、基板１１上に形成された、絶縁緩衝層１２と、第２回路部としてのベタ電極１３と、絶縁層１４と、第１回路部としてのインダクタ電極１５とから構成されており、ベタ電極１３の電気抵抗率が、インダクタ電極１５の電気抵抗率より高く形成されている。
【選択図】図２

Description

本発明は、層状に形成されたインダクタなどの受動部品を備えた高周波モジュール及びその製造方法に関する。

近年の通信機器などの電子機器の信号処理の高速化に伴って、より高い周波数の高周波モジュールが用いられている。このような従来の高周波モジュールの構成について図面を用いて説明する。図９は、従来の高周波モジュールの概略の構造を示す正断面図である。

図９によれば、高周波モジュール１００は、ベース基板１０１上に重ねて形成された、第２回路部としての第２配線層１０２、絶縁層１０３、高周波素子部１０６を有している。高周波素子部１０６には、第１回路部の一例としての、第１配線層１０５、及び第１配線層１０５の一部に形成された誘導性を有するインダクタ部１０８が形成されている。インダクタ部１０８は、第１配線層１０５の一部に設けられたインダクタ配線パターン（図示せず）を有している。このインダクタ配線パターンは、絶縁層１０３を介し第２配線層１０２と対向している。この絶縁層１０３の厚さが十分でないと、インダクタ配線パターンに電流が流れることによる影響が第２配線層１０２との間に生じ、この影響でインダクタの特性が劣化（例えば、Ｑ値の低下など）することがあった。

前述のインダクタの特性の劣化について図１０を用いてさらに詳しく説明する。図１０は、インダクタ配線パターン（第１配線層）と第２配線層１０２との関係を示す模式図である。
先ず、絶縁層１０３上のインダクタ部１０８のインダクタ配線パターン（第１配線層）に電流が矢印Ａの方向に流れる。インダクタ配線パターンは、渦巻き状を成しているため矢印Ｃ１の方向に電流１が流れることとなり、この電流１により磁束Ｂ１が発生する。この磁束Ｂ１が第２配線層１０２を貫くことにより、第２配線層１０２上に電場の変化が生じ、矢印Ｃ２の方向に渦電流２が発生し、この渦電流２により磁束Ｂ２が発生する。この磁束Ｂ２が、インダクタ部１０８のインダクタ配線パターンを貫くことにより、このインダクタ配線パターン上に矢印Ｃ３の方向に渦電流３が発生する。渦電流３は、インダクタを動作させるための矢印Ａの方向に流れる電流により発生する電流１と逆方向であるため、インダクタ配線パターンを流れる電流が減少する。これは、渦電流３により、電流１の見かけ上の抵抗成分が増加し、電流が流れ難くなる事によって生じる。

前述の課題を解決するため、図９に示す高周波モジュール１００では、インダクタ部１０８の絶縁層１０３の厚さを厚くすることが提示されている。インダクタ部１０８は、第２配線層１０２上に設けられた流動抑制部１０４によって形成された絶縁層１０３の肉厚部１０７と、その肉厚部１０７上に設けられた、第１配線層１０５の一部のインダクタ配線パターン（図示せず）とによって形成されている（例えば、特許文献１参照）。

特開２００２−２８０７４５号公報

近年、携帯機器の普及とも相まって電子機器の薄型化が進み、用いられる高周波モジュールも薄型化が要求されるようになってきている。しかしながら、前述した従来の高周波モジュール１００では、インダクタ部１０８の肉厚部１０７を有していることにより、高周波モジュール１００の厚さが厚くなってしまい、薄型化に適さないという課題を有していた。

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、誘導性を有する回路部の一例としてのインダクタ部の厚さを厚くすることなく、インダクタ部を流れる電流の影響によるインダクタの特性劣化を防止し、薄型化することが可能な高周波モジュールを提供することにある。

かかる問題を解決するために、本発明の高周波モジュールは、絶縁層上に形成された誘導性を有する第１回路部と、前記第１回路部と前記絶縁層を介し形成された導電性を有する第２回路部とを基板上に有する高周波モジュールであって、前記第２回路部における導電パターンの電気抵抗率が、前記第１回路部における導電パターンの電気抵抗率より高く形成されていることを特徴とする。

本発明の高周波モジュールによれば、第２回路部における導電パターンの電気抵抗率が、誘導性を有する第１回路部における導電パターンの電気抵抗率より高く形成されている。これにより第２回路部において電流が流れ難くなり、第１回路部に電流が流されることによって発生する第２回路部の渦電流（誘導電流）を小さくすることが可能となる。この第２回路部の渦電流が小さくなることにより、この渦電流の影響による第１回路部の特性に対する影響が小さくなる。即ち、第１回路部の特性の劣化を防止することが可能となる。
このように、第２回路部における導電パターンの電気抵抗率を、誘導性を有する第１回路部における導電パターンの電気抵抗率より高く形成することによって、誘導性を有する第１回路部と第２回路部との間の絶縁層の厚さを増やすことなく、その特性劣化を減少させる事ができる。これにより、薄型化することが可能な高周波モジュールを提供することが可能となる。

また、前記第２回路部における導電パターンは、少なくとも前記第１回路部における導電パターンの平面領域に対向する領域に形成されていることが望ましい。

このようにすれば、第１回路部における導電パターンの平面領域に対向して第２回路部における導電パターンが形成されているため、第１回路部における導電パターンのすべての領域において、第２回路部からの影響を少なくすることが可能となる。

また、前記第１回路部における導電パターンおよび前記第２回路部における導電パターンのうちの少なくとも一方は、２つ以上の導電性を有する導通層を重ねて形成されていることが望ましい。

このようにすれば、それぞれの層の電気抵抗率を変えることが可能となり、第２回路部における導電パターンの電気抵抗率の設定を容易に行うことが可能となる。

また、前記第２回路部における導電パターンは、コンデンサの電極によって形成されていることが望ましい。

このようにすれば、電気抵抗率を高くしても特性に対する影響が殆んど無いコンデンサの電極を第２回路部における導電パターンとすることで、第２回路部における導電パターンを新たに形成することが不要となり、スペース効率を高くすることが可能となる。

また、前記基板には、少なくとも前記第１回路部と接続された機能回路部が形成されていることが望ましい。

このようにすれば、少なくとも第１回路部と機能回路部とが、一つのモジュール内に形成されることから、接続配線を短縮するなどスペース効率が高まり、より小型の高周波モジュールを提供することが可能となる。

また、本発明の高周波モジュールの製造方法は、絶縁層と、前記絶縁層の表面に形成された誘導性を有する第１回路部と、前記第１回路部と前記絶縁層を介し前記絶縁層の裏面側に、導電性を有する第１導通層と、該第１導通層に重ねられた第２導通層とによって形成された第２回路部とを基板上に有する高周波モジュールの製造方法であって、前記第１導通層、及び前記第２導通層の少なくとも一方の導体材料を変えることによって前記第２回路部における導電パターンの電気抵抗率を決定することを特徴とする。

本発明の高周波モジュールの製造方法によれば、第２回路部の電気抵抗率を、第１導通層、及び第２導通層の少なくとも一方の導体材料を変えることによって決定することが可能となる。これにより、新たな工程を用いることなく第２回路部を形成することが可能となる。

本発明に係る高周波モジュールの最良の形態について、以下に図面を用いて説明する。
（第一実施形態）

本発明の高周波モジュールの第一実施形態を、図１及び図２を用いて説明する。図１は、本発明に係る第一実施形態の高周波モジュールの概略構造を示す正断面図である。図２は、第一実施形態の高周波モジュールを層毎に分解した概略の斜視図である。

高周波モジュール１０は、基板１１上に形成された、絶縁緩衝層１２と、第２回路部における導電パターンとしてのベタ電極１３と、絶縁層１４と、第１回路部における導電パターンとしてのインダクタ電極１５とから構成されている。
基板１１は、シリコン（Ｓｉ）や化合物半導体（ＧａＡｓ，ＧａＰ，ＩｎＰ，ＳｉＧｅ，ＺｎＳなど）などで構成される半導体基板、ガラス基板、石英基板、セラミック基板などを用いることができる。本第一実施形態では、基板１１として、シリコン（Ｓｉ）を用いており、その表層部には、モノリシック集積回路や表面上に構成されたハイブリッド集積回路などで構成される機能回路部１６が形成されている。この、機能回路部１６は、半導体製造プロセスを用いることにより簡便に形成することができる。さらに、機能回路部１６は、例えば、ベタ電極１３、インダクタ電極１５などと、図示しない接続配線で接続されている。なお、本明細書では、基板１１の表面に近い内部と表面上を含む概念として表層部という言葉を用いている。

基板１１上には、絶縁緩衝層１２が形成されている。絶縁緩衝層１２は、例えば、ポリイミド樹脂、酸化ケイ素（ＳｉＯ₂）などの絶縁性を有する材料を用いて形成されている。本第一実施形態では、絶縁緩衝層１２としてポリイミド樹脂を用いており、基板１１表面に形成された回路とベタ電極１３との絶縁及びそれぞれに生じる応力緩和の機能を有している。

絶縁緩衝層１２上には、絶縁緩衝層１２の表面に形成された第１導通層１３ａと、第１導通層１３ａに重ねて形成された第２導通層１３ｂとから構成されたベタ電極１３が形成されている。第１導通層１３ａは、例えば、スパッタリング法等を用いて形成された厚さ０．１マイクロメートル（以下「μｍ」と記載する。）程度の薄膜層であり、第２導通層１３ｂは、例えば、メッキ法を用いて形成された、厚さ５〜１０μｍ程度のニッケル（Ｎｉ）層である。このニッケル（Ｎｉ）層の電気抵抗率は、例えば、０．６７×１０^-7Ωｍ程度となる。この場合、第１導通層１３ａに比べ第２導通層１３ｂは、十分に厚いため、ベタ電極１３の電気抵抗率は第２導通層１３ｂの値とほぼ同等と考えられる。

なお、ベタ電極１３は、後述するインダクタ電極１５の平面領域に対向する領域に設けられている事が好適である。このようにすることにより、インダクタ電極１５のすべての領域においてベタ電極１３からの影響を少なくすることが可能となる。

また、第１導通層１３ａには、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、パラジウム（Ｐｄ）などの導電材料、あるいは、これらの導電材料を２種類以上用いた合金、などを用いることができる。
また、第２導通層１３ｂには、ニッケル（Ｎｉ）に限らず、アルミニウム（Ａｌ）、銅（Ｃｕ）などの導電材料を用いることができる。

ベタ電極１３上には、絶縁層１４が形成されている。絶縁層１４は、例えば、ポリイミド樹脂、酸化ケイ素（ＳｉＯ₂）などの絶縁性を有する材料を用いて形成されている。なお、本第一実施形態では、絶縁層１４としてポリイミド樹脂を用いている。

絶縁層１４上には、第３導通層１５ａと第４導通層１５ｂとから構成されたインダクタ電極１５が形成されている。第３導通層１５ａは、例えば、スパッタリング法を用いて形成された厚さ０．１μｍ程度の薄膜層である。第４導通層１５ｂは、例えば、メッキ法によって形成された厚さ５〜１０μｍ程度の銅（Ｃｕ）層であり、１．７２×１０^-7Ωｍ程度の電気抵抗率を有している。この場合、第３導通層１５ａに比べ第４導通層１５ｂは十分に厚いため、インダクタ電極１５の電気抵抗率は第４導通層１５ｂの値とほぼ同等と考えられる。このインダクタ電極１５に所定の電流を流すことによりインダクタとしての機能を得る事ができる。

なお、第３導通層１５ａには、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、パラジウム（Ｐｄ）などの導電材料、あるいは、これらの導電材料を２種類以上用いた合金、を用いることが可能である。
また、第４導通層１５ｂには、銅（Ｃｕ）に限らず、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などを用いることができる。

上述の第一実施形態の高周波モジュール１０によれば、第２回路部における導電パターンとしてのベタ電極１３の電気抵抗率は、第１回路部における導電パターンとしてのインダクタ電極１５の電気抵抗率より高く形成されている。このベタ電極１３の電気抵抗率が高いことにより、インダクタ電極１５に電流が流されることによって発生する磁束によってベタ電極１３に発生する渦電流（誘導電流）を小さくすることが可能となる。このベタ電極１３に発生する渦電流が小さくなることにより、この渦電流によって発生する磁束が弱くなる。その結果、この磁束によってインダクタ電極１５に発生するインダクタ電極１５と逆方向の渦電流が小さくなる。従って、この逆方向の渦電流によって生じるインダクタの特性の劣化（例えば、Ｑ値の低下等）を減少させることが可能となる。
このように、ベタ電極１３の電気抵抗率を、インダクタ電極１５の電気抵抗率より高く形成することによって、インダクタ電極１５とベタ電極１３との間の絶縁層１４の厚さを増やすことなく、インダクタの特性劣化を減少させる事が可能となる。これにより、薄型の高周波モジュール１０を提供することが可能となる。

なお、前述の第一実施形態では、ベタ電極１３およびインダクタ電極１５を、それぞれ２つの導通層（第１導通層１３ａ、第２導通層１３ｂおよび第３導通層１５ａ、第４導通層１５ｂ）で形成された２層構成で説明したがこれに限らない。ベタ電極１３の電気抵抗率がインダクタ電極１５の電気抵抗率より高い相関関係を有していれば、ベタ電極１３およびインダクタ電極１５のそれぞれは、例えば、１層構成或いは３層以上の構成であってもよい。

また、前述の第一実施形態では、第２回路部は、ベタ電極１３を一例として説明したが、これに限らず、他の回路素子を構成する電極であってもよい。さらに、第２回路部が形成されている層と同一層に第２回路部と異なる回路素子が含まれていてもよい。
また、第１回路部は、インダクタを一例として説明したが、これに限らず、誘導性を有する回路素子、例えば、フィルタ、トランス、バランなどであってもよい。さらに、第１回路部が形成されている層と同一層に他の回路素子が含まれていてもよい。

また、前述の第一実施形態では、絶縁緩衝層１２の表面にベタ電極１３が形成され、ベタ電極１３上に形成された絶縁層１４上にインダクタ電極１５が形成されている構成で説明したが、これに限らない。例えば、絶縁緩衝層１２の表面にインダクタ電極が形成され、このインダクタ電極上に形成された絶縁層上にベタ電極が形成される構成であってもよい。
（第二実施形態）

本発明の高周波モジュールの第二実施形態を、図３及び図４を用いて説明する。図３は、本発明に係る第二実施形態の高周波モジュールの概略構造を示す正断面図である。図４は、第二実施形態の高周波モジュールを層毎に分解した概略の斜視図である。

高周波モジュール３０は、基板３１上に形成された絶縁緩衝層３２、コンデンサ下電極３３、誘電体層３４、第２回路部における導電パターンとしてのコンデンサ上電極３５、絶縁層３６、第１回路部における導電パターンとしてのインダクタ電極３７から構成されている。以下、高周波モジュール３０の詳細について説明するが、第一実施形態と同様な基板３１、及び絶縁緩衝層３２については説明を省略する。

絶縁緩衝層３２の上面には、コンデンサ下電極（一方の電極）３３が形成されている。コンデンサ下電極３３は、メッキ法などを用い、厚さ５〜１０μｍ程度の銅（Ｃｕ）層として形成されている。コンデンサ下電極３３には、銅（Ｃｕ）に限らず、例えば、アルミニウム（Ａｌ）などの導通材料を用いることができる。また、コンデンサ下電極３３は、複数の層が重ねられて形成されていてもよい。

コンデンサ下電極３３上には、誘電体層３４が形成されている。本第二実施形態では、誘電体層３４としてポリイミド樹脂を用いているが、例えば、エポキシ樹脂、酸化ケイ素（ＳｉＯ₂）等、他の誘電体を用いることも可能である。

誘電体層３４上には、誘電体層３４上の表面に形成された第１導通層３５ａと、第１導通層３５ａに重ねて形成された第２導通層３５ｂとから構成されたコンデンサ上電極３５が形成されている。第１導通層３５ａは、例えば、スパッタリング法等を用いて形成された厚さ０．１μｍ程度の薄膜層である。第２導通層３５ｂは、例えば、メッキ法を用いて形成された厚さ５〜１０μｍ程度のニッケル（Ｎｉ）層である。このニッケル（Ｎｉ）層の電気抵抗率は、例えば、１．７２×１０^-7Ωｍ程度となる。この場合、第１導通層３５ａに比べ第２導通層３５ｂは十分に厚いため、コンデンサ上電極３５の電気抵抗率は第２導通層３５ｂの値とほぼ同等と考えられる。前述した、コンデンサ下電極３３、誘電体層３４、コンデンサ上電極３５により、所謂、平行平板コンデンサが構成される。

なお、第１導通層３５ａには、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、パラジウム（Ｐｄ）などの導電材料を用いることができる。また、これらの導電材料を２種類以上用いた合金で構成することもできる。

また、第２導通層３５ｂには、ニッケル（Ｎｉ）に限らず、アルミニウム（Ａｌ）、銅（Ｃｕ）などの導電材料を用いることができる。

また、誘電体層３４上には、コンデンサ上電極３５に限らず、導通配線パターン等を含む他の回路素子が形成されていてもよいが、本第二実施形態の説明では省略している。

コンデンサ上電極３５上には、絶縁層３６が形成されている。絶縁層３６は、例えば、ポリイミド樹脂、酸化ケイ素（ＳｉＯ₂）などの絶縁性を有する材料を用いて形成されている。本第二実施形態では、絶縁層３６としてポリイミド樹脂を用いている。

絶縁層３６上には、第３導通層３７ａと第４導通層３７ｂとから構成されたインダクタ電極３７が形成されている。第３導通層３７ａは、例えば、スパッタリング法を用いて形成された厚さ０．１μｍ程度の薄膜層である。第４導通層３７ｂは、例えば、メッキ法によって形成された厚さ５〜１０μｍ程度の銅（Ｃｕ）層であり、１．７２×１０^-7Ωｍ程度の電気抵抗率を有している。この場合、第３導通層３７ａに比べ第４導通層３７ｂは十分に厚いため、インダクタ電極３７の電気抵抗率は第４導通層３７ｂの値とほぼ同等と考えられる。このインダクタ電極３７に所定の電流を流すことによりインダクタとしての機能を得る事ができる。

なお、第３導通層３７ａには、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、パラジウム（Ｐｄ）などの導電材料を用いることが可能である。また、これらの導電材料を２種類以上用いた合金で構成することもできる。
また、第４導通層３７ｂには、銅（Ｃｕ）に限らず、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などを用いることができる。

上述の第二実施形態の高周波モジュール３０によれば、第２回路部における導電パターンとしてのコンデンサ上電極３５を用い、その電気抵抗率が、第１回路部における導電パターンとしてのインダクタ電極３７の電気抵抗率より高く形成されている。このことにより、第一実施形態と同様（ここでは説明を省略する）に、インダクタ電極３７とコンデンサ上電極３５との間の絶縁層３６の厚さを増やすことなく、インダクタの特性劣化を減少させる事が可能となる。
なお、コンデンサは、コンデンサ上電極３５或いはコンデンサ下電極３３の電気抵抗率が大きくなっても、容量値の変化等のコンデンサ特性に対する影響が少なく、本実施形態の構成に用いることに好適である。

また、第一実施形態の効果に加えて、第２回路部における導電パターンとしてコンデンサ上電極３５を用いることにより、新たに第２回路部における導電パターンとしての電極を設けることが不要となり、電極のスペース効率を高めることが可能となる。

なお、前述の第二実施形態では、コンデンサ上電極３５およびインダクタ電極３７を、それぞれ２つの導通層（第１導通層３５ａ、第２導通層３５ｂおよび第３導通層３７ａ、第４導通層３７ｂ）で形成された２層構成で説明したがこれに限らない。コンデンサ上電極３５の電気抵抗率がインダクタ電極３７の電気抵抗率より高い相関関係を有していれば、コンデンサ上電極３５およびインダクタ電極３７のそれぞれは、例えば、１層構成或いは３層以上の構成であってもよい。

なお、上述の第一実施形態、及び第二実施形態では、第２回路部としてのベタ電極１３、及びコンデンサ上電極３５は、図２、及び図４に示すような一面の略矩形形状（所謂、ベタ形状）で説明したが、これに限らない。第２回路部は、図５（ａ）〜（ｃ）に示すように、個別な電極を並べてインダクタ電極１５，３７に対応させてもよい。図５は、第２回路部における導電パターンとしてのベタ電極１３、及びコンデンサ上電極３５を上方から見た平面図である。以下、図５に沿って説明するが、ここではベタ電極１３、及びコンデンサ上電極３５を第２回路部として説明する。

図５（ａ）では、図示上下方向の矩形電極４３ａが、左右方向に６本並べられて第２回路部における導電パターンとしての電極パターン４３を構成している。図５（ｂ）では、図示左右方向の矩形電極４３ｂが、上下方向に４本並べられて第２回路部としての電極パターン４３を構成している。図５（ｃ）では、図示上下方向の矩形電極４３ｃが、左右方向に６本並べて設けられ、この矩形電極４３ｃが接続電極４４により接続されて電極パターン４３を構成している。さらに図示しないが、斜め方向、或いは枠状（口字形状）などであってもよい。又、それぞれが組み合わされた形状であってもよい。

図５に示すような構成の第２回路部における導電パターンとしての電極パターン４３においては、上述した第一実施形態、及び第二実施形態の効果に加えて、さらに、インダクタ特性を劣化し難くする事が可能となる。これは、電極パターン４３が、分割された矩形電極４３ａ，４３ｂ，４３ｃによって形成されているため、貫通した磁束によって生じる渦電流が分断されて小さくなるためである。

なお、上述の第一実施形態および第二実施形態では、高周波モジュールの製造方法として、第２導通層１３ｂ，３５ｂを形成する導体材料を、第４導通層１５ｂ，３７ｂを形成する導体材料としての銅（Ｃｕ）より電気抵抗率の高いニッケル（Ｎｉ）を用いる方法を用いた。

この方法を用いることにより、新たな工程を用いることなく所定の電気抵抗率を有した第２回路部における導電パターンとしての第２導通層１３ｂ，３５ｂを形成することが可能となる。換言すれば、第２回路部を容易に形成することが可能となる。

また、前述の第二実施形態では、絶縁緩衝層３２の上面に、コンデンサ下電極３３、誘電体層３４、コンデンサ上電極３５による平行平板コンデンサが構成されている。さらにコンデンサ上電極３５上に形成された絶縁層３６上にインダクタ電極３７が形成される構成で説明したがこれに限らない。例えば、絶縁緩衝層３２の上面に、インダクタ電極が形成され、その上に設けられた絶縁層上にコンデンサ下電極、誘電体層、コンデンサ上電極による平行平板コンデンサが構成される構成であってもよい。
（実施例）

前述の実施形態に係る構造の高周波モジュール１０，３０の実施例としての電圧制御発振器について図６を用いて説明する。図６は、電圧制御発振器の基本回路構成を示す回路図である。

図６に示す電圧制御発振器１９０は、基板１１（図１参照）に形成された集積回路（図示せず）内のモノシリック構成回路領域（能動素子領域）９２、集積回路の上面に積層形成される第１回路部における導電パターンとしてのスパイラルインダクタ１４０，１５０及び第２回路部における導電パターンとしてのＣｕ配線層領域（受動素子領域）９１に一方の電極が形成されるキャパシタＣ１，Ｃ２とを含み構成されている。

この電圧制御発振器１９０は、電源電位端子Ｖｄｄ（以降、Ｖｄｄ端子と表す）、可変電位端子Ｖｃ（以降、Ｖｃ端子と表す）及び接地電位端子ＧＮＤ１（以降、単にＧＮＤ１端子と表す）に接続されている。電圧制御発振器１９０には、Ｖｄｄ端子からＧＮＤ１端子に向かって、スパイラルインダクタ１４０，１５０と、キャパシタＣ１，Ｃ２と、２個の可変キャパシタ９６と、負性抵抗部としてのＮチャンネルトランジスタ９３，９４と、電流調整部９５とが、この順で接続されている。

スパイラルインダクタ１４０，１５０の一端は、Ｖｄｄ端子に接続し、他端は、それぞれキャパシタＣ１，Ｃ２の一方の端部に接続し、キャパシタＣ１，Ｃ２の一方の端部はＧＮＤ２端子に接続され、他端は可変キャパシタ９６の一端に接続されている。従って、キャパシタＣ１，Ｃ２と可変キャパシタ９６とは、電気的に並列接続である。

負性抵抗部は、Ｎチャンネルトランジスタ９３のドレインは出力端子ＯＵＴ１に接続され、ゲートは出力端子ＯＵＴ２に接続されている。また、Ｎチャンネルトランジスタ９４のドレインは出力端子ＯＵＴ２に接続され、ゲートは出力端子ＯＵＴ１に接続されている。

上述したような回路構成の電圧制御発振器１９０は、Ｖｄｄ端子及びＧＮＤ端子に接続されることにより、スパイラルインダクタ１４０，１５０及び二つの可変キャパシタ９６からなるＬＣ共振回路に電圧が印加されると、ＬＣ共振回路が相補の共振信号を出力端子ＯＵＴ１及び出力端子ＯＵＴ２から発振する。しかし、この状態のままでは発振は減衰していく。

そのために、Ｖｃ端子に正の可変電位を印加し、ＧＮＤ端子に接地電位を印加して電流を供給すると共に、負性抵抗部を設けることにより、ＬＣ共振回路に恒久的に共振信号を発振させることができる。

さらに、キャパシタＣ１，Ｃ２が設けられているため、ＬＣ共振回路において付加容量が形成されたことになる。従って、集積回路の外部に可変キャパシタ９６に並列にキャパシタＣ１，Ｃ２を設けることにより、静電容量を大きくすることが可能となる。静電容量を大きくすると、発振周波数が小さくなることは知られている。このことから低周波数領域の発振器を実現することができる。

また、可変キャパシタ９６に加え、キャパシタＣ１，Ｃ２を加えることによって、キャパシタの静電容量の設定範囲を広げることができることから、電圧制御発振器１９０の周波数帯域を広げることができる。
（応用例）

上述の実施例では、前述の実施形態に係る構造の高周波モジュール１０，３０の実施例として、電圧制御発振器について詳細に説明したが、これに限らない。ここで、前述の実施形態に係る構造を用いた高周波モジュール１０，３０の応用例を図７および図８に沿って説明する。図７（ａ）〜（ｄ）、および図８（ｅ）〜（ｆ）は、高周波モジュールの応用例を示すブロック図である。

図７（ａ）は、高周波モジュール１０，３０の応用例としてのフィルターモジュール６０を示している。フィルターモジュール６０は、上述した実施例に準じており、基板１１（図１参照）に形成された集積回路、フィルター回路などを含み構成されており、入力端子６１から入力された発振信号のフィルタリングを行い集積回路における処理に用いられる。

図７（ｂ）は、高周波モジュール１０，３０の応用例としてのダイプレクサーモジュール６５を示している。ダイプレクサーモジュール６５は、基板１１（図１参照）に形成された集積回路、合成回路、分波回路などを含み構成されており、入出力端子６６，６７から入力された波形信号が合成され、集積回路における処理に用いられる。或いは、集積回路から出力された波形信号は、分波回路で分波され入出力端子６６，６７から出力される。

図７（ｃ）、（ｄ）は、高周波モジュール１０，３０の応用例としてのバランモジュール７０，７５を示している。バランモジュール７０，７５は、基板１１（図１参照）に形成された集積回路、平衡・不平衡変換回路、入出力端子７１，７６，７７などを含み構成されている。

図８（ｅ）は、高周波モジュール１０，３０の応用例としてのアンテナモジュール８０を示している。アンテナモジュール８０は、基板１１（図１参照）に形成された集積回路、コイルアンテナ、キャパシタなどから構成されたアンテナ回路などを含み構成されている。

図８（ｆ）は、高周波モジュール１０，３０の応用例としての、例えば増幅器などの整合回路モジュール８５を示している。整合回路モジュール８５は、基板１１（図１参照）に形成された集積回路、入力整合回路、出力整合回路、入力端子８６、出力端子８７などを含み構成されている。

第一実施形態の高周波モジュールの概略構造を示す正断面図。 第一実施形態の高周波モジュールを層毎に分解した概略の斜視図。 第二実施形態の高周波モジュールの概略構造を示す正断面図。 第二実施形態の高周波モジュールを層毎に分解した概略の斜視図。 （ａ）〜（ｃ）は、第２回路部としてのベタ電極、及びコンデンサ上電極の応用例を示す上方から見た平面図。 第一実施形態、または第二実施形態の構造を用いた高周波モジュールの実施例としての電圧制御発振器の基本回路図。 （ａ）〜（ｄ）は、高周波モジュールの応用例を示すブロック図。 （ｅ）〜（ｆ）は、高周波モジュールの応用例を示すブロック図。 従来の高周波モジュールの概略の構造を示す正断面図。 インダクタ配線パターン（第１配線層）と第２配線層との関係を示す模式図。

符号の説明

１０，３０…高周波モジュール、１１，３１…基板、１２，３２…絶縁緩衝層、１３…第２回路部における導電パターンとしてのベタ電極、１３ａ，３５ａ…第１導通層、１３ｂ，３５ｂ…第２導通層、１４，３６…絶縁層、１５，３７…第１回路部における導電パターンとしてのインダクタ電極、１５ａ，３７ａ…第３導通層、１５ｂ，３７ｂ…第４導通層、１６…機能回路部、３３…コンデンサ下電極、３４…誘電体層、３５…コンデンサ上電極、４３…電極パターン、４３ａ，４３ｂ，４３ｃ…矩形電極、４４…接続電極、６０…フィルターモジュール、６５…ダイプレクサーモジュール、７０，７５…バランモジュール、８０…アンテナモジュール、８５…整合回路モジュール。

Claims (6)

1. 絶縁層上に形成された誘導性を有する第１回路部と、前記第１回路部と前記絶縁層を介し形成された導電性を有する第２回路部とを基板上に有する高周波モジュールであって、
   前記第２回路部における導電パターンの電気抵抗率が、前記第１回路部における導電パターンの電気抵抗率より高く形成されていることを特徴とする高周波モジュール。
2. 請求項１に記載の高周波モジュールにおいて、
   前記第２回路部における導電パターンは、少なくとも前記第１回路部における導電パターンの平面領域に対向する領域に形成されていることを特徴とする高周波モジュール。
3. 請求項１または請求項２に記載の高周波モジュールにおいて、
   前記第１回路部における導電パターンおよび前記第２回路部における導電パターンのうちの少なくとも一方は、２つ以上の導電性を有する導通層を重ねて形成されていることを特徴とする高周波モジュール。
4. 請求項１ないし請求項３のいずれか一項に記載の高周波モジュールにおいて、
   前記第２回路部における導電パターンは、コンデンサの電極によって形成されていることを特徴とする高周波モジュール。
5. 請求項１ないし請求項４のいずれか一項に記載の高周波モジュールにおいて、
   前記基板には、少なくとも前記第１回路部と接続された機能回路部が形成されていることを特徴とする高周波モジュール。
6. 絶縁層と、前記絶縁層の表面に形成された誘導性を有する第１回路部と、前記第１回路部と前記絶縁層を介し前記絶縁層の裏面側に、導電性を有する第１導通層と、該第１導通層に重ねられた第２導通層とによって形成された第２回路部とを基板上に有する高周波モジュールの製造方法であって、
   前記第１導通層、及び前記第２導通層の少なくとも一方の導体材料を変えることによって前記第２回路部における導電パターンの電気抵抗率を決定する高周波モジュールの製造方法。
   

Images