JP4818303B2 - 積層チップ型高周波半導体装置 - Google Patents
積層チップ型高周波半導体装置 Download PDFInfo
- Publication number
- JP4818303B2 JP4818303B2 JP2008093654A JP2008093654A JP4818303B2 JP 4818303 B2 JP4818303 B2 JP 4818303B2 JP 2008093654 A JP2008093654 A JP 2008093654A JP 2008093654 A JP2008093654 A JP 2008093654A JP 4818303 B2 JP4818303 B2 JP 4818303B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- chip
- semiconductor device
- high frequency
- type high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
2≦n≦(1−2πfRC)/{2πfR(Cpad1+Cpad2)} (3)
2≦n≦(1−4π2f2LC)/{4π2f2L(Cpad1+Cpad2)} (4)
また、第1の回路は、差動回路の少なくとも一部を構成し、複数の第1の接合パッドは、差動回路の対称面に対して対称に配置されていてもよい。
また、第1のチップに搭載され、少なくとも一部が導電体により形成されると共に固定電位プレーンに接続されたカプセル構造をさらに備え、第1の回路は、カプセル構造の内部に配置された可動構造を備えていてもよい。
[第1の実施の形態]
図1を参照して、本発明の第1の実施の形態に係る積層チップ型高周波半導体装置について説明する。
この積層チップ型高周波半導体装置は、積層された第1および第2のチップ10a,20aと、第1のチップ10aと第2のチップ20aとの間に介在する複数のバンプ31a,31b,31c,31dとから構成されている。
第2のチップ20aは、第2の回路端子としての第2の高周波回路端子22a,22bおよび第2の低周波回路端子23を有する第2の回路21aと、複数の第2の接合パッド24a,24b,24c,24dとを備えている。
第2の回路21aの2つの高周波回路端子22a,22bは、接合パッド24a,24bにそれぞれ個別に接続されている。また、第2の回路21aの低周波回路端子23は、2つの接合パッド24c,24dに接続されている。
2≦n≦(1−2πfRC)/{2πfR(Cpad1+Cpad2)} (5)
2≦n≦(1−4π2f2LC)/{4π2f2L(Cpad1+Cpad2)} (6)
また、式(6)を満たすことによって、接合パッドの寄生容量と第1または第2の回路に含まれるインダクタからなるLC共振器の共振周波数が、所望の周波数以上となる。したがって、発振器などの応用において、所望の発振周波数を得ることができる。
なお、本実施の形態では、第1および第2のチップ10a,20aが共に高周波回路端子を2つずつ、低周波回路端子を1つずつ有する例を示したが、低周波回路端子を少なくとも1つずつ有していれば本発明を適用することができる。
次に、図2を参照して、本発明の第2の実施の形態に係る積層チップ型高周波半導体装置について説明する。図2において、図1の構成要素と同一またはその構成要素に相当する要素には同一の符号を付し、適宜その説明を省略する。
本実施の形態では、上述した構成とすることによって、第1の回路11bの周囲に低インピーダンスなリターン電流の経路を形成し、高周波回路の性能劣化を防止することができる。
次に、図3を参照して、本発明の第3の実施の形態に係る積層チップ型高周波半導体装置について説明する。図3において、図1および図2の構成要素と同一またはその構成要素に相当する要素には同一の符号を付し、適宜その説明を省略する。
本実施の形態では、第1のチップ10cに搭載された第1の回路11cが差動回路16を含んでいる。差動回路16は、対となる高周波回路端子12a,12bと、低周波回路端子13とを有している。また、差動回路16を含む第1の回路11cの外周は、固定電位プレーン15によって囲まれている。
さらに、高周波回路端子12a,12b、接合パッド14a〜14f、バンプ31a〜31fや固定電位プレーン15は、差動回路16の対称面Sに対して対称に配置されている。図3に示すように、第2のチップ20cの構成要素も、対称面Sに対して対称に配置されてもよい。なお、符号23a,23bは低周波回路端子を示している。
したがって、本実施の形態の積層チップ型高周波半導体装置は、第1および第2の実施の形態で得られた接合強度の増加や性能の劣化防止といった効果に加えて、高周波におけるマッチング精度の向上という効果が得られ、差動回路の高周波特性を改善することができる。
次に、図4および図5を参照して、本発明の第4の実施の形態として、積層チップ型高周波半導体装置の具体例を説明する。図4および図5において、図1〜図3の構成要素と同一またはその構成要素に相当する要素には同一の符号を付し、適宜その説明を省略する。なお、図4には、チップ表面を図示するため、フリップチップ実装前の状態が示されている。
高周波回路端子12a,12bは、それぞれ1つのバンプを介して第2の回路21dに接続されている。このようにして、高周波回路端子12a,12bに関して接合パッド14の個数を最小化することによって、接合パッド14に起因した寄生容量を小さくしている。
一方、固定電位回路端子(第1の回路端子)13aは、3つのバンプを介して、第2の回路21dにおける固定の電源電位27に接続されている。このように、固定電位回路端子13aに対しては複数のバンプを用いることで、接合強度を増加させている。
以上の構成によって、このVCOは、高い接合強度と高い性能を得ることが可能となる。なお、図4において、符号24は接合パッド、符号26はボンディングパッドを示している。
次に、図6を参照して、本発明の第5の実施の形態に係る積層チップ型高周波半導体装置について説明する。図6において、図1〜図5の構成要素と同一またはその構成要素に相当する要素には同一の符号を付し、適宜その説明を省略する。なお、図6では、簡略化のため第1のチップ10eのみを示しているが、実際には他の実施の形態と同様に、フリップチップ実装技術を用いて第1のチップ10eを第2のチップと接合することによって、積層チップ型高周波半導体装置が構成される。
Claims (4)
- 第1のチップと、
この第1のチップに積層された第2のチップと、
前記第1のチップと前記第2のチップとの間に介在する複数のバンプとを備え、
前記第1のチップは、
少なくとも1つの第1の回路端子を有する第1の回路と、
前記第1の回路端子に接続された複数の第1の接合パッドとを備え、
前記第2のチップは、
前記第1の回路端子にそれぞれ対応する少なくとも1つの第2の回路端子を有する第2の回路と、
前記第2の回路端子に接続された複数の第2の接合パッドとを備え、
対応する前記第1の回路端子と前記第2の回路端子との少なくとも一組は、n個ずつのバンプ、第1および第2の接合パッドを介して接続されており、当該第1および第2の回路端子を流れる信号の最高周波数をf[Hz]、当該第1および第2の回路端子の入力インピーダンスのうち、抵抗成分をR[Ω]、インダクタンス成分をL[H]、前記第1および第2の接合パッドに起因する寄生容量を除いた容量成分をC[F]、前記第1の接合パッド1個当たりの寄生容量をCpad1[F]、前記第2の接合パッド1個当たりの寄生容量をCpad2[F]としたとき、式(1)および式(2)を満たすことを特徴とする積層チップ型高周波半導体装置。
2≦n≦(1−2πfRC)/{2πfR(Cpad1+Cpad2)} (1)
2≦n≦(1−4π2f2LC)/{4π2f2L(Cpad1+Cpad2)} (2) - 請求項1に記載の積層チップ型高周波半導体装置において、
前記第1のチップは、前記第1の回路の周囲に配置された固定電位プレーンをさらに備え、
前記第2のチップは、電位が固定された固定電位回路端子をさらに備え、
前記固定電位プレーンは、複数のバンプを介して前記固定電位回路端子に接続されていることを特徴とする積層チップ型高周波半導体装置。 - 請求項1または2に記載の積層チップ型高周波半導体装置において、
前記第1の回路は、差動回路の少なくとも一部を構成し、
前記複数の第1の接合パッドは、前記差動回路の対称面に対して対称に配置されていることを特徴とする積層チップ型高周波半導体装置。 - 請求項2に記載の積層チップ型高周波半導体装置において、
前記第1のチップに搭載され、少なくとも一部が導電体により形成されると共に前記固定電位プレーンに接続されたカプセル構造をさらに備え、
前記第1の回路は、前記カプセル構造の内部に配置された可動構造を備えることを特徴とする積層チップ型高周波半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093654A JP4818303B2 (ja) | 2008-03-31 | 2008-03-31 | 積層チップ型高周波半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093654A JP4818303B2 (ja) | 2008-03-31 | 2008-03-31 | 積層チップ型高周波半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246264A JP2009246264A (ja) | 2009-10-22 |
JP4818303B2 true JP4818303B2 (ja) | 2011-11-16 |
Family
ID=41307814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093654A Expired - Fee Related JP4818303B2 (ja) | 2008-03-31 | 2008-03-31 | 積層チップ型高周波半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4818303B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020155478A1 (zh) * | 2019-01-29 | 2020-08-06 | 安徽安努奇科技有限公司 | 集成电感结构和集成电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3978369B2 (ja) * | 2002-05-20 | 2007-09-19 | アルプス電気株式会社 | 高周波モジュールの取付構造 |
-
2008
- 2008-03-31 JP JP2008093654A patent/JP4818303B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246264A (ja) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102075284B1 (ko) | 시간 지연 필터 | |
JP6102871B2 (ja) | コモンモードチョークコイル及び高周波電子機器 | |
KR100949224B1 (ko) | 필터 회로 장치 및 그 제조 방법 | |
JP5510694B1 (ja) | 弾性波フィルタ装置及びデュプレクサ | |
WO2012147803A1 (ja) | ノイズ抑制構造を有する回路基板 | |
US8143968B2 (en) | Thin film balun | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
KR101422950B1 (ko) | 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터 | |
US10389330B2 (en) | Electronic component | |
JP2004312065A (ja) | 受動部品 | |
US10454444B2 (en) | Integrated delay modules | |
US20170310295A1 (en) | Integrated delay modules | |
TWI599166B (zh) | Electronic parts | |
JP4818303B2 (ja) | 積層チップ型高周波半導体装置 | |
JP2012028498A (ja) | ノイズ抑制構造を有する回路基板 | |
US9350316B1 (en) | Wideband baluns and methods of their manufacture | |
US20230124600A1 (en) | Balun phase and amplitude imbalance correction | |
JP2011086655A (ja) | 積層インダクタおよび回路モジュール | |
JP2004087524A (ja) | 回路基板およびこれを用いた電子機器 | |
JP2010087830A (ja) | 積層型バンドパスフィルタ及び高周波モジュール | |
JP2007173759A (ja) | 高周波モジュール及びその製造方法 | |
JP4303207B2 (ja) | 高周波差動信号用フィルタ | |
JP2006101556A (ja) | 受動部品 | |
JP2007180632A (ja) | 高周波フィルタ | |
TWI778766B (zh) | 濾波器積體電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |