JP2004193501A - キャパシタ素子 - Google Patents
キャパシタ素子 Download PDFInfo
- Publication number
- JP2004193501A JP2004193501A JP2002362717A JP2002362717A JP2004193501A JP 2004193501 A JP2004193501 A JP 2004193501A JP 2002362717 A JP2002362717 A JP 2002362717A JP 2002362717 A JP2002362717 A JP 2002362717A JP 2004193501 A JP2004193501 A JP 2004193501A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor element
- wiring
- capacitor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】信号出力ライン29を信号入力ライン27より幅を広く及び厚みを厚くすることにより、信号出力ライン29がインピーダンスの増大を抑制させた電気信号をグランド部28に出力でき、信号出力ライン29が下電極19bとグランド部28との間でインダクタンス成分となることが防止されることにより、自己共振周波数を大きくできる。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、基板の主面上にパターン導体を複数積層させることで得られるキャパシタ素子に関する。
【0002】
【従来の技術】
近年においては、音楽や、音声、画像等のデータがデジタル化され、パーソナルコンピュータやモバイルコンピュータで容易に扱えるようになってきている。また、音声コーデックや画像コーデックにより帯域が圧縮され、デジタル通信やデジタル放送を利用してそれらのデータを容易に配信できる環境が整ってきている。
【0003】
これらオーディオ−ビデオ(AV)データの通信においては、セルラー電話やコードレスフォン等により戸外での送受信が可能になってきている他、家庭内でも様々なホームネットワークが提案されている。このような通信のためのネットワークとしては、例えばIEEE802.11において提案されているような5GHz帯のホームネットワークや、2.45GHz帯のLAN、更には“Bluetooth”と呼ばれる近距離通信、ワイヤレスコミュニケーション方式等が提唱されており、次世代ワイヤレスネットワークとして期待されている。
【0004】
また、家庭内や戸外でこれらのワイヤレスネットワークを用いることにより、シームレスに様々なデータのやり取りや、インターネットへのアクセス、インターネット上へのデータの送受信等が可能になる。
【0005】
このような環境を実現するためには、上述した音楽や画像の再生・記録を行う、いわゆるAV機器に通信機能を持たせる必要があり、小型軽量且つ携帯性に優れたものとするためには、通信機能の更なる小型化や低コスト化等が望まれている。
【0006】
一方、通信用の高周波フロントエンド部においては、高周波アナログ信号の変復調が必要なことから、送受信時に中間周波数への変復調を伴う、いわゆるスーパーヘテロダイン方式を採用する場合が多い。この場合、段間のフィルタや、局発装置(VCO)、SAWフィルタ等の大型の機能部品や、整合回路、バイアス回路等の高周波アナログ回路に特有なインダクタ、キャパシタ、抵抗等の受動部品が多くなり、通信機能の小型化を図る上で大変不利となっている。
【0007】
そこで、近年では、通信用の高周波フロントエンド部を簡便且つ小型化するために、Si−CMOS回路等をベースにした様々な試みがなされており、例えばSiGeバイポーラ技術や、更にベース領域にCを添加したSiGeC技術、MEMS技術を応用した共鳴器BPF等の研究が盛んに行われている。
【0008】
ところで、上述した通信用の高周波フロントエンド部を小型化する試みの1つとして、良好な特性を有する受動素子をSi基板上に形成すると共に、フィルタ回路や共振器等をLSI上に作り込み、ベースバンド部のロジックLSIも集積化することで、1チップ化した高周波モジュール等が提案されている。
【0009】
しかしながら、この高周波モジュールでは、受動素子等をSi基板上に形成されていることから、加工コストが増加してしまうといった問題がある。
【0010】
このような問題を解決するために、近年では、Si基板の代わりに廉価な多層配線基板を用い、多層配線基板上に受動素子等を形成させた高周波モジュール等が提案されている(例えば、特許文献1を参照。)。
【0011】
【特許文献1】
特開2002−94247号公報(第5−6頁)
【0012】
【発明が解決しようとする課題】
このような高周波モジュールでは、低コスト化を図るために、例えば多層配線基板の主面等を有効に活用できる構造、すなわち受動素子等が設けられる領域に対応した多層配線基板の配線層にグランドプレーン等を設けたマイクロストリップ構造にさせている。
【0013】
具体的に、図11及び図12に示す高周波モジュール200は、高周波素子部201と多層配線基板202とを有し、高周波素子部201に受動素子としてキャパシタ素子203が設けられている。また、高周波モジュール200においては、多層配線基板202の主面202a側の配線層がグランドプレーン層202bとして機能している。
【0014】
高周波素子部201は、導電性金属等からなる複数の配線層204の間に誘電絶縁材料等からなる絶縁層205が介在された状態で積層形成されたものである。そして、キャパシタ素子203は、隣り合う配線層204の一部に設けられた一対の上電極206及び下電極207が絶縁層205を介して積層されることで構成されている。
【0015】
キャパシタ素子203おいて、上電極206は、所定の配線層204の一部に略矩形シート状にパターン形成され、外周側縁に電気信号を入力させるためにパターン配線が信号入力ライン208として接続されている。
【0016】
一方、下電極207は、上電極206が形成された配線層204と隣り合う配線層204の一部に略矩形シート状にパターン形成され、信号入力ライン208より上電極206に入力されて絶縁層205を通った電気信号を出力させるパターン配線が信号出力ライン209として外周側縁に接続されている。
【0017】
そして、信号出力ライン209は、下電極207の外周側縁に接続された一端部とは反対の他端部が、例えば下電極207と同一層の配線層204に設けられたグランド部210に接続されている。すなわち、この高周波モジュール200では、キャパシタ素子203がグランド部210に接続されるシャントタイプのキャパシタを構成していることになる。
【0018】
このような構成のキャパシタ素子203では、信号入力ライン208及び信号出力ライン209が接続連続性を優先させた設計になっている。すなわち、信号入力ライン208と信号出力ライン209とに流れる電気信号が同一なインピーダンスをもって流れるような設計になっている。
【0019】
このため、キャパシタ素子203においては、信号入力ライン208の絶縁層205を介したグランドプレーン層202bまでの距離が、信号出力ライン209のグランドプレーン層202bまでの距離より遠いことから、信号出力ライン209が信号入力ライン208より幅を狭く及び/又は厚みを薄くして設計されることになる。このような、キャパシタ素子203では、信号出力ライン208に電気信号が流れる際の電気抵抗、すなわち下電極207とグランド部210との間のインピーダンスが大きくなる。これにより、キャパシタ素子203では、信号出力ライン209が下電極207とグランド部210との間でインダクタンス成分として作用してしまい、自己共振周波数が小さくなって高周波特性を低下させる不具合が生じることになる。
【0020】
また、図13に示す高周波モジュール300のように、ロードタイプのキャパシタ素子301、すなわち下電極302から導出される信号出力ライン303が例えば下電極302と同一層の配線層304のパターン配線304aに接続された構造のキャパシタ素子301でも、信号出力ライン303が上電極305に接続された信号入力ライン306より幅を狭く及び/又は厚みを薄くして設計される。このため、キャパシタ素子301でも、信号出力ライン303が下電極302とパターン配線304aとの間でインダクタンス成分として作用することから、自己共振周波数が小さくなって高周波特性を低下させる不具合が生じることになる。
【0021】
そこで、本発明はこのような従来の事情に鑑みて提案されたものであり、自己共振周波数を大きくさせて高周波特性に優れたキャパシタ素子を提供することを目的とする。
【0022】
【課題を解決するための手段】
この目的を達成する本発明に係るキャパシタ素子は、基板の主面上にパターン配線と共に設けられ、シート状のパターン導体からなる第1の電極及び第2の電極が誘電絶縁層を介して積層されたキャパシタ素子であって、第1の電極に電気的に接続されることで第1の電極に対して電気信号を入力させる信号入力ラインと、一端が第2の電極に電気的に接続され、他端が接地導体又はパターン配線に電気的に接続され、信号入力ラインより第1の電極に入力されて誘電絶縁層を通った電気信号を、第2の電極より接地導体又はパターン配線に出力させる信号出力ラインとを有し、信号出力ラインが、信号入力ラインより幅を広く及び/又は厚みを厚くするようになっていることを特徴としている。
【0023】
このキャパシタ素子では、信号出力ラインが信号入力ラインより幅を広く及び/又は厚みを厚くするようになっていることより、信号出力ラインが第2の電極と接地導体又はパターン配線との間におけるインピーダンスの増大を抑制させた電気信号を接地導体又はパターン配線に出力できる。したがって、このキャパシタ素子では、信号出力ラインが第2の電極と接地導体又はパターン配線との間でインダクタンス成分となることを防止できることから、自己共振周波数が高域側に広げられることになる。
【0024】
本発明に係るキャパシタ素子は、基板の主面上にパターン配線と共に設けられ、シート状のパターン導体からなる第1の電極及び第2の電極が誘電絶縁層を介して積層されたキャパシタ素子であって、第1の電極に電気的に接続されることで第1の電極に対して電気信号を入力させる信号入力ラインを有し、第2の電極が、信号入力ラインを第1の電極に接続させた範囲よりも広い範囲の外周側縁を接地導体に接続させることで、信号入力ラインより第1の電極に入力されて誘電絶縁層を通った電気信号を、接地導体に出力させていることを特徴としている。
【0025】
このキャパシタ素子では、第2の電極が、信号入力ラインを第1の電極に接続させた範囲よりも広い範囲の外周側縁で接地導体に接続されることより、第2の電極と接地導体との間におけるインピーダンスの増大を抑制させた電気信号が接地導体に出力される。したがって、このキャパシタ素子では、第2の電極と接地導体との間のインピーダンスがインダクタンス成分となることを防止でき、自己共振周波数を高域側に広げることができる。
【0026】
【発明の実施の形態】
以下、本発明を適用したキャパシタ素子について図1に示す高周波モジュールを参照にして説明する。高周波モジュール1は、マザーボード(ベース基板)やインターポーザ(中間期板)に対する高密度実装を実現するためのパッケージ形態(BGA等)を有し、この装置自体が1つの機能部品として動作するものである。
【0027】
具体的に、この高周波モジュール1は、誘電層を介して導体パターンが積層されてなる多層配線基板2と、この多層配線基板2の高精度に平坦化された主面2a上に薄膜形成技術により形成された高周波素子層3とを備えている。
【0028】
多層配線基板2は、いわゆるプリント配線基板であり、誘電層となる第1の誘電基板4の両面に導電パターンとなる第1及び第2の配線層5a,5bが形成された第1の配線基板6と、誘電層となる第2の誘電基板7の両面に導電パターンとなる第3及び第4の配線層8a,8bが形成された第2の配線基板9とが、誘電層となるプリプレグ(接着樹脂)10を介して貼り合わされてなる4層ビルトアップ構造を有している。
【0029】
このうち、第1の誘電基板4及び第2の誘電基板7は、低誘電率且つ低損失(低tanδ)な材料、すなわち高周波特性に優れた材料により形成されていることが好ましく、このような材料として、例えばポリフェニールエチレン(PPE)や、ビスマレイドトリアジン(BT−resin)、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー(LCP)、ポリノルボルネン(PNB)等の有機材料や、セラミック或いはセラミックと有機材料との混合材料等を挙げることができる。また、第1の誘電基板4及び第2の誘電基板7は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板FR−5等を挙げることができる。
【0030】
第1及び第2の配線層5a,5b並びに第3及び第4の配線層8a,8bは、例えばフィルタ11といった機能素子と、これらを繋ぐ信号配線パターン12、電源パターン13及びグランドパターン14とが、例えば銅箔により薄膜形成されてなる。また、第1及び第2の配線層5a,5b並びに第3及び第4の配線層8a,8bには、上述したフィルタ11の他に、例えばキャパシタ、インダクタ、レジスタ等といった受動素子、アンテナパターン等も形成可能である。
【0031】
また、フィルタ11は、これらを繋ぐ信号配線パターン12、電源パターン13及びグランドパターン14と、第1の誘電基板4及び第2の誘電基板7を貫通して形成された、例えば銅等の導線性金属等からなるビアホール15やスルーホール16を介して電気的に接続されている。具体的に、これらビアホール15やスルーホール16は、多層配線基板2の一部に、この多層配線基板2を貫通する孔をドリル加工やレーザー加工により穿設し、この穿設された孔に導電性金属等のめっきを施すことで形成される。
【0032】
この多層配線基板2では、廉価な有機材料からなる第1の配線基板6及び第2の配線基板9を従来と同様の多層配線基板化技術によって積層形成することで、従来のような比較的高価とされるSi基板やガラス基板を用いた場合と比べて、低コスト化を図ることができる。
【0033】
なお、この多層配線基板2は、上述した4層ビルトアップ構造のものに限定されず、その積層数については任意である。また、多層配線基板2は、上述した両面配線基板6,9がプリプレグ10を介して貼り合わされたものに限定されず、例えば両面配線基板の両主面側に樹脂付銅箔を積み重ねていく構造のものであってもよい。
【0034】
多層配線基板2の主面2aは、多層配線基板2の最上層、すなわち第2の誘電基板7の第4の配線層8b側が高精度に平坦化されたものである。具体的には、多層配線基板2の主面2aの全面に亘って、高周波特性に優れた有機材料からなる絶縁膜17を成膜した後に、この最上層に形成された第4の配線層8bが露出するまで絶縁膜17を研磨する。これにより、第2の誘電基板7と第4の配線層8bとの間に絶縁膜17が埋め込まれ、第2の誘電基板7上の第4の配線層8bが形成されていない部分との段差が無くなり、この多層配線基板2の主面2aが高精度に平坦化されることになる。
【0035】
高周波素子層3は、高精度に平坦化された多層配線基板2の主面2a上に、絶縁層18が積層され、この積層された絶縁層18の内層或いは外層に、薄膜形成技術等によって、例えばキャパシタ19,20,21,22や、インダクタ、レジスタ等といった受動素子が設けられている。そして、高周波素子層3は、これら受動素子を繋ぐ第1のパターン配線23及び第2のパターン配線24が薄膜パターンとして形成されると共に、これら第1のパターン配線23及び第2のパターン配線24がビア25によって層間接続されている。
【0036】
このうち、絶縁層18は、多層配線基板2の主面2a上に第1の絶縁層18a及び第2の絶縁層18bが順次積層されたものである。これら絶縁層18a,18bは、低誘電率且つ低損失(低tanδ)な材料、すなわち高周波特性に優れると共に、耐熱性及び耐薬品性を有する有機材料等により形成されている。このような有機材料としては、例えばベンゾシクロブテン(BCB)や、ポリイミド、ポリノルボルネン(PNB)、液晶ポリマー(LCP)、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、これら絶縁層18a,18bは、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法により、高精度に平坦化された多層配線基板2の主面2a上に、それぞれ精度良く形成されることになる。
【0037】
また、これら高周波素子層3に形成された受動素子は、第1のパターン配線23及び第2のパターン配線24を介して、多層配線基板2側の第4の配線層8bと電気的に接続されている。そして、第1のパターン配線23及び第2のパターン配線24は、絶縁層18上に所定の形状にパターン形成させためっき等からなるレジストを覆うようにめっきや、スパッタリング等といった薄膜形成技術で導電性金属等からなる金属膜を成膜させた後に、レジストを除去することで形成される、いわゆるセミアディティブ法等で形成されている。
【0038】
ビア25は、上述したビアホール15やスルーホール16と同様に、絶縁層18の一部に、第1の絶縁層18a及び第2の絶縁層18bを貫通する孔をドリル加工やレーザー加工により第1のパターン配線23及び第2のパターン配線24と接するように穿設し、この穿設された孔に導電性金属等のめっきを施すことで形成される。
【0039】
このような構成の高周波モジュール1では、多層配線基板2が多層化されることによって、高周波素子層3における積層数を削減することができる。すなわち、この高周波モジュール1では、高周波素子層3の内層或いは外層に形成された、例えば受動素子や第1のパターン配線23、第2のパターン配線24等の薄膜パターンとは別に、多層配線基板2の内層或いは外層に、例えば機能素子や信号配線パターン12等の導体パターンが形成されることによって、これらを従来のようなSi基板やガラス基板上にまとめて形成する場合に比べて、高周波素子層3にかかる負担を大幅に低減することができる。これにより、高周波素子層3の積層数を低減することが可能となり、装置全体の更なる小型化及び低コスト化が可能となっている。
【0040】
また、この高周波モジュール1では、上述した多層配線基板2の導電パターンと高周波素子層3の薄膜パターンとが分離されることによって、これらの間で発生する電気的干渉を抑制することができ、その特性の向上が図られている。
【0041】
さらに、この高周波モジュール1では、多層配線基板2の主面2aが高精度に平坦化されることから、この上に高周波素子層3を精度良く形成することがで、優れた高周波特性を有する受動素子を得ることができる。
【0042】
ここで、高周波素子層3に設けられたキャパシタ19,20,21,22について説明する。先ず、キャパシタ19について説明する。このキャパシタ19は、図2及び図3に示すように、第2のパターン配線24の一部に設けられた略矩形シート状の上電極19aと、第1のパターン配線23の一部に設けられた略矩形シート状の下電極19bとが、第2の絶縁層18bを介して互いに対向するように積層されたものである。また、キャパシタ19は、多層配線基板2の主面2aの配線禁止領域26、すなわち多層配線基板2の第4の配線層8bが形成されていない領域の直上に設けられている。
【0043】
上電極19aは、その外周側縁の一部に電気信号を入力させるための信号入力ライン27が設けられ、この信号入力ライン27によって第2のパターン配線24に接続されている。
【0044】
下電極19bは、第1のパターン配線23の一部に設けられたグランド部28が外周側縁の周りを囲むようにされている。グランド部28は、信号入力ライン27が接続された第2のパターン配線24と対向する位置を避けるように配置されている。そして、下電極19bには、その外周側縁の一部に、信号入力ライン27より第1の電極18aに入力されて第2の絶縁層18bを通った電気信号を、グランド部28に出力させる信号出力ライン29が設けられている。
ところで、従来のキャパシタ素子においては、上述したように、電気信号の伝達効率を良好にさせるために信号入力ラインと信号出力ラインとに流れる電気信号が同一なインピーダンスをもって流れるような設計させている。
【0045】
しかしながら、上述した構成のキャパシタ19においては、下電極19bとグランド部28との間が狭い、すなわち図2及び図3中矢印Aで示す信号出力ライン29の長さが短いことから、信号入力ライン27と信号出力ライン29とに流れる電気信号のインピーダンスが異なっても電気信号の伝達効率が低下することが抑制される。
【0046】
こらにより、キャパシタ19では、信号出力ライン29が信号入力ライン27より幅を広く及び/又は厚みを厚くすることが可能である。したがって、キャパシタ19では、信号出力ライン29が下電極19bとグランド部28との間におけるインピーダンスの増大を抑制させた電気信号をグランド部28に出力することが可能となる。すなわち、このキャパシタ19では、信号出力ライン29が下電極19bとグランド部28との間でインダクタンス成分となってしまうことを防止できることから、自己共振周波数が高域側に広げられて優れた高周波特性が得られることになる。
【0047】
また、このキャパシタ19は、配線禁止領域26の直上に位置する高周波素子層3内に形成されている。これにより、キャパシタ19では、下電極19bとグランドパターン14との間の距離を離すことができ、下電極19bとグランドパターン14との結合容量が大幅に低減されて高いQ値を得ることができる。
【0048】
なお、上述した実施の形態においては、信号出力ライン29が下電極19bをグランド部28に接続させるシャントタイプのキャパシタ19を例に挙げて説明しているが、このことに限定されることはなく、例えば信号出力ラインをパターン配線等に接続させたロードタイプのキャパシタにも適用可能である。
【0049】
次に、キャパシタ20,21について説明する。キャパシタ20は、図4及び図5に示すように、第2のパターン配線24の一部に設けられた略矩形シート状の上電極20aと、第1のパターン配線23の一部に設けられた略矩形シート状の下電極20bとが、第2の絶縁層18bを介して互いに対向するように積層されたものである。また、キャパシタ20は、下層に第1の絶縁層18aを介して第4の配線層8bの一部がグランドプレーン部30として設けられている。
【0050】
上電極20aは、上述したキャパシタ19の上電極19aと同様に、その外周側縁の一部に電気信号を入力させるための信号入力ライン31が設けられ、この信号入力ライン29によって第2のパターン配線24に接続されている。
【0051】
下電極20bは、上述したキャパシタ19の下電極19bと同様に、第1のパターン配線23の一部に設けられたグランド部32が外周側縁の周りを囲むようにされている。このグランド部32は、上述したキャパシタ19と同様に、信号入力ライン29が接続された第2のパターン配線24と対向する位置を避けるように配置されている。
【0052】
このような構成のキャパシタ20は、下電極20bが4辺の外周側縁うちの2辺をグランド部32に接続させ、信号入力ライン31より上電極20aに入力されて第2の絶縁層18bを通った電気信号を、下電極20bよりグランド部32に出力させる構成になっている。
【0053】
一方、キャパシタ21は、図6及び図7に示すように、第2のパターン配線24の一部に設けられた略矩形シート状の上電極21aと、第1のパターン配線23の一部に設けられた略矩形シート状の下電極21bとが、第2の絶縁層18bを介して互いに対向するように積層されたものである。そして、キャパシタ21も、下層に第1の絶縁層18aを介して第4の配線層8bの一部がグランドプレーン部33として設けられている。
【0054】
上電極21aは、上述したキャパシタ20の上電極20aと同様の構成となっており、外周側縁の一部に信号入力ライン34が設けられ、この信号入力ライン34により第2のパターン配線24に接続されている。また、下電極21bも、上述したキャパシタ20の下電極20bと同様に、信号入力ライン34が接続された第2のパターン配線24と対向する位置を避けるようにされたグランド部35で外周側縁の周りを囲まれている。
【0055】
このような構成のキャパシタ21は、下電極21bが4辺の外周側縁うちの3辺をグランド部35に接続させ、信号入力ライン34より上電極21aに入力されて第2の絶縁層18bを通った電気信号を、下電極21bよりグランド部35に出力させる構成になっている。
【0056】
これらのキャパシタ20,21では、下電極20b,21bが、信号入力ライン31,34を上電極20a,21aに接続させた範囲よりも広い範囲の外周側縁でグランド部32,34に接続されることより、下電極20b,21bとグランド部32,35との間におけるインピーダンスの増大を抑制させた電気信号をグランド部32,35に出力できる。
【0057】
したがって、これらのキャパシタ20,21では、下電極20b,21bとグランド部32,35との間のインピーダンスがインダクタンス成分となることを防止でき、自己共振周波数が高域側に広げられて優れた高周波特性を得ることができる。
【0058】
また、キャパシタ20,21では、上述したキャパシタ19に比べ、下電極20b,21bとグランド部32,35との接続範囲が広く、下電極20b,21bとグランド部32,35との間におけるインピーダンスが更に低くなっていることから、下層に配線禁止領域等を設けなくても高いQ値を得ることができる。したがって、キャパシタ20,21では、その下層にグランドプレーン部30,33の代わりに導体パターン等からなる第4の配線層8bを設けることが可能となり、高周波モジュール1全体の更なる小型化及び低コスト化を図ることができる。
【0059】
なお、以上では、上電極20a,21a及び下電極20b,21bが略矩形状シート状に形成されたキャパシタ20,21を例に挙げて説明したが、上電極及び下電極が略矩形シート状に形成されていることに限定されず、例えば略円シート状、三角形シート状、多角形シート状等に形成されてもよい。この場合も、キャパシタ20,21と同様に、下電極の外周側縁を、信号入力ラインを上電極に接続させた範囲よりも広い範囲でグランド部に接続させることで、優れた高周波特性を有するキャパシタが得られる。
【0060】
次に、キャパシタ22について説明する。このキャパシタ22は、図8及び図9に示すように、第1のパターン配線23の一部に設けられた略矩形シート状の下電極36と、下電極36上に積層された誘電絶縁層37と、誘電絶縁層37上に積層された上電極38とによって構成されている。また、キャパシタ22は、上述したキャパシタ19と同様に、多層配線基板2の主面2aにおける配線禁止領域39の直上に設けられて高いQ値が得られるようにされている。
【0061】
下電極36は、第1のパターン配線23の一部に設けられたグランド部40が外周側縁の周りを囲むようにされている。グランド部40は、後述する信号入力ラインとなる第2のパターン配線24と対向する位置を避けるように配置されている。そして、下電極36には、その外周側縁の一部に、信号入力ラインとなる第2のパターン配線24より上電極38に入力されて誘電絶縁層37を通った電気信号を、グランド部40に出力させる信号出力ライン41が設けられている。
【0062】
誘電絶縁層37は、例えばタンタル、窒化タンタル等からなる抵抗体膜37aと、この抵抗体膜37aの表面を酸化させることで得られる酸化タンタル(タンタルオキサイト)等からなる誘電体膜37bとを有している。
【0063】
抵抗体膜37aは、例えば下電極36の所定の範囲を臨むような開口部を有するめっきレジスト等からなるマスクを第1の絶縁層18a及び第1のパターン配線23を覆うように設けた後に、スパッタリング法等でタンタル、窒化タンタル等を開口部から臨む下電極36上に2000Å程度の厚みになるように成膜させ、マスクを除去することで形成される。
【0064】
誘電体膜37bは、抵抗体膜37aに例えば陽極酸化処理等が施されることで抵抗体膜37aの表面に設けられる。具体的には、抵抗体膜37aの所定の範囲を臨むような開口部を有するマスクを第1の絶縁層18a及び第1のパターン配線23を覆うように設けた後に、例えばホウ酸化アンモニウム等の電解液中でマスクの開口部から臨む抵抗体膜37aが陽極となるように100〜200Vの電圧が30分程度印加されることによって抵抗体膜37aの開口部から臨む部分が酸化され、マスクを除去することで抵抗体膜37aの表面にタンタルオキサイトからなる誘電体膜37bが形成される。なお、誘電体膜37bは、抵抗体膜37aに印加される電圧や印可している時間等を調節することで所望の厚みに形成させることが可能である。
【0065】
上電極38は、誘電絶縁層37上に例えば銅等の導電性金属で略矩形シート状に積層形成され、略中央部付近でビア25により第2のパターン配線24と電気的に接続されている。ビア25により上電極38と接続された第2のパターン配線24は、上電極38に対して電気信号を入力させることから信号入力ラインとして機能することになる。
【0066】
このような構成のキャパシタ22においては、キャパシタ19の信号出力ライン29と同様に、図8及び図9中矢印Bで示す信号出力ライン41の長さが短くなっており、信号入力ラインとなる第2のパターン配線24と信号出力ライン41とに流れる電気信号のインピーダンスが異なっても電気信号の伝達効率が低下することが抑制される。
【0067】
したがって、キャパシタ22では、信号出力ライン41が信号入力ラインとなる第2のパターン配線24より幅を広く及び/又は厚みを厚くすることが可能であり、信号出力ライン41が下電極36とグランド部40との間におけるインピーダンスの増大を抑制させた電気信号をグランド部40に出力できる。すなわち、このキャパシタ22では、信号出力ライン41が下電極36とグランド部40との間でインダクタンス成分となってしまうことが防止され、自己共振周波数が高域側に広げられて優れた高周波特性を得ることができる。
【0068】
なお、以上では、下電極36に信号出力ライン41が設けられたキャパシタ22を例に挙げて説明したが、このことに限定されることはなく、例えば信号出力ライン41を設けずに、下電極36とグランド部40との接続を、下電極36における4辺の外周側縁のうちの1辺以上をグランド部40に接続させることで行うことも可能である。この場合、信号出力ライン41により下電極36とグランド部40との接続を行うときより、下電極36とグランド部41との間におけるインピーダンスを更に低くさせることから、下電極36とグランド部41との間でインダクタンス成分が生じることを適切に防止でき、更に優れた高周波特性を得ることができる。
【0069】
ここで、略矩形シート状の下電極における4辺の外周側縁のうち3辺をグランド部に接続させた、すなわち本発明を適用したシャントタイプのキャパシタ素子と、信号入力ラインと信号出力ラインとに流れる電気信号が同一なインピーダンスされた状態でグランド部に出力される、すなわち従来のシャントタイプのキャパシタ素子について、同等の静電容量値にしたときにそれぞれが有する周波数帯域を測定した結果を図10に示す。なお、図10では、横軸に周波数を示し、縦軸にそれぞれのキャパシタ素子が有する静電容量値を示している。また、図10中100は、本発明を適用したキャパシタ素子の周波数帯域を示し、図10中101は、信号入力ラインと信号出力ラインとに流れる電気信号を同一なインピーダンスにさせた、すなわち信号出力ラインを信号入力ラインより幅を狭く及び厚みを薄くさせた従来のキャパシタ素子の周波数帯域を示している。
【0070】
図10の評価結果から、本発明を適用したキャパシタ素子では、従来のキャパシタ素子に比べ、周波数帯域が高域側に広がっていることがわかる。
【0071】
従来のキャパシタ素子においては、信号出力ラインが信号入力ラインより幅が狭く及び厚みが薄くされており、信号出力ラインが下電極とグランド部との間でインピーダンスを大きくさせるインダクタンス成分となって自己共振周波数を小さくさせてしまう。
【0072】
一方、本発明を適用したキャパシタ素子においては、略矩形シート状の下電極における4辺の外周側縁のうち3辺がグランド部に接続されており、下電極とグランド部との間におけるインピーダンスの増大が抑制された電気信号をグランド部に出力できることから、下電極とグランド部との間のインピーダンスがインダクタンス成分となることが防止されて自己共振周波数を大きくできる。
【0073】
したがって、本発明を適用したキャパシタ素子では、有効に使用できる周波数帯域が広がり、高周波特性が向上されていることがわかる。
【0074】
【発明の効果】
以上詳細に説明したように、本発明に係るキャパシタ素子では、電気信号のインピーダンスの増大を抑制させた状態で接地導体又はパターン配線に出力させることで、第2の電極と接地導体又はパターン配線との間のインピーダンスがインダクタンス成分となることを防止できる。したがって、このキャパシタ素子では、自己共振周波数を高域側に広げることが可能となり、優れた高周波特性を得ることができる。
【図面の簡単な説明】
【図1】本発明を適用したキャパシタを備える高周波モジュールの一例を示す断面図である。
【図2】同キャパシタを階層毎に分解して示す高周波モジュールの要部斜視図である。
【図3】同キャパシタを拡大して示す高周波モジュールの要部断面図である。
【図4】同キャパシタの他の例を階層毎に分解して示す高周波モジュールの要部斜視図である。
【図5】同キャパシタの他の例を拡大して示す高周波モジュールの要部断面図である。
【図6】同キャパシタの他の例を階層毎に分解して示す高周波モジュールの要部斜視図である。
【図7】同キャパシタの他の例を拡大して示す高周波モジュールの要部断面図である。
【図8】同キャパシタの他の例を階層毎に分解して示す高周波モジュールの要部斜視図である。
【図9】同キャパシタの他の例を拡大して示す高周波モジュールの要部断面図である。
【図10】所定の静電容量値を有するキャパシタ素子の高周波帯域を示した特性図である。
【図11】従来のキャパシタ素子を示す高周波モジュールの要部斜視図である。
【図12】同キャパシタ素子を示す高周波モジュールの要部断面図である。
【図13】同キャパシタ素子の他の例を示す高周波モジュールの要部斜視図である。
【符号の説明】
1 高周波モジュール、2 多層配線基板、3 高周波素子層、8b 第4の配線層、17 絶縁膜,18 絶縁層、18a 第1の絶縁層、18b 第2の絶縁層、19,20,21,22 キャパシタ、19a,20a,21a,38上電極、19b,20b,21b,36 下電極、23 第1のパターン配線、24 第2のパターン配線、25 ビア、26,39 配線禁止領域、27,31,34 信号入力ライン、28,32,35,40 グランド部、29,41 信号出力ライン、30,33 グランドプレーン部、37 誘電絶縁層、37a 抵抗体膜、37b 誘電体膜
Claims (6)
- 基板の主面上にパターン配線と共に設けられ、シート状のパターン導体からなる第1の電極及び第2の電極が誘電絶縁層を介して積層されたキャパシタ素子において、
上記第1の電極に電気的に接続されることで上記第1の電極に対して電気信号を入力させる信号入力ラインと、
一端が上記第2の電極に電気的に接続され、他端が接地導体又は上記パターン配線に電気的に接続され、上記信号入力ラインより上記第1の電極に入力されて上記誘電絶縁層を通った上記電気信号を、上記第2の電極より上記接地導体又は上記パターン配線に出力させる信号出力ラインとを有し、
上記信号出力ラインは、上記信号入力ラインより幅が広く及び/又は厚みが厚くなっていることを特徴とするキャパシタ素子。 - 上記基板は、上記主面が平坦化された多層配線基板であることを特徴とする請求項1記載のキャパシタ素子。
- 上記誘電絶縁層は、タンタルオキサイトを含有していることを特徴とする請求項1記載のキャパシタ素子。
- 基板の主面上にパターン配線と共に設けられ、シート状のパターン導体からなる第1の電極及び第2の電極が誘電絶縁層を介して積層されたキャパシタ素子において、
上記第1の電極に電気的に接続されることで上記第1の電極に対して電気信号を入力させる信号入力ラインを有し、
上記第2の電極は、上記信号入力ラインを上記第1の電極に接続させた範囲よりも広い範囲の外周側縁を接地導体に接続させることで、上記信号入力ラインより上記第1の電極に入力されて上記誘電絶縁層を通った上記電気信号を、上記接地導体に出力させていることを特徴とするキャパシタ素子。 - 上記基板は、上記主面が平坦化された多層配線基板であることを特徴とする請求項4記載のキャパシタ素子。
- 上記誘電絶縁層は、タンタルオキサイトを含有していることを特徴とする請求項4記載のキャパシタ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002362717A JP4211378B2 (ja) | 2002-12-13 | 2002-12-13 | キャパシタ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002362717A JP4211378B2 (ja) | 2002-12-13 | 2002-12-13 | キャパシタ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004193501A true JP2004193501A (ja) | 2004-07-08 |
JP4211378B2 JP4211378B2 (ja) | 2009-01-21 |
Family
ID=32761084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002362717A Expired - Fee Related JP4211378B2 (ja) | 2002-12-13 | 2002-12-13 | キャパシタ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211378B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149977A (ja) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | 半導体装置 |
JP2009200108A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 配線基板 |
JP2010129616A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 高周波信号伝送用回路基板 |
JP2019054242A (ja) * | 2017-09-15 | 2019-04-04 | Jsr株式会社 | 回路基板 |
US11505651B2 (en) | 2016-04-20 | 2022-11-22 | Jsr Corporation | Polymer, composition, molded article, cured product and laminate |
-
2002
- 2002-12-13 JP JP2002362717A patent/JP4211378B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007149977A (ja) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | 半導体装置 |
KR101277381B1 (ko) | 2005-11-28 | 2013-06-20 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2009200108A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 配線基板 |
JP2010129616A (ja) * | 2008-11-25 | 2010-06-10 | Samsung Electronics Co Ltd | 高周波信号伝送用回路基板 |
US11505651B2 (en) | 2016-04-20 | 2022-11-22 | Jsr Corporation | Polymer, composition, molded article, cured product and laminate |
JP2019054242A (ja) * | 2017-09-15 | 2019-04-04 | Jsr株式会社 | 回路基板 |
US11582860B2 (en) | 2017-09-15 | 2023-02-14 | Jsr Corporation | Circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP4211378B2 (ja) | 2009-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666411B2 (ja) | 高周波モジュール装置 | |
JP4318417B2 (ja) | 高周波モジュール基板装置 | |
US6714422B2 (en) | High frequency module device and method for its preparation | |
US7599190B2 (en) | High-frequency module, and method of producing same | |
KR100971815B1 (ko) | 고주파 모듈 | |
KR100895208B1 (ko) | 고주파 모듈 기판 장치 | |
US20040130877A1 (en) | Substrate for high-frequency module and high-frequency module | |
US7064630B2 (en) | High-frequency module and its manufacturing method | |
KR20040067858A (ko) | 필터 회로 장치 및 그 제조 방법 | |
JP4211378B2 (ja) | キャパシタ素子 | |
JP2002280745A (ja) | 高周波モジュール装置及びその製造方法 | |
JP2005244848A (ja) | バランフィルタ | |
JP4595240B2 (ja) | 高周波モジュール基板装置及びその製造方法 | |
JP2005109948A (ja) | 共振器および誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |