KR20040067858A - 필터 회로 장치 및 그 제조 방법 - Google Patents

필터 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20040067858A
KR20040067858A KR10-2003-7011179A KR20037011179A KR20040067858A KR 20040067858 A KR20040067858 A KR 20040067858A KR 20037011179 A KR20037011179 A KR 20037011179A KR 20040067858 A KR20040067858 A KR 20040067858A
Authority
KR
South Korea
Prior art keywords
line
filter
circuit
layer
wiring layer
Prior art date
Application number
KR10-2003-7011179A
Other languages
English (en)
Other versions
KR100949224B1 (ko
Inventor
다까유끼 히라바야시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040067858A publication Critical patent/KR20040067858A/ko
Application granted granted Critical
Publication of KR100949224B1 publication Critical patent/KR100949224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Abstract

본 발명은, 필터 소자를 구비한 필터 회로이고, 필터 소자(4)는, 두꺼운 막 형성 기술에 의해 형성된 - 한쌍의 제1 공진기 선로(19a)(19b)와, 박막 형성 기술에 의해 형성된 한쌍의 제2 공진기 선로(20a)(20b)에 따라 구성되는 병렬 공진기 회로이고, 한쌍의 제2 공진기 선로(20a)(20b)를 대폭 얇게 함으로써 한쌍의 제2 공진기 선로(20a)(20b)와 한쌍의 제1 공진기 선로(19a)(19b)와의 임피던스의 비가 커지는 것으로부터 이들 한쌍의 공진기 선로(19a)(19b)(20a)(20b)의 길이가 단축되어 필터 소자의 소형화가 실현된다.

Description

필터 회로 장치 및 그 제조 방법{FILTER CIRCUIT APPARATUS AND MANUFACTURING METHOD THEREOF}
최근에는, 예를 들면 무선 LAN, 각종 통신 단말기 등, 마이크로파대 혹은 밀리파대를 캐리어로 하는 고주파 어플리케이션에서는, 기기나 회로 기판의 소형화 및 박형화가 요망되고 있다. 이와 같은 고주파 어플리케이션의 회로 기판에서는, 예를 들면 저역 통과 필터(LPF), 고역 통과 필터(HPF), 대역 통과 필터(BPF) 등의 필터 소자를 인덕턴스나 컨덴서 등의 칩 부품을 이용한 집중 상수 설계가 아니라, 비교적 스페이스 절약화가 가능한 마이크로 스트립 라인이나 스트립 라인 등과 같은 분포 상수로 설계하고 있다.
예를 들면, 도 1에 도시하는 회로 기판(100)은 분포 상수로 설계된 필터 소자로서 평면형 구조의 BPF(101)를 구비하고 있다. 이 회로 기판(100)은, 예를 들면 프린트 기판이나 세라믹 기판 등과 같은 유전체 기판(102) 상에 마이크로 스트립 라인으로서 구리나 금 도금이 실시된 니켈 등에 의한 도체 패턴(103)이 형성되는 것으로 BPF(101)를 구성하고 있다. 유도체 기판(102)에는 이면에 전면에 걸쳐 접지부(도시하지 않음)가 형성되어 있다.
이러한 BPF(101)에서는 도체 패턴(103)의 형상을 최적화시킴으로써 원하는 주파수 대역의 신호를 선택적으로 투과시키는 것이 가능해진다. 이 BPF(101)는 유전체 기판(102) 상에 형성된 패턴 배선 전체의 일부로 평면형 구조를 갖고 있기 때문에, 유전체 기판(102) 상에 예를 들면 인쇄 가공이나 리소그래피 가공 등에 의해서 패턴 배선을 형성할 때에 일괄하여 형성시키는 것이 가능하다.
도 1에 도시하는 회로 기판(100)은 BPF(101)가 평면형 구조로, 도체 패턴(103)을 통과 파장 λ의 대략 λ/4의 길이의 중첩을 갖고 배열시키기 때문에, 도체 패턴(103)의 길이가 통과 파장 λ에 의해 규정된다. 이에 의해, 회로 기판(100)에서는 도체 패턴(103)의 길이에 어느 정도의 크기가 필요해지고, 도체 패턴(103)의 점유 면적을 작게 하는 것이 곤란하기 때문에 소면적화에 한계가 있다.
이 때문에, 도 2A 내지 도 2D에 도시한 회로 기판(100)에서는 점유 면적이 작은 필터 소자로서 BPF(111)를 이용함으로써 소면적화시키는 것이 제안되고 있다. 이 BPF(111)는, 예를 들면 적층 프린트 기판 등과 같은 적층 기판(113) 내층에 대략 평행하게 배치된 공진기 도체 패턴(114)을 형성시킨 3층 구조의 소위 트리 플레이트 구조를 갖고 있다.
구체적으로, BPF(111)에서, 도 2C에 도시한 바와 같이 한쌍의 공진기 선로(114)는 길이 방향의 대략 중앙부 부근에 저임피던스 선로(굵은 선로)(115)와, 고임피던스 선로(가는 선로)(116)가 접속된 임피던스 스텝 구조를 갖고 있고, 이들 중 고임피던스 선로(116)의 대략 중앙부 부근에는 급전 배선(117)이 각각 접속되어 있다. 이 BPF(111)에서는 한쌍의 공진기 선로(114)가 절연층(112)을 통하여 위 아래가 접지 도체가 되는 2개의 접지부(118a, 118b)에 의해 협지되어 있다. 이 BPF(111)에서는 2개의 접지부(118a, 118b)가 한쌍의 공진기 선로(114)를 둘러싸는 복수의 비아(119)로 층간 접속되어 있음과 함께, 이들 접지부(118a, 118b), 비아(119)에 의해 층 내의 공진기 선로(114)가 실드되어 있다.
이 필터 회로(110)는 한쌍의 공진기 선로(114)가 통과 파장 λ의 대략 1/4 길이의 선로를 평행하게 배치시킴으로써, 이들 평행하게 배치된 선로가 용량 결합되는 것으로 구성되어 있지만, 한쌍의 공진기 선로(114)를 임피던스 스텝 구조로 함으로써 평행하게 배치된 선로의 길이를 통과 파장 λ의 1/4 이하로 짧게 할 수 있어, BPF(111)의 점유 면적을 작게 하여 소형화를 도모할 수 있다.
이 필터 회로(110)는 도 3에 도시한 바와 같이, BPF(111)를 등가 회로에 의해 나타낸 경우, 병렬 공진 회로가 용량 결합된 구성으로 된다. 구체적으로는 2개 중 한쪽의 공진기 선로(114)와 접지부(118a, 118b) 사이에 접속된 캐패시터 C1과 인덕턴스 L1로 이루어진 병렬 공진 회로 PR1과, 2개 중 다른쪽의 공진기 선로(114)와 접지부(118a, 118b) 사이에 접속된 캐패시터 C2와 인덕턴스 L2로 이루어진 병렬 공진 회로 PR2가, 한쌍의 공진기 선로(114) 간에서 생기는 캐패시터 C3을 통하여용량 결합된 구성을 갖는다.
상술한 필터 회로(110)에서는, 한쌍의 공진기 선로(114)가 저임피던스 선로(115)와, 고임피던스 선로(116)와의 임피던스비를 크게할수록 평행하게 배치된 선로를 더 단축할 수 있어, 필터 소자의 점유 면적을 작게 하여 소형화를 도모할 수 있다. 구체적으로는, 저임피던스 선로(115)에 대하여 보다 얇고, 가늘게 한 고임피던스 선로(116)를 형성함으로써 필터 회로(110)를 더욱 소형화할 수 있다.
필터 회로(110)에서, 상술한 공진기 선로(114)를 예를 들면 도금법 등과 같은 후막 형성 기술에 의해 성막된 금속층을 에칭 처리 등으로 패턴 형성하기 때문에, 고임피던스 선로(116)의 두께를 0.075㎜ 이하로 하는 것이 곤란하여 소형화에 한계가 생긴다.
이 필터 회로(110)는 한쌍의 공진기 선로(114)에서의 고임피던스 선로(116)를 한계까지 얇게 한 경우, 고임피던스 선로(116)을 정밀도 좋게 형성하는 것이 곤란해져서, 수율의 저하나 필터 특성의 열화가 생기는 경우가 있다.
<발명의 개시>
본 발명의 목적은 상술한 바와 같은 종래의 필터 회로가 갖는 문제점을 해소할 수 있는 신규의 필터 회로 장치 및 그 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 필터 특성의 열화가 방지됨과 함께, 필터 소자의 점유 면적을 작게 하여 더욱 소형화가 도모된 필터 회로 장치 및 그 제조 방법을 제공하는 데 있다.
본 발명에 따른 필터 회로 장치는 유전 절연재로 이루어진 절연층과, 패턴도체로 이루어진 배선층에 의해 구성되는 회로층이 복수 적층된 회로부와, 회로층에서의 배선층 일부에 형성된 서로 평행한 한쌍의 선로로 이루어진 제1 필터 선로와 제2 필터 선로가 다른 회로층에 한쌍의 선로의 길이 방향이 서로 대략 평행해지도록 각각 형성됨과 함께, 회로층의 적층 방향에 상대하는 한단부에서 전기적으로 접속되어 있는 필터 소자를 구비하고, 필터 소자가 제1 필터 선로를 박막 형성 기술에 의해 제2 필터 선로보다도 두께를 얇게, 폭을 좁게 형성시킨 고임피던스 선로와, 제2 필터 선로를 후막 형성 기술에 의해 형성한 저임피던스 선로에 의해 구성되어 있다.
본 발명에 따른 필터 회로 장치는 필터 소자의 고임피던스 선로가 되는 제1 필터 선로가 박막 형성 기술에 의해 후막 형성 기술로 형성된 저임피던스 선로가 되는 제2 필터 선로보다 대폭 두께가 얇고, 폭이 좁게 형성되어 있기 때문에, 고임피던스 선로와 저임피던스 선로와의 임피던스의 비를 크게 할 수 있어, 회로층의 배선층에 형성되는 한쌍의 선로의 길이를 대폭 단축시킨다.
이 필터 회로 장치에서는 필터 소자의 고임피던스 선로를 박막 형성 기술로 형성하고 있어, 이 고임피던스 선로를 후막 형성 기술로 형성한 경우에 비하여 두께가 얇고, 치수의 변동이 억제된 얇고 가는 선로가 정밀도 좋게 형성된다.
본 발명에 따른 필터 회로 장치의 제조 방법은, 유전 절연재로 이루어지는 절연층과, 패턴 도체로 이루어지는 배선층에 의해 구성되는 회로층을 복수 형성하는 회로층 형성 공정과, 복수의 회로층 중 어느 하나에 배선층 일부에 형성된 서로 평행한 한쌍의 선로로 이루어지는 제1 필터 선로를 형성하는 제1 선로 형성 공정과, 제1 필터 선로가 형성된 회로층 이외의 회로층 중 어느 하나에, 배선층의 일부에 형성된 서로 평행한 한쌍의 선로로 이루어진 제2 필터 선로를 형성하는 제2 선로 형성 공정과, 복수의 회로층을 적층시킴으로써 회로부를 형성하는 회로부 형성 공정과, 회로층을 적층시킬 때에 제1 필터 선로와 제2 필터 선로를 한쌍의 선로의 길이 방향이 서로 대략 평행해지도록 대향시켜서 적층함과 함께, 회로층의 적층 방향으로 마주 대하는 일단부에서 전기적으로 접속함으로써 필터 소자를 형성시키는 소자 형성 공정을 갖고 있다. 본 발명에 따른 필터 회로 장치의 제조 방법은, 제1 선로 형성 공정에서, 제1 필터 선로를 박막 형성 기술에 의해서 제2 필터 선로보다도 두께를 얇고, 폭을 좁게 형성한 고임피던스 선로로서 형성함과 함께, 제2 선로 형성 공정에서, 제2 필터 선로를 후막 형성 기술에 의해서 저임피던스 선로로서 형성한다.
본 발명에 따른 필터 회로 장치의 제조 방법에서는, 필터 소자의 고임피던스 선로가 되는 제1 필터 선로를 박막 형성 기술에 의해 형성시키고 있고, 이 고임피던스 선로가 후막 형성 기술에 의해 형성시킨 저임피던스 선로가 되는 제2 필터 선로보다도 대폭 두께를 얇고, 폭을 좁게 형성되기 때문에, 고임피던스 선로와 저임피던스 선로와의 임피던스의 비를 크게 하고, 필터 소자를 구성하는 한쌍의 선로의 길이를 대폭 단축할 수 있어, 더욱 소형화가 도모된 필터 회로 장치를 제조를 할 수 있다.
이 필터 회로 장치의 제조 방법에서는, 필터 소자의 고임피던스 선로를 박막 형성 기술로 형성하고 있기 때문에, 고임피던스 선로를 후막 형성 기술로 형성하는경우에 비하여 두께를 얇게 함과 함께, 두께 치수의 변동을 억제시켜 정밀도 좋게 형성할 수 있기 때문에 필터 특성의 열화가 방지된 필터 소자를 갖는 필터 회로 장치를 수율좋게 제조시킨다.
본 발명의 또 다른 목적, 본 발명에 의해서 얻어지는 구체적인 이점은 이하에서 도면을 참조하여 설명되는 실시 형태의 설명으로부터 한층 명백해질 것이다.
본 발명은 필터 소자를 갖는 필터 회로 장치 및 그 제조 방법에 관한 것이다.
본 출원은 일본국에서 2001년 12월 27일에 출원된 일본 특허 출원 번호 2001-397677을 기초로 하여 우선권을 주장하는 것으로, 이 출원은 참조로서 본 출원에 원용된다.
도 1은 평면형 구조의 대역 통과 필터를 갖는 회로 기판을 도시하는 개략 평면도.
도 2A 내지 도 2D는 트리플레이트 구조의 대역 통과 필터를 갖는 필터 회로로, 도 2A는 일부를 투시하여 도시하는 사시도, 도 2B는 상층의 접지부를 도시하는 평면도, 도 2C는 공진기 선로를 도시하는 평면도, 도 2D는 하층의 접지부를 도시하는 평면도.
도 3은 트리플레이트 구조의 대역 통과 필터를 등가 회로에 의해 도시하는 회로도.
도 4는 본 발명에 따른 필터 회로 장치가 베이스 기판에 실장된 상태를 도시하는 종단면도.
도 5는 필터 회로 장치를 구성하는 필터 소자를 일부 투시하여 도시하는 사시도.
도 6A 내지 도 6E는 필터 회로 장치에 형성되는 필터 소자를 도시하는 도면으로, 도 6A는 제3 접지부를 도시하는 평면도, 도 6B는 제2 공진기 선로를 도시하는 평면도, 도 6C는 제1 접지부를 도시하는 평면도, 도 6D는 제1 공진기 선로를 도시하는 평면도, 도 6E는 제2 접지부를 도시하는 평면도.
도 7은 필터 회로 장치를 구성하는 제1 회로부를 제조하는 공정을 도시하는 공정도.
도 8 내지 도 15는 필터 회로 장치를 구성하는 제1 회로부의 제조 공정을 공정순으로 도시하는 도면으로, 도 8은 코어 기판을 도시하는 종단면도, 도 9는 제1 배선층 및 제2 배선층이 형성된 상태를 도시하는 종단면도, 도 10은 코어 기판에 제1 수지 부착 금속막 및 제2 수지 부착 금속막을 접합시키는 상태를 도시하는 종단면도, 도 11은 제1 수지 부착 금속막 및 제2 수지 부착 금속막에 비아가 형성된 상태를 도시하는 종단면도, 도 12는 회로부 중간체를 도시하는 종단면도, 도 13은 회로부 중간체에 제3 수지 부착 금속막 및 제4 수지 부착 금속막을 접합시키는 상태를 도시하는 종단면도, 도 14는 회로부 중간체에 제3 수지 부착 금속막 및 제4 수지 부착 금속막을 접합시킨 상태를 도시하는 종단면도, 도 15는 제1 회로부를 도시하는 종단면도.
도 16은 필터 회로 장치를 구성하는 제2 회로부를 제조하는 공정을 도시하는 공정도.
도 17 내지 도 23은 필터 회로 장치를 구성하는 제2 회로부의 제조 공정을 공정순으로 도시하는 도면으로, 도 17은 형성면에 제1 절연층이 형성된 상태를 도시하는 종단면도, 도 18은 제1 절연층 상에 금속막이 형성된 상태를 도시하는 종단면도, 도 19는 제1 도체층이 형성된 상태를 도시하는 종단면도, 도 20은 제1 단위배선층에 비아가 형성된 상태를 도시하는 종단면도, 도 21은 제1 단위 배선층 상에 제2 단위 배선층이 형성된 상태를 도시하는 종단면도, 도 22는 제2 단위 배선층 상에 제3 단위 배선층이 형성된 상태를 도시하는 종단면도, 도 23은 제1 회로부 상에 회로부가 형성된 상태를 도시하는 종단면도.
도 24는 본 발명에 따른 필터 회로 장치의 제조 공정을 도시하는 도면으로, 레지스트층이 형성된 상태를 도시하는 종단면도.
도 25는 본 발명에 따른 제조 방법에 의해 제조된 필터 회로 장치를 도시하는 종단면도.
도 26은 본 발명에 따른 필터 회로 장치를 베이스 기판에 실장시킨 상태를 도시하는 종단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태를 도면을 참조하여 상세히 설명한다.
본 발명이 적용된 필터 회로 장치는, 휴대 통신 단말기기 등에 구비된 송수신부에 탑재되어 고주파 신호의 처리 등을 행하는 고주파 회로를 구성한다. 필터 회로 장치(1)는 도 4 및 도 5에 도시한 바와 같이, 제1 회로부(2)와, 제1 회로부(2)의 주면(이하, 형성면이라고 함)(2a) 상에 형성된 제2 회로부(3)와, 제1 회로부(2)와 제2 회로부(3)에 걸쳐 형성된 필터 소자(4)를 구비한다.
필터 회로 장치(1)는 제1 회로부(2)가 형성면(2a) 상에 형성된 제2 회로부(3)에 대한 전원계나 제어계의 배선부 혹은 베이스 기판(90)에 대한 실장면(2b)을 갖고 있다. 필터 회로 장치(1)는 제2 회로부(3)의 표면을실장면(3a)으로 하여 반도체 칩, IC(Integrated Circuit) 칩, LSI(Large-scale Integrated Circuit)칩 등과 같은 반도체 부품(91)이 실장됨과 함께, 실드 커버(92)가 부착되어 실장면(3a) 전체가 감싸지게 된다.
제1 회로부(2)는 양면 기판으로 이루어진 코어 기판(5)을 코어로 하여 형성되어 있다. 코어 기판(5)은 양 주면에 수지층과 배선층을 복수 적층한 구성을 구비한다. 제1 회로부(2)에서, 코어 기판(5)은 후술하는 도 8에 도시한 바와 같이, 수지층(5a)와, 이 수지층(5a)의 양 주면 상에 형성된 금속층(5b)에 의해 형성되고, 이들 금속층(5b)이 예를 들면 에칭 처리 등에 의해 패터닝되는 것으로, 한쪽이 제1 배선층(6)이 되고 다른 쪽이 제2 배선층(7)이 된다.
코어 기판(5)을 구성하는 수지층(5a)은 저유전율로 낮은 Tanδ를 갖는, 즉 우수한 고주파 특성을 갖는 유전 절연재, 예를 들면 폴리페닐렌에테르(PPE), 비스머레이드트리아진(BT-resin), 폴리테트라플루오로에틸렌, 폴리이미드, 액정 폴리머(LCP), 폴리노르보넨(PNB), 세라믹 혹은 세라믹과 유기 재료의 혼합체 등을 이용하여 형성되어 있다. 코어 기판(5)은 기계적 강성과 함께 내열성, 내약품성을 갖고, 예를 들면 상술한 재료에 의해서 형성된 기재보다도 더욱 염가인 에폭시계 구리 부착 기판 FR-5 등도 이용하여 형성된다.
코어 기판(5)에 형성되는 금속층(5b), 즉 제1 배선층(6) 및 제2 배선층(7)은, 예를 들면 Cu 등의 도전성이 높은 금속층으로 이루어지고, 도금법 등의 후막 형성 기술에 의해서 수지층의 양 주면 상에 성막되고, 에칭 처리 등으로 패턴 형성되어 있다.
제1 회로부(2)에서는, 코어 기판(5)의 제1 배선층(6) 상에 제1 수지 부착 금속막(8)이 접합됨과 함께, 제2 배선층(7) 상에 제2 수지 부착 금속막(9)이 접합되어 있다. 제1 수지 부착 금속막(8)은 수지층(8a)과 금속막(8b)에 의해 구성되고, 수지층(8a)이 코어 기판(5)의 제1 배선층(6)과 대향하도록 접합되어, 금속막(8b)이, 예를 들면 에칭 처리 등에 의해 패터닝된 것으로 패턴 도체가 된 제3 배선층(10)이 형성되게 된다. 또, 제2 수지 부착 금속막(9)은 수지층(9a)과 금속막(9b)에 의해 구성되고, 수지층(9a)이 코어 기판(5)의 제2 배선층(7)과 대향하도록 접합되고, 금속막(9b)이, 예를 들면 에칭 처리 등에 의해 패터닝된 것으로 패턴 도체가 된 제4 배선층(11)이 형성되게 된다.
제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막에서의 수지층(8a, 9a)은 코어 기판의 수지층(5a)과 마찬가지로, 저유전율로 낮은 Tanδ를 가짐과 함께, 우수한 고주파 특성을 갖는 재료에 의해 형성되어 있다. 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막을 구성하는 금속층(8b, 9b), 즉 제3 배선층(10) 및 제4 배선층(11)은 도전성이 높은 Cu층으로 이루어지고, 도금법 등의 후막 형성 기술에 의해 수지층(8a, 9a)의 주면 상에 성막되어 에칭 처리 등으로 패턴 형성되어 있다.
제1 회로부(2)에서는, 제1 수지 부착 금속막(8)의 제3 배선층(10) 위 및 제2 수지 부착 금속막(9)의 제4 배선층(11) 위에 여기서는 도시하지 않은 수지 부착 금속막이 각각 수지층측에서 대향하도록 접합되어, 이들 수지 부착 금속막에 연마 처리가 실시되어 제3 배선층(10) 및 제4 배선층(11)이 노출할 때까지 연마되게 된다. 이에 의해, 제1 회로부(2)에 있어서는 제3 배선층(10) 및 제4 배선층(11)의 패턴도체 사이에 수지층이 매립되게 되어, 제3 배선층(10) 및 제4 배선층(11)이 노출하는 면이 고정밀도로 평탄화되게 된다.
제1 회로부(2)는 이상과 같이 구성되어 있다. 여기서는 고정밀도로 평탄화된 제3 배선층(10)측 상에 제2 회로부(3)가 형성되기 때문에, 제3 배선층(10)이 노출하는 면을 형성면(2a)으로서 설명한다. 또, 제1 회로부(2)에서는, 제4 배선층(11)이 노출하고 있는 측의 주면에 제2 회로부(3)를 형성시켜도 된다. 여기서는, 형성면(2a)에 대하여 반대측의 주면, 즉 제4 배선층(11)이 노출하고 있는 측의 주면을 베이스 기판(90)에 대향하여 실장시키는 실장면(2b)으로서 설명한다.
제2 회로부(3)는 고정밀도로 평탄화된 제1 회로부(2)의 형성면(2a) 상에 수지층과 배선층이 복수 적층된 구성으로 되어 있다. 구체적으로, 제2 회로부(3)는 제1 회로부(2)의 형성면(2a) 상에 제1 절연층(12), 제1 도체층(13), 제2 절연층(14), 제2 도체층(15), 제3 절연층(16), 제3 도체층(17)이 순차 적층된 구성으로 되어 있다.
제2 회로부(3)에서, 복수의 절연층은, 코어 기판의 수지층(5a)과 마찬가지로, 저유전율로 낮은 Tanδ가짐과 함께, 우수한 고주파 특성을 갖는 유전 절연재에 의해 형성되어 있다. 제2 회로부(3)에서, 복수의 도체층은, 예를 들면 Cu 등의 도전성이 높은 금속층으로 이루어지고, 스퍼터링법이나 화학 증착(CVD: Chemical Vapor Deposition)법 등과 같은 박막 형성 기술에 의해 각 절연층의 층간에 성막되고, 에칭 처리 등으로 패턴 형성되어 있다. 제2 회로부(3)에서는 복수의 도체층 간에, 이들 도체층을 서로 전기적으로 접속시키는 비아(18)가 복수 형성되어 있고,이들 비아(18)가 복수의 도체층을 층간 접속시키고 있다.
필터 소자(4)는, 예를 들면 인덕턴스나 컨덴서 등의 칩 부품을 이용한 집중 상수 설계가 아닌, 마이크로 스트립 라인이나 스트립 라인 등과 같은 분포 상수로 설계되어 있다. 이 필터 소자(4)는 도 5, 도 6A 내지 도 6E에 도시한 바와 같이, 제1 회로부(2)에서의 제3 배선층(10)의 일부에 형성된 한쌍의 제1 공진기 선로(이하, 제1 선로라고 함)(19a, 19b)와, 제2 회로부(3)에서의 형성면(2a)으로부터 세어서 두번째의 도체층, 즉 제2 도체층(15)의 일부에 형성된 한쌍의 제2 공진기 선로(이하, 제2 선로라고 함)(20a, 20b)가 적층되고 있고, 이들 한쌍의 선로가 비아나 관통 홀 등으로 이루어진 접속부(21)에 의해 선택적으로 접속되어 있다.
이 필터 소자(4)는 적층되어 있는 제1 선로(19a, 19b)와 제2 선로(20a, 20b) 간에, 회로부(2)에서의 형성면(2a)으로부터 세어 1번째의 도체층, 즉 제1 도체층(13) 일부에 형성된 제1 접지부(22)가 형성되어 있고, 이 제1 접지부(22)가 제2 선로(20a, 20b)에 대한 접지 도체가 된다.
필터 소자(4)에서, 제1 선로(19a, 19b)는 도 6D에 도시한 바와 같이, 각각 직선 형상으로 형성되고, 폭 방향이 대향하도록 대략 평행하게 배치되어 있다. 필터 소자(4)에서, 제2 선로(20a, 20b)는 도 6B에 도시한 바와 같이, 제1 선로(19a, 19b)와 마찬가지로, 각각 직선 형상으로 형성되고, 폭 방향이 대향하도록 대략 평행하게 배치되어 있다. 필터 소자(4)에서는, 제1 선로(19a)의 바로 윗쪽에 제2 선로(20a)가 형성되어, 제1 선로(19b) 바로 윗쪽에 제2 선로(20b)가 형성되어 있음과 함께, 이들 필터 회로 장치(1)의 두께 방향에 대향하는 선로끼리가 접속부(21)에의해 각각 일단부에서 전기적으로 접속되어 있다. 구체적으로는, 도 6B, 도 6C 및 도 6D에 도시한 바와 같이, 제1 선로(19a) 및 제2 선로(20a)가 마주 대하는 일단부와, 제1 선로(19b) 및 제2 선로(20b)가 마주 대하는 일단부가 각각 접속부(21)에 의해 접속되어 있다.
필터 소자(4)에 있어서, 한쌍의 제2 선로(20a, 20b)에는, 도 6B에 도시한 바와 같이, 길이 방향의 대략 중앙부 부근으로부터 제2 선로(20a, 20b)가 대향하는 방향과는 반대 방향으로 돌출하도록 급전부(23)가 각각 형성되어 있다. 제2 선로(20a, 20b)에는, 도 5에 도시한 바와 같이, 접속부(21)와 접속되어 있는 일단부와는 반대측의 타단부에, 제1 접지부(22)와 접속하는 단락 비아(24)가 각각 형성되어 있다.
필터 소자(4)에서는, 제1 선로(19a, 19b)의 바로 아래, 즉 제1 회로부(2)에서의 제1 배선층(6) 일부에 제2 접지부(25a)와, 제2 선로(20a, 20b)의 바로 윗쪽, 즉 제2 회로부(3)에서의 형성면(2a)으로부터 세어서 세번째의 도체층이 되는 제3 도체층(17)의 일부에 제3 접지부(25b)가 형성되어 있다. 필터 소자(4)에서는, 제1 선로(19a, 19b) 및 제2 선로(20a, 20b) 주위에, 제1 접지부(22)와, 제2 접지부(25a)와, 제3 접지부(25b)를 전기적으로 층간 접속시키는 비아나 관통 홀 등으로 이루어지는 실드부(26)가 복수 형성되어 있다. 이에 의해, 필터 소자(4)에서는, 제2 접지부(25a), 제3 접지부(25b) 및 실드부(26)가 제1 선로(19a, 19b) 및 제2 선로(20a, 20b)를 실드하게 된다.
구체적으로, 필터 소자(4)에서, 제1 선로(19a, 19b)는 그 길이가 7㎜ 정도,폭이 1㎜ 정도, 두께가 100㎛보다 두꺼워지도록, 비유전률이 3.8 정도의 유전 절연재를 갖는 두께가 0.7㎜ 정도인 제1 회로부(2)의 형성면(2a)으로부터 노출하도록 제3 배선층(10) 일부에 저임피던스 선로로서 형성되어 있다. 이 필터 소자(4)에 있어서, 제2 선로(20a, 20b)는 그 길이가 7㎜ 정도, 폭이 50㎛ 정도, 두께가 50㎛ 보다 얇아지도록, 비유전률이 2.65 정도의 유전 절연재를 두께가 20㎛ 정도가 되도록 성막시킨 제2 절연층(14) 상의 제2 도체층(15) 일부에 고임피던스 선로로서 형성되어 있다.
이과 같은 구성의 필터 회로 장치(1)에서는, 필터 소자(4)의 고임피던스 선로가 되는 한쌍의 제2 선로(20a, 20b)가 제2 회로부(3)의 제2 도체층(15)의 일부에 형성되어 있고, 이 제2 도체층(15)이 스퍼터링법이나 CVD법 등과 같은 박막 형성 기술에 의해 형성되어 있다. 이 때문에, 이 필터 회로 장치(1)에서는, 한쌍의 제2 선로(20a, 20b)를 도금법 등과 같은 두꺼운 막을 형성하는 성막 기술로 형성된 저임피던스 선로가 되는 한쌍의 제1 선로(19a, 19b)보다도 대폭 두께를 얇게 하여 정밀도 좋게 형성시키는 것이 가능하다.
이 필터 회로 장치(1)에서는 필터 소자(4)에서, 박막 형성 기술에 의해 정밀도 좋게 대폭 얇게 형성된 한쌍의 제2 선로(20a, 20b)와, 후막 형성 기술에 의해 형성된 한쌍의 제1 선로(19a, 19b)와의 임피던스의 비를 크게할 수 있기 때문에, 이들 한쌍의 공진기 선로의 길이를 대폭 단축하는 것이 가능해지고 더욱 소형화를 도모할 수 있다.
이 필터 회로 장치(1)에서는 필터 소자(4)에서, 한쌍의 제2 선로(20a, 20b)가 박막 형성 기술에 의해 얇게 형성되어 있기 때문에, 예를 들면 도금법과 같은 두꺼운 막을 형성하는 성막 기술에 의해 공진기 선로를 형성하는 경우에 비하여 두께가 대폭 얇고, 두께 치수의 변동이 억제된 한쌍의 제2 선로(20a, 20b)를 정밀도 좋게 형성하는 것이 가능하여 필터 특성의 열화가 방지된다.
이 필터 회로 장치(1)는 필터 소자(4)가 한쌍의 제1 선로(19a, 19b)와, 한쌍의 제2 선로(20a, 20b)가 유전 절연재를 통하여 적층된 상태로, 이들 한쌍의 선로의 길이 방향의 일단부끼리가 접속부(21)에서 접속된 구조, 즉 한쌍의 공진기 선로가 유전 절연재를 협지하도록 접속부(21)에서 접혀지는 구조로 되어 있다.
따라서, 이 필터 회로 장치(1)에서는, 필터 소자(4)에서의 제1 선로(19a, 19b) 및 제2 선로(20a, 20b)의 길이를, 필터 소자(4)와 동일한 주파수 대역에 이용하는 한쌍의 공진기 선로를 평면에서 형성한 경우의 공진기 선로의 길이에 비하여 반 이하로 할 수 있기 때문에, 필터 소자(4)의 점유 면적을 작게 하여 소형화하는 것이 가능하다.
이 필터 회로 장치(1)에서는 필터 소자(4)의 고임피던스 선로가 되는 한쌍의 제2 선로(20a, 20b)를, 저임피던스 선로가 되는 한쌍의 제1 선로(19a, 19b)가 형성되어 있는 제1 회로부(2)보다도 낮은 비유전률을 갖는 유전 절연재에 의해 형성된 제2 절연층(14) 상에 형성되어 있기 때문에, 이들 한쌍의 공진기 선로의 길이를 더 단축시키는 것이 가능해진다.
이 필터 회로 장치(1)에서는 필터 소자(4)에서, 한쌍의 제1 선로(19a, 19b)와 한쌍의 제2 선로(20a, 20b)와의 층 간에 제1 접지부(22)가 형성되어 있어, 이제1 접지부(22)가 한쌍의 제1 선로(19a, 19b)와 한쌍의 제2 선로(20a, 20b) 사이에 실드로서 기능하기 때문에, 이들 한쌍의 공진기 도체선끼리가 간섭함으로써 생기는 필터 특성의 열화를 방지한다.
다음에, 상술한 필터 회로 장치(1)의 제조 방법에 대하여 설명한다.
필터 회로 장치(1)를 제조하기 위해서는, 우선 제1 회로부(2)를 형성한다. 이 제1 회로부(2)의 제작 공정에 대하여 도 7 내지 도 15를 참조하여 설명한다.
제1 회로부 제작 공정은 도 7에 도시한 바와 같이, 코어 기판(5)의 표리 주면에 제1 배선층(6), 제2 배선층(7), 코어 기판(5)을 관통하는 복수의 비아(30)를 형성하는 제1 배선층 형성 공정 s-1과, 코어 기판(5)의 표리 주면에 제1 수지 부착 금속막(8)과 제2 수지 부착 금속막(9)을 각각 접합하는 제1 수지 부착 금속막 접합 공정 s-2와, 이들 수지 부착 금속막(8, 9)과 비아(31)를 형성하는 비아 형성 공정 s-3과, 제1 수지 부착 금속막(8)의 금속층(8b)에 제3 배선층(10)을 형성함과 함께, 제2 수지 부착 금속막(9)의 금속층(9b)에 제4 배선층(11)을 형성하는 제2 배선층 형성 공정 s-4를 거쳐서 회로부 중간체(32)를 제작한다.
제1 회로부 제작 공정은 회로부 중간체(32)에 제3 배선층(10)을 피복하는 제3 수지 부착 금속막(33)과, 제4 배선층(11)을 피복하는 제4 수지 부착 금속막(34)을 접합하는 제2 수지 부착 금속막 접합 공정 s-5와, 제3 수지 부착 금속막(33)과 제4 수지 부착 금속막(34)에 대하여 연마 처리를 실시하여 제3 배선층(10)이 노출하는 형성면(2a)을 형성하는 연마 공정 s-6을 거쳐서 제1 회로부(2)를 제작하게 된다.
이상과 같은 공정에 의해 제1 회로부(2)를 제작할 때는, 도 8에 도시한 바와 같이, 예를 들면 Cu 등의 도전성이 높은 금속층으로 이루어지는 금속층(5b)이 수지층(5a)의 표리 주면에 도금법 등으로 성막된 코어 기판(5)을 준비한다. 이 코어 기판(5)에서의 수지층(5a)은 우수한 고주파 특성을 갖는 유전 절연재로 형성되어 있다.
다음에, 코어 기판(5)에는 도 9에 도시한 바와 같이, 제1 배선층 형성 공정 s-1이 실시된다. 코어 기판(5)에는, 예를 들면 드릴이나 레이저 등에 의한 천공 가공이 실시되어 비아홀(30a)이 복수 형성되고, 이들 비아홀(30a)의 내벽에 예를 들면 도금 등이 실시되어 도전 페이스트(30b)가 매립된 후에, 도금 등에 의해서 덮개 형성이 행해짐으로써 수지층(5a)의 표리 주면에 성막된 금속층(5b)을 전기적으로 접속시키는 비아(30)가 형성된다. 비아(30)에서는 비아홀(30a) 내에 도전 페이스트(30b)가 매립된 후에, 비아홀(30a)의 개구부를 도금 등으로 덮개 형성되어 있기 때문에, 바로 윗쪽에 비아 등을 형성시키는 것이 가능하다.
코어 기판(5)에는 수지층(5a)의 표리 주면에 성막된 금속층(5b) 각각에, 예를 들면 포토리소 그래프 처리 등이 실시됨으로써, 이들 금속층(5b)이 각각 패터닝되어 수지층(5a)의 표리 주면에 패턴 도체로서 제1 배선층(6)과 제2 배선층(7)이 형성된다. 제1 배선층 형성 공정 s-1에서, 제1 배선층(6)에는 필터 소자(4)에서의 제2 접지부(25a)도 다른 패턴 도체와 함께 형성된다.
다음에, 코어 기판(5)에는 도 10에 도시한 바와 같이, 제1 수지 부착 금속막 접합 공정 s-2가 실시된다. 코어 기판(5)에는 제1 배선층(6)을 피복하도록 제1 수지 부착 금속막(8)이 접합됨과 함께, 제2 배선층(7)을 피복하도록 제2 수지 부착 금속막(9)이 접합된다. 이들 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)은, 예를 들면 Cu 등의 도전성이 높은 금속으로 이루어지는 금속막(8b, 9b)이, 우수한 고주파 특성을 갖는 유전 절연재로 이루어지는 수지층(8a, 9a)의 한쪽 주면 전면에 도금법 등에 의해 성막된 구성으로 되어 있다. 이들 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)은 코어 기판(5)에서의 제1 배선층(6) 상 및 제2 배선층(7) 상에 예를 들면 접착 수지, 소위 프리프레그 수지에 의해 접합되게 된다. 또, 이들 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)에서는, 수지층(8a, 9a)이 열가소성 수지에 의해 형성되어 있는 경우, 프리프레그 수지를 이용하지 않고 접합시키는 것도 가능하다.
다음에, 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)에는 도 11에 도시한 바와 같이, 비아 형성 공정 s-3이 실시된다. 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)에는, 코어 기판(5)을 관통하는 비아(30)와 마찬가지로 하여, 비아(31)가 형성된다. 구체적으로는, 제1 수지 부착 금속막(8)에 제1 배선층(6)과 제1 수지 부착 금속막(8)의 금속막(8b)을 전기적으로 접속시키는 비아(31a)와, 제2 수지 부착 금속막(9)에 제2 배선층(7)과 제2 수지 부착 금속막(9)의 금속막(9b)을 전기적으로 접속시키는 비아(31b)를 형성시킨다. 비아 형성 공정 s-3에서, 제1 수지 부착 금속막(8)에는, 비아(31a)와 마찬가지로 하여, 필터 소자(4)가 형성되는 영역을 둘러싸도록 실드부(26)의 일부로서 실드 비아(26a)도 형성된다.
다음에, 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)에는 도 12에 도시한 바와 같이, 제2 배선층 형성 공정 s-4가 실시된다. 제1 수지 부착 금속막(8) 및 제2 수지 부착 금속막(9)에는 제1 배선층(6) 및 제2 배선층(7)을 형성할 때의 공정과 마찬가지로 하여 제3 배선층(10) 및 제4 배선층(11)이 형성된다. 구체적으로는, 금속막(8b, 9b) 각각에 예를 들면 포토리소 그래프 처리 등이 실시됨으로써, 이들 금속막(8b, 9b)이 각각 패터닝되어 제1 수지 부착 금속막(8)의 수지층(8a) 상에 패턴 도체로서 제3 배선층(10)이 형성됨과 함께, 제2 수지 부착 금속막(9)의 수지층(9a) 상에 패턴 도체로서 제4 배선층(11)이 형성된다.
제2 배선층 형성 공정 s-4에서, 제3 배선층(10)에는 제1 배선층(6) 일부에 형성되어 있는 제2 접지부(25a)의 바로 윗쪽에, 한쌍의 제1 선로(19a, 19b)가 다른 패턴 도체와 함께 형성된다. 이들 한쌍의 제1 선로(19a, 19b)는 도금법 등과 같은 후막 형성 기술에 의해 형성된 제3 배선층(10)의 일부에 형성되어 있기 때문에, 그 두께가 100㎛보다 두껍게 형성되게 된다. 제4 배선층(11)은 필터 회로 장치(1)를 베이스 기판(90)에 실장시켰을 때에 마더 기판으로부터의 전력의 공급부나 전기 신호의 입출력부로서 기능하는 입출력 단자부(35)가 된다. 이상과 같이 하여, 회로부 중간체(32)가 형성된다.
다음에, 회로부 중간체(32)에는 도 13 및 도 14에 도시한 바와 같이, 제2 수지 부착 금속막 접합 공정 s-5가 실시된다. 회로부 중간체(32)에는, 제3 배선층(10)을 피복하도록 제3 수지 부착 금속막(33)이 접합됨과 함께, 제4 배선층(11)을 피복하도록 제4 수지 부착 금속막(34)이 접합된다. 제3 수지 부착금속막(33) 및 제4 수지 부착 금속막(34)은 상술한 수지 부착 금속막과 마찬가지로, 예를 들면 Cu 등의 도전성이 높은 금속으로 이루어지는 금속막(33a, 34a)이, 우수한 고주파 특성을 갖는 유전 절연재로 이루어지는 수지층(33b, 34b) 한쪽 주면 전면에 도금법 등에 의해 성막된 구성으로 되어 있다.
제3 수지 부착 금속막(33) 및 제4 수지 부착 금속막(34)은, 제3 배선층(10) 상 및 제4 배선층(11) 상에 프리프레그 수지에 의해 회로부 중간체(32)의 양 주면에 접합되게 된다. 이들 제3 수지 부착 금속막(33) 및 제4 수지 부착 금속막(34)은 수지층(33b, 34b)이 열가소성 수지에 의해 형성되어 있는 경우, 프리프레그 수지를 이용하지 않고 접합시키는 것도 가능하다.
다음에, 제3 수지 부착 금속막(33) 및 제4 수지 부착 금속막(34)에는 도 15에 도시한 바와 같이, 연마 공정 s-6이 실시된다. 제3 수지 부착 금속막(33) 및 제4 수지 부착 금속막(34)에는, 예를 들면 알루미나와 실리카의 혼합액으로 이루어지는 연마재 등에 의해 금속막(33a, 34a)이 면하는 양 주면 전체에 연마 처리가 실시된다.
구체적으로, 제3 수지 부착 금속막(33)에는 제3 배선층(10)이 노출할 때까지 연마 처리가 실시된다. 제4 수지 부착 금속막(34)에는 제4 배선층(11)을 노출시키지 않고 수지층(34b)이 소정의 두께, Δx를 남기도록 하여 연마 처리가 실시된다. 이에 의해, 제3 배선층(10)이 노출하는 면은 패턴 도체 사이에 수지층(33b)이 매립되게 되어, 고정밀도로 평탄화된 형성면(2a)이 된다. 이상과 같이 하여, 형성면(2a)에 필터 소자(4)에서의 제1 선로(19a, 19b)가 형성된 제1 회로부(2)가제작된다. 이 제1 회로부(2)에서는, 각 수지층에 비유전률을 3.8 정도로 하는 비교적으로 높은 유전율을 갖는 유전 절연재가 이용되고 있다.
이 제1 회로부(2)에서는, 후술하는 제2 회로부 제작 공정에서, 제3 배선층(10) 상에 제2 회로부(3)가 형성되게 되어, 제2 회로부(3)가 제3 배선층(10)을 약품, 기계적 혹은 열적 부하로부터 보호하기 때문에, 제3 배선층(10)이 노출할 때까지 수지층(33b)에 연마 처리가 실시되어 있다. 제1 회로부(2)는 이러한 구성에 의해 후술하는 제2 회로부 제작 공정에서 제3 배선층(10)이 제2 회로부(3)에 대한 전원계의 배선부나 제어계의 배선부 혹은 접지부를 구성한다.
제1 회로부(2)에서는 이러한 구성에 의해 후술하는 제2 회로부 제작 공정에서, 제4 배선층(11)이 남겨진 수지층(34b)에 의해 약품이나 기계적 혹은 열적 부하로부터 보호되게 된다. 그리고, 제1 회로부(2)에서는 제4 배선층(11)이 제2 회로부(3)를 형성한 후에, 상술한 수지층(34b)이 절삭 제거함으로써 노출되어 입출력 단자부(35)를 구성하게 된다.
상술한 제1 회로부 제작 공정은 회로부 중간체(32)를 제작하는 공정을 종래의 다층 기판의 제작 공정과 마찬가지로 함으로써, 다층 기판의 제작 프로세스를 그대로 적용할 수 있음과 함께, 양산성도 높다는 특징을 갖는다. 또, 제1 회로부 제작 공정에 대해서는, 상술한 공정에 한정되는 것은 아니고, 종래 채택되어 있는 여러 다층 기판의 제작 공정이 채용되어도 되는 것은 물론 이다.
다음에, 제2 회로부(3)의 제작 공정에 대하여, 이하 도 16 내지 도 22를 참조하여 상세히 설명한다. 제2 회로부 제작 공정은 도 16에 도시한 바와 같이, 제1회로부(2)의 형성면(2a) 상에 제1 절연층(12)을 형성하는 제1 절연층 형성 공정 s-7과, 제1 절연층(12) 표면에 제1 도체층(13)을 형성하는 제1 도체층 형성 공정 s-8과, 제1 절연층(12)과 제1 도체층(13)으로 이루어지는 제1 단위 배선층(36)에 비아(18) 등을 형성하는 비아 형성 공정 s-9를 거친다.
제2 회로부 제작 공정은 제1 단위 배선층(36) 상에, 제2 절연층(14)과 제2 도체층(15)으로 이루어지는 제2 단위 배선층(37)을 형성하는 제2 단위 배선층 형성 공정 s-10과, 제2 단위 배선층(37) 상에 제3 절연층(16)과 제3 도체층(17)으로 이루어지는 제3 단위 배선층(38)을 형성하는 제3 단위 배선층 형성 공정 s-11을 거쳐서 제2 회로부(3)를 제작시키게 된다.
이상과 같은 공정에 의해 제2 회로부(3)를 제작할 때는 도 17에 도시한 바와 같이, 우선 제1 회로부(2)의 형성면(2a)에 제1 절연층 형성 공정 s-7이 실시된다. 제1 회로부(2)의 형성면(2a)에는 저유전율로 낮은 Tanδ를 가짐과 함께 우수한 고주파 특성을 갖는 유전 절연재가 전면에 걸쳐 공급되고, 이 유전 절연재로 이루어지는 제1 절연층(12)이 형성된다. 제1 절연층(12)이 되는 유전 절연재에는, 예를 들면 벤조시클로부텐(BCB),폴리이미드, 폴리노볼넨(PNB), 액정폴리머(LCP) 혹은 에폭시 수지나 아크릴계 수지 등이 이용된다. 여기서는, 제1 절연층(12)을 비유전률이 2. 65 정도가 낮은 유전율을 갖는 유전 절연재로 형성시키고 있다. 제1 절연층(12)의 형성 방법으로서는, 비교적으로 형성하는 두께 등을 제어하기 쉬운, 예를 들면 스핀코팅법, 커튼코팅법, 로리코팅법, 디프코팅법 등이 적용된다.
다음에, 제1 절연층(12)에는 도 18에 도시한 바와 같이, 제1 도체층 형성 공정 s-8이 실시된다. 제1 절연층(12)에는, 예를 들면 스퍼터링법이나 CVD법 등과 같은 박막 형성 기술에 의해, 그 표면 전면에 걸쳐 금속막(39)이 성막된다. 이 금속막(39)은, 예를 들면 Cu 등의 도전성이 높은 금속층이 50㎛보다 얇게 성막된 상태로 되어 있다.
다음에, 금속막(39)에는, 도 19에 도시한 바와 같이, 패터닝 처리가 실시된다. 이에 의해, 금속막(39)은 제1 도체층(13)이 된다. 구체적으로는, 금속막(39)에 예를 들면 포토리소 그래프 처리 등이 실시됨으로써, 이들 금속막(39)이 패터닝되어 제1 절연층(12) 상에 패턴 도체로서 제1 도체층(13)이 형성된다. 이 때, 제1 도체층(13)에는 그 일부에 필터 소자(4)에서의 제1 접지부(22)도 다른 패턴 도체와 함께 형성된다. 이와 같이 하여, 제1 절연층(12)과 제1 도체층(13)에 의해 구성되는 제1 단위 배선층(36)이 형성된다.
다음에, 제1 단위 배선층(36)에는 도 20에 도시한 바와 같이, 비아 형성 공정 s-9가 실시된다. 제1 단위 배선층(36)에는, 예를 들면 드릴이나 레이저 등에 의한 천공 가공이 실시되어 비아 홀(18a)이 복수 형성되고, 이들 비아홀(18a)의 내벽에 예를 들면 도금 등이 실시되어 도전 페이스트(18b)가 매립된 후에, 스퍼터링법이나 CVD법 등에 의해 금속막에 의한 덮개 형성이 행해짐으로써 제3 배선층(10)과 전기적으로 접속시키는 비아(18)가 형성된다. 비아(18)에서는, 비아홀(18a) 내에 도전 페이스트(18b)가 매립된 후에, 비아홀(18a)의 개구부를 금속막 등으로 덮개 형성되어 있기 때문에, 바로 윗쪽에 비아 등을 형성시키는 것이 가능하다.
이 비아 형성 공정 s-9에서 제1 단위 배선층(36)에는 비아(18)와 마찬가지로하여, 필터 소자(4)에서의 접속부(21)의 일부로서 접속 비아(21a)가 한쌍의 제1 선로(19a, 19b)의 일단부에 접속되게 각각 형성된다. 제1 단위 배선층(36)에는 비아(18)와 마찬가지로 하여, 필터 소자(4)에서의 실드부(26)의 일부로서 실드 비아(26a)의 바로 윗쪽에 실드 비아(26b)가 복수 형성된다.
다음에, 제1 단위 배선층(36)에는 도 21에 도시한 바와 같이, 제2 단위 배선층 형성 공정 s-10이 실시된다. 제1 단위 배선층(36) 상에는 제1 절연층(12) 및 제1 도체층(13)과 마찬가지의 재료를 이용함과 함께, 마찬가지의 공정을 거침으로써, 제2 절연층(14)과 제2 도체층(15)에 의해 구성되는 제2 단위 배선층(37)이 형성된다. 이 제2 단위 배선층(37)에도 비아 형성 공정 s-9와 마찬가지로 하여 비아(18)가 형성된다.
제2 단위 배선층 형성 공정 s-10에 있어서, 제2 도체층(15)에는, 제3 배선층(10)의 일부에 형성되어 있는 한쌍의 제1 선로(19a, 19b)와 대향하도록 한쌍의 제2 선로(20a, 20b)가 다른 패턴 도체와 함께 형성된다. 이들 한쌍의 제2 선로(20a, 20b)는 스퍼터링법이나 CVD법 등과 같은 박막 형성 기술에 의해 형성된 제2 도체층(15) 일부에 형성되어 있기 때문에, 그 두께가 50㎛보다 얇게 되도록 형성되어 있다.
제2 단위 배선층 형성 공정 s-10에서, 제2 도체층(15)에는 한쌍의 제2 선로(20a, 20b)의 길이 방향의 대략 중앙부 부근으로부터 한쌍의 제2 선로(20a, 20b)가 대향하는 방향과는 반대 방향으로 돌출하도록 도 21에는 도시되어 있지 않은 급전부(23)가 다른 패턴 도체와 함께 형성된다.
제2 단위 배선층 형성 공정 s-10에서, 제2 단위 배선층(37)에는 비아(18)와 마찬가지로 하여, 필터 소자(4)에서의 접속부(21)의 일부로서 상부 접속 비아(21b)가 제1 단위 배선층(3G)에 형성된 하부 접속 비아(21a)의 바로 윗쪽에 한쌍의 제2 선로(20a, 20b)의 일단부에 접속되어 형성된다. 제2 단위 배선층(37)에는, 비아(18)와 마찬가지로 하여, 필터 소자(4)에서의 도 21에는 도시되어 있지 않은 단락 비아(24)가 한쌍의 제2 선로(20a, 20b)의 타단부를 제1 접지부(22)에 단락시키도록 형성된다.
제2 단위 배선층(37)에는, 비아(18)와 마찬가지로 하여, 필터 소자(4)에서의 실드부(26)의 일부로서 실드 비아(26b)의 바로 윗쪽에 실드 비아(26c)가 복수 형성된다. 이에 의해, 접속부(21)는 하부 접속 비아(21a)와 상부 접속 비아(21b)에 의해 구성되게 된다.
다음에, 제2 단위 배선층(37)에는 도 22에 도시한 바와 같이, 제3 단위 배선층 형성 공정 s-11이 실시된다. 제2 단위 배선층(37) 상에는 제1 절연층(12) 및 제1 도체층(13)과 마찬가지의 재료를 이용함과 함께, 마찬가지의 공정을 거침으로써, 제3 절연층(16)과 제3 도체층(17)에 의해 구성되는 제3 단위 배선층(38)이 형성된다. 이 제3 단위 배선층(38)에도 비아 형성 공정 s-9와 마찬가지로 하여 비아(18)가 형성된다. 제3 단위 배선층 형성 공정 s-11에서 제3 도체층(17)에는 필터 소자(4)에서의 제3 접지부(25b)도 다른 패턴 도체와 함께 형성된다.
제3 단위 배선층 형성 공정 s-11에서, 제3 단위 배선층(38)에는, 비아(18)와 마찬가지로 하여, 필터 소자(4)에서의 실드부(26) 일부로서 실드 비아(26c)의 바로윗쪽에 실드 비아(26d)가 복수 형성된다. 이에 의해, 실드부(26)는 실드 비아(26a∼26d)에 의해 구성되게 된다.
이상과 같이 하여, 제1 회로부(2)의 제3 배선층(10) 일부에 형성된 한쌍의 제1 선로(19a, 19b)와, 제2 회로부(3)의 제2 도체층(15) 일부에 형성된 한쌍의 제2 선로(20a, 20b)가 유전 절연재를 통하여 적층된 구조의 필터 소자(4)가 형성된다. 이와 같이 하여, 패턴 도체인 도체층이 박막 형성 기술에 의해 형성되어 있는 제2 회로부(3)가 제조된다.
다음에, 제1 회로부(2)에는 도 23에 도시한 바와 같이, 형성면(2a)과는 반대측의 주면, 즉 실장면(2b) 상에 노출되어 있는 수지층(34b)에 예를 들면 알루미나와 실리카의 혼합액으로 이루어지는 연마재 등을 이용한 연마 처리가 실시된다. 이에 의해, 제1 회로부(2)는 실장면(2b)에 제4 배선층(11)이 노출되게 된다.
다음에, 제1 회로부(2)의 실장면(2b) 및 제2 회로부(3)의 제3 단위 배선층측 주면에는, 도 24에 도시한 바와 같이, 레지스트층(40a, 40b)이 전면에 걸쳐서 형성된다. 이 레지스트층(40a, 40b)에는, 예를 들면 포토리소그래피법 등에 의해 소정의 위치에 제4 배선층(10)이나 제3 도체층(17)을 노출시키는 개구부(41a, 41b)가 형성된다. 그리고, 이들 개구부(41a, 41b)에는 도 22에 도시한 바와 같이, 예를 들면 Au나 Ni로 이루어지는 전극 단자(42a, 42b)가 도금법 등에 의해 형성된다. 이상과 같이 하여, 제1 회로부(2)와 제2 회로부(3)에 걸쳐 형성된 필터 소자(4)를 갖는 필터 회로 장치(1)가 제조된다.
상술한 필터 회로 장치(1)의 제조 방법에서는, 필터 소자(4)의 고임피던스선로가 되는 한쌍의 제2 선로(20a, 20b)를 제2 회로부(3)의 제2 도체층(15) 일부에 형성하고 있고, 이 제2 도체층(15)를 스퍼터링법이나 CVD법 등과 같은 박막 형성 기술에 의해 형성되어 있다. 이 때문에, 이 필터 회로 장치(1)의 제조 방법에서는, 한쌍의 제2 선로(20a, 20b)를 도금법 등과 같은 후막 형성 기술로 형성된 저임피던스 선로가 되는 한쌍의 제1 선로(19a, 19b)보다도 대폭 두께를 얇게 하여 정밀도 좋게 형성시키는 것이 가능하다.
본 발명에 따른 필터 회로 장치(1)의 제조 방법에서는 필터 소자(4)에서 박막 형성 기술에 의해 정밀도 좋게 대폭 얇게 형성한 한쌍의 제2 선로(20a, 20b)와, 후막 형성 기술에 의해 형성한 한쌍의 제1 선로(19a, 19b)와의 임피던스의 비를 크게 할 수 있기 때문에, 이들 한쌍의 공진기 선로의 길이를 대폭 단축하여 더욱 소형화가 도모된 필터 회로 장치(1)가 얻어진다.
필터 회로 장치(1)의 제조 방법에서는 필터 소자(4)에서의 한쌍의 제2 선로(20a, 20b)를 박막 형성 기술에 의해 대폭 얇게 형성시키기 때문에, 예를 들면 도금법 등과 같은 후막 형성 기술에 의해 공진기 선로를 형성하는 경우에 비하여 두께를 대폭 얇게 할 수 있음과 함께, 두께 치수의 변동을 억제시킨 한쌍의 제2 선로(20a, 20b)를 정밀도 좋게 형성하는 것이 가능해지고, 필터 특성의 열화가 방지된 필터 소자(4)를 갖는 필터 회로 장치(1)를 수율좋게 제조할 수 있다.
필터 회로 장치(1)의 제조 방법에서는 한쌍의 제1 선로(19a, 19b)와, 한쌍의 제2 선로(20a, 20b)가 유전 절연재를 통하여 적층된 상태에서, 이들 한쌍의 선로의 길이 방향의 일단부끼리가 접속부(21)로 접속된 구조, 즉 한쌍의 공진기 선로가 유전 절연재를 협지하도록 접속부(21)에서 접혀진 구조의 필터 소자(4)를 갖는 필터 회로 장치(1)가 제조된다.
따라서, 본 발명에 따른 필터 회로 장치(1)의 제조 방법에서는, 필터 소자(4)에서의 제1 선로(19a, 19b) 및 제2 선로(20a, 20b)의 길이를, 예를 들면 필터 소자(4)와 동일한 주파수 대역에 이용하는 한쌍의 공진기 선로를 평면에서 형성한 경우의 공진기 선로의 길이에 비하여 반 이하로 할 수 있기 때문에, 필터 소자(4)의 점유 면적을 작게 하여 소형화가 도모된 필터 회로 장치(1)를 얻을 수 있다.
필터 회로 장치(1)의 제조 방법에서는 필터 소자(4)의 고임피던스 선로가 되는 한쌍의 제2 선로(20a, 20b)를, 저임피던스 선로가 되는 한쌍의 제1 선로(19a, 19b)가 형성되어 있는 제1 회로부(2)보다도 낮은 비유전률을 갖는 유전 절연재로 이루어지는 제2 절연층(14) 상에 형성시키기 때문에, 이들 한쌍의 공진기 선로의 길이를 더 단축시키는 것이 가능해진다.
필터 회로 장치(1)의 제조 방법에서는, 필터 소자(4)에서의 제1 접지부(22)를 한쌍의 제1 선로(19a, 19b)와 한쌍의 제2 선로(20a, 20b)와의 층간에 형성시키고 있고, 제1 접지부(22)가 한쌍의 제1 선로(19a, 19b)와 한쌍의 제2 선로(20a, 20b)와의 사이에 실드로서 기능하기 때문에, 이들 한쌍의 공진기 도체선끼리가 간섭함으로써 생기는 필터 특성의 열화가 방지된 필터 소자(4)를 갖는 필터 회로 장치(1)가 얻어진다.
상술한 필터 회로 장치(1)에서는, 도 26에 도시한 바와 같이, 베이스기판(90)에 실장됨과 함께, 제2 회로부(3) 상에 예를 들면 플립칩법 등에 의해 반도체 부품(91)이 실장되고, 이들 반도체 부품(91)을 실드 커버(92)가 덮어 보호한다. 필터 회로 장치(1)에서, 베이스 기판(90)에 실장될 때에는 제2 회로부(3)측에 형성된 전극 단자(42a)가 반도체 부품(91)에 접속되는 접속 단자를 구성한다. 필터 회로 장치(1)에서, 베이스 기판(90)에 실장될 때에는 제1 회로부(2)의 실장면(2b)에 노출되는 제4 배선층(11)과 전기적으로 접속되어 있는 전극 단자(42b)가 베이스 기판(90)에 대한 접속 단자로서 기능한다.
또, 본 발명은 도면을 참조하여 설명한 상술한 실시예에 한정되는 것은 아니고, 첨부된 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 변경, 치환 또는 그 동등한 것을 행할 수 있는 것은 당업자에게 있어서 분명하다.
상술한 바와 같이, 본 발명은 필터 소자의 고임피던스 선로가 되는 제1 필터 선로를 박막 형성 기술에 의해 형성시키고 있고, 제1 필터 선로를 후막 형성 기술로 형성된 저임피던스 선로보다 대폭 두께를 얇게, 폭을 좁게 할 수 있기 때문에, 고임피던스 선로와 저임피던스 선로와의 임피던스의 비가 커져서, 필터 소자를 구성하는 한쌍의 선로의 길이를 대폭 단축하여 필터 회로 장치의 더욱 소형화를 도모할 수 있다.
본 발명은 필터 소자의 고임피던스 선로를 박막 형성 기술에 의해 형성하고 있기 때문에, 고임피던스 선로를 두꺼운 막을 성막하는 기술로 형성한 경우에 비하여 두께를 얇게할 수 있어, 두께 치수의 변동을 억제하여 고정밀도로 형성할 수 있기 때문에, 필터 특성이 우수한 필터 소자를 갖는 필터 회로 장치를 수율좋게 제조할 수 있다.
본 발명은, 회로 장치의 내층에, 고임피던스 선로와 저임피던스 선로를 회로층의 적층 방향으로 절연층을 통하여 대략 평행하게 대향시킴과 함께, 고임피던스 선로와 저임피던스 선로에서의 회로층의 적층 방향에 대향하는 선로의 일단부끼리 전기적으로 접속시킨 구조의 필터 소자, 즉 한쌍의 선로가 유전 절연재를 개재하여 일단부에서 접혀진 구조의 필터 소자를 형성하고 있다.
본 발명에 따르면, 한쌍의 선로가 일단부에서 접혀진 구조의 필터 소자에서의 한쌍의 선로의 길이를, 필터 소자를 구성하는 한쌍의 선로를 평면적으로 형성한 경우의 선로의 길이에 비하여 반 이하로 할 수 있기 때문에 필터 소자의 점유 면적을 작게 하는 것이 가능해지고, 필터 회로 장치의 소형화를 도모할 수 있다.
본 발명은, 필터 소자의 고임피던스 선로가 저임피던스 선로를 갖는 회로층을 구성하는 절연층보다도 낮은 유전율을 갖는 저유전 절연재에 의한 저유전 절연층과, 배선층으로 구성되는 저유전 회로층에 형성되어 있기 때문에, 필터 소자에서의 한쌍의 선로의 길이를 더 단축시키는 것이 가능해진다.

Claims (4)

  1. 유전 절연재로 이루어진 절연층과, 패턴 도체로 이루어지는 배선층에 의해 구성되는 회로층이 복수 적층된 회로부와,
    상기 회로층을 구성하는 상기 배선층의 일부에 형성된 서로 평행한 한쌍의 선로로 이루어지는 제1 필터 선로와 제2 필터 선로가, 다른 상기 회로층에 상기 한쌍의 선로의 길이 방향이 서로 대략 평행하게 대향하도록 각각 형성됨과 함께, 상기 회로층의 적층 방향으로 마주 대하는 일단부에서 전기적으로 접속되어 있는 필터 소자를 구비하고,
    상기 필터 소자가, 상기 제1 필터 선로를 박막 형성 기술에 의해 상기 제2 필터 선로보다도 두께를 얇게, 폭을 좁게 형성한 고임피던스 선로와, 상기 제2 필터 선로를 후막 형성 기술에 의해 형성한 저임피던스 선로에 의해 구성되어 있는 필터 회로 장치.
  2. 제1항에 있어서,
    상기 필터 소자가 상기 제1 필터 선로를 상기 제2 필터 선로가 형성된 상기 회로층의 상기 절연층보다도 낮은 유전율을 갖는 저유전 절연재로 이루어지는 저유전 절연층과, 상기 배선층에 의해 구성되는 저유전 회로층에 형성시키고 있는 필터 회로 장치.
  3. 유전 절연재로 이루어지는 절연층과, 패턴 도체로 이루어지는 배선층에 의해 구성되는 회로층을 복수 형성하는 회로층 형성 공정과,
    복수의 상기 회로층 중 어느 하나에, 상기 배선층 일부에 형성된 서로 평행한 한쌍의 선로로 이루어지는 제1 필터 선로를 형성하는 제1 선로 형성 공정과,
    상기 제1 필터 선로가 형성된 상기 회로층 이외의 상기 회로층 중 어느 하나에, 상기 배선층 일부에 형성된 서로 평행한 한쌍의 선로로 이루어지는 제2 필터 선로를 형성하는 제2 선로 형성 공정과,
    복수의 상기 회로층을 적층시킴으로써 회로부를 형성하는 회로부 형성 공정과,
    상기 회로층을 적층시킬 때에, 상기 제1 필터 선로와 상기 제2 필터 선로를, 상기 한쌍의 선로의 길이 방향이 서로 대략 평행해지도록 대향시켜 적층함과 함께, 상기 회로층의 적층 방향으로 마주 대하는 일단부에서 전기적으로 접속함으로써 필터 소자를 형성시키는 소자 형성 공정을 갖고,
    상기 제1 선로 형성 공정에서 상기 제1 필터 선로를, 후막 형성 기술에 의해 상기 제2 필터 선로보다도 두께를 얇게, 폭을 좁게 형성시킨 고임피던스 선로로서 형성시키고,
    상기 제2 선로 형성 공정에서, 상기 제2 필터 선로를, 후막 형성 기술에 의해 저임피던스 선로로서 형성시키는 필터 회로 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 제1 선로 형성 공정에서는 상기 제1 필터 선로를, 상기 제2 필터 선로가 형성된 상기 회로층의 상기 절연층보다도 낮은 유전율을 갖는 저유전 절연재로 이루어지는 저유전 절연층과, 상기 배선층에 의해 구성된 저유전 회로층에 형성시키는 필터 회로 장치의 제조 방법.
KR1020037011179A 2001-12-27 2002-12-12 필터 회로 장치 및 그 제조 방법 KR100949224B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001397677A JP3649183B2 (ja) 2001-12-27 2001-12-27 フィルタ回路装置及びその製造方法
JPJP-P-2001-00397677 2001-12-27
PCT/JP2002/013031 WO2003056654A1 (fr) 2001-12-27 2002-12-12 Circuit de filtrage et son procede de production

Publications (2)

Publication Number Publication Date
KR20040067858A true KR20040067858A (ko) 2004-07-30
KR100949224B1 KR100949224B1 (ko) 2010-03-24

Family

ID=19189228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037011179A KR100949224B1 (ko) 2001-12-27 2002-12-12 필터 회로 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US6914500B2 (ko)
JP (1) JP3649183B2 (ko)
KR (1) KR100949224B1 (ko)
CN (1) CN1251350C (ko)
WO (1) WO2003056654A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748389B1 (ko) * 2006-06-27 2007-08-10 성균관대학교산학협력단 고속 차동 전송 선로 및 배선 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
ATE373945T1 (de) * 2004-02-23 2007-10-15 Georgia Tech Res Inst Passive signalverarbeitungskomponenten auf flüssigkristallpolymer- und mehrschichtpolymerbasis für hf-/drahtlos-mehrband-anwendungen
US7724109B2 (en) * 2005-11-17 2010-05-25 Cts Corporation Ball grid array filter
JP5142985B2 (ja) 2006-04-14 2013-02-13 株式会社村田製作所 積層帯域通過フィルタ
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
US7940148B2 (en) * 2006-11-02 2011-05-10 Cts Corporation Ball grid array resonator
US7646255B2 (en) * 2006-11-17 2010-01-12 Cts Corporation Voltage controlled oscillator module with ball grid array resonator
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
US8253029B2 (en) * 2007-04-12 2012-08-28 Nec Corporation Filter circuit element and electronic circuit device
TW200908430A (en) 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8152800B2 (en) * 2007-07-30 2012-04-10 Vivant Medical, Inc. Electrosurgical systems and printed circuit boards for use therewith
JP5061794B2 (ja) 2007-08-24 2012-10-31 パナソニック株式会社 共振器とそれを用いたフィルタおよび電子機器
TW200917563A (en) 2007-09-27 2009-04-16 Murata Manufacturing Co Laminated bandpass filter
JP4803838B2 (ja) * 2008-02-06 2011-10-26 清二 加川 帯状高周波伝送線路及び並列型高周波伝送線路
US20090204080A1 (en) * 2008-02-12 2009-08-13 Baxter International Inc. Two-way valve connector
CN101953070B (zh) * 2008-02-20 2015-03-25 太阳诱电株式会社 滤波器、分波器、通信模块以及通信装置
US20090236134A1 (en) * 2008-03-20 2009-09-24 Knecht Thomas A Low frequency ball grid array resonator
US8706049B2 (en) * 2008-12-31 2014-04-22 Intel Corporation Platform integrated phased array transmit/receive module
US8467737B2 (en) * 2008-12-31 2013-06-18 Intel Corporation Integrated array transmit/receive module
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
WO2013168761A1 (ja) * 2012-05-10 2013-11-14 日立化成株式会社 多層配線基板
CN102856614B (zh) * 2012-08-30 2015-01-14 南通大学 一种紧凑型微波分布式双通带带通滤波器
CN105552024B (zh) * 2016-03-14 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107404299B (zh) * 2016-05-20 2020-09-22 株式会社村田制作所 层叠型电子部件
US10242798B2 (en) * 2016-05-20 2019-03-26 Murata Manufacturing Co., Ltd. Multilayer electronic component
JP6607173B2 (ja) 2016-05-20 2019-11-20 株式会社村田製作所 積層型電子部品
JP6624026B2 (ja) 2016-05-20 2019-12-25 株式会社村田製作所 積層型電子部品
US10607777B2 (en) * 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function
FR3065144B1 (fr) * 2017-04-06 2020-10-02 Thales Sa Filtre radiofrequence et procede de fabrication associe
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
WO2020080018A1 (ja) * 2018-10-16 2020-04-23 株式会社村田製作所 高周波モジュール
CN111211767B (zh) * 2018-11-21 2023-10-03 英业达科技有限公司 噪声抑制电路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892415A (en) * 1995-11-20 1999-04-06 Murata Manufacturing Co., Ltd. Laminated resonator and laminated band pass filter using same
EP0893839B1 (en) * 1997-01-07 2007-08-15 Matsushita Electric Industrial Co., Ltd. Multilayer filter
JP3522098B2 (ja) * 1997-12-25 2004-04-26 京セラ株式会社 積層型誘電体フィルタ
JP2001189605A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
DE60226111T2 (de) * 2001-03-02 2009-05-28 Panasonic Corp., Kadoma Dielektrisches filter und antennenweiche

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748389B1 (ko) * 2006-06-27 2007-08-10 성균관대학교산학협력단 고속 차동 전송 선로 및 배선 방법

Also Published As

Publication number Publication date
US20040085164A1 (en) 2004-05-06
CN1251350C (zh) 2006-04-12
US6972646B2 (en) 2005-12-06
US6914500B2 (en) 2005-07-05
US20050190017A1 (en) 2005-09-01
CN1498443A (zh) 2004-05-19
JP2003198226A (ja) 2003-07-11
WO2003056654A1 (fr) 2003-07-10
JP3649183B2 (ja) 2005-05-18
KR100949224B1 (ko) 2010-03-24

Similar Documents

Publication Publication Date Title
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
JP4318417B2 (ja) 高周波モジュール基板装置
US7187559B2 (en) Circuit board device and its manufacturing method
KR100971815B1 (ko) 고주파 모듈
KR100862544B1 (ko) 고주파 모듈 장치
KR101079347B1 (ko) 다층의 유기 적층물을 이용하여 제조되는 집적 수동디바이스
US7978031B2 (en) High frequency module provided with power amplifier
KR100763740B1 (ko) 전자 부품 제조 방법 및 전자 부품
KR100895208B1 (ko) 고주파 모듈 기판 장치
KR20020021366A (ko) 고주파 모듈 장치 및 그 제조 방법
KR20040076577A (ko) 고주파 모듈 장치 및 고주파 모듈
US7064630B2 (en) High-frequency module and its manufacturing method
JP2000252716A (ja) 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee