WO2013168761A1 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
WO2013168761A1
WO2013168761A1 PCT/JP2013/063033 JP2013063033W WO2013168761A1 WO 2013168761 A1 WO2013168761 A1 WO 2013168761A1 JP 2013063033 W JP2013063033 W JP 2013063033W WO 2013168761 A1 WO2013168761 A1 WO 2013168761A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
multilayer wiring
prepreg
core material
insulating layer
Prior art date
Application number
PCT/JP2013/063033
Other languages
English (en)
French (fr)
Inventor
雅広 加藤
康之 越川
大 和田
Original Assignee
日立化成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成株式会社 filed Critical 日立化成株式会社
Priority to US14/399,535 priority Critical patent/US10085336B2/en
Priority to KR1020147031223A priority patent/KR102043733B1/ko
Publication of WO2013168761A1 publication Critical patent/WO2013168761A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the present invention relates to a multilayer wiring board, and more particularly to a multilayer wiring board applicable to high frequencies.
  • a high-frequency compatible substrate is used as the material for the insulating layer of the multilayer wiring board, but there are problems such as an increase in cost due to the use of the high-frequency compatible substrate.
  • Patent Document 1 discloses a multilayer wiring board that is compatible with high frequency at a relatively low cost by using a core material of a high frequency compatible base material for the outermost layer and a general-purpose base material for the inner layer.
  • An object of the present invention is to provide a multilayer wiring board that is relatively inexpensive and has a high degree of freedom in layer structure while maintaining high-frequency characteristics and electrolytic corrosion.
  • a multilayer wiring board includes an insulating layer, a core material having a first ground pattern disposed on one of the insulating layers, and a strip line disposed on the other of the insulating layers, and disposed on the strip line of the core material. And a second ground pattern disposed on the prepreg.
  • the insulating layer of the core material is configured to include a high-frequency compatible base material
  • the prepreg is configured to include a general-purpose base material.
  • high frequency means a frequency with an operating frequency of 1 GHz or higher, and is not limited, but particularly means a frequency of about 1 to 3 GHz. Further, “low frequency” means a frequency whose operating frequency is less than 1 GHz. The same applies to the following description.
  • the bottom surface of the strip line may be located on the insulating layer side including the high frequency compatible base material.
  • the strip line may be convex toward the prepreg side.
  • the surface roughness of the bottom surface of the stripline may be larger than the surface roughness of the surface of the stripline.
  • the contact area between the bottom surface of the strip line and the insulating layer may be equal to or greater than the contact area between the surface of the strip line and the prepreg.
  • the ratio of the thickness of the core material to the prepreg may be any between 1: 4 and 5: 1.
  • the ratio of the line width to the thickness of the strip line may be any between 1 to 1 and 15 to 1.
  • the high-frequency compatible substrate may be a substrate having a relative dielectric constant of less than 4.00 and a dielectric loss tangent of less than 0.0100.
  • the general-purpose substrate may be a substrate having a relative dielectric constant after curing of 4.20 or more and a dielectric loss tangent of 0.0130 or more.
  • the multilayer wiring board may further include a through hole penetrating the core material, the prepreg, and the second ground pattern.
  • FIG. 6 is a schematic cross-sectional view showing a multilayer wiring board of Comparative Example 1.
  • FIG. 6 is a schematic cross-sectional view showing a multilayer wiring board of Comparative Example 2.
  • FIG. 1 shows an example of an embodiment of a multilayer wiring board according to the present invention.
  • the multilayer wiring board 1 of this embodiment includes a core material 4 having an insulating layer 9, a ground pattern 2 disposed on one of the insulating layers 9, and a strip line 3 disposed on the other of the insulating layer 9, and the core material 4
  • the strip structure 6 includes a prepreg 5 disposed on the strip line 3 and another ground pattern 2 disposed on the prepreg 5.
  • the insulating layer 9 of the core material 4 is formed of a high-frequency compatible base material
  • the prepreg 5 is formed of a general-purpose base material.
  • the multilayer wiring board of the present embodiment can be used in all fields where high-frequency characteristics, low cost, and galvanic corrosion are required, and in particular, for CIS (CMOS Image Sensor, CMOS: Complementary Metal-Oxide Semiconductor). It is preferable to use it for PRB (Probe Card: a substrate with a probe for a semiconductor inspection jig) or a socket board for electronic component inspection because it is more effective.
  • the “high frequency characteristic” means a characteristic in which transmission loss at an operating frequency of 1 GHz or more is low, and is not limited, but in particular, transmission loss at an operating frequency of about 1 GHz to 3 GHz is low. A characteristic. Therefore, the improvement of the high frequency characteristics means that the transmission loss at high frequencies is reduced.
  • Strip structure refers to a wiring structure in which a strip line is sandwiched from both sides with a ground pattern through an insulating layer.
  • the ground pattern 2 is disposed on one of the front and back sides of the insulating layer 9, the strip line 3 is disposed on the other side, and the prepreg 5 is disposed on the strip line 3.
  • Another ground pattern 2 is arranged.
  • a low-frequency signal line 7 is disposed as a conductor pattern under the ground pattern 2 of the strip structure 6 located at the lowest position via an insulating layer 9.
  • the microstrip structure 16 is formed.
  • the strip line 3 or the high frequency signal line 3 may be disposed as a conductor pattern of the microstrip structure 16.
  • the microstrip structure 16 refers to a wiring structure in which the ground pattern 2 is disposed on only one surface of the stripline 3 via the insulating layer 9.
  • the core material is formed using a metal foil-clad laminate with metal foil laminated on both sides of the insulating layer as a starting material, and by patterning metal foil or plating, the ground pattern is formed on one side of the insulating layer and the other side A strip line is formed.
  • the insulating layer of the metal foil-clad laminate that forms the core material uses a high-frequency compatible substrate, and the metal foil includes a material with a reduced matte surface (Matter Surface) surface roughness. Used.
  • a copper foil, an aluminum foil, a nickel foil, or the like used for manufacturing a general multilayer wiring board can be used, and a copper foil is preferable in terms of availability and processing. For the same reason, a copper foil-clad laminate is preferable as the metal foil-clad laminate.
  • the base material refers to a material for forming an insulating layer, and includes a material in which a reinforcing material is impregnated with an insulating resin and cured, or a material in which an insulating resin having no reinforcing material is cured.
  • the high-frequency compatible base material is a base material having a relative dielectric constant of less than 4.00 and a dielectric loss tangent of less than 0.0100, but has a non-dielectric constant of 3.30 because it is easily available.
  • a base material having a dielectric loss tangent of 0.0020 to 0.0070 is desirable, and a non-dielectric constant is 3.30 to 3.50 in terms of better high frequency characteristics, and A base material having a dielectric loss tangent of 0.0020 to 0.0030 is more desirable.
  • the values of dielectric constant and dielectric loss tangent are values at 1 GHz measured by the triplate stripline resonator method (IPC-TM-650 2.5.5.5). is there.
  • GFA-2, HE679G, FX-2, FX-3, LX-67Y, LZ-71G which are semi-cured by impregnating an insulating resin into a glass fiber as a reinforcing material Company-made, product name
  • MEGTRON4, MEGTRON6 both made by Panasonic Corporation, product name
  • N4000-13, N4000-13SI both made by PARK ELECTROCHEMICAL, product name
  • MCL-FX-2, MCL-LX-67Y, MCL-LZ-71G (all manufactured by Hitachi Chemical Co., Ltd., trade name)
  • MCL is a registered trademark
  • MEGRON4, MEGTRON6 (all are trade names, manufactured by Panasonic Corporation)
  • N4000-13, N4000-13SI (all are trade names, manufactured by PARK ELECTROCHEMICAL), and the like.
  • the pattern formation of the ground pattern and the strip line can be performed by a subtract method or the like.
  • the prepreg is a sheet-like material in which a reinforcing material is impregnated with an insulating resin and made into a semi-cured state, or this semi-cured sheet-like material is cured and formed by lamination integration by heating and pressing.
  • the prepreg used in this embodiment is formed of a general-purpose substrate.
  • a general-purpose substrate refers to a substrate having a relative dielectric constant after curing of 4.20 or more and a dielectric loss tangent of 0.0130 or more.
  • the reinforcing material for the general-purpose substrate paper, a woven fabric or a non-woven fabric using glass fiber, aramid fiber, or the like can be used.
  • thermosetting resin such as an epoxy resin, a polyimide resin, or a phenol resin
  • a general-purpose base material include, for example, FR-4 material (Frame Regentant Type 4) or FR-5 material (Frame Regentant Type 5) as an epoxy-based material, and GPY material as a polyimide-based material. Is mentioned.
  • epoxy general-purpose base materials that are commercially available as glass epoxy multilayer materials (ANSI FR-4 grade products)
  • GEA-679, GEA-67, E-67, E-679, E-679F, BE-67G Or E-75G both manufactured by Hitachi Chemical Co., Ltd., trade name.
  • the polyimide-based general-purpose base material that is commercially available as a polyimide multilayer material (ANSI GPY grade product) include I-671 (trade name, manufactured by Hitachi Chemical Co., Ltd.).
  • the ground pattern is a conductor pattern that has an effect of reducing the noise by making the stripline suitable and stable characteristic impedance values. Generally, it is formed in a solid pattern, and is disposed so as to sandwich the strip line from both the upper and lower sides through an insulating layer. In the present embodiment, as shown in FIG. 1, the ground patterns 2 and 2 sandwich the strip line 3 from both the upper and lower sides via the prepreg (insulating layer) 5 and the insulating layer 9 (or base material 9). Be placed.
  • a strip line is a conductor pattern that transmits a signal that operates at a high frequency, and is also referred to as a high-frequency signal line. Further, the strip line is disposed inside the insulating layer sandwiched between the ground patterns in the strip structure. In the present embodiment, as shown in FIG. 1, in the strip structure 6, between the prepreg (insulating layer) 5 and the insulating layer 9 (or the base material 9) sandwiched between the ground patterns 2, that is, inside the insulating layer. Be placed.
  • the core material is formed of a high-frequency compatible base material
  • the prepreg is formed of a general-purpose base material. Since the metal foil constituting the core material is laminated with the mat surface facing the insulating layer side of the core material, the strip line formed by patterning the metal foil or plating has a substantially square cross section, That is, the mat surface of the metal foil is arranged on the insulating layer side of the core material.
  • the matte surface refers to a surface on the side where the unevenness is larger than the shiny surface which is the opposite surface.
  • the bottom surface of the strip line that affects the high-frequency characteristics is the core material side that is the high-frequency compatible base material side. Will be placed in.
  • the surface side of the stripline (the shiny surface side of the metal foil), which has less influence on the high-frequency characteristics, is less expensive than the high-frequency compatible substrate. It becomes a versatile base material.
  • the “surface” here refers to a surface facing the bottom surface disposed on the insulating layer side of the core material, and does not include side surfaces.
  • the general-purpose base material has better embedding properties in a conductor pattern such as a strip line, even if the base material is thin, and as a result, the general corrosion resistance is excellent. Therefore, it is possible to provide a multilayer wiring board capable of maintaining high-frequency characteristics and erosion resistance and suppressing costs by forming the core material from a high-frequency compatible base material and the prepreg from a general-purpose base material. Become. Furthermore, since the prepreg of the general-purpose base material is disposed on the strip line, the high-frequency signal line can be provided in the inner layer. Therefore, it is possible to expand the degree of freedom of the layer configuration as the multilayer wiring board.
  • the bottom surface of the strip line of the strip structure is located on the high-frequency compatible substrate side.
  • the bottom surface of the stripline refers to the surface on the insulating layer side (core material) of the stripline. Since the metal foil constituting the core material is laminated with the mat surface facing the insulating layer side, the strip line formed by patterning the metal foil or plating has its bottom surface, that is, the mat surface of the metal foil, Arranged on the insulating layer side of the core material. For this reason, the bottom surface of the strip line that affects the higher frequency characteristics, that is, the surface having a large unevenness (surface roughness) and a long transmission path is arranged on the core material side that is a high frequency compatible base material. Can improve.
  • the stripline is preferably convex on the prepreg side.
  • a strip line having excellent high frequency characteristics can be easily formed simply by patterning the metal foil or plating laminated on both surfaces of the insulating layer using the subtracting method or the like using a high frequency compatible base material as the core material.
  • the metal foil of the core material is disposed with the mat surface facing the insulating layer side, the bottom surface of the stripline (the mat surface of the metal foil) inevitably faces the insulating layer side of the core material (high frequency compatible substrate). It will be located on the material side).
  • the surface roughness of the bottom surface of the stripline is desirably larger than the surface roughness of the surface of the stripline.
  • the contact area between the bottom surface of the strip line and the insulating layer of the core material that is a high-frequency compatible substrate can be made larger than the contact area between the surface of the strip line and the prepreg that is a general-purpose substrate. Since the high-frequency characteristics of the line are further affected by the core material that is a high-frequency compatible base material, the high-frequency characteristics of the multilayer wiring board can be improved.
  • the “surface roughness” is a roughness expressed using a ten-point average roughness Rz defined in JIS B 0601-1998.
  • the mat surface of the copper foil is generally arranged on the core material side.
  • the surface roughness of the bottom surface of the strip line is equal to the surface roughness of the mat surface of the copper foil (standard foil having a thickness of 12 to 70 ⁇ m).
  • Rz is generally 6.5 to 23 ⁇ m).
  • the surface roughness of the stripline surface is the surface roughness of the shiny surface of the copper foil (standard foil with a thickness of 12 to 70 ⁇ m, Rz is 1.0 to 2.3 ⁇ m).
  • a surface roughening treatment such as copper oxide treatment or etching is performed. Therefore, the surface roughness of the surface and side surface of the stripline is generally 2 to 4 ⁇ m as Rz.
  • the contact area between the bottom surface of the stripline and the insulating layer of the core material is equal to or greater than the contact area between the surface of the stripline and the prepreg.
  • the high frequency characteristics of the strip line are further influenced by the core material, which is a high frequency compatible base material, so that the high frequency characteristics of the multilayer wiring board can be improved.
  • the thickness ratio between the core material and the prepreg is any of 1: 4 to 5: 1 (1: 4 to 5: 1).
  • the thickness of the core material excluding the metal foil is 0.06 to 0.3 mm, and the thickness of the strip line formed by patterning the metal foil or plating is often 3 to 30 ⁇ m.
  • the thickness of the prepreg after being cured by lamination integration or the like is 0.06 to 0.24 mm, the strip line is sufficiently embedded by the prepreg, and it is possible to ensure the electrolytic corrosion property.
  • the ratio of the line width to the thickness of the strip line is any one of 1: 1 to 15: 1 (1 to 1 to 15 to 1).
  • the thickness of the strip line is often 3 to 30 ⁇ m in consideration of the embeddability by the prepreg. Therefore, when the width is 30 to 500 ⁇ m, pattern formation by the subtract method or the like becomes easy. As a result, since the cross-sectional shape of the stripline does not become longer than that of the square, the stripline is sufficiently embedded by the prepreg, and the electrolytic corrosion can be ensured.
  • a metal foil-clad laminate 10 in which metal foils 8 are laminated on both surfaces of a high-frequency compatible substrate that is an insulating layer 9 is prepared.
  • the metal foil 8 of this metal foil-clad laminate 10 is patterned, and the ground pattern 2 is formed on one side of the insulating layer 9, and the strip line 3 or low frequency signal is formed on the other side.
  • the line 7 is formed and the core material 4 is produced.
  • Interlayer connection by through holes may be formed in the core material 4 as necessary. In that case, since plating is formed in the through hole and on the metal foil 8 on the surface, the pattern is formed on the metal foil 8 with plating.
  • the core material 4 and the prepreg 5 formed of the general-purpose base material are alternately arranged so that the insulating layer 9 sandwiches the core material 4 formed of the high-frequency compatible base material from both sides.
  • the copper foil 8 is disposed outside the prepreg 5.
  • another core material 4 or the multilayer wiring board 1 may be disposed.
  • plating (not shown) is formed in the through hole or via hole and on the metal foil 8 on the surface. If necessary, pattern formation is performed on the metal foil 8 or plating by a subtractive method or the like. Further, a solder resist, a symbol mark, or protective plating (nickel-gold plating, etc.) is formed as necessary. Thus, the multilayer wiring board 1 shown in FIG. 1 is manufactured.
  • a multilayer wiring board 21 includes a core material having an insulating layer 9, a ground pattern 2 disposed on one of the insulating layers 9, and a strip line 3 disposed on the other of the insulating layers 9. 4, a strip structure 6 including a prepreg 5 disposed on the strip line 3 of the core material 4 and another ground pattern 2 disposed on the prepreg 5.
  • the insulating layer 9 of the core material 4 is formed of a high-frequency compatible base material
  • the prepreg 5 is formed of a general-purpose base material.
  • the through hole 14 is formed by forming the through hole plating 13 in the through hole 12 penetrating the multilayer wiring board 21.
  • a through hole land 15 connected to the through hole 14 and a low frequency signal line 7 or a footprint 7 are arranged so as to connect to the through hole land 15.
  • the strip line 3 or the high-frequency signal line 3 or the low-frequency signal line 7 is disposed, and the through-hole land 15 and the through-hole plating 13 are connected to each other to be electrically connected to the through-hole 14.
  • the low-frequency signal line 7 is disposed as the conductor pattern of the microstrip structure 16, but the strip line 3 or the high-frequency signal line 3 may be disposed instead.
  • the low-frequency signal line 7 is disposed in the outermost layer, and the strip line 3, the high-frequency signal line 3, or the low-frequency signal line 7 is disposed in the inner layer.
  • This facilitates the maintenance of the high frequency characteristics. That is, when the through hole 14 penetrating the multilayer wiring board 21 is formed, the through hole plating 13 is formed on the copper foil 8 in the outermost layer. Therefore, the thickness of the conductor when the pattern is formed by etching or the like is set to the copper foil 8. Compared to the case of only, it is not only thick, but also has a large variation. For this reason, there is a tendency that the accuracy of the line width having a great influence on the impedance control is lowered.
  • the conductor is thinner than the outermost layer, and the thickness accuracy is good. For this reason, in the multilayer wiring board 21, the accuracy of the line width important for impedance control can be improved. Therefore, it becomes easier to maintain high frequency characteristics.
  • the double-sided copper foil-clad laminate 10 uses a high-frequency compatible substrate, MCL-FX-2 (trade name, thickness 0.1 mm, manufactured by Hitachi Chemical Co., Ltd., “ MCL "is a registered trademark.).
  • the double-sided copper foil-clad laminate 10 uses a general copper foil having a thickness of 18 ⁇ m (the surface roughness of the mat surface is 7 to 11 ⁇ m as Rz and the shiny surface is 1.0 to 2.3 ⁇ m as Rz) as the copper foil.
  • the copper foil is laminated with the mat surface facing the insulating layer.
  • the copper foil (thickness: 18 ⁇ m) of the double-sided copper foil-clad laminate 10 is formed by patterning using a subtractive method, and the ground pattern 2 is formed on one surface.
  • a core material 4 is formed by forming a high-frequency signal line (line width 100 ⁇ m, line length 125 mm) to be the strip line 3 and a comb pattern for evaluating electrolytic corrosion (line width 90 ⁇ m, line gap 90 ⁇ m, not shown) on the other surface.
  • a roughening process for increasing the adhesive strength with the prepreg is performed on the surface (copper foil shiny surface) of each of the ground pattern 2 of the core material 4, the strip line 3, and the comb pattern for evaluating the electrolytic corrosion property. went.
  • the roughening treatment was performed using MB100 (manufactured by McDermid Co., Ltd., trade name) under the condition of an etching amount of 2 ⁇ m. At this time, the surface roughness of the pattern including the strip line 3 was 2 to 4 ⁇ m as Rz.
  • prepregs 5 for general-purpose substrates.
  • One core material 4 and one prepreg 5 are alternately arranged so that both sides of each of the three core materials 4 are sandwiched, and further, a copper foil 8 for forming a conductor pattern which is the outermost layer of the multilayer wiring board (Thickness 18 ⁇ m) was arranged. Thereafter, the laminate was integrally formed by heating and pressing under conditions of 190 ° C. for 2 hours to obtain a laminate 11 shown in FIG.
  • the laminate 11 of FIG. 4 is electrically connected to the strip line 3 and the comb pattern (not shown) of the core material 4 arranged in the inner layer.
  • a through hole 12 for hole was provided, and then through hole plating 13 (electrolytic copper plating with a thickness of 30 ⁇ m) was performed on the through hole 12 and the copper foil 8 to form a through hole 14.
  • a conductor including copper foil 8 and copper plating is patterned using a subtractive method, and as shown in FIG. 5, a footprint 7 and a through hole for measuring high frequency characteristics and electrolytic corrosion properties are formed on the outermost layer.
  • a multilayer wiring board 21 having lands 15 formed thereon was obtained.
  • one core material and one prepreg are alternately arranged, and further a copper foil (thickness 18 ⁇ m) for forming a conductor pattern, which is the outermost layer of the multilayer wiring board, is arranged as in the example. Then, it was integrally formed by a heating / pressing press to obtain a laminate. Thereafter, in the same manner as in the example, the multilayer wiring board 101 of FIG. 6 was obtained.
  • one core material and one prepreg are alternately arranged, and further a copper foil (thickness 18 ⁇ m) for forming a conductor pattern, which is the outermost layer of the multilayer wiring board, is arranged as in the example. Then, it was integrally formed by a heating / pressing press to obtain a laminate. Thereafter, in the same manner as in the example, the multilayer wiring board 201 of FIG. 7 was obtained.
  • a DC voltage of 100 V was applied to the comb-shaped pattern (electrolytic corrosion evaluation pattern) of the multilayer wiring board of Examples and Comparative Examples 1 and 2 in a constant temperature and humidity chamber at a temperature of 85 ° C. and a relative humidity of 85%. Then, the corrosion resistance was evaluated by measuring the insulation resistance after 500 hours.
  • Table 1 shows the result of measuring the transmission loss at the frequency of 1 to 3 GHz for the strip lines of the multilayer wiring boards of Examples and Comparative Examples 1 and 2.
  • the transmission loss (Transmisson loss) of the strip line of the example was lower than that of the strip line of Comparative Example 1, and good high frequency characteristics were exhibited. Further, the transmission loss of the strip line of the example is slightly inferior to the strip line of the comparative example 2, while the manufacturing cost of the multilayer wiring board of the example is significantly larger than that of the comparative example 2. The result was excellent in cost performance.
  • the present invention can be applied to a multilayer wiring board, particularly a multilayer wiring board used for high frequency applications.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　多層配線基板は、絶縁層の一方にグランドパターンを、他方にストリップラインを配置したコア材と、このコア材のストリップライン上に配置したプリプレグと、このプリプレグ上に配置したグランドパターンとを備えるストリップ構造を有する。この多層配線基板では、コア材が高周波対応基材により形成され、プリプレグが汎用基材により形成される。

Description

多層配線基板
　本発明は、多層配線基板に関し、特に高周波に適用できる多層配線基板に関する。
　従来の多層配線基板の多くは、１ＧＨｚよりも低い動作周波数で用いられていた。しかし、近年、電子機器で処理する情報量の増大に伴い、システムの小型化と集積化による情報処理能力の向上、更には情報処理速度の高速化（動作周波数の高周波化）が進んでいる。このような動向に伴い、電子機器で使用される多層配線基板には、小型化、高密度配線、高多層化、及び高周波対応（低電送損失）が望まれている。
　特に高周波対応に関しては、１ＧＨｚ以上（特には１～３ＧＨｚ程度）の動作周波数での伝送損失が小さいことが要求されている。このような要求に応えるため、多層配線基板の絶縁層用の材料に高周波対応基材を用いているが、高周波対応基材を用いることによるコストアップ等の課題がある。
　そこで、特許文献１には、最外層に高周波対応基材のコア材を用い、内層に汎用基材を用いることにより、比較的安価に高周波対応を行なった多層配線基板が開示されている。
特開平６－００５９９８号公報
　しかし、高周波対応基材は、汎用基材に比べ、コスト高であるだけなく、電食性が劣る傾向がある。このため、特許文献１のように、高周波対応基材と汎用基材を用いる多層配線基板では、コストアップを抑制できても、電食性が悪化する可能性がある。また、特許文献１のように、高周波信号ラインを最外層のみに設ける場合だけではなく、内層にも設ける必要がある場合もある。
　本発明は、高周波特性や電食性を維持しつつ、比較的安価で、しかも層構成の自由度が大きい多層配線基板を提供することを目的とする。
　本発明に係る多層配線基板は、絶縁層、絶縁層の一方に配置される第１のグランドパターン及び絶縁層の他方に配置されるストリップラインを有するコア材と、コア材のストリップライン上に配置されるプリプレグと、プリプレグ上に配置される第２のグランドパターンと、を備えている。この多層配線基板では、コア材の絶縁層が高周波対応基材を含んで構成され、プリプレグが汎用基材を含んで構成される。
　ここで用いる「高周波」とは、動作周波数が１ＧＨｚ以上の周波数を意味し、限定されないが、特に１～３ＧＨｚ程度である周波数を意味する。また、「低周波」とは、動作周波数が１ＧＨｚ未満の周波数を意味する。なお、以下の記載においても同様である。
　上記多層配線基板において、ストリップラインの底面は、高周波対応基材を含んで構成される絶縁層側に位置してもよい。
　上記多層配線基板において、ストリップラインがプリプレグ側に向かって凸形状であってもよい。
　上記多層配線基板において、ストリップラインの底面の表面粗さがストリップラインの表面の表面粗さよりも大きくてもよい。
　上記多層配線基板において、ストリップラインの底面と絶縁層との接触面積は、ストリップラインの表面とプリプレグとの接触面積と同等以上であってもよい。
　上記多層配線基板において、コア材とプリプレグとの厚みの比が１対４～５対１の間の何れかであってもよい。また、上記多層配線基板において、ストリップラインのライン幅と厚みとの比が１対１～１５対１の間の何れかであってもよい。
　上記多層配線基板において、高周波対応基材は、比誘電率が４．００未満であり、且つ、誘電正接が０．０１００未満の基材であってもよい。また、上記多層配線基板において、汎用基材は、硬化後の比誘電率が４．２０以上であり、且つ、誘電正接が０．０１３０以上となる基材であってもよい。
　上記多層配線基板は、コア材、プリプレグ及び第２のグランドパターンを貫通するスルーホールを更に備えていてもよい。
　本発明によれば、高周波特性及び電食性を維持しつつ、比較的安価な多層配線基板を提供することができる。
本発明の多層配線基板の実施形態の一例を示す断面の模式図である。 本発明の多層配線基板の実施形態の一例の製造方法を示す断面模式図である。 本発明の多層配線基板の実施形態の一例の製造方法を示す断面模式図である。 本発明の多層配線基板の実施形態の一例の製造方法を示す断面模式図である。 本発明の多層配線基板の実施形態の他の例を示す断面の模式図である。 比較例１の多層配線基板を示す断面の模式図である。 比較例２の多層配線基板を示す断面の模式図である。
　本発明の多層配線基板の実施形態の一例を図１に示す。本実施形態の多層配線基板１は、絶縁層９、絶縁層９の一方に配置されるグランドパターン２、絶縁層９の他方に配置されるストリップライン３を有するコア材４と、このコア材４のストリップライン３上に配置したプリプレグ５と、このプリプレグ５上に配置した別のグランドパターン２とを備えるストリップ構造６を有している。多層配線基板１では、コア材４の絶縁層９が高周波対応基材により形成され、プリプレグ５が汎用基材により形成される。
　本実施形態の多層配線基板は、高周波特性、低価格及び電食性が要求される分野全般に用いることが可能であるが、特には、ＣＩＳ（ＣＭＯＳ　Ｉｍａｇｅ　Ｓｅｎｓｏｒ、ＣＭＯＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ－Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）用ＰＲＢ（Ｐｒｏｂｅ　Ｃａｒｄ：半導体検査冶具用の探針付き基板）、又は、電子部品検査用のソケットボード等に用いられると、より効果を発揮するので好ましい。本実施形態において、「高周波特性」とは、１ＧＨｚ以上の動作周波数での伝送損失が低くなる特性のことをいい、限定されないが、特には１ＧＨｚ～３ＧＨｚ程度の動作周波数での伝送損失が低くなる特性をいう。したがって、高周波特性が向上するとは、高周波での伝送損失が低下することをいう。
　ストリップ構造とは、ストリップラインを、絶縁層を介して、グランドパターンで両面から挟んだ配線構造をいう。図１に示すように、本発明の一実施形態に係るストリップ構造６では、絶縁層９の表裏の一方にグランドパターン２を、他方にストリップライン３が配置され、ストリップライン３上にプリプレグ５を介して別のグランドパターン２が配置される。なお、本実施形態では、図１に示すように、最も下方に位置するストリップ構造６のグランドパターン２の下には、絶縁層９を介して、導体パターンとして低周波信号ライン７が配置されており、マイクロストリップ構造１６を構成している。このマイクロストリップ構造１６の導体パターンとして、低周波信号ライン７の替わりに、ストリップライン３又は高周波信号ライン３を配置してもよい。ここで、マイクロストリップ構造１６とは、ストリップライン３の片面のみに、絶縁層９を介して、グランドパターン２を配置した配線構造をいう。
　コア材とは、絶縁層の両面に金属箔を張り合わせた金属箔張り積層板を出発材料として形成され、金属箔又はめっき等をパターン形成することにより、絶縁層の一方にグランドパターンを、他方にストリップラインを形成したものをいう。コア材を形成する金属箔張り積層板の絶縁層には、高周波対応基材が用いられ、金属箔としては、絶縁層と接着するマット面（Ｍａｔｔｅ　Ｓｕｒｆａｃｅ）の表面粗さを小さくしたもの等が用いられる。金属箔としては、一般的な多層配線基板の製造に用いられる銅箔、アルミニウム箔、又はニッケル箔等を用いることができるが、入手及び加工のし易さの点で、銅箔が好ましい。また、同様の理由で、金属箔張り積層板としては、銅箔張り積層板が好ましい。
　基材とは、絶縁層を形成するための材料のことをいい、補強材に絶縁樹脂を含浸させ硬化させたもの、又は、補強材を有さない絶縁樹脂を硬化させたものが挙げられる。また、高周波対応基材とは、比誘電率が４．００未満であって、且つ、誘電正接が０．０１００未満の基材をいうが、入手し易い点で、非誘電率が３．３０～３．９０であって、且つ、誘電正接が０．００２０～０．００７０の基材が望ましく、高周波特性がより優れる点で、非誘電率が３．３０～３．５０であって、且つ、誘電正接が０．００２０～０．００３０の基材がより望ましい。ここで、比誘電率及び誘電正接の値は、何れもトリプレートストリップライン共振器法（ＩＰＣ－ＴＭ－６５０　２．５．５．５）により測定した１ＧＨｚでの値であり、以下、同様である。高周波対応基材としては、補強材であるガラス繊維に絶縁樹脂を含浸させ半硬化させたＧＦＡ－２、ＨＥ６７９Ｇ、ＦＸ－２、ＦＸ－３、ＬＸ－６７Ｙ、ＬＺ－７１Ｇ（何れも日立化成株式会社製、商品名）、ＭＥＧＴＲＯＮ４、ＭＥＧＴＲＯＮ６（何れもパナソニック株式会社製、商品名）、Ｎ４０００－１３、Ｎ４０００－１３ＳＩ（何れもＰＡＲＫ　ＥＬＥＣＴＲＯＣＨＥＭＩＣＡＬ社製、商品名）等を用いることができる。また、この高周波対応基材と金属箔とを用いた金属箔張り積層板としては、ＭＣＬ－ＦＸ－２、ＭＣＬ－ＬＸ－６７Ｙ、ＭＣＬ－ＬＺ－７１Ｇ（何れも日立化成株式会社製、商品名、「ＭＣＬ」は登録商標）、ＭＥＧＴＲＯＮ４、ＭＥＧＴＲＯＮ６（何れもパナソニック株式会社製、商品名）、Ｎ４０００－１３、Ｎ４０００－１３ＳＩ（何れもＰＡＲＫ　ＥＬＥＣＴＲＯＣＨＥＭＩＣＡＬ社製、商品名）等を用いることができる。グランドパターン及びストリップラインのパターン形成は、サブトラクト法等により行なうことができる。
　プリプレグとは、補強材に絶縁樹脂を含浸させ、半硬化状態としたシート状のもの、又は、この半硬化状態のシート状のものを用いて、加熱加圧による積層一体化等により硬化形成した絶縁層をいう。本実施形態で用いるプリプレグは、汎用基材により形成される。汎用基材とは、硬化後の比誘電率が４．２０以上であって、且つ、誘電正接が０．０１３０以上となる基材をいう。汎用基材の補強材としては、紙、又は、ガラス繊維若しくはアラミド繊維等を用いた織布若しくは不織布を用いることができる。また、絶縁樹脂としては、エポキシ樹脂、ポリイミド樹脂、又は、フェノール樹脂等の熱硬化性樹脂を用いることができる。このような汎用基材としては、例えば、エポキシ系としては、ＦＲ－４材（Ｆｌａｍｅ　Ｒｅｔａｒｄａｎｔ　Ｔｙｐｅ　４）、又は、ＦＲ－５材（Ｆｌａｍｅ　Ｒｅｔａｒｄａｎｔ　Ｔｙｐｅ　５）が挙げられ、ポリイミド系としては、ＧＰＹ材が挙げられる。また、ガラスエポキシ多層材料（ＡＮＳＩ　ＦＲ－４グレード品）として市販されるエポキシ系の汎用基材としては、ＧＥＡ－６７９、ＧＥＡ－６７、Ｅ－６７、Ｅ－６７９、Ｅ－６７９Ｆ、ＢＥ－６７Ｇ、又は、Ｅ－７５Ｇ（何れも日立化成株式会社製、商品名）等が挙げられる。また、ポリイミド多層材料（ＡＮＳＩ　ＧＰＹグレード品）として市販されるポリイミド系の汎用基材としては、Ｉ－６７１（日立化成株式会社製、商品名）等が挙げられる。
　グランドパターンとは、ストリップラインを適性で安定した特性インピーダンス値を実現するようにし、また低ノイズ化する作用を有する導体パターンである。一般に、ベタ状のパターンに形成され、絶縁層を介して、ストリップラインを上下両側から挟むように配置される。本実施形態においては、図１に示すように、グランドパターン２，２は、プリプレグ（絶縁層）５及び絶縁層９（又は基材９）を介して、ストリップライン３を上下両側から挟むように配置される。
　ストリップラインとは、高周波で動作する信号を伝える導体パターンであり、高周波信号ラインともいう。また、ストリップラインは、ストリップ構造において、グランドパターンに挟まれた絶縁層の内部に配置される。本実施形態においては、図１に示すように、ストリップ構造６において、グランドパターン２に挟まれたプリプレグ（絶縁層）５と絶縁層９（又は基材９）の間、つまり絶縁層の内部に配置される。
　本実施形態においては、上述したように、コア材が高周波対応基材により形成され、プリプレグが汎用基材により形成される。コア材を構成する金属箔は、マット面をコア材の絶縁層側に向けて積層されるため、金属箔又はめっきをパターン形成して形成される断面が略四角形のストリップラインは、その底面、即ち金属箔のマット面が、コア材の絶縁層側に配置される。マット面とは、反対面となるシャイニー面（Ｓｈｉｎｙ　Ｓｕｒｆａｃｅ）よりも凹凸が大きい側の面をいう。このため、コア材が高周波対応基材により形成されることによって、より高周波特性に影響するストリップラインの底面、即ち凹凸が大きく且つ伝送路の長くなる面が、高周波対応基材であるコア材側に配置することになる。また、ストリップライン上に配置されるプリプレグが汎用基材により形成されることにより、高周波特性への影響が小さいストリップラインの表面側（金属箔のシャイニー面側）が高周波対応基材に比べて安価な汎用基材となる。なお、ここでいう「表面」とは、コア材の絶縁層側に配置される底面に対向する側の面のことをいい、側面は含まない。汎用基材は、高周波対応基材に比べて、基材が薄くても、ストリップライン等の導体パターンに対する埋め込み性が良好であり、その結果、電食性も優れる。したがって、コア材が高周波対応基材により形成され、プリプレグが汎用基材により形成されることにより、高周波特性と電食性を維持し、かつコストを抑制可能な多層配線基板を提供することが可能になる。さらに、ストリップライン上には汎用基材のプリプレグを配置するので、高周波信号ラインを内層に設けることができる。したがって、多層配線基板としての層構成の自由度を拡大することも可能になる。
　また、上述した多層配線基板では、ストリップ構造のストリップラインの底面が、高周波対応基材側に位置している。ストリップラインの底面とは、ストリップラインの絶縁層側（コア材）の面のことをいう。コア材を構成する金属箔は、マット面を絶縁層側に向けて積層されるため、金属箔又はめっきをパターン形成して形成されるストリップラインは、その底面、即ち金属箔のマット面が、コア材の絶縁層側に配置される。このため、より高周波特性に影響するストリップラインの底面、即ち凹凸（表面粗さ）が大きく且つ伝送路の長い面が、高周波対応基材であるコア材側に配置することになり、高周波特性を改善できる。
　ストリップラインは、プリプレグ側に凸形状であることが望ましい。これにより、コア材として高周波対応基材を用い、絶縁層の両面に積層された金属箔又はめっきをサブトラクト法等によってパターン形成するだけで、高周波特性の優れたストリップラインを容易に形成できる。また、コア材の金属箔は、マット面を絶縁層側に向けて配置されるので、必然的に、ストリップラインの底面（金属箔のマット面）が、コア材の絶縁層側（高周波対応基材側）に位置するようになる。
　ストリップラインの底面の表面粗さは、ストリップラインの表面の表面粗さよりも大きいことが望ましい。これにより、ストリップラインの底面と高周波対応基材であるコア材の絶縁層との接触面積を、ストリップラインの表面と汎用基材であるプリプレグとの接触面積よりも大きくすることができるので、ストリップラインの高周波特性が高周波対応基材であるコア材の影響を一層受けるため、多層配線基板の高周波特性を改善することができる。なお、「表面粗さ」とは、ＪＩＳ　Ｂ　０６０１－１９９８で規定される十点平均粗さＲｚを用いて表される粗さである。コア材として高周波対応基材を用いた銅箔張り積層板の場合、一般に銅箔のマット面がコア材側に配置される。このため、銅箔を用いてパターン形成することにより、ストリップラインを形成した場合、ストリップラインの底面の表面粗さは、銅箔のマット面の表面粗さ（厚さ１２～７０μｍの標準箔が、Ｒｚとして、６．５～２３μｍ）であるのが一般的である。また、ストリップラインの表面の表面粗さは、銅箔のシャイニー面の表面粗さ（厚さ１２～７０μｍの標準箔が、Ｒｚとして、１．０～２．３μｍ）であるが、一般的には、プリプレグとの接着強度を増すために、酸化銅処理又はエッチング等による表面粗化処理が施される。このため、ストリップラインの表面及び側面の表面粗さは、Ｒｚとして、２～４μｍとなるのが一般的である。
　ストリップラインの底面とコア材の絶縁層との接触面積が、ストリップラインの表面とプリプレグとの接触面積と同等以上であることが望ましい。これにより、ストリップラインの高周波特性が高周波対応基材であるコア材の影響を一層受けるため、多層配線基板の高周波特性を改善することができる。
　コア材とプリプレグとの厚みの比が、１：４～５：１（１対４～５対１）の間の何れかであることが望ましい。多層配線基板においては、金属箔を除いたコア材の厚みが０．０６～０．３ｍｍ、金属箔やめっきをパターン形成して形成したストリップラインの厚みが３～３０μｍであることが多いため、積層一体化等により硬化形成した後のプリプレグの厚みが０．０６～０．２４ｍｍであると、プリプレグによるストリップラインの埋め込みが十分となり、電食性を確保可能になる。
　ストリップラインのライン幅と厚みの比が、１：１～１５：１（１対１～１５対１）の間の何れかであることが望ましい。多層配線基板においては、プリプレグによる埋め込み性を考慮すると、ストリップラインの厚みが３～３０μｍであることが多いため、幅が３０～５００μｍであると、サブトラクト法等によるパターン形成が容易となる。これにより、ストリップラインの断面形状が、正方形よりも縦長となることがないので、プリプレグによるストリップラインの埋め込みが十分となり、電食性を確保可能になる。
　次に、本発明の多層配線基板の実施形態の一例の製造方法を説明する。
　まず、図２（ａ）に示すように、絶縁層９である高周波対応基材の両面に金属箔８を積層した金属箔張り積層板１０を準備する。続いて、図２（ｂ）に示すように、この金属箔張り積層板１０の金属箔８をパターン形成して、絶縁層９の一方にグランドパターン２を、他方にストリップライン３又は低周波信号ライン７を形成し、コア材４を作製する。コア材４には必要に応じてスルーホール（図示しない。）による層間接続を形成してもよい。その場合は、スルーホール内及び表面の金属箔８上にめっきが形成されるので、パターン形成はめっきと金属箔８に対して行なう。
　次に、図３に示すように、絶縁層９が高周波対応基材により形成されたコア材４を両側から挟むように、コア材４と汎用基材により形成されたプリプレグ５とを交互に配置し、プリプレグ５の外側には、銅箔８を配置する。このとき、銅箔８の替わりに、他のコア材４又は多層配線基板１を配置してもよい。このように各部材を配置した後、加熱加圧プレス等により一体成形し、図４に示す積層体１１を得る。必要に応じて、貫通孔によるスルーホール又は非貫通孔によるバイアホールによる層間接続を形成してもよい。その場合は、スルーホール又はバイアホール内及び表面の金属箔８上にめっき（図示しない。）が形成される。また、必要に応じて、金属箔８又はめっきに対して、サブトラクト法等によりパターン形成を行なう。さらに、必要に応じて、ソルダーレジスト、シンボルマーク、又は、保護めっき（ニッケル－金めっき等）を形成する。以上により、図１に示す多層配線基板１が作製される。
　ここで、本発明の多層配線基板の実施形態の他の例を図５に示す。本実施形態の他の例に係る多層配線基板２１は、絶縁層９、絶縁層９の一方に配置されたグランドパターン２、及び、絶縁層９の他方に配置されたストリップライン３を有するコア材４と、このコア材４のストリップライン３上に配置したプリプレグ５と、このプリプレグ５上に配置した別のグランドパターン２とを備えるストリップ構造６を有する。この多層配線基板２１では、コア材４の絶縁層９が高周波対応基材により形成され、プリプレグ５が汎用基材により形成される。また、多層配線基板２１を貫通する貫通孔１２内にスルーホールめっき１３が形成されることにより、スルーホール１４が形成される。最外層には、スルーホール１４と接続するスルーホールランド１５及びこのスルーホールランド１５と接続するように、低周波信号ライン７又はフットプリント７が配置される。内層にはストリップライン３又は高周波信号ライン３、若しくは低周波信号ライン７が配置され、スルーホールランド１５とスルーホールめっき１３が接続することにより、スルーホール１４と電気的に接続される。なお、本実施形態においては、マイクロストリップ構造１６の導体パターンとして低周波信号ライン７を配置したが、その替わりに、ストリップライン３又は高周波信号ライン３を配置してもよい。
　このように、最外層には低周波信号ライン７を配置し、内層にはストリップライン３又は高周波信号ライン３、若しくは低周波信号ライン７を配置することにより、多層配線基板２１では、インピーダンス制御が容易となり、より高周波特性の維持が容易となる。つまり、多層配線基板２１を貫通するスルーホール１４を形成すると、最外層では銅箔８上にスルーホールめっき１３が形成されるので、エッチング等によりパターン形成する際の導体の厚みが、銅箔８のみの場合に比べて、厚いだけでなく、ばらつきも大きい。このため、インピーダンス制御にとって影響の大きいライン幅の精度が低下する傾向がある。一方、内層では、銅箔のみに対してパターン形成すればよいため、最外層に比べて導体の厚みが薄く、しかも厚みの精度がよい。このため、多層配線基板２１では、インピーダンス制御にとって重要なライン幅の精度を高めることができる。したがって、より高周波特性の維持が容易となる。
　以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
　まず、図２（ａ）に示すように、高周波対応基材を用いた両面銅箔張り積層板１０として、ＭＣＬ－ＦＸ－２（日立化成株式会社製、商品名、板厚０．１ｍｍ、「ＭＣＬ」は登録商標。）を準備した。この両面銅箔張り積層板１０は、銅箔として、厚さ１８μｍの一般銅箔（マット面の表面粗さがＲｚとして７～１１μｍ、シャイニー面がＲｚとして１．０～２．３μｍ）を用いており、銅箔のマット面を絶縁層側に向けて積層されている。次に、図２（ｂ）に示すように、この両面銅箔張り積層板１０の銅箔（厚さ１８μｍ）を、サブトラクティブ法を用いてパターン形成し、一方の面にグランドパターン２を、他方の面にストリップライン３となる高周波信号ライン（ライン幅１００μｍ、ライン長１２５ｍｍ）及び電食性評価用の櫛形パターン（ライン幅９０μｍ、ライン間隙９０μｍ、図示しない。）を形成することでコア材４を作製した。
　次に、このコア材４のグランドパターン２、ストリップライン３及び電食性評価用の櫛形パターンの各パターンの表面（銅箔のシャイニー面）に、プリプレグとの接着強度を増すための粗化処理を行った。粗化処理は、ＭＢ１００（マクダーミッド社製、商品名）を用いて、エッチング量２μｍの条件で処理を行った。このときのストリップライン３を含むパターンの表面粗さは、Ｒｚとして、２～４μｍであった。
　次に、図３に示すように、汎用基材のプリプレグ５として、ＧＥＡ－６７９（日立化成株式会社製、商品名、厚み０．０６ｍｍ）を４枚準備した。３枚の各コア材４の両側を挟むように、コア材４を１枚とプリプレグ５を１枚とを交互に配置し、さらに多層配線基板の最外層となる導体パターン形成用の銅箔８（厚さ１８μｍ）を配置した。その後、１９０℃、２時間の条件で、加熱・加圧プレスにより一体成形し、図４に示す積層体１１を得た。
　次に、図４の積層体１１に対して、図５に示すように、内層に配置されたコア材４のストリップライン３及び櫛形パターン（図示しない。）と電気的に接続するように、スルーホール用の貫通孔１２を設け、その後、この貫通孔１２と銅箔８上にスルーホールめっき１３（厚さ３０μｍの電気銅めっき）を行なって、スルーホール１４を形成した。その後、銅箔８と銅めっきを備える導体を、サブトラクティブ法を用いてパターン形成し、図５に示すように、最外層に、高周波特性及び電食性を測定するためのフットプリント７及びスルーホールランド１５を形成した多層配線基板２１を得た。
（比較例１）
　続いて、図６に示すように、汎用基材を用いた両面銅箔張り積層板１０９として、ＭＣＬ－Ｅ６７９（日立化成株式会社製、商品名、板厚０．１ｍｍ、「ＭＣＬ」は登録商標。）を準備し、実施例と同様にして、コア材１０４を作製した。次に、高周波対応基材のプリプレグ１０５として、ＧＦＡ－２（日立化成株式会社製、商品名、厚み０．０６ｍｍ）を準備し、実施例と同様に、３枚の各コア材の両側を挟むように、コア材を１枚とプリプレグを１枚とを交互に配置し、さらに多層配線基板の最外層となる導体パターン形成用の銅箔（厚さ１８μｍ）を配置し、実施例と同様にして、加熱・加圧プレスにより一体成形し、積層体を得た。その後、実施例と同様にして、図６の多層配線基板１０１を得た。
（比較例２）
　また、図７に示すように、高周波対応基材を用いた両面銅箔張り積層板２０９として、ＭＣＬ－ＦＸ－２（日立化成株式会社製、商品名、板厚０．１ｍｍ、「ＭＣＬ」は登録商標。）を準備し、実施例と同様にして、コア材２０４を準備した。次に、高周波対応基材のプリプレグ２０５として、ＧＦＡ－２（日立化成株式会社製、商品名、厚み０．０６ｍｍ）を準備し、実施例と同様に、３枚の各コア材の両側を挟むように、コア材を１枚とプリプレグを１枚とを交互に配置し、さらに多層配線基板の最外層となる導体パターン形成用の銅箔（厚さ１８μｍ）を配置し、実施例と同様にして、加熱・加圧プレスにより一体成形し、積層体を得た。その後、実施例と同様にして、図７の多層配線基板２０１を得た。
　実施例及び比較例１、２の多層配線基板のストリップラインに対して、Ｎｅｔｗｏｒｋ　Ａｎａｌｙｚｅｒ（Ａｇｉｌｅｎｔ　Ｔｅｃｈｎｏｌｏｇｉｅｓ社製、商品名）を用い、各コア材のストリップラインの伝送損失を求めた。
　さらに、実施例及び比較例１、２の多層配線基板の櫛形パターン（電食性評価パターン）に対して、温度８５℃、相対湿度８５％の恒温恒湿槽内にて、１００Ｖの直流電圧を印加し、５００時間後の絶縁抵抗を測定することで、電食性を評価した。
　表１に、実施例及び比較例１、２の多層配線基板のストリップラインについて、１～３ＧＨｚの周波数（Ｆｒｅｑｕｅｎｃｙ）での伝送損失を測定した結果を示す。実施例のストリップラインの伝送損失（Ｔｒａｎｓｍｉｓｓｏｎ　ｌｏｓｓ）は、比較例１のストリップラインに比べて伝送損失が低く、良好な高周波特性を示した。また、実施例のストリップラインの伝送損失は、比較例２のストリップラインに比べて伝送損失は若干劣る程度であり、一方、実施例の多層配線基板の製造コストは、比較例２に比べて大幅に低減できており、コストパフォーマンスが優れる結果を得た。
Figure JPOXMLDOC01-appb-T000001
　表２に、実施例及び比較例１、２の多層配線基板の電食性評価パターンに対して、温度８５℃、相対湿度８５％の恒温恒湿槽内にて、直流１００Ｖの電圧を印加し、５００時間後の絶縁抵抗を測定した結果を示す。なお、絶縁抵抗測定は、Ｕｌｔｒａ　Ｍｅｇｏｈｍｍｅｔｅｒ　ＳＭ－８２２０（東亜ディーケーケー株式会社製、商品名）を用い、印加電圧１００Ｖ、印加時間６０秒とした。また、実施例、比較例１、２の何れも、測定した電食性評価パターンのＮ数は５であり、最大、最小、平均を示した。この結果、実施例における５００時間処理後の絶縁抵抗の変化率（低下率）は、比較例１、２よりも顕著に小さく、劣化が少ない傾向が示された。
Figure JPOXMLDOC01-appb-T000002
　本発明は、多層配線基板、特に高周波用途に用いる多層配線基板に適用することができる。
　１，２１…多層配線基板、２…グランドパターン、３…ストリップライン又は高周波信号ライン、４…コア材、５…プリプレグ、６…ストリップ構造、９…絶縁層、１４…スルーホール、１６…マイクロストリップ構造。

Claims (10)

  1. 　絶縁層、前記絶縁層の一方に配置される第１のグランドパターン、及び、前記絶縁層の他方に配置されるストリップラインを有するコア材と、
    　前記コア材の前記ストリップライン上に配置されるプリプレグと、
    　前記プリプレグ上に配置される第２のグランドパターンと、を備え、
    　前記コア材の前記絶縁層が高周波対応基材を含んで構成され、前記プリプレグが汎用基材を含んで構成される、多層配線基板。
  2. 　請求項１に記載の多層配線基板であって、
    　前記ストリップラインの底面は、前記高周波対応基材を含んで構成される前記絶縁層側に位置する、多層配線基板。
  3. 　請求項１又は２に記載の多層配線基板であって、
    　前記ストリップラインが前記プリプレグ側に向かって凸形状である、多層配線基板。
  4. 　請求項１～３の何れか一項に記載の多層配線基板であって、
    　前記ストリップラインの底面の表面粗さが前記ストリップラインの表面の表面粗さよりも大きい、多層配線基板。
  5. 　請求項１～４の何れか一項に記載の多層配線基板であって、
    　前記ストリップラインの底面と前記絶縁層との接触面積は、前記ストリップラインの表面と前記プリプレグとの接触面積と同等以上である、多層配線基板。
  6. 　請求項１～５の何れか一項に記載の多層配線基板であって、
    　前記コア材と前記プリプレグとの厚みの比が１対４～５対１の間の何れかである、多層配線基板。
  7. 　請求項１～６の何れか一項に記載の多層配線基板であって、
    　前記ストリップラインのライン幅と厚みとの比が１対１～１５対１の間の何れかである、多層配線基板。
  8. 　請求項１～７の何れか一項に記載の多層配線基板であって、
    　前記高周波対応基材は、比誘電率が４．００未満であり、且つ、誘電正接が０．０１００未満の基材である、多層配線基板。
  9. 　請求項１～８の何れか一項に記載の多層配線基板であって、
    　前記汎用基材は、硬化後の比誘電率が４．２０以上であり、且つ、誘電正接が０．０１３０以上となる基材である、多層配線基板。
  10. 　請求項１～９の何れか一項に記載の多層配線基板であって、
    　前記コア材、前記プリプレグ及び前記第２のグランドパターンを貫通するスルーホールを更に備える、多層配線基板。
PCT/JP2013/063033 2012-05-10 2013-05-09 多層配線基板 WO2013168761A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/399,535 US10085336B2 (en) 2012-05-10 2013-05-09 Multilayer wiring board
KR1020147031223A KR102043733B1 (ko) 2012-05-10 2013-05-09 다층 배선 기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012108459 2012-05-10
JP2012-108459 2012-05-10

Publications (1)

Publication Number Publication Date
WO2013168761A1 true WO2013168761A1 (ja) 2013-11-14

Family

ID=49550794

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/063033 WO2013168761A1 (ja) 2012-05-10 2013-05-09 多層配線基板

Country Status (5)

Country Link
US (1) US10085336B2 (ja)
JP (1) JP2013254952A (ja)
KR (1) KR102043733B1 (ja)
TW (1) TWI587758B (ja)
WO (1) WO2013168761A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10356916B2 (en) * 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
JP2017020631A (ja) * 2015-07-15 2017-01-26 アズビル株式会社 ポジショナ
US9707738B1 (en) * 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use
KR102622767B1 (ko) * 2016-02-11 2024-01-09 주식회사 기가레인 연성회로기판
JP2018026392A (ja) * 2016-08-08 2018-02-15 イビデン株式会社 配線板及びその製造方法
TW202011563A (zh) * 2018-09-12 2020-03-16 矽品精密工業股份有限公司 電子封裝件
JP7328671B2 (ja) * 2019-05-09 2023-08-17 ナミックス株式会社 積層体
US11523502B2 (en) 2020-05-06 2022-12-06 Veea Inc. Method and procedure for miniaturing a multi-layer PCB
CN113179578B (zh) * 2021-04-26 2023-05-23 Tcl通讯（宁波）有限公司 一种叠设的fpc板及手机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234500A (ja) * 2006-03-03 2007-09-13 Jst Mfg Co Ltd 高速伝送用ｆｐｃ及びこのｆｐｃに接続されるプリント基板
JP2009016521A (ja) * 2007-07-04 2009-01-22 Nippon Mektron Ltd マイクロストリップライン構造およびその製造方法
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325094A (en) * 1986-11-25 1994-06-28 Chomerics, Inc. Electromagnetic energy absorbing structure
JPH01139819A (ja) * 1987-11-27 1989-06-01 Nippon Carbon Co Ltd セラミックス繊維およびその製造法
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
JP3208737B2 (ja) 1992-06-22 2001-09-17 ソニー株式会社 多層プリント配線板及びその製造方法
US5500555A (en) * 1994-04-11 1996-03-19 Lsi Logic Corporation Multi-layer semiconductor package substrate with thermally-conductive prepeg layer
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2002094195A (ja) * 2000-09-12 2002-03-29 Sony Corp 信号配線基板及び信号配線基板の製造方法
JP3649183B2 (ja) * 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
US6812803B2 (en) * 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP4576794B2 (ja) * 2003-02-18 2010-11-10 日立化成工業株式会社 絶縁樹脂組成物及びその使用
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
TWI226101B (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
TWI239603B (en) * 2003-09-12 2005-09-11 Advanced Semiconductor Eng Cavity down type semiconductor package
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
KR101183272B1 (ko) * 2004-02-23 2012-09-14 조지아 테크 리서치 코오포레이션 Ｒｆ/무선 다중 대역 응용들을 위한 액정 폴리머 및 다층폴리머 기반 수동 신호 처리 부품들
JP2006066563A (ja) * 2004-08-26 2006-03-09 Cmk Corp マイクロストリップライン構造
CN101027732B (zh) * 2004-09-29 2011-06-15 财团法人国际科学振兴财团 芯片元件
CN101390253B (zh) * 2004-10-01 2013-02-27 L.皮尔·德罗什蒙 陶瓷天线模块及其制造方法
US7477118B2 (en) * 2005-01-20 2009-01-13 Kyocera Corporation High frequency device mounting substrate and communications apparatus
JP2007096159A (ja) * 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
JP4725582B2 (ja) * 2005-10-27 2011-07-13 株式会社村田製作所 高周波モジュール
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US20070222052A1 (en) * 2006-03-24 2007-09-27 Kyocera Corporation Wiring structure, multilayer wiring board, and electronic device
US7439840B2 (en) * 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
JP5104507B2 (ja) * 2007-04-26 2012-12-19 日立化成工業株式会社 セミｉｐｎ型複合体の熱硬化性樹脂を含有する樹脂ワニスの製造方法、並びにこれを用いたプリント配線板用樹脂ワニス、プリプレグ及び金属張積層板
US20090015278A1 (en) * 2007-07-12 2009-01-15 Hien Dang Apparatus to monitor substrate viability
US7741834B2 (en) * 2007-08-07 2010-06-22 International Business Machines Corporation Method to monitor substrate viability by a sensor mounted to a substrate
US8168891B1 (en) * 2007-10-26 2012-05-01 Force10 Networks, Inc. Differential trace profile for printed circuit boards
JP4613977B2 (ja) * 2008-04-28 2011-01-19 日立化成工業株式会社 薄層石英ガラスクロスを含むプリプレグ、およびそれを用いた配線板
US8946563B2 (en) * 2009-10-01 2015-02-03 Panasonic Intellectual Property Management Co., Ltd. Module with exposed parts of copper foil and process for production thereof
CN102741352A (zh) * 2010-01-28 2012-10-17 三井化学株式会社 金属树脂复合体
JP2012009573A (ja) * 2010-06-23 2012-01-12 Sumitomo Bakelite Co Ltd 回路基板
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
JP2012182437A (ja) * 2011-02-09 2012-09-20 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234500A (ja) * 2006-03-03 2007-09-13 Jst Mfg Co Ltd 高速伝送用ｆｐｃ及びこのｆｐｃに接続されるプリント基板
JP2009016521A (ja) * 2007-07-04 2009-01-22 Nippon Mektron Ltd マイクロストリップライン構造およびその製造方法
WO2010103721A1 (ja) * 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091767A (ja) * 2017-11-13 2019-06-13 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP2022110076A (ja) * 2017-11-13 2022-07-28 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法
JP7405183B2 (ja) 2017-11-13 2023-12-26 大日本印刷株式会社 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法

Also Published As

Publication number Publication date
TWI587758B (zh) 2017-06-11
JP2013254952A (ja) 2013-12-19
US20150136447A1 (en) 2015-05-21
KR102043733B1 (ko) 2019-11-12
KR20150008090A (ko) 2015-01-21
US10085336B2 (en) 2018-09-25
TW201352094A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
WO2013168761A1 (ja) 多層配線基板
US9425137B2 (en) Wiring board
WO2006080073A1 (ja) 多層回路基板の製造方法、多層回路基板
KR102071763B1 (ko) 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP5399995B2 (ja) 多層プリント配線板及び多層金属張積層板
US9392683B2 (en) Multi-layer printed circuit boards having properties suitable for layer reduction design
WO2014199981A1 (ja) 絶縁被覆ワイヤ及びマルチワイヤ配線板
JP2007250818A (ja) 回路基板
JPH09289128A (ja) プリントコイル用多層板の製造方法
JP2018018935A (ja) プリント配線板及びその製造方法
JP5617374B2 (ja) プリント配線基板
KR20150037801A (ko) 인쇄회로기판 및 그 제조방법
US9232630B1 (en) Method of making an inlay PCB with embedded coin
JPWO2022004600A5 (ja)
JP2012227404A (ja) フレキシブルプリント配線板
JP2005236153A (ja) 多層回路基板およびその製造方法
CN111465187A (zh) 含有电阻层的覆铜板、印刷电路板及其制造方法
EP2934073A1 (en) Printed circuit board and method of manufacturing same
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
JP6795969B2 (ja) 印刷配線板
CN201888017U (zh) Ptfe的多层电路板
KR200426806Y1 (ko) 경연성 복합인쇄회로기판
KR101147344B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
US20080196927A1 (en) Working panel for multilayer printed circuit board
JPS63199245A (ja) 積層板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13788560

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147031223

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14399535

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13788560

Country of ref document: EP

Kind code of ref document: A1