CN105552024B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105552024B
CN105552024B CN201610143214.3A CN201610143214A CN105552024B CN 105552024 B CN105552024 B CN 105552024B CN 201610143214 A CN201610143214 A CN 201610143214A CN 105552024 B CN105552024 B CN 105552024B
Authority
CN
China
Prior art keywords
conductive
conductive pattern
column
conductive column
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610143214.3A
Other languages
English (en)
Other versions
CN105552024A (zh
Inventor
任锦宇
王丹
徐长健
马国靖
周波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610143214.3A priority Critical patent/CN105552024B/zh
Publication of CN105552024A publication Critical patent/CN105552024A/zh
Priority to US15/512,582 priority patent/US10871688B2/en
Priority to PCT/CN2016/083644 priority patent/WO2017156877A1/zh
Application granted granted Critical
Publication of CN105552024B publication Critical patent/CN105552024B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，属于显示技术领域。其中，阵列基板，包括第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，所述过孔内形成有与所述第一导电图形和第二导电图形连接的导电柱。本发明的技术方案能够解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种阵列基板及其制作方法、显示装置。
背景技术
现有阵列基板中，为了将位于不同膜层的图形导通，需要制作过孔，过孔包括将像素电极和薄膜晶体管的漏极连接起来的像素电极导通过孔，还包括将公共电极与公共电极连接线连接起来的公共电极导通过孔，这些过孔一般都比较窄并且深，这样在过孔处容易出现凹陷，导致在阵列基板上涂覆配向膜时，配向膜容易在过孔处易发生扩散不均，导致最终的显示面板出现Mura(光斑)不良。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种阵列基板，包括第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，所述过孔内形成有与所述第一导电图形和第二导电图形连接的导电柱。
进一步地，所述导电柱上表面的水平高度不低于所述绝缘层上表面的水平高度。
进一步地，所述导电柱上表面的水平高度与所述绝缘层上表面的水平高度一致。
进一步地，所述导电柱为采用有机导电聚合物或金属制成。
进一步地，所述导电柱由树脂柱状物和包裹所述树脂柱状物的导电材料组成。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例还提供了一种阵列基板的制作方法，包括形成第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，所述方法包括：
在形成所述第二导电图形之前，在所述过孔内形成与所述第一导电图形连接的导电柱；
形成与所述导电柱连接的第二导电图形。
进一步地，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管的栅极；
形成栅绝缘层；
形成有源层的图形；
通过一次构图工艺同时形成薄膜晶体管的源极、漏极和所述导电柱，所述导电柱与所述漏极连接；
形成钝化层，并对所述钝化层进行刻蚀暴露出所述导电柱；
形成像素电极，所述像素电极与所述导电柱连接。
进一步地，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极，形成所述导电柱包括：
提供一衬底基板；
在所述衬底基板上通过一次构图工艺同时形成薄膜晶体管的栅极和所述导电柱；
形成栅绝缘层；
形成有源层的图形，并对所述栅绝缘层和有源层进行刻蚀暴露出所述导电柱；
形成薄膜晶体管的源极和漏极，所述漏极与所述导电柱连接；
形成钝化层，并对所述钝化层进行刻蚀暴露出所述导电柱；
形成像素电极，所述像素电极与所述导电柱连接。
进一步地，所述第一导电图形为公共电极线，所述第二导电图形为公共电极，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上通过一次构图工艺同时形成薄膜晶体管的栅极、公共电极线和所述导电柱，所述导电柱与所述公共电极线连接；
形成栅绝缘层；
形成有源层的图形；
形成薄膜晶体管的源极和漏极；
形成钝化层，并对所述栅绝缘层和所述钝化层进行刻蚀暴露出所述导电柱；
形成公共电极，所述公共电极与所述导电柱连接。
本发明的实施例具有以下有益效果：
上述方案中，在绝缘层内的过孔处制作一个导电柱，该导电柱分别与位于不同膜层的第一导电图形和第二导电图形连接，从而通过该导电柱将第一导电图形和第二导电图形导通，由于该导电柱能够对过孔进行填充，因此可以实现过孔处的平坦化，避免过孔处出现凹陷，从而解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
附图说明
图1为现有阵列基板中像素电极过孔的示意图；
图2为现有阵列基板中公共电极过孔的示意图；
图3为本发明实施例三阵列基板的结构示意图；
图4为本发明实施例三阵列基板的制作方法的流程示意图；
图5为本发明实施例四阵列基板的结构示意图；
图6为本发明实施例四阵列基板的制作方法的流程示意图；
图7为本发明实施例五阵列基板的结构示意图；
图8为本发明实施例五阵列基板的制作方法的流程示意图。
附图标记
1衬底基板 2栅金属层 3栅绝缘层 4源漏金属层
5钝化层 6像素电极 7像素电极过孔 8公共电极
9公共电极过孔 10导电柱
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中过孔处容易出现凹陷，导致在阵列基板上涂覆配向膜时，配向膜容易在过孔处易发生扩散不均的问题，提供一种阵列基板及其制作方法、显示装置，能够解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
实施例一
如图1和图2所示，现有阵列基板中，为了将位于不同膜层的图形导通，需要制作过孔，过孔包括将像素电极6和薄膜晶体管的漏极连接起来的像素电极过孔7，还包括将公共电极8与公共电极连接线连接起来的公共电极过孔9，过孔的尺寸一般为7μm*7μm，这些过孔一般都比较窄并且深，这样在过孔处容易出现凹陷，导致在阵列基板上涂覆配向膜时，配向膜容易在过孔处易发生扩散不均，导致最终的显示面板出现Mura不良。
为了解决上述问题，本实施例提供一种阵列基板，包括第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，所述过孔内形成有与所述第一导电图形和第二导电图形连接的导电柱。
本实施例在绝缘层内的过孔处制作一个导电柱，该导电柱分别与位于不同膜层的第一导电图形和第二导电图形连接，从而通过该导电柱将第一导电图形和第二导电图形导通，由于该导电柱能够对过孔进行填充，因此可以实现过孔处的平坦化，避免过孔处出现凹陷，从而解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
优选地，导电柱上表面的水平高度不低于绝缘层上表面的水平高度，这样可以避免过孔处出现凹陷。
优选地，导电柱上表面的水平高度与绝缘层上表面的水平高度一致，这样能够使得过孔处平坦。
具体实施例中，导电柱可以采用有机导电聚合物或金属制成。
另一具体实施例中，导电柱的主体可以为树脂柱状物，在树脂柱状物外包裹有导电材料。
实施例二
本实施例提供了一种阵列基板的制作方法，包括形成第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，所述方法包括：
在形成所述第二导电图形之前，在所述过孔内形成与所述第一导电图形连接的导电柱；
形成与所述导电柱连接的第二导电图形。
本实施例中，在形成绝缘层上的第二导电图形之前，在绝缘层内的过孔处制作一个导电柱，该导电柱与绝缘层下的第一导电图形连接，从而通过该导电柱将第一导电图形和第二导电图形导通，由于该导电柱能够对过孔进行填充，因此可以实现过孔处的平坦化，避免过孔处出现凹陷，从而解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
进一步地，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管的栅极；
形成栅绝缘层；
形成有源层的图形；
通过一次构图工艺同时形成薄膜晶体管的源极、漏极和所述导电柱，所述导电柱与所述漏极连接；
形成钝化层，并对所述钝化层进行刻蚀暴露出所述导电柱；
形成像素电极，所述像素电极与所述导电柱连接。
上述步骤中，导电柱和薄膜晶体管的源极、漏极通过一次构图工艺同时形成，可以在不增加构图工艺次数的前提下形成导电柱，简化阵列基板的制作工艺。
进一步地，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极，形成所述导电柱包括：
提供一衬底基板；
在所述衬底基板上通过一次构图工艺同时形成薄膜晶体管的栅极和所述导电柱；
形成栅绝缘层；
形成有源层的图形，并对所述栅绝缘层和有源层进行刻蚀暴露出所述导电柱；
形成薄膜晶体管的源极和漏极，所述漏极与所述导电柱连接；
形成钝化层，并对所述钝化层进行刻蚀暴露出所述导电柱；
形成像素电极，所述像素电极与所述导电柱连接。
上述步骤中，导电柱和薄膜晶体管的栅极通过一次构图工艺同时形成，可以在不增加构图工艺次数的前提下形成导电柱，简化阵列基板的制作工艺。
进一步地，所述第一导电图形为公共电极线，所述第二导电图形为公共电极，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上通过一次构图工艺同时形成薄膜晶体管的栅极、公共电极线和所述导电柱，所述导电柱与所述公共电极线连接；
形成栅绝缘层；
形成有源层的图形；
形成薄膜晶体管的源极和漏极；
形成钝化层，并对所述栅绝缘层和所述钝化层进行刻蚀暴露出所述导电柱；
形成公共电极，所述公共电极与所述导电柱连接。
上述步骤中，导电柱和薄膜晶体管的栅极、公共电极线通过一次构图工艺同时形成，可以在不增加构图工艺次数的前提下形成导电柱，简化阵列基板的制作工艺。
实施例三
本实施例提供了一种阵列基板的制作方法，如图4所示，本实施例包括以下步骤：
步骤31：提供一衬底基板1，在衬底基板1上形成导电柱10以及由栅金属层2形成的栅线、公共电极线、栅极，导电柱10与公共电极线连接；
其中，衬底基板1可为玻璃基板或石英基板。导电柱10可以采用与栅金属层同样的材料，这样导电柱10可以与栅线、公共电极线、栅极通过一次构图工艺同时形成；导电柱10还可以采用有机导电聚合物制成。
或者导电柱10的主体可以为树脂柱状物，在树脂柱状物外包裹有导电材料，此时，导电柱10与栅线、公共电极线、薄膜晶体管的栅极通过不同构图工艺形成。在导电柱10的主体为树脂柱状物时，可以在预设位置事先制作树脂柱状物，然后在后续形成栅金属层或源漏金属层时，保留树脂柱状物上的栅金属层或源漏金属层作为包裹树脂柱状物的导电材料。
步骤32：在经过步骤31的衬底基板1上形成栅绝缘层3和有源层的图形，对栅绝缘层3进行刻蚀，暴露出导体柱10；
步骤33：在经过步骤32的衬底基板1上形成由源漏金属层4组成的薄膜晶体管的漏极、源极和数据线；
步骤34、在经过步骤33的衬底基板1上形成钝化层5，对钝化层5进行刻蚀暴露出导电柱10；
进一步地，在步骤32中也可以先不对栅绝缘层3进行刻蚀，而在形成钝化层5之后对栅绝缘层3和钝化层5一起进行刻蚀，暴露出导电柱10；
步骤35、在经过步骤34的衬底基板1上形成公共电极8，公共电极8与导电柱10连接，形成如图3所示的结构。
本实施例中，由于导电柱10能够对连接公共电极与公共电极线的过孔进行填充，因此可以实现过孔处的平坦化，避免过孔处出现凹陷，从而解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
实施例四
本实施例提供了一种阵列基板的制作方法，如图6所示，本实施例包括以下步骤：
步骤41：提供一衬底基板1，在衬底基板1上形成导电柱10以及由栅金属层组成的栅线、薄膜晶体管的栅极；
其中，衬底基板1可为玻璃基板或石英基板。导电柱10可以采用与栅金属层同样的材料，这样导电柱10可以与栅线、薄膜晶体管的栅极通过一次构图工艺同时形成；导电柱10还可以采用有机导电聚合物制成。
或者导电柱10的主体可以为树脂柱状物，在树脂柱状物外包裹有导电材料，此时，导电柱10与栅线、薄膜晶体管的栅极通过不同构图工艺形成。在导电柱10的主体为树脂柱状物时，可以在预设位置事先制作树脂柱状物，然后在后续形成栅金属层或源漏金属层时，保留树脂柱状物上的栅金属层或源漏金属层作为包裹树脂柱状物的导电材料。
步骤42：在经过步骤41的衬底基板1上形成栅绝缘层3和有源层的图形，对栅绝缘层3进行刻蚀，暴露出导体柱10；
步骤43：在经过步骤42的衬底基板1上形成由源漏金属层4组成的薄膜晶体管的漏极、源极和数据线，薄膜晶体管的漏极与导电柱10连接；
步骤44、在经过步骤43的衬底基板1上形成钝化层5，对钝化层5进行刻蚀暴露出导电柱10；
步骤45、在经过步骤44的衬底基板1上形成像素电极6，像素电极6与导电柱10连接，形成如图5所示的结构，像素电极6通过导电柱10实现与薄膜晶体管的漏极的电连接。
本实施例中，由于导电柱10能够对连接像素电极与薄膜晶体管的漏极的过孔进行填充，因此可以实现过孔处的平坦化，避免过孔处出现凹陷，从而解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
实施例五
本实施例提供了一种阵列基板的制作方法，如图8所示，本实施例包括以下步骤：
步骤51：提供一衬底基板1，在衬底基板1上形成由栅金属层2组成的栅线、栅极；
其中，衬底基板1可为玻璃基板或石英基板。
步骤52：在经过步骤51的衬底基板1上形成栅绝缘层3和有源层的图形；
步骤53：在经过步骤52的衬底基板1上形成导电柱10以及由源漏金属层4组成的薄膜晶体管的漏极、源极和数据线，薄膜晶体管的漏极与导电柱10连接；导电柱10可以采用与源漏金属层4同样的材料，这样导电柱10可以与薄膜晶体管的漏极、源极和数据线通过一次构图工艺同时形成；导电柱10还可以采用有机导电聚合物制成。
或者导电柱10的主体可以为树脂柱状物，在树脂柱状物外包裹有导电材料，此时，导电柱10与薄膜晶体管的漏极、源极和数据线通过不同构图工艺形成。在导电柱10的主体为树脂柱状物时，可以在预设位置事先制作树脂柱状物，然后在后续形成栅金属层或源漏金属层时，保留树脂柱状物上的栅金属层或源漏金属层作为包裹树脂柱状物的导电材料。
步骤54、在经过步骤53的衬底基板1上形成钝化层5，对钝化层5进行刻蚀暴露出导电柱10；
步骤55、在经过步骤54的衬底基板1上形成像素电极6，如图7所示，像素电极6与导电柱10连接，通过导电柱10实现与薄膜晶体管的漏极的电连接。
本实施例中，由于导电柱10能够对连接像素电极与薄膜晶体管的漏极的过孔进行填充，因此可以实现过孔处的平坦化，避免过孔处出现凹陷，从而解决过孔处配向膜扩散不均引起的Mura不良，改善显示装置的显示效果。
实施例六
本实施例提供了一种显示装置，包括如上所述的阵列基板。所述显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，其特征在于，所述过孔内形成有与所述第一导电图形和第二导电图形连接的导电柱，所述导电柱与所述阵列基板的第一导电图形同层同材料设置或与阵列基板的薄膜晶体管的栅极同层同材料设置。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电柱上表面的水平高度不低于所述绝缘层上表面的水平高度。
3.根据权利要求2所述的阵列基板，其特征在于，所述导电柱上表面的水平高度与所述绝缘层上表面的水平高度一致。
4.根据权利要求1所述的阵列基板，其特征在于，所述导电柱为采用有机导电聚合物或金属制成。
5.根据权利要求1所述的阵列基板，其特征在于，所述导电柱由树脂柱状物和包裹所述树脂柱状物的导电材料组成。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，包括形成第一导电图形、覆盖所述第一导电图形的绝缘层、位于所述绝缘层上的第二导电图形，所述绝缘层包括有用以连接所述第一导电图形和所述第二导电图形的过孔，其特征在于，所述方法包括：
在形成所述第二导电图形之前，在所述过孔内形成与所述第一导电图形连接的导电柱，其中，通过一次构图工艺形成所述导电柱和所述第一导电图形；或通过一次构图工艺形成所述导电柱和阵列基板的薄膜晶体管的栅极；
形成与所述导电柱连接的第二导电图形。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管的栅极；
形成栅绝缘层；
形成有源层的图形；
通过一次构图工艺同时形成薄膜晶体管的源极、漏极和所述导电柱，所述导电柱与所述漏极连接；
形成钝化层，并对所述钝化层进行刻蚀暴露出所述导电柱；
形成像素电极，所述像素电极与所述导电柱连接。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第一导电图形为薄膜晶体管的漏极，所述第二导电图形为像素电极，形成所述导电柱包括：
提供一衬底基板；
在所述衬底基板上通过一次构图工艺同时形成薄膜晶体管的栅极和所述导电柱；
形成栅绝缘层；
形成有源层的图形，并对所述栅绝缘层和有源层进行刻蚀暴露出所述导电柱；
形成薄膜晶体管的源极和漏极，所述漏极与所述导电柱连接；
形成钝化层，并对所述钝化层进行刻蚀暴露出所述导电柱；
形成像素电极，所述像素电极与所述导电柱连接。
10.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第一导电图形为公共电极线，所述第二导电图形为公共电极，所述制作方法具体包括：
提供一衬底基板；
在所述衬底基板上通过一次构图工艺同时形成薄膜晶体管的栅极、公共电极线和所述导电柱，所述导电柱与所述公共电极线连接；
形成栅绝缘层；
形成有源层的图形；
形成薄膜晶体管的源极和漏极；
形成钝化层，并对所述栅绝缘层和所述钝化层进行刻蚀暴露出所述导电柱；
形成公共电极，所述公共电极与所述导电柱连接。
CN201610143214.3A 2016-03-14 2016-03-14 阵列基板及其制作方法、显示装置 Expired - Fee Related CN105552024B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610143214.3A CN105552024B (zh) 2016-03-14 2016-03-14 阵列基板及其制作方法、显示装置
US15/512,582 US10871688B2 (en) 2016-03-14 2016-05-27 Array substrate, manufacturing method thereof, and display device
PCT/CN2016/083644 WO2017156877A1 (zh) 2016-03-14 2016-05-27 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610143214.3A CN105552024B (zh) 2016-03-14 2016-03-14 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN105552024A CN105552024A (zh) 2016-05-04
CN105552024B true CN105552024B (zh) 2018-07-06

Family

ID=55831126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610143214.3A Expired - Fee Related CN105552024B (zh) 2016-03-14 2016-03-14 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10871688B2 (zh)
CN (1) CN105552024B (zh)
WO (1) WO2017156877A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552024B (zh) 2016-03-14 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN205910471U (zh) * 2016-05-05 2017-01-25 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
CN106876414B (zh) * 2017-03-17 2019-06-04 京东方科技集团股份有限公司 一种显示基板及其制作方法
CN109407432A (zh) * 2018-10-26 2019-03-01 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN110581141B (zh) * 2019-08-22 2022-05-03 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN111696919B (zh) * 2020-07-23 2022-08-12 厦门天马微电子有限公司 阵列基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047567A1 (en) * 2000-09-06 2002-04-25 Yoshimasa Fujita Organic led display device of active matrix drive type and fabrication method therefor
CN101159273A (zh) * 2006-10-04 2008-04-09 三菱电机株式会社 显示装置及其制造方法
CN102548254A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 芯片载体的无核制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251096B1 (ko) * 1996-11-23 2000-05-01 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
JP3649183B2 (ja) * 2001-12-27 2005-05-18 ソニー株式会社 フィルタ回路装置及びその製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7765686B2 (en) * 2005-03-14 2010-08-03 Ricoh Company, Ltd. Multilayer wiring structure and method of manufacturing the same
WO2011114404A1 (ja) 2010-03-19 2011-09-22 シャープ株式会社 アクティブマトリクス基板
US9013893B2 (en) * 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
CN102637698B (zh) 2011-04-20 2014-12-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法
US20140120657A1 (en) * 2012-10-30 2014-05-01 Apple Inc. Back Channel Etching Oxide Thin Film Transistor Process Architecture
US20140151895A1 (en) * 2012-12-05 2014-06-05 Texas Instruments Incorporated Die having through-substrate vias with deformation protected tips
CN103383946B (zh) * 2013-07-12 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN105552024B (zh) 2016-03-14 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020047567A1 (en) * 2000-09-06 2002-04-25 Yoshimasa Fujita Organic led display device of active matrix drive type and fabrication method therefor
CN101159273A (zh) * 2006-10-04 2008-04-09 三菱电机株式会社 显示装置及其制造方法
CN102548254A (zh) * 2010-12-30 2012-07-04 北大方正集团有限公司 芯片载体的无核制作方法

Also Published As

Publication number Publication date
CN105552024A (zh) 2016-05-04
US10871688B2 (en) 2020-12-22
US20190011790A1 (en) 2019-01-10
WO2017156877A1 (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
CN105552024B (zh) 阵列基板及其制作方法、显示装置
CN105304649B (zh) 阵列基板及其制作方法、显示面板、显示装置
US9448445B2 (en) Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
CN105182646B (zh) 阵列基板、显示装置
CN105789225B (zh) 阵列基板母板及其制作方法、显示装置及其制作方法
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US10627685B2 (en) Array substrate and method for fabricating the same, display panel and display device
CN105068373A (zh) Tft基板结构的制作方法
CN205248273U (zh) 一种用于液晶显示器的阵列基板
CN103915431B (zh) 一种tft阵列基板、显示装置及阵列基板制作方法
CN103901679A (zh) 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
WO2019000912A1 (zh) 显示面板及其制造方法、显示装置
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
US11755133B2 (en) Array substrate and method for manufacturing same, and display device
US11022848B2 (en) Sealing structure, manufacturing method of the same, and display device
CN106019679A (zh) 阵列基板及制作方法、显示面板及显示装置
US20160218315A1 (en) Organic Electroluminescent Device and Manufacturing Method Thereof, and Display Device
WO2015158052A1 (zh) 大板加电线路及其制造方法
CN105977267B (zh) 阵列基板及其制作方法、显示装置
WO2016023243A1 (zh) 阵列基板及其制造方法、显示装置
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN103972243B (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180706

CF01 Termination of patent right due to non-payment of annual fee