CN103915431B - 一种tft阵列基板、显示装置及阵列基板制作方法 - Google Patents

一种tft阵列基板、显示装置及阵列基板制作方法 Download PDF

Info

Publication number
CN103915431B
CN103915431B CN201310239395.6A CN201310239395A CN103915431B CN 103915431 B CN103915431 B CN 103915431B CN 201310239395 A CN201310239395 A CN 201310239395A CN 103915431 B CN103915431 B CN 103915431B
Authority
CN
China
Prior art keywords
layer
substrate
pattern
electrode
capacitance compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310239395.6A
Other languages
English (en)
Other versions
CN103915431A (zh
Inventor
孔祥建
王磊
刘金娥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201310239395.6A priority Critical patent/CN103915431B/zh
Publication of CN103915431A publication Critical patent/CN103915431A/zh
Application granted granted Critical
Publication of CN103915431B publication Critical patent/CN103915431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种TFT阵列基板、显示装置及阵列基板制作方法,阵列基板包括一基板,形成于所述基板上的栅电极和栅极线,形成于所述栅电极和所述栅极线之上的栅绝缘层,以及包括有源层、源漏极金属层、钝化层、像素电极和公共电极,其特征在于,还包括与所述公共电极同层设置的电容补偿层,所述电容补偿层与所述栅极线通过过孔电连接;所述电容补偿层用于在所述阵列基板加电时,与所述像素电极之间形成寄生电容。有益效果如下:设置与栅极线电连接的电容补偿层,该层与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免因此所造成的显示器亮度均一性差、闪烁均一性差和残像等问题。

Description

一种TFT阵列基板、显示装置及阵列基板制作方法
技术领域
本发明涉及平板显示器制造领域,尤其涉及一种TFT阵列基板、显示装置及阵列基板制作方法。
背景技术
平板显示器已取代笨重的CRT显示器日益深入人们的日常生活中。目前,常用的平板显示器包括液晶显示器(Liquid Crystal Display,LCD)和有机发光二极管(OrganicLight-Emitting Diode,OLED)显示器。上述平板显示器具有体积小、功耗低、无辐射等特点,在当前的平板显示器市场中占据了主导地位。
阵列基板是显示器的重要组成部分,阵列基板的在工作中,其各个组成部分会产生存储电容和寄生电容。其中,存储电容形成于像素电极和公共电极之间,通常其绝缘层为钝化层;寄生电容形成于栅极金属层与源漏极金属层之间,通常其绝缘层为栅绝缘层;钝化层和栅绝缘层为不同时间沉积形成。
当钝化层的膜厚相对于设定的膜厚发生变化时,会造成生续的存储电容的变化。由于在生产过程中,在沉积钝化层的薄膜时,总会有些微小的波动而使得后续阵列基板工作时的存储电容并不相同,这就导致像素电压因钝化层膜厚的波动而变化,造成显示器亮度均一性差、闪烁均一性差、残像等问题。
发明内容
本发明的目的是提供一种TFT阵列基板及其制作方法,以解决现有技术中像素电压因钝化层膜厚的波动而变化,造成显示器亮度均一性差、闪烁均一性差、残像等问题。
本发明的目的是通过以下技术方案实现的:
本发明实施例提供一种TFT阵列基板,包括一基板,形成于所述基板上的栅电极和栅极线,形成于所述栅电极和所述栅极线之上的栅绝缘层,以及包括有源层、源漏极金属层、钝化层、像素电极和公共电极,还包括与所述公共电极同层设置的电容补偿层,所述电容补偿层与所述栅极线通过过孔电连接;
所述电容补偿层与所述公共电极彼此绝缘。
所述电容补偿层用于在所述阵列基板加电时,与所述像素电极之间形成寄生电容。
优选的,所述电容补偿层位于所述栅绝缘层上方,所述过孔包括设置于所述栅绝缘层上的第一过孔,所述电容补偿层与所述栅极线通过所述第一过孔电连接。
优选的,所述电容补偿层位于所述钝化层上方,所述过孔包括设置于所述栅绝缘层上的第一过孔和设置于所述钝化层上的第二过孔,所述电容补偿层与所述栅极线通过所述第一过孔和第二过孔电连接。
优选的,所述电容补偿层和所述公共电极在同一次构图工艺中形成。
优选的,所述电容补偿层为透明导电薄膜。
优选的,所述透明导电薄膜为ITO或IZO。
本发明实施例有益效果如下:阵列基板设置有与栅极线电连接的电容补偿层,电容补偿层与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免由于像素电压变化较大所造成的显示器亮度均一性差、闪烁均一性差、残像等问题。
本发明实施例提供一种显示装置,包括如上所述的TFT阵列基板。
本发明实施例提供一种TFT阵列基板的制作方法,步骤如下:
步骤101、提供一基板,在基板上形成第一金属层薄膜,通过构图工艺形成包括栅电极和栅极线的图案;
步骤102、在形成上述图案的基板上形成栅绝缘层薄膜,通过构图工艺形成包括第一过孔的栅绝缘层图案;
步骤103、在形成上述图案的基板上形成有源层薄膜,通过构图工艺形成有源层的图形;
步骤104、在形成上述图案的基板上形成第二金属层薄膜,通过构图工艺形成包括源漏电极的图案;
步骤105、在形成上述图案的基板上形成第一透明导电薄膜,通过构图工艺形成公共电极和电容补偿层的图案,所述电容补偿层与所述栅极线通过所述第一过孔电连接;
步骤106、在形成上述图案的基板上形成钝化层;
步骤107、在形成上述图案的基板上形成第二透明导电薄膜,通过构图工艺形成包括像素电极的图案。
优选的,所述电容补偿层与所述公共电极彼此绝缘,且在同一次构图工艺中形成。
优选的,所述第一透明导电薄膜和所述第二透明导电薄膜为ITO或IZO。
本发明实施例有益效果如下:在阵列基板的栅绝缘层上方设置电容补偿层,该电容补偿层通过栅绝缘层的过孔与栅极线电连接,并与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免由于像素电压变化较大所造成的显示器亮度均一性差、闪烁均一性差、残像等问题。
本发明实施例提供另一种TFT阵列基板的制作方法,步骤如下:
步骤201、提供一基板,在基板上形成第一金属层薄膜,通过构图工艺形成包括栅电极和栅极线的图案;
步骤202、在形成上述图案的基板上形成栅绝缘层薄膜,通过构图工艺形成栅绝缘层的图案;
步骤203、在形成上述图案的基板上形成有源层薄膜,通过构图工艺形成有源层的图形;
步骤204、在形成上述图案的基板上形成第二金属层薄膜,通过构图工艺形成包括源漏电极的图案;
步骤205、在形成上述图案的基板上形成第二透明导电薄膜,通过构图工艺形成像素电极的图案;
步骤206、在形成上述图案的基板上形成钝化层薄膜,通过构图工艺在所述栅绝缘层上形成第一过孔的图案、以及形成包括第二过孔的钝化层的图案,所述第二过孔与所述第一过孔的位置一一对应;
步骤207、在形成上述图案的基板上形成第一透明导电薄膜,通过构图工艺形成包括公共电极和电容补偿层的图案,所述电容补偿层与所述栅极线通过所述第一过孔和所述第二过孔电连接。
优选的,所述电容补偿层与所述公共电极彼此绝缘,且在同一次构图工艺中形成。
优选的,所述第一透明导电薄膜和所述第二透明导电薄膜为ITO或IZO。
本发明实施例有益效果如下:在阵列基板的钝化层上方设置电容补偿层,该电容补偿层通过栅绝缘层和钝化层的过孔与栅极线电连接,并与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免由于像素电压变化较大所造成的显示器亮度均一性差、闪烁均一性差、残像等问题。
附图说明
图1为本发明实施例一所述阵列基板的示意图;
图2为本发明实施例一中图1所示阵列基板在AA′、BB′和CC′处的剖面示意图;
图3为本发明实施例一中所述阵列基板成寄生电容Cgs2的示意图;
图4为本发明实施例一中所述阵列基板为FFS架构A时,过孔的示意图;
图5为本发明实施例一中所述阵列基板为FFS架构B的示意图;
图6为本发明实施例一中所述阵列基板为FFS架构B时,过孔的示意图;
图7为本发明实施例所述阵列基板在钝化层膜厚波动幅度相同的情况下,不同的电容补偿层面积所形成的Pixel Feed Through电压变化的示意图;
图8为本发明实施例三中所述阵列基板的制作方法的流程图;
图9为本发明实施例四中所述阵列基板的制作方法的流程图。
具体实施方式
下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是,自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
本发明实施例一提供一种TFT阵列基板,结合附图1和附图2所示,该阵列基板包括一基板1,形成于基板1上的栅电极2和栅极线3,形成于栅电极2和栅极线3之上的栅绝缘层4,以及包括有源层5、源电极6、漏电极7和数据线8组成的源漏极金属层、钝化层9、像素电极10和公共电极11;还包括:
与公共电极11同层设置且与公共电极11彼此绝缘的电容补偿层12,电容补偿层12与栅极线3通过过孔13电连接;电容补偿层12用于在阵列基板加电时,与像素电极10之间形成寄生电容Cgs2。如附图3所示的形成寄生电容Cgs2的示意图,其中,漏电极7与栅电极2之间形成寄生电容Cgs1,公共电极11与像素电极10之间形成存储电容Cst。钝化层9厚度的波动将使存储电容Cst发生波动,造成像素电压的波动,寄生电容Cgs2可以补偿由于钝化层9的波动对像素电压的影响。
应该注意的是,基于阵列基板和像素的设计,像素电极10与公共电极11设置于不同层,且有一部分区域是位置对应的。对于现有技术的阵列基板中,与栅极线3位置对应的区域,只设置有像素电极10,通常不设置公共电极11,在本发明实施例中,在该位置设置与栅极线3电连接的电容补偿层12,使之与该位置的像素电极10形成寄生电容Cgs2。
优选的,电容补偿层12和公共电极11在同一次构图工艺中形成,可以采用透明导电薄膜,优选ITO或IZO。同时,电容补偿层12和公共电极11彼此绝缘,二者之间可以不设置绝缘材料,也可以根据工艺或设计要求设置适当的绝缘材料(例如可以采用与钝化层9相同的材料使电容补偿层12和公共电极11彼此绝缘),在此不一一举例。
在设置如附图1和附图2的电容补偿层12时,由于电容补偿层12与栅极线3所在栅极金属层不在同一层,因此必须通过过孔13实现电连接,对于不同制作工艺、或同一工艺不同架构的阵列基板,其过孔13形成方式有所区别。为了直观的对过孔13进行说明,以FFS架构的阵列基板进行说明。如附图2所示为FFS架构A的阵列基板,电容补偿层12位于栅绝缘层4上方,过孔13包括如附图4所示的设置于栅绝缘层4上的第一过孔131,电容补偿层12与栅极线通过第一过孔131电连接。
如附图5所示为FFS架构B的阵列基板,其附图标记参考附图1和附图2,与之不同之处在于,电容补偿层12位于钝化层9上方,过孔13包括如附图6所示的设置于栅绝缘层4上的第一过孔131和设置于钝化层9上的第二过孔132,电容补偿层12与栅极线3通过第一过孔131和第二过孔132电连接。需要注意的是,根据工艺或实际要求的不同,第一过孔131和第二过孔132可以一次工艺形成或分成多次工艺形成,例如可以在栅绝缘层4和钝化层9形成,一次工艺中同时形成第一过孔131和第二过孔132;或者,在形成栅绝缘层4时,形成第一过孔131,在形成钝化层9时,形成第二过孔132。
本发明实施例有益效果如下:阵列基板设置有与栅极线电连接的电容补偿层,电容补偿层与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免由于像素电压变化较大所造成的显示器亮度均一性差、闪烁均一性差、残像等问题。
本发明实施例二,提供一种显示装置,包括如上的TFT阵列基板,其中TFT阵列基板可以为FFS或IPS架构。
参见图7,以一款21"左右,解析度为1920*1080的显示器为例进行说明,该显示器采用实施例一所述的TFT阵列基板。其中所采用的TFT阵列基板钝化层膜厚均有20%的波动,采用三种不同面积的电容补偿层,电容补偿层面积分别为0um^2、100um^2和200um^2,对应的Pixel Feed Through的变化值分别为0.1V、0.08V和0.06V,其中,Pixel Feed Through为像素馈通电压。钝化层膜厚波动带来Pixel Feed Through的变化,即代表像素电压波动,当这种波动较大时,出现显示亮度均一性差、闪烁均一性差以及残像等问题。而本发明实施例中所提供的阵列基板中,设置有电容补偿层,当电容补偿层的面积增大时,像素电极与电容补偿层之间的寄生电容也随之增大,由附图7可以看出,在钝化层膜厚的波动情况相同的情形下,随着电容补偿层的面积的增大,Pixel Feed Through的变化值逐渐减小,也就意味着像素电压的波动减小。从而达到钝化层膜厚波动时,电容补偿层补偿像素电压的目的。
本发明实施例三提供一种TFT阵列基板的制作方法,参考附图8,步骤如下:
步骤101、提供一基板,在基板上形成第一金属层薄膜,通过构图工艺形成包括栅电极和栅极线的图案。
步骤102、在形成上述图案的基板上形成栅绝缘层薄膜,通过构图工艺形成包括第一过孔的栅绝缘层图案。
步骤103、在形成上述图案的基板上形成有源层薄膜,通过构图工艺形成有源层的图形。
步骤104、在形成上述图案的基板上形成第二金属层薄膜,通过构图工艺形成包括数据线的图案。
步骤105、在形成上述图案的基板上形成第一透明导电薄膜,通过构图工艺形成公共电极和电容补偿层的图案,电容补偿层与公共电极彼此绝缘,电容补偿层与栅极线通过第一过孔电连接。
优选的,电容补偿层与公共电极在同一次构图工艺中形成,且第一透明导电薄膜为ITO或IZO。
步骤106、在形成上述图案的基板上形成钝化层;
步骤107、在形成上述图案的基板上形成第二透明导电薄膜,通过构图工艺形成包括像素电极的图案。
本发明实施例有益效果如下:在阵列基板的栅绝缘层上方设置电容补偿层,该电容补偿层通过栅绝缘层和钝化层的过孔与栅极线电连接,并与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免由于像素电压变化较大所造成的显示器亮度均一性差、闪烁均一性差、残像等问题。
本发明实施例四提供另一种TFT阵列基板的制作方法,参考附图9,步骤如下:
步骤201、提供一基板,在基板上形成第一金属层薄膜,通过构图工艺形成包括栅电极和栅极线的图案。
步骤202、在形成上述图案的基板上形成栅绝缘层薄膜,通过构图工艺形成栅绝缘层的图案。
步骤203、在形成上述图案的基板上形成有源层薄膜,通过构图工艺形成有源层的图形。
步骤204、在形成上述图案的基板上形成第二金属层薄膜,通过构图工艺形成包括数据线的图案。
步骤205、在形成上述图案的基板上形成第二透明导电薄膜,通过构图工艺形成像素电极的图案。
步骤206、在形成上述图案的基板上形成钝化层薄膜,通过构图工艺在栅绝缘层上形成第一过孔的图案、以及形成包括第二过孔的钝化层的图案,第二过孔与第一过孔一一对应。
步骤207、在形成上述图案的基板上形成第一透明导电薄膜,通过构图工艺形成包括公共电极和电容补偿层的图案,电容补偿层与公共电极彼此绝缘,电容补偿层与栅极线通过第一过孔和第二过孔电连接。
优选的,电容补偿层与公共电极在同一次构图工艺中形成,且第一透明导电薄膜为ITO或IZO。
本发明实施例有益效果如下:在阵列基板的钝化层上方设置电容补偿层,该电容补偿层通过栅绝缘层和钝化层的过孔与栅极线电连接,并与位置对应的像素电极之间形成寄生电容,补偿由于钝化层膜厚的波动所造成的像素电压的变化,避免由于像素电压变化较大所造成的显示器亮度均一性差、闪烁均一性差、残像等问题。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种TFT阵列基板,包括一基板,形成于所述基板上的栅电极和栅极线,形成于所述栅电极和所述栅极线之上的栅绝缘层,以及包括有源层、源漏极金属层、钝化层、像素电极和公共电极,其特征在于,还包括与所述公共电极同层设置的电容补偿层,所述电容补偿层与所述栅极线通过过孔电连接;
所述电容补偿层用于在所述阵列基板加电时,与所述像素电极之间形成寄生电容;
所述电容补偿层与所述公共电极彼此绝缘;
所述像素电极与所述公共电极形成存储电容。
2.如权利要求1所述的TFT阵列基板,其特征在于,所述电容补偿层位于所述栅绝缘层上方,所述过孔包括设置于所述栅绝缘层上的第一过孔,所述电容补偿层与所述栅极线通过所述第一过孔电连接。
3.如权利要求1所述的TFT阵列基板,其特征在于,所述电容补偿层位于所述钝化层上方,所述过孔包括设置于所述栅绝缘层上的第一过孔和设置于所述钝化层上的第二过孔,所述电容补偿层与所述栅极线通过所述第一过孔和第二过孔电连接。
4.如权利要求1至3任一项所述的TFT阵列基板,其特征在于,所述电容补偿层和所述公共电极在同一次构图工艺中形成。
5.如权利要求4所述的TFT阵列基板,其特征在于,所述电容补偿层为透明导电薄膜。
6.如权利要求5所述的TFT阵列基板,其特征在于,所述透明导电薄膜为ITO或IZO。
7.一种显示装置,其特征在于,包括如权利要求1至6任一项所述的TFT阵列基板。
8.一种TFT阵列基板的制作方法,其特征在于,步骤如下:
步骤101、提供一基板,在基板上形成第一金属层薄膜,通过构图工艺形成包括栅电极和栅极线的图案;
步骤102、在形成上述图案的基板上形成栅绝缘层薄膜,通过构图工艺形成包括第一过孔的栅绝缘层图案;
步骤103、在形成上述图案的基板上形成有源层薄膜,通过构图工艺形成有源层的图形;
步骤104、在形成上述图案的基板上形成第二金属层薄膜,通过构图工艺形成包括源漏电极的图案;
步骤105、在形成上述图案的基板上形成第一透明导电薄膜,通过构图工艺形成公共电极和电容补偿层的图案,所述电容补偿层与所述栅极线通过所述第一过孔电连接;
步骤106、在形成上述图案的基板上形成钝化层;
步骤107、在形成上述图案的基板上形成第二透明导电薄膜,通过构图工艺形成包括像素电极的图案。
9.如权利要求8所述的方法,其特征在于,所述电容补偿层与所述公共电极彼此绝缘,且在同一次构图工艺中形成。
10.如权利要求8所述的方法,其特征在于,所述第一透明导电薄膜和所述第二透明导电薄膜为ITO或IZO。
11.一种FFS型TFT液晶阵列基板的制作方法,其特征在于,步骤如下:
步骤201、提供一基板,在基板上形成第一金属层薄膜,通过构图工艺形成包括栅电极和栅极线的图案;
步骤202、在形成上述图案的基板上形成栅绝缘层薄膜,通过构图工艺形成栅绝缘层的图案;
步骤203、在形成上述图案的基板上形成有源层薄膜,通过构图工艺形成有源层的图形;
步骤204、在形成上述图案的基板上形成第二金属层薄膜,通过构图工艺形成包括源漏电极的图案;
步骤205、在形成上述图案的基板上形成第二透明导电薄膜,通过构图工艺形成像素电极的图案;
步骤206、在形成上述图案的基板上形成钝化层薄膜,通过构图工艺在所述栅绝缘层上形成第一过孔的图案,以及形成包括第二过孔的钝化层的图案,所述第二过孔与所述第一过孔的位置一一对应;
步骤207、在形成上述图案的基板上形成第一透明导电薄膜,通过构图工艺形成包括公共电极和电容补偿层的图案,所述电容补偿层与所述栅极线通过所述第一过孔和所述第二过孔电连接。
12.如权利要求11所述的方法,其特征在于,所述电容补偿层与所述公共电极彼此绝缘,且在同一次构图工艺中形成。
13.如权利要求11所述的方法,其特征在于,所述第一透明导电薄膜和所述第二透明导电薄膜为ITO或IZO。
CN201310239395.6A 2013-06-17 2013-06-17 一种tft阵列基板、显示装置及阵列基板制作方法 Active CN103915431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310239395.6A CN103915431B (zh) 2013-06-17 2013-06-17 一种tft阵列基板、显示装置及阵列基板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310239395.6A CN103915431B (zh) 2013-06-17 2013-06-17 一种tft阵列基板、显示装置及阵列基板制作方法

Publications (2)

Publication Number Publication Date
CN103915431A CN103915431A (zh) 2014-07-09
CN103915431B true CN103915431B (zh) 2017-10-20

Family

ID=51041003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310239395.6A Active CN103915431B (zh) 2013-06-17 2013-06-17 一种tft阵列基板、显示装置及阵列基板制作方法

Country Status (1)

Country Link
CN (1) CN103915431B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979217B (zh) * 2015-07-28 2017-11-07 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN105047722A (zh) * 2015-08-19 2015-11-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
KR102649110B1 (ko) * 2016-11-29 2024-03-18 엘지디스플레이 주식회사 터치표시장치용 어레이기판 및 그 제조방법
CN108231790B (zh) 2016-12-13 2019-09-17 昆山工研院新型平板显示技术中心有限公司 显示装置及其制造方法
CN107272291A (zh) * 2017-07-25 2017-10-20 武汉华星光电技术有限公司 一种阵列基板、显示面板及该阵列基板的制备方法
CN108269529B (zh) * 2018-02-24 2021-01-26 武汉华星光电半导体显示技术有限公司 一种改善amoled面板显示亮度不均的方法及amoled面板
US10803798B2 (en) 2018-02-24 2020-10-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED panel and method for reducing display luminance unevenness thereof
CN109659327B (zh) * 2019-02-27 2021-02-05 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN110459572B (zh) 2019-08-19 2023-01-06 京东方科技集团股份有限公司 显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064224A (zh) * 2013-01-28 2013-04-24 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101269002B1 (ko) * 2006-10-25 2013-05-29 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR20080088024A (ko) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 수평 전계형 액정표시패널 및 그 제조 방법
CN101799603B (zh) * 2009-02-11 2015-12-02 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR20130015829A (ko) * 2011-08-05 2013-02-14 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 액정 표시 장치
CN103018991B (zh) * 2012-12-24 2015-01-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103064224A (zh) * 2013-01-28 2013-04-24 京东方科技集团股份有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
CN103915431A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
CN103915431B (zh) 一种tft阵列基板、显示装置及阵列基板制作方法
CN107342370B (zh) 显示面板及显示装置
CN103077944B (zh) 显示装置、阵列基板及其制作方法
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
CN205353991U (zh) 一种有机发光触控显示面板及有机发光触控显示装置
CN105047609B (zh) 有机发光二极管阵列基板及其制备方法、触控显示装置
US20190181206A1 (en) OLED Display Panel and Display Device
CN104851892A (zh) 窄边框柔性显示装置及其制作方法
CN209691758U (zh) 显示面板和显示装置
CN104850268A (zh) 一种触控显示面板、触控显示装置及制作方法
US9933873B2 (en) Array substrate, touch display, and electronic device
CN104898892A (zh) 一种触控显示面板及其制作方法、触控显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
EP3462492B1 (en) Array substrate and display panel
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN209729911U (zh) 一种阵列基板、显示面板及显示装置
CN105093607A (zh) 阵列基板、触控显示面板以及触控显示装置
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
WO2016176892A1 (zh) Oled背板结构
CN204257650U (zh) 显示基板、显示面板和掩膜板
CN104538421A (zh) Oled显示基板及其制造方法
CN202210200U (zh) 一种阵列基板及液晶面板
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN103021945B (zh) 阵列基板及其制造方法、显示装置
CN108628496A (zh) 一种显示基板及其制作方法、触控显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant