JP2003198226A - フィルタ回路装置及びその製造方法 - Google Patents

フィルタ回路装置及びその製造方法

Info

Publication number
JP2003198226A
JP2003198226A JP2001397677A JP2001397677A JP2003198226A JP 2003198226 A JP2003198226 A JP 2003198226A JP 2001397677 A JP2001397677 A JP 2001397677A JP 2001397677 A JP2001397677 A JP 2001397677A JP 2003198226 A JP2003198226 A JP 2003198226A
Authority
JP
Japan
Prior art keywords
filter
circuit
line
layer
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001397677A
Other languages
English (en)
Other versions
JP3649183B2 (ja
Inventor
Takayuki Hirabayashi
崇之 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001397677A priority Critical patent/JP3649183B2/ja
Priority to CNB028067339A priority patent/CN1251350C/zh
Priority to KR1020037011179A priority patent/KR100949224B1/ko
Priority to PCT/JP2002/013031 priority patent/WO2003056654A1/ja
Priority to US10/468,874 priority patent/US6914500B2/en
Publication of JP2003198226A publication Critical patent/JP2003198226A/ja
Priority to US11/119,225 priority patent/US6972646B2/en
Application granted granted Critical
Publication of JP3649183B2 publication Critical patent/JP3649183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 小型化を図る。 【解決手段】 フィルタ素子４が、厚膜技術により形成
された一対の第１の共振器線路１９ａ、１９ｂと、薄膜
技術により形成された一対の第２の共振器線路２０ａ、
２０ｂとによって構成される並列共振器回路であり、一
対の第２の共振器線路２０ａ、２０ｂを大幅に薄くする
ことによって一対の第２の共振器線路２０ａ、２０ｂと
一対の第１の共振器線路１９ａ、１９ｂとのインピーダ
ンスの比が大きくなることから、これら一対の共振器線
路１９ａ、１９ｂ、２０ａ、２０ｂの長さが短縮されて
フィルタ素子４が小さくなり、小型化が図れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フィルタ素子を有
するフィルタ回路装置及びその製造方法に関する。
【０００２】
【従来の技術】近年では、例えば無線ＬＡＮ、各種通信
端末等、マイクロ波帯もしくはミリ波帯をキャリアとす
る高周波アプリケーションにおいても、機器や回路基板
の小型化、薄型化の要求が強くなっている。このような
高周波アプリケーションの回路基板においては、例えば
ローパスフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰ
Ｆ）、バンドパスフィルタ（ＢＰＦ）等のフィルタ回路
を、インダクタンスやコンデンサ等のチップ部品を用い
た集中定数設計ではなく、マイクロストリップラインや
ストリップライン等といった分布定数にて設計させてい
る。
【０００３】例えば、図２４に示すフィルタ回路１００
には、分布定数で設計されたフィルタ素子として平面型
構造のＢＰＦ１０１を有している。このフィルタ回路１
００においては、例えばプリント基板やセラミック基板
等といった誘電体基板１０２上に、マイクロストリップ
ラインとして銅や金めっきが施されたニッケル等による
導体線路１０３が形成されることでＢＰＦ１０１を構成
している。なお、誘導体基板１０２には、裏面に全面に
亘ってグランド部（図示せず。）が形成されている。
【０００４】このようなＢＰＦ１０１では、導体線路１
０３の形状を最適化させることにより所望の周波数帯域
の信号を選択的に透過させることが可能となる。また、
このＢＰＦ１０１は、誘電体基板１０２上に形成された
パターン配線全体の一部分であり平面型構造を有してい
ることから、誘電体基板１０２上に例えば印刷加工やリ
ソグラフィ加工等によってパターン配線を形成する際に
一括して形成させることが可能である。
【０００５】このフィルタ回路１００では、ＢＰＦ１０
１が平面型構造であり、導体線路１０３を通過波長λの
略λ／４の長さの重なりをもって配列させていることか
ら、導体線路１０３の長さが通過波長λによって規定さ
れる。これにより、このフィルタ回路１００では、導体
線路１０３の長さにある程度の大きさが必要となり、導
体線路１０３の占有面積を小さくすることが困難なこと
から、小面積化に限界がある。
【０００６】このため、図２５に示すフィルタ回路１１
０では、占有面積が小さいフィルタ素子としてＢＰＦ１
１１を用いることにより小面積化させることが提案され
ている。このＢＰＦ１１１は、例えば積層プリント基板
等といった誘電絶縁材からなる絶縁層１１２を有する積
層基板１１３の内層に略平行に配置された一対の共振器
線路１１４を形成させた三層構造、いわゆるトリプレー
ト構造を有している。
【０００７】具体的に、このＢＰＦ１１１おいて、一対
の共振器線路１１４は、長手方向の略中央部付近で低イ
ンピーダンス線路（太い線路）１１５と、高インピーダ
ンス線路（細い線路）１１６とが接続されたインピーダ
ンスステップ構造を有しており、これらのうちの高イン
ピーダンス線路１１６の略中央部付近には給電配線１１
７がそれぞれ接続されている。このＢＰＦ１１１おいて
は、一対の共振器線路１１４が絶縁層１１２を介して上
下が接地導体となる二つのグランド部１１８ａ、１１８
ｂで挟持されている。そして、このＢＰＦ１１１おいて
は、二つのグランド部１１８ａ、１１８ｂが一対の共振
器線路１１４を囲む複数のビア１１９で層間接続されて
いると共に、これらのグラント部１１８ａ、１１８ｂ、
ビア１１９により層内の共振器線路１１４がシールドさ
れている。
【０００８】このフィルタ回路１１０おいては、一対の
共振器線路１１４が通過波長λの略１／４の長さの線路
を平行に配置させることにより、これら平行に配置され
た線路が容量結合されることで構成されているが、一対
の共振器線路１１４をインピーダンスステップ構造とす
ることによって平行に配置された線路の長さを通過波長
λの１／４以下に短くすることができ、ＢＰＦ１１１の
占有面積を小さくして小型化が図れる。
【０００９】このフィルタ回路１１０においては、図２
６に示すように、ＢＰＦ１１１を等価回路的に示した場
合、並列共振回路が容量結合された構成となる。具体的
には、二つのうち一方の共振器線路１１４とグランド部
１１８ａ、１１８ｂとの間に接続されたキャパシタＣ１
とインダクタンスＬ１とからなる並列共振回路ＰＲ１
と、二つのうち他方の共振器線路１１４とグランド部１
１８ａ、１１８ｂとの間に接続されたキャパシタＣ２と
インダクタンスＬ２とからなる並列共振回路ＰＲ２と
が、一対の共振器線路１１４の間に生じるキャパシタＣ
３を介して容量結合された構成となっている。
【００１０】
【発明が解決しようとする課題】上述したフィルタ回路
１１０では、一対の共振器線路１１４が、低インピーダ
ンス線路１１５と、高インピーダンス線路１１６とのイ
ンピーダンス比を大きくするほど平行に配置された線路
を更に短縮でき、フィルタ素子の占有面積を小さくして
小型化が図れる。具体的には、低インピーダンス線路１
１５に対してより薄く、細くした高インピーダンス線路
１１６を形成することでフィルタ回路１１０の更なる小
型化が図れる。
【００１１】しかしながら、フィルタ回路１１０におい
ては、上述した共振器線路１１４を例えばめっき法等と
いった厚膜技術により成膜された金属層をエッチング処
理等でパターン形成させることから、高インピーダンス
線路１１６の厚みを０．０７５ｍｍ以下にすることが困
難であり、小型化に限界が生じている。
【００１２】また、このフィルタ回路１１０において
は、一対の共振器線路１１４における高インピーダンス
線路１１６を限界まで薄くした場合、高インピーダンス
線路１１６を精度良く形成することが困難となり、歩留
まりの低下やフィルタ特性の劣化が生じることがある。
【００１３】そこで、本発明は、このような従来の事情
に鑑みて提案されたものであり、フィルタ特性の劣化が
防止されると共に、フィルタ素子の占有面積を小さくし
て更なる小型化が図られたフィルタ回路装置及びその製
造方法を提供することを目的に提案されたものである。
【００１４】
【課題を解決するための手段】上述した目的を達成する
本発明に係るフィルタ回路装置は、誘電絶縁材からなる
絶縁層と、パターン導体からなる配線層とによって構成
される回路層が複数積層された回路部と、回路層におけ
る配線層の一部に設けられた互いに平行な一対の線路か
らなる第１のフィルタ線路と第２のフィルタ線路とが、
異なる回路層に、一対の線路の長尺方向が互いに略平行
となるようにそれぞれ形成されると共に、回路層の積層
方向に相対する一端部で電気的に接続されているフィル
タ素子とを備え、フィルタ素子が、第１のフィルタ線路
を薄膜技術によって第２のフィルタ線路よりも厚みを薄
く、幅を狭く形成させた高インピーダンス線路と、第２
のフィルタ線路を厚膜技術によって形成させた低インピ
ーダンス線路とによって構成されている。
【００１５】このフィルタ回路装置では、フィルタ素子
の高インピーダンス線路となる第１のフィルタ線路が、
薄膜技術によって厚膜技術で形成された低インピーダン
ス線路となる第２のフィルタ線路より大幅に厚みが薄
く、幅が狭く形成されていることから、高インピーダン
ス線路と低インピーダンス線路とのインピーダンスの比
を大きくすることができ、回路層の配線層に形成される
一対の線路の長さを大幅に短縮させる。
【００１６】このフィルタ回路装置では、フィルタ素子
の高インピーダンス線路を薄膜技術で形成しており、こ
の高インピーダンス線路を厚膜技術で形成した場合に比
べて厚みが薄く、寸法のばらつきが抑えられた薄細線路
が精度良く形成される。
【００１７】また、上述した目的を達成する本発明に係
るフィルタ回路装置の製造方法は、誘電絶縁材からなる
絶縁層と、パターン導体からなる配線層とによって構成
される回路層を複数形成する回路層形成工程と、複数の
回路層の何れかに、配線層の一部に設けられた互いに平
行な一対の線路からなる第１のフィルタ線路を形成する
第１の線路形成工程と、第１のフィルタ線路が形成され
た回路層以外の回路層の何れかに、配線層の一部に設け
られた互いに平行な一対の線路からなる第２のフィルタ
線路を形成する第２の線路形成工程と、複数の回路層を
積層させることで回路部を形成する回路部形成工程と、
回路層を積層させる際に、第１のフィルタ線路と第２の
フィルタ線路とを、一対の線路の長尺方向が互いに略平
行となるように対向させて積層させると共に、回路層の
積層方向に相対する一端部で電気的に接続させることに
よってフィルタ素子を形成させる素子形成工程とを有し
ている。そして、本発明に係るフィルタ回路装置の製造
方法は、第１の線路形成工程において、第１のフィルタ
線路を薄膜技術によって第２のフィルタ線路よりも厚み
を薄く、幅を狭く形成させた高インピーダンス線路とし
て形成させると共に、第２の線路形成工程において、第
２のフィルタ線路を厚膜技術によって低インピーダンス
線路として形成させる。
【００１８】このフィルタ回路装置の製造方法では、フ
ィルタ素子の高インピーダンス線路となる第１のフィル
タ線路を薄膜技術によって形成させており、この高イン
ピーダンス線路が、厚膜技術によって形成させた低イン
ピーダンス線路となる第２のフィルタ線路よりも大幅に
厚みを薄く、幅を狭く形成されることから、高インピー
ダンス線路と低インピーダンス線路とのインピーダンス
の比を大きくさせ、フィルタ素子を構成する一対の線路
の長さが大幅に短縮でき、更なる小型化が図られたフィ
ルタ回路装置を製造させる。
【００１９】このフィルタ回路装置の製造方法では、フ
ィルタ素子の高インピーダンス線路を薄膜技術で形成さ
せており、高インピーダンス線路を厚膜技術で形成させ
て場合に比べて厚みを薄くさせると共に、厚み寸法のば
らつきを抑制させて精度良く形成させることから、フィ
ルタ特性の劣化が防止されたフィルタ素子を有するフィ
ルタ回路装置を歩留まり良く製造させる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示したフィルタ回路装置１は、携帯通信端末機器
等に備えられた送受信部において高周波信号の処理等を
行う高周波回路を構成している。フィルタ回路装置１
は、第１の回路部２と、第１の回路部２の主面（以下、
形成面と記す。）２ａ上に形成された第２の回路部３
と、第１の回路部２と第２の回路部３とに跨って形成さ
れたフィルタ素子４とを備えている。
【００２１】フィルタ回路装置１は、第１の回路部２
が、形成面２ａ上に形成された第２の回路部３に対する
電源系や制御系の配線部或いはベース基板９０に対する
実装面２ｂを有している。フィルタ回路装置１は、第２
の回路部３の表面を実装面３ａとして半導体チップ、Ｉ
Ｃ（integrated circuit）チップ、ＬＳＩ（Large-scal
e Integrated Circuit）チップといった半導体部品９１
が実装されると共に、シールドカバー９２が組み付けら
れて実装面３ａ全体が封装されることになる。
【００２２】第１の回路部２は、両面基板からなるコア
基板５をコアにして、このコア基板５の両主面上に樹脂
層と配線層とが複数積層された構成となっている。第１
の回路部２においては、コア基板５が樹脂層５ａと、こ
の樹脂層５ａの両主面上に形成された金属層５ｂとによ
って形成され、これら金属層５ｂが例えばエッチング処
理等によってパターニングされることで、一方が第１の
配線層６になり、他方が第２の配線層７になる。
【００２３】コア基板５においては、樹脂層５ａに低誘
電率で低いＴａｎδ有する、すなわち優れた高周波特性
を有する誘電絶縁材、例えばポリフェニレンエーテル
（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉ
ｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶
ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、セラ
ミック或いはセラミックと有機材料の混合体等を用いる
ことによって形成されている。また、コア基板５として
は、機械的剛性とともに耐熱性、耐薬品性を有し、例え
ば上述した材料によって形成された基材よりもさらに廉
価なエポキシ系銅貼基板ＦＲ−５等も用いられる。
【００２４】コア基板５における金属層５ｂ、すなわち
第１の配線層６及び第２の配線層７は、例えばＣｕ等の
導電性の高い金属層からなり、めっき法等の厚膜技術に
よって樹脂層の両主面上に成膜され、エッチング処理等
でパターン形成されている。
【００２５】第１の回路部２においては、コア基板５の
第１の配線層６上に第１の樹脂付金属膜８が接合される
と共に、第２の配線層７上に第２の樹脂付金属膜９が接
合されている。第１の樹脂付金属膜８は、樹脂層８ａと
金属膜８ｂとによって構成され、樹脂層８ａがコア基板
５の第１の配線層６と対向するように接合され、金属膜
８ｂが例えばエッチング処理等によってパターニングさ
れることでパターン導体となった第３の配線層１０が形
成されることになる。また、第２の樹脂付金属膜９は、
樹脂層９ａと金属膜９ｂとによって構成され、樹脂層９
ａがコア基板５の第２の配線層７と対向するように接合
され、金属膜９ｂが例えばエッチング処理等によってパ
ターニングされることでパターン導体となった第４の配
線層１１が形成されることになる。
【００２６】第１の樹脂付金属膜８及び第２の樹脂付金
属膜における樹脂層８ａ、９ａは、コア基板の樹脂層５
ａと同様に、低誘電率で低いＴａｎδ有すると共に、優
れた高周波特性を有する材料によって形成されている。
第１の樹脂付金属膜８及び第２の樹脂付金属膜における
金属層８ｂ、９ｂ、すなわち第３の配線層１０及び第４
の配線層１１は、導電性の高いＣｕ層からなり、めっき
法等の厚膜技術によって樹脂層８ａ、９ａの主面上に成
膜され、エッチング処理等でパターン形成されている。
【００２７】そして、第１の回路部２においては、第１
の樹脂付金属膜８の第３の配線層１０上及び第２の樹脂
付金属膜９の第４の配線層１１上にここでは図示しない
樹脂付金属膜がそれぞれ樹脂層側で対向するように接合
され、これら樹脂付金属膜に研磨処理が施されて第３の
配線層１０及び第４の配線層１１が露出するまで研磨さ
れることになる。これにより、第１の回路部２において
は、第３の配線層１０及び第４の配線層１１のパターン
導体の間に樹脂層が埋め込まれることになり、第３の配
線層１０及び第４の配線層１１が露出する面が高精度に
平坦化されることになる。
【００２８】第１の回路部２は、以上のように構成され
ている。ここでは、高精度に平坦化された第３の配線層
１０側上に第２の回路部３が形成されることから、第３
の配線層１０が露出する面を形成面２ａとして説明す
る。なお、第１の回路部２においては、第４の配線層１
１が露出している側の主面に第２の回路部３を形成させ
ても良い。ここでは、形成面２ａに対して反対側の主
面、すなわち第４の配線層１１が露出している側の主面
をベース基板９０に対向して実装させる実装面２ｂとし
て説明する。
【００２９】第２の回路部３は、高精度に平坦化された
第１の回路部２の形成面２ａ上に樹脂層と配線層とが複
数積層された構成となっている。具体的に、第２の回路
部３は、第１の回路部２の形成面２ａ上に第１の絶縁層
１２、第１の導体層１３、第２の絶縁層１４、第２の導
体層１５、第３の絶縁層１６、第３の導体層１７が順次
積層された構成となっている。
【００３０】第２の回路部３において、複数の絶縁層
は、コア基板の樹脂層５ａと同様に、低誘電率で低いＴ
ａｎδ有すると共に、優れた高周波特性を有する誘電絶
縁材によって形成されている。第２の回路部３におい
て、複数の導体層は、例えばＣｕ等の導電性の高い金属
層からなり、スパッタリング法や化学蒸着（CVD:Chemic
alVapor Deposition）法等といった薄膜技術によって各
絶縁層の層間に成膜され、エッチング処理等でパターン
形成されている。また、第２の回路部３においては、複
数の導体層間に、これら導体層を互いに電気的に接続さ
せるビア１８が複数設けられており、これらのビア１８
が複数の導体層を層間接続させている。
【００３１】フィルタ素子４は、例えばインダクタンス
やコンデンサ等のチップ部品を用いた集中定数設計では
なく、マイクロストリップラインやストリップライン等
といった分布定数にて設計されている。このフィルタ素
子４は、図２及び図３に示すように、第１の回路部２に
おける第３の配線層１０の一部に設けられた一対の第１
の共振器線路（以下、第１の線路と記す。）１９ａ、１
９ｂと、第２の回路部３における形成面２ａから数えて
２番目の導体層、すなわち第２の導体層１５の一部に設
けられた一対の第２の共振器線路（以下、第２の線路と
記す。）２０ａ、２０ｂとが積層されており、これら一
対の線路がビアやスルーホール等からなる接続部２１に
よって選択的に接続されている。
【００３２】このフィルタ素子４は、積層されている第
１の線路１９ａ、１９ｂと第２の線路２０ａ、２０ｂと
の間に、回路部２における形成面２ａから数えて１番目
の導体層、すなわち第１の導体層１３の一部に設けられ
た第１のグランド部２２が設けられており、この第１の
グランド部２２が第２の線路２０ａ、２０ｂに対する接
地導体となる。
【００３３】フィルタ素子４において、第１の線路１９
ａ、１９ｂは、それぞれ直線状を呈し、幅方向が対向す
るように略平行に配置されている。フィルタ素子４にお
いて、第２の線路２０ａ、２０ｂは、第１の線路１９
ａ、１９ｂと同様に、それぞれ直線状を呈し、幅方向が
対向するように略平行に配置されている。また、フィル
タ素子４においては、第１の線路１９ａの直上に第２の
線路２０ａが形成され、第１の線路１９ｂの直上に第２
の線路２０ｂが形成されていると共に、これらのフィル
タ回路装置１の厚み方向に対向する線路同士が接続部２
１によってそれぞれ一端部で電気的に接続されている。
具体的には、第１の線路１９ａ及び第２の線路２０ａの
相対する一端部と、第１の線路１９ｂ及び第２の線路２
０ｂの相対する一端部とが、それぞれ接続部２１によっ
て接続されている。
【００３４】フィルタ素子４において、一対の第２の線
路２０ａ、２０ｂには、長手方向の略中央部付近から、
第２の線路２０ａ、２０ｂの対向する方向とは反対の方
向に突出するように給電部２３がそれぞれ設けられてい
る。そして、第２の線路２０ａ、２０ｂには、接続部２
１と接続されている一端部とは反対側の他端部に、第１
のグランド部２２と接続する短絡ビア２４がそれぞれ設
けられている。
【００３５】フィルタ素子４においては、第１の線路１
９ａ、１９ｂの直下、すなわち第１の回路部２における
第１の配線層６の一部に第２のグランド部２５ａと、第
２の線路２０ａ、２０ｂの直上、すなわち第２の回路部
３における形成面２ａから数えて３番目の導体層となる
第３の導体層１７の一部に第３のグランド部２５ｂとが
形成されている。フィルタ素子４においては、第１の線
路１９ａ、１９ｂ及び第２の線路２０ａ、２０ｂの周囲
に、第１のグランド部２２と、第２のグランド部２５ａ
と、第３のグランド部２５ｂとを電気的に層間接続させ
るビアやスルーホール等からなるシールド部２６が複数
形成されている。これにより、フィルタ素子４において
は、第２のグランド部２５ａ、第３のグランド部２５ｂ
及びシールド部２６が、第１の線路１９ａ、１９ｂ及び
第２の線路２０ａ、２０ｂをシールドすることになる。
【００３６】具体的に、このフィルタ素子４において、
第１の線路１９ａ、１９ｂは、その長さが７ｍｍ程度、
幅が１ｍｍ程度、厚みが１００μｍより厚くなるよう
に、比誘電率が３．８程度の誘電絶縁材を有する厚みが
０．７ｍｍ程度の第１の回路部２の形成面２ａから露出
するように第３の配線層１０の一部に低インピーダンス
線路として形成されている。このフィルタ素子４におい
て、第２の線路２０ａ、２０ｂは、その長さが７ｍｍ程
度、幅が５０μｍ程度、厚みが５０μｍより薄くなるよ
うに、比誘電率が２．６５程度の誘電絶縁材を厚みが２
０μｍ程度になるように成膜させた第２の絶縁層１４上
の第２の導体層１３の一部に高インピーダンス線路とし
て形成されている。
【００３７】以上のような構成のフィルタ回路装置１で
は、フィルタ素子４の高インピーダンス線路となる一対
の第２の線路２０ａ、２０ｂが第２の回路部３の第２の
導体層１５の一部に形成されており、この第２の導体層
１５がスパッタリング法やＣＶＤ法といった薄膜技術に
よって形成されている。このため、このフィルタ回路装
置１では、一対の第２の線路２０ａ、２０ｂをメッキ法
といった厚膜技術で形成された低インピーダンス線路と
なる一対の第１の線路１９ａ、１９ｂよりも大幅に厚み
を薄くして精度良く形成させることが可能である。
【００３８】したがって、このフィルタ回路装置１で
は、フィルタ素子４において、薄膜技術により精度良く
大幅に薄く形成された一対の第２の線路２０ａ、２０ｂ
と、厚膜技術により形成された一対の第１の線路１９
ａ、１９ｂとのインピーダンスの比を大きくできること
から、これら一対の共振器線路の長さを大幅に短縮する
ことが可能となり更なる小型化が図れる。
【００３９】このフィルタ回路装置１では、フィルタ素
子４において、一対の第２の線路２０ａ、２０ｂが薄膜
技術により薄く形成されていることから、例えばめっき
法といった厚膜技術により共振器線路を形成する場合に
比べて厚みが大幅に薄く、厚み寸法のばらつきが抑制さ
れた一対の第２の線路２０ａ、２０ｂを精度良く形成す
ることが可能であり、フィルタ特性の劣化が防止され
る。
【００４０】このフィルタ回路装置１は、フィルタ素子
４が、一対の第１の線路１９ａ、１９ｂと、一対の第２
の線路２０ａ、２０ｂとが誘電絶縁材を介して積層させ
られた状態で、これら一対の線路の長手方向の一端部同
士が接続部２２で接続された構造、すなわち一対の共振
器線路が誘電絶縁材を挟むように接続部２２で折り返さ
れたような構造になっている。
【００４１】したがって、このフィルタ回路装置１で
は、フィルタ素子４における第１の線路１９ａ、１９ｂ
及び第２の線路２０ａ、２０ｂの長さを、フィルタ素子
４と同じ周波数帯域に用いる一対の共振器線路を平面で
形成した場合の共振器線路の長さに比べて半分以下にで
きることから、フィルタ素子４の占有面積を小さくして
小型化することが可能である。
【００４２】このフィルタ回路装置１では、フィルタ素
子４の高インピーダンス線路となる一対の第２の線路２
０ａ、２０ｂを、低インピーダンス線路となる一対の第
１の線路１９ａ、１９ｂが形成されている第１の回路部
２よりも低い比誘電率を有する誘電絶縁材により形成さ
れた第２の絶縁層１４上に設けられていることから、こ
れら一対の共振器線路の長さを更に短縮させることが可
能となる。
【００４３】このフィルタ回路装置１では、フィルタ素
子４において、一対の第１の線路１９ａ、１９ｂと一対
の第２の線路２０ａ、２０ｂとの層間に第１のグランド
部２２が設けられおり、この第１のグランド部２２が一
対の第１の線路１９ａ、１９ｂと一対の第２の線路２０
ａ、２０ｂとの間でシールドとして機能することから、
これら一対の共振器導体線同士が干渉することで生じる
フィルタ特性の劣化を防止する。
【００４４】次に、上述したフィルタ回路装置１の製造
方法について説明する。フィルタ回路装置１は、先ず、
第１の回路部２を形成する。この第１の回路部２の作製
工程について、以下図４〜図１２を参照しながら詳細に
説明する。
【００４５】第１の回路部作製工程は、図４に示すよう
に、コア基板５の表裏主面に第１の配線層６、第２の配
線層７、コア基板５を貫く複数のビア３０を形成する第
１の配線層形成工程ｓ−１と、コア基板５の表裏主面に
第１の樹脂付金属膜８と第２の樹脂付金属膜９とをそれ
ぞれ接合する第１の樹脂付金属膜接合工程ｓ−２と、こ
れらの樹脂付金属膜８、９とにビア３１を形成するビア
形成工程ｓ−３と、第１の樹脂付金属膜８の金属層８ｂ
に第３の配線層１０を形成すると共に、第２の樹脂付金
属膜９の金属層９ｂに第４の配線層１１を形成する第２
の配線層形成工程ｓ−４とを経て回路部中間体３２を作
製する。
【００４６】第１の回路部作製工程は、回路部中間体３
２に第３の配線層１０を被覆する第３の樹脂付金属膜３
３と、第４の配線層１１を被覆する第４の樹脂付金属膜
３４とを接合する第２の樹脂付金属膜接合工程ｓ−５
と、第３の樹脂付金属膜３３と第４の樹脂付金属膜３４
とに対して研磨処理を施して第３の配線層１０が露出す
る形成面２ａを形成する研磨工程ｓ−６とを経て第１の
回路部２を作製することになる。
【００４７】以上のような工程によって第１の回路部２
を作製する際は、図５に示すように、例えばＣｕ等の導
電性の高い金属層からなる金属層５ｂが樹脂層５ａの表
裏主面にめっき法等で成膜されたコア基板５を用意す
る。このコア基板５における樹脂層５ａは、優れた高周
波特性を有する誘電絶縁材で形成されている。
【００４８】次に、コア基板５には、図６に示すよう
に、第１の配線層形成工程ｓ−１が施される。コア基板
５には、例えばドリルやレーザ等による孔穿加工が施さ
れてビアホール３０ａが複数形成され、これらビアホー
ル３０ａの内壁に例えばめっき等が施されて導電ペース
ト３０ｂが埋め込まれた後に、めっき等によって蓋形成
が行われることで樹脂層５ａの表裏主面に成膜された金
属層５ｂを電気的に接続させるビア３０が形成される。
ビア３０では、ビアホール３０ａ内に導電ペースト３０
ｂが埋め込まれ後に、ビアホール３０ａの開口部をめっ
き等で蓋形成されていることから、直上にビア等を形成
させることが可能である。
【００４９】コア基板５には、樹脂層５ａの表裏主面に
成膜された金属層５ｂそれぞれに、例えばフォトリソグ
ラフ処理等が施されることにより、これら金属層５ｂが
それぞれパターニングされて樹脂層５ａの表裏主面にパ
ターン導体として第１の配線層６と第２の配線層７とが
形成される。第１の配線層形成工程ｓ−１において、第
１の配線層６には、フィルタ素子４における第２のグラ
ンド部２５ａも他のパターン導体と一緒に形成される。
【００５０】次に、コア基板５には、図７に示すよう
に、第１の樹脂付金属膜接合工程ｓ−２が施される。コ
ア基板５には、第１の配線層６を被覆するように第１の
樹脂付金属膜８が接合されると共に、第２の配線層７を
被覆するように第２の樹脂付金属膜９が接合される。こ
れら第１の樹脂付金属膜８及び第２の樹脂付金属膜９
は、例えばＣｕ等の導電性の高い金属からなる金属膜８
ｂ、９ｂが、優れた高周波特性を有する誘電絶縁材から
なる樹脂層８ａ、９ａの一方主面全面にめっき法等によ
って成膜された構成となっている。これら第１の樹脂付
金属膜８及び第２の樹脂付金属膜９は、コア基板５にお
ける第１の配線層６上及び第２の配線層７上に例えば接
着樹脂、いわゆるプリプレグ樹脂によって接合されるこ
とになる。なお、これら第１の樹脂付金属膜８及び第２
の樹脂付金属膜９では、樹脂層８ａ、９ａが熱可塑性樹
脂によって形成されている場合、プリプレグ樹脂を用い
ずに接合させることも可能である。
【００５１】次に、第１の樹脂付金属膜８及び第２樹脂
付金属膜９には、図８に示すように、ビア形成工程ｓ−
３が施される。第１の樹脂付金属膜８及び第２樹脂付金
属膜９には、コア基板５を貫くビア３０と同様にして、
ビア３１が形成される。具体的には、第１の樹脂付金属
膜８に第１の配線層６と第１の樹脂付金属膜８の金属膜
８ｂとを電気的に接続させるビア３１ａと、第２の樹脂
付金属膜９に第２の配線層７と第２の樹脂付金属膜９の
金属膜９ｂとを電気的に接続させるビア３１ｂとを形成
させる。ビア形成工程ｓ−３において、第１の樹脂付金
属膜８には、ビア３１ａと同様にして、フィルタ素子４
が形成される領域を囲むようにシールド部２６の一部と
してシールドビア２６ａも形成される。
【００５２】次に、第１の樹脂付金属膜８及び第２樹脂
付金属膜９には、図９に示すように、第２の配線層形成
工程ｓ−４が施される。第１の樹脂付金属膜８及び第２
樹脂付金属膜９には、第１の配線層６及び第２の配線層
７を形成する際の工程と同様にして第３の配線層１０及
び第４の配線層１１が形成される。具体的には、金属膜
８ｂ、９ｂそれぞれに例えばフォトリソグラフ処理等が
施されることにより、これら金属膜８ｂ、９ｂがそれぞ
れパターニングされて第１の樹脂付金属膜８の樹脂層８
ａ上にパターン導体として第３の配線層１０が形成され
ると共に、第２の樹脂付金属膜９の樹脂層９ａ上にパタ
ーン導体として第４の配線層１１が形成される。
【００５３】第２の配線層形成工程ｓ−４おいて、第３
の配線層１０には、第１の配線層６の一部に設けられて
いる第２のグランド部２５ａの直上に、一対の第１の線
路１９ａ、１９ｂが他のパターン導体と一緒に形成され
る。これら一対の第１の線路１９ａ、１９ｂは、めっき
法といった厚膜技術により形成された第３の配線層１０
の一部に設けられていることから、その厚みが１００μ
ｍより厚く形成されることになる。また、第４の配線層
１１は、フィルタ回路装置１をベース基板９０に実装さ
せた際にマザー基板からの電力の供給部や、電気信号の
入出力部として機能する入出力端子部３５となる。以上
のようにして、回路部中間体３２が形成される。
【００５４】次に、回路部中間体３２には、図１０及び
図１１に示すように、第２の樹脂付金属膜接合工程ｓ−
５が施される。回路部中間体３２には、第３の配線層１
０を被覆するように第３の樹脂付金属膜３３が接合され
ると共に、第４の配線層１１を被覆するように第４の樹
脂付金属膜３４が接合される。第３の樹脂付金属膜３３
及び第４の樹脂付金属膜３４は、上述した樹脂付金属膜
と同様、例えばＣｕ等の導電性の高い金属からなる金属
膜３３ａ、３４ａが、優れた高周波特性を有する誘電絶
縁材からなる樹脂層３３ｂ、３４ｂの一方主面全面にめ
っき法等によって成膜された構成となっている。
【００５５】第３の樹脂付金属膜３３及び第４の樹脂付
金属膜３４は、第３の配線層１０上及び第４の配線層１
１上にプリプレグ樹脂によって回路部中間体３２の両主
面に接合されることになる。なお、これら第３の樹脂付
金属膜３３及び第４の樹脂付金属膜３４は、樹脂層３３
ｂ、３４ｂが熱可塑性樹脂によって形成されている場
合、プリプレグ樹脂を用いずに接合させることも可能で
ある。
【００５６】次に、第３の樹脂付金属膜３３及び第４の
樹脂付金属膜３４には、図１２に示すように、研磨工程
ｓ−６が施される。第３の樹脂付金属膜３３及び第４の
樹脂付金属膜３４には、例えばアルミナとシリカの混合
液からなる研磨材等により、金属膜３３ａ、３４ａが臨
む両主面全体に研磨処理が施される。
【００５７】具体的に、第３の樹脂付金属膜３３には、
第３の配線層１０が露出するまで研磨処理が施される。
第４の樹脂付金属膜３４には、第４の配線層１１を露出
させることなく樹脂層３４ｂが所定の厚みΔｘを残すよ
うにして研磨処理が施される。これにより、第３の配線
層１０が露出する面は、パターン導体の間に樹脂層３３
ｂが埋め込まれることになり、高精度に平坦化された形
成面２ａとなる。以上のようにして、形成面２ａにフィ
ルタ素子４における第１の線路１９ａ、１９ｂが形成さ
れた第１の回路部２が作製される。なお、この第１の回
路部２おいては、各樹脂層に比誘電率を３．８程度とす
る比較的に高い誘電率を有する誘電絶縁材が用いられて
いる。
【００５８】この第１の回路部２では、後述する第２の
回路部作製工程において、第３の配線層１０上に第２の
回路部３が形成されることになり、第２の回路部３が第
３の配線層１０を薬品、機械的或いは熱的負荷から保護
することから、第３の配線層１０が露出するまで樹脂層
３３ｂに研磨処理が施されている。第１の回路部２は、
係る構成によって後述する第２の回路部作製工程におい
て、第３の配線層１０が第２の回路部３に対する電源系
の配線部や制御系の配線部或いはグランド部を構成する
ことになる。
【００５９】また、第１の回路部２では、係る構成によ
って後述する第２の回路部作製工程において、第４の配
線層１１が残された樹脂層３４ｂによって薬品や機械的
或いは熱的負荷から保護されることになる。そして、第
１の回路部２においては、第４の配線層１１が、第２の
回路部３を形成した後に、上述した樹脂層３４ｂが切削
除去することにより露呈されて入出力端子部３５を構成
することになる。
【００６０】上述した第１の回路部作製工程は、回路部
中間体３２を作製する工程を従来の多層基板の作製工程
と同様とすることで、多層基板の作製プロセスをそのま
ま適用可能であるとともに、量産性も高いといった特徴
を有している。なお、第１の回路部作製工程について
は、上述した工程に限定されるものではなく、従来採用
されている種々の多層基板の作製工程が採用されても良
いことは勿論である。
【００６１】次に、第２の回路部３の作製工程につい
て、以下図１３〜図１９を参照しながら詳細に説明す
る。第２の回路部作製工程は、図１３に示すように、第
１の回路部２の形成面２ａ上に第１の絶縁層１２を形成
する第１の絶縁層形成工程ｓ−７と、第１の絶縁層１２
の表面に第１の導体層１３を形成する第１の導体層形成
工程ｓ−８と、第１の絶縁層１２と第１の導体層１３と
からなる第１の単位配線層３６にビア１８等を形成する
ビア形成工程ｓ−９とを経る。
【００６２】第２の回路部作製工程は、第１の単位配線
層３６上に、第２の絶縁層１４と第２の導体層１５とか
らなる第２の単位配線層３７を形成する第２の単位配線
層形成工程ｓ−１０と、第２の単位配線層３７上に第３
の絶縁層１６と第３の導体層１７とからなる第３の単位
配線層３８を形成する第３の単位配線層形成工程ｓ−１
１とを経て第２の回路部３を作製させることになる。
【００６３】以上のような工程によって第２の回路部３
を作製する際は、図１４に示すように、先ず、第１の回
路部２の形成面２ａに第１の絶縁層形成工程ｓ−７が施
される。第１の回路部２の形成面２ａには、低誘電率で
低いＴａｎδ有すると共に優れた高周波特性を有する誘
電絶縁材が全面に亘って供給され、この誘電絶縁材から
なる第１の絶縁層１２が形成される。第１の絶縁層１２
となる誘電絶縁材には、例えばベンゾシクロブテン（Ｂ
ＣＢ）、ポリイミド、ポリノルボルネン（ＰＮＢ）、液
晶ポリマ（ＬＣＰ）或いはエポキシ樹脂やアクリル系樹
脂等が用いられる。ここでは、第１の誘電層１２を比誘
電率が２．６５程度の低い誘電率を有する誘電絶縁材で
形成させている。第１の絶縁層１２の形成方法として
は、比較的に形成する厚み等を制御し易い、例えばスピ
ンコート法、カーテンコート法、ローリコート法、ディ
ップコート法等が適用される。
【００６４】次に、第１の絶縁層１２には、図１５に示
すように、第１の導体層形成工程ｓ−８が施される。第
１の絶縁層１２には、例えばスパッタリング法やＣＶＤ
法等といった薄膜技術により、その表面全面に亘って金
属膜３９が成膜される。この金属膜３９は、例えばＣｕ
等の導電性の高い金属が５０μｍより薄く成膜された状
態になっている。
【００６５】次に、金属膜３９には、図１６に示すよう
に、パターンニング処理が施される。これにより、金属
膜３９は、第１の導体層１３となる。具体的には、金属
膜３９に例えばフォトリソグラフ処理等が施されること
により、これら金属膜３９がパターニングされて第１の
絶縁層１２上にパターン導体として第１の導体層１３が
形成される。このとき、第１の導体層１３には、その一
部に、フィルタ素子４における第１のグランド部２２も
他のパターン導体と一緒に形成される。このようにし
て、第１の絶縁層１２と第１の導体層とによって構成さ
れる第１の単位配線層３６が形成される。
【００６６】次に、第１の単位配線層３６には、図１７
に示すように、ビア形成工程ｓ−９が施される。第１の
単位配線層３６には、例えばドリルやレーザ等による孔
穿加工が施されてビアホール１８ａが複数形成され、こ
れらビアホール１８ａの内壁に例えばめっき等が施され
て導電ペースト１８ｂが埋め込まれた後に、スパッタリ
ング法やＣＶＤ法等によって金属膜による蓋形成が行わ
れることで第３の配線層１０と電気的に接続させるビア
１８が形成される。ビア１８においては、ビアホール１
８ａ内に導電ペースト１８ｂが埋め込まれ後に、ビアホ
ール１８ａの開口部を金属膜等で蓋形成されていること
から、直上にビア等を形成させることが可能である。
【００６７】このビア形成工程ｓ−９において、第１の
単位配線層３６には、ビア１８と同様にして、フィルタ
素子４における接続部２１の一部として接続ビア２１ａ
が一対の第１の線路１９ａ、１９ｂの一端に接続される
ようにそれぞれ形成される。また、第１の単位配線層３
６には、ビア１８と同様にして、フィルタ素子４におけ
るシールド部２６の一部としてシールドビア２６ａの直
上にシールドビア２６ｂが複数形成される。
【００６８】次に、第１の単位配線層３６には、図１８
に示すように、第２の単位配線層形成工程ｓ−１０が施
される。第１の単位配線層３６上には、第１の絶縁層１
２及び第１の導体層１３と同様の材料を用いると共に、
同様の工程を経ることにより、第２の絶縁層１４と第２
の導体層１５とによって構成される第２の単位配線層３
７が形成される。この第２の単位配線層３７にも、ビア
形成工程ｓ−９と同様にしてビア１８が形成される。
【００６９】第２の単位配線層形成工程ｓ−１０におい
て、第２の導体層１５には、第３の配線層１０の一部に
設けられている一対の第１の線路１９ａ、１９ｂと対向
するように一対の第２の線路２０ａ、２０ｂが他のパタ
ーン導体と一緒に形成される。これら一対の第２の線路
２０ａ、２０ｂは、スパッタリング法やＣＶＤ法といっ
た薄膜技術により形成された第２の導体層１５の一部に
設けられていることから、その厚みが５０μｍより薄く
なるように形成されている。
【００７０】第２の単位配線層形成工程ｓ−１０におい
て、第２の導体層１５には、一対の第２の線路２０ａ、
２０ｂの長手方向の略中央部付近から、一対の第２の線
路２０ａ、２０ｂが対向する方向とは反対の方向に突出
するように図１８には図示されていない給電部２３が他
のパターン導体と一緒に形成される。
【００７１】また、第２の単位配線層形成工程ｓ−１０
において、第２の単位配線層３７には、ビア１８と同様
にして、フィルタ素子４における接続部２１の一部とし
て上接続ビア２１ｂが第１の単位配線層３６に形成され
た下接続ビア２１ａの直上に一対の第２の線路２０ａ、
２０ｂの一端部に接続されて形成される。第２の単位配
線層３７には、ビア１８と同様にして、フィルタ素子４
における図１８には図示されていない短絡ビア２４が一
対の第２の線路２０ａ、２０ｂの他端部を第１のグラン
ド部２２に短絡させるように形成される。
【００７２】第２の単位配線層３７には、ビア１８と同
様にして、フィルタ素子４におけるシールド部２６の一
部としてシールドビア２６ｂの直上にシールドビア２６
ｃが複数形成される。これにより、接続部２１は、下接
続ビア２１ａと上接続ビア２１ｂとによって構成される
ことになる。
【００７３】次に、第２の単位配線層３７には、図１９
に示すように、第３の単位配線層形成工程ｓ−１１が施
される。第２の単位配線層３７上には、第１の絶縁層１
２及び第１の導体層１３と同様の材料を用いると共に、
同様の工程を経ることにより、第３の絶縁層１６と第３
の導体層１７とによって構成される第３の単位配線層３
８が形成される。この第３の単位配線層３８にも、ビア
形成工程ｓ−９と同様にしてビア１８が形成される。第
３の単位配線層形成工程ｓ−１１において、第３の導体
層１７には、フィルタ素子４における第３のグランド部
２５ｂも他のパターン導体と一緒に形成される。
【００７４】第３の単位配線層形成工程ｓ−１１におい
て、第３の単位配線層３８には、ビア１８と同様にし
て、フィルタ素子４におけるシールド部２６の一部とし
てシールドビア２６ｃの直上にシールドビア２６ｄが複
数形成される。これにより、シールド部２６は、シール
ドビア２６ａ〜２６ｄによって構成されることになる。
【００７５】以上のようにして、第１の回路部２の第３
の配線層１０の一部に設けられた一対の第１の線路１９
ａ、１９ｂと、第２の回路部３の第２の導体層１５の一
部に設けられた一対の第２の線路２０ａ、２０ｂとが誘
電絶縁材を介して積層させられた構造のフィルタ素子４
が形成される。また、このようにして、パターン導体で
ある導体層が薄膜技術によって形成されている第２の回
路部３が作製される。
【００７６】次に、第１の回路部２には、図２０に示す
ように、形成面２ａとは反対側の主面、すなわち実装面
２ｂ上に露出している樹脂層３４ｂに例えばアルミナと
シリカの混合液からなる研磨材等を用いた研磨処理が施
される。これにより、第１の回路部２は、実装面２ｂに
第４の配線層１１が露出することになる。
【００７７】次に、第１の回路部２の実装面２ｂ及び第
２の回路部３の第３の単位配線層側の主面には、図２１
に示すように、レジスト層４０ａ、４０ｂが全面に亘っ
て形成される。このレジスト層４０ａ、４０ｂには、例
えばフォトリソグラフ法等により所定の位置に第４の配
線層１０や第３の導体層１７を露出させる開口部４１
ａ、４１ｂが設けられる。そして、これらの開口部４１
ａ、４１ｂには、図２２に示すように、例えばＡｕやＮ
ｉからなる電極端子４２ａ、４２ｂがメッキ法等により
形成される。以上のようにして、第１の回路部２と第２
の回路部３とに跨って形成されたフィルタ素子４を有す
るフィルタ回路装置１が製造される。
【００７８】上述したフィルタ回路装置１の製造方法で
は、フィルタ素子４の高インピーダンス線路となる一対
の第２の線路２０ａ、２０ｂを第２の回路部３の第２の
導体層１５の一部に形成させており、この第２の導体層
１５をスパッタリング法やＣＶＤ法といった薄膜技術に
よって形成させている。このため、このフィルタ回路装
置１の製造方法では、一対の第２の線路２０ａ、２０ｂ
をメッキ法といった厚膜技術で形成させた低インピーダ
ンス線路となる一対の第１の線路１９ａ、１９ｂよりも
大幅に厚みを薄くして精度良く形成させることが可能で
ある。
【００７９】したがって、このフィルタ回路装置１の製
造方法では、フィルタ素子４において、薄膜技術により
精度良く大幅に薄く形成させた一対の第２の線路２０
ａ、２０ｂと、厚膜技術により形成させた一対の第１の
線路１９ａ、１９ｂとのインピーダンスの比を大きくで
きることから、これら一対の共振器線路の長さを大幅に
短縮して更なる小型化が図られたフィルタ回路装置１が
得られる。
【００８０】このフィルタ回路装置１の製造方法では、
フィルタ素子４における一対の第２の線路２０ａ、２０
ｂを薄膜技術によって大幅に薄く形成させていることか
ら、例えばめっき法といった厚膜技術により共振器線路
を形成する場合に比べて厚みを大幅に薄くさせると共
に、厚み寸法のばらつきを抑制させた一対の第２の線路
２０ａ、２０ｂを精度良く形成することが可能となり、
フィルタ特性の劣化が防止されたフィルタ素子４を有す
るフィルタ回路装置１を歩留まり良く製造させる。
【００８１】このフィルタ回路装置１の製造方法では、
一対の第１の線路１９ａ、１９ｂと、一対の第２の線路
２０ａ、２０ｂとが誘電絶縁材を介して積層させられた
状態で、これら一対の線路の長手方向の一端部同士が接
続部２２で接続された構造、すなわち一対の共振器線路
が誘電絶縁材を挟むように接続部２２で折り返されたよ
うな構造のフィルタ素子４を有するフィルタ回路装置１
が製造される。
【００８２】したがって、このフィルタ回路装置１の製
造方法では、フィルタ素子４における第１の線路１９
ａ、１９ｂ及び第２の線路２０ａ、２０ｂの長さを、例
えばフィルタ素子４と同じ周波数帯域に用いる一対の共
振器線路を平面で形成した場合の共振器線路の長さに比
べて半分以下にできることから、フィルタ素子４の占有
面積を小さくして小型化が図られたフィルタ回路装置１
が得られる。
【００８３】このフィルタ回路装置１の製造方法では、
フィルタ素子４の高インピーダンス線路となる一対の第
２の線路２０ａ、２０ｂを、低インピーダンス線路とな
る一対の第１の線路１９ａ、１９ｂが形成されている第
１の回路部２よりも低い比誘電率を有する誘電絶縁材か
らなる第２の絶縁層１４上に形成させていることから、
これら一対の共振器線路の長さを更に短縮させることが
可能となる。
【００８４】このフィルタ回路装置１の製造方法では、
フィルタ素子４における第１のグランド部２２を、一対
の第１の線路１９ａ、１９ｂと一対の第２の線路２０
ａ、２０ｂとの層間に形成させており、第１のグランド
部２２が一対の第１の線路１９ａ、１９ｂと一対の第２
の線路２０ａ、２０ｂとの間でシールドとして機能する
ことから、これら一対の共振器導体線同士が干渉するこ
とで生じるフィルタ特性の劣化が防止されたフィルタ素
子４を有するフィルタ回路装置１が得られる。
【００８５】上述したフィルタ回路装置１においては、
図２３に示すように、ベース基板９０に実装されると共
に、第２の回路部３上に例えばフリップチップ法等によ
って半導体部品９１が実装され、これら半導体部品９１
をシールドカバー９２が覆って保護するようにされてい
る。フィルタ回路装置１において、ベース基板９０に実
装される際は、第２の回路部３側に形成された電極端子
４２ａが、半導体部品９１に接続される接続端子を構成
する。フィルタ回路装置１において、ベース基板９０に
実装される際は、第１の回路部２の実装面２ｂに露出す
る第４の配線層１１と電気的に接続されている電極端子
４２ｂが、ベース基板９０に対する接続端子として機能
することになる。
【００８６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、フィルタ素子の高インピーダンス線路となる第
１のフィルタ線路を薄膜技術によって形成させており、
第１のフィルタ線路を厚膜技術で形成された低インピー
ダンス線路より大幅に厚みを薄く、幅を狭くできること
から、高インピーダンス線路と低インピーダンス線路と
のインピーダンスの比が大きくなり、フィルタ素子を構
成する一対の線路の長さを大幅に短縮してフィルタ回路
装置の更なる小型化が図れる。
【００８７】本発明によれば、フィルタ素子の高インピ
ーダンス線路が薄膜技術によって形成されており、高イ
ンピーダンス線路を厚膜技術で形成した場合に比べて厚
みを薄くすると共に、厚み寸法のばらつきを抑制させて
精度良く形成させることから、フィルタ特性が優れたフ
ィルタ素子を有するフィルタ回路装置を歩留まり良く製
造できる。
【００８８】本発明によれば、回路装置の内層に、高イ
ンピーダンス線路と低インピーダンス線路とを回路層の
積層方向に絶縁層を介して略平行に対向させると共に、
高インピーダンス線路と低インピーダンス線路とにおけ
る回路層の積層方向に対向する線路の一端部同士を電気
的に接続させた構造のフィルタ素子、すなわち一対の線
路が誘電絶縁材を介して一端部で折り返された構造のフ
ィルタ素子を形成させている。
【００８９】したがって、本発明によれば、一対の線路
が一端部で折り返された構造のフィルタ素子における一
対の線路の長さを、フィルタ素子を構成する一対の線路
を平面的に形成した場合の線路の長さに比べて半分以下
にできることから、フィルタ素子の占有面積を小さくす
ることが可能となり、フィルタ回路装置の小型化が図れ
る。
【００９０】本発明によれば、フィルタ素子の高インピ
ーダンス線路が、低インピーダンス線路を有する回路層
を構成する絶縁層よりも低い誘電率を有する低誘電絶縁
材による低誘電絶縁層と、配線層とで構成される低誘電
回路層に形成されていることから、フィルタ素子におけ
る一対の線路の長さを更に短縮させることが可能とな
る。
【図面の簡単な説明】
【図１】本発明に係るフィルタ回路装置がベース基板に
実装された状態を示す縦断面図である。
【図２】同フィルタ回路装置に備わるフィルタ素子を一
部透視して示す斜視図である。
【図３】同フィルタ回路装置に備わるフィルタ素子であ
り、同図（ａ）は第３のグランド部を示す平面図、同図
（ｂ）は第２の共振器線路を示す平面図、同図（ｃ）は
第１のグランド部を示す平面図、同時（ｄ）は第１の共
振器線路を示す平面図、同図（ｅ）は第２のグランド部
を示す平面図である。
【図４】同フィルタ回路装置における第１の回路部の作
製工程図である。
【図５】同フィルタ回路装置における第１の回路部の作
製工程を説明するため図であり、コア基板を示す縦断面
図である。
【図６】同フィルタ回路装置における第１の回路部の作
製工程を説明するため図であり、第１の配線層及び第２
の配線層が形成された状態を示す縦断面図である。
【図７】同フィルタ回路装置における第１の回路部の作
製工程を説明するため図であり、コア基板に第１の樹脂
付金属膜及び第２の樹脂付金属膜を接合させる状態を示
す縦断面図である。
【図８】同フィルタ回路装置における第１の回路部の作
製工程を説明するため図であり、第１の樹脂付金属膜及
び第２の樹脂付金属膜にビアが形成された状態を示す縦
断面図である。
【図９】同フィルタ回路装置における第１の回路部の作
製工程を説明するため図であり、回路部中間体を示す縦
断面図である。
【図１０】同フィルタ回路装置における第１の回路部の
作製工程を説明するため図であり、回路部中間体に第３
の樹脂付金属膜及び第４の樹脂付金属膜を接合させる状
態を示す縦断面図である。
【図１１】同フィルタ回路装置における第１の回路部の
作製工程を説明するため図であり、回路部中間体に第３
の樹脂付金属膜及び第４の樹脂付金属膜を接合させた状
態を示す縦断面図である。
【図１２】同フィルタ回路装置における第１の回路部の
作製工程を説明するため図であり、第１の回路部を示す
縦断面図である。
【図１３】同フィルタ回路装置における第２の回路部の
作製工程図である。
【図１４】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、形成面に第１の絶縁
層が形成された状態を示す縦断面図である。
【図１５】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、第１の絶縁層上に金
属膜が形成された状態を示す縦断面図である。
【図１６】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、第１の導体層が形成
された状態を示す縦断面図である。
【図１７】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、第１の単位配線層に
ビアが形成された状態を示す縦断面図である。
【図１８】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、第１の単位配線層上
に第２の単位配線層が形成された状態を示す縦断面図で
ある。
【図１９】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、第２の単位配線層上
に第３の単位配線層が形成された状態を示す縦断面図で
ある。
【図２０】同フィルタ回路装置における第２の回路部の
作製工程を説明するため図であり、第１の回路部上に回
路部が形成された状態を示す縦断面図である。
【図２１】同フィルタ回路装置の作製工程を説明するた
め図であり、レジスト層が形成された状態を示す縦断面
図である。
【図２２】同フィルタ回路装置の作製工程を説明するた
め図であり、フィルタ回路装置を示す縦断面図である。
【図２３】同フィルタ回路装置をベース基板に実装させ
た状態を示す縦断面図である。
【図２４】平面型構造のバンドパスフィルタを有するフ
ィルタ回路を示す概略平面図である。
【図２５】トリプレート構造のバンドパスフィルタを有
するフィルタ回路であり、同図（ａ）は一部を透視して
示す斜視図、同図（ｂ）は上層のグランド部を示す平面
図、同図（ｃ）は共振器線路を示す平面図、同図（ｄ）
は下層のグランド部を示す平面図である。
【図２６】トリプレート構造のバンドパスフィルタを等
価回路的に示す模式図である。
【符号の説明】
１ フィルタ回路装置、２ 第１の回路部、３ 第２の
回路部、４ フィルタ素子、５ コア基板、６ 第１の
配線層、７ 第２の配線層、８ 第１の樹脂付金属膜、
９ 第２の樹脂付金属膜、１０ 第３の配線層、１１
第４の配線層、１２ 第１の絶縁層、１３ 第１の導体
層、１４ 第２の絶縁層、１５ 第２の導体層、１６
第３の絶縁層、１７ 第３の導体層、１８ ビア、１９
ａ，１９ｂ 第１の共振器線路、２０ａ，２０ｂ 第２
の共振器線路、２１ 接続部、２２ 第１のグランド
部、２３ 給電部、２４ 短絡ビア、２５ａ 第２のグ
ランド部、２５ｂ 第３のグランド部、２６ シールド
部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年３月１２日（２００３．３．１
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA12 AA13 AA15 AA43 BB01 BB02 BB20 CC08 CC21 CC32 DD16 DD17 DD22 DD32 EE34 FF04 FF07 FF18 GG15 5J006 HB05 HB13 HB17 HB22 JA21 LA21 NA03 5J014 CA56

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 誘電絶縁材からなる絶縁層と、パターン
    導体からなる配線層とによって構成される回路層が複数
    積層された回路部と、 上記回路層における上記配線層の一部に設けられた互い
    に平行な一対の線路からなる第１のフィルタ線路と第２
    のフィルタ線路とが、異なる上記回路層に、上記一対の
    線路の長尺方向が互いに略平行に対向するようにそれぞ
    れ形成されると共に、上記回路層の積層方向に相対する
    一端部で電気的に接続されているフィルタ素子とを備
    え、 上記フィルタ素子が、上記第１のフィルタ線路を薄膜技
    術によって上記第２のフィルタ線路よりも厚みを薄く、
    幅を狭く形成させた高インピーダンス線路と、上記第２
    のフィルタ線路を厚膜技術によって形成させた低インピ
    ーダンス線路とによって構成されているフィルタ回路装
    置。
  2. 【請求項２】 上記フィルタ素子が、上記第１のフィル
    タ線路を、上記第２のフィルタ線路が形成された上記回
    路層の上記絶縁層よりも低い誘電率を有する低誘電絶縁
    材からなる低誘電絶縁層と、上記配線層とによって構成
    される低誘電回路層に形成させている請求項２記載のフ
    ィルタ回路装置。
  3. 【請求項３】 誘電絶縁材からなる絶縁層と、パターン
    導体からなる配線層とによって構成される回路層を複数
    形成する回路層形成工程と、 複数の上記回路層の何れかに、上記配線層の一部に設け
    られた互いに平行な一対の線路からなる第１のフィルタ
    線路を形成する第１の線路形成工程と、 上記第１のフィルタ線路が形成された上記回路層以外の
    上記回路層の何れかに、上記配線層の一部に設けられた
    互いに平行な一対の線路からなる第２のフィルタ線路を
    形成する第２の線路形成工程と、 複数の上記回路層を積層させることで回路部を形成する
    回路部形成工程と、 上記回路層を積層させる際に、上記第１のフィルタ線路
    と上記第２のフィルタ線路とを、上記一対の線路の長尺
    方向が互いに略平行となるように対向させて積層させる
    と共に、上記回路層の積層方向に相対する一端部で電気
    的に接続させることによってフィルタ素子を形成させる
    素子形成工程とを有し、 上記第１の線路形成工程において、上記第１のフィルタ
    線路を薄膜技術によって上記第２のフィルタ線路よりも
    厚みを薄く、幅を狭く形成させた高インピーダンス線路
    として形成させ、 上記第２の線路形成工程において、上記第２のフィルタ
    線路を厚膜技術によって低インピーダンス線路として形
    成させるフィルタ回路装置の製造方法。
  4. 【請求項４】 上記第１の線路形成工程おいては、上記
    第１のフィルタ線路を、上記第２のフィルタ線路が形成
    された上記回路層の上記絶縁層よりも低い誘電率を有す
    る低誘電絶縁材からなる低誘電絶縁層と、上記配線層と
    によって構成された低誘電回路層に形成させる請求項３
    記載のフィルタ回路装置の製造方法。
JP2001397677A 2001-12-27 2001-12-27 フィルタ回路装置及びその製造方法 Expired - Fee Related JP3649183B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001397677A JP3649183B2 (ja) 2001-12-27 2001-12-27 フィルタ回路装置及びその製造方法
CNB028067339A CN1251350C (zh) 2001-12-27 2002-12-12 滤波电路装置及其制造方法
KR1020037011179A KR100949224B1 (ko) 2001-12-27 2002-12-12 필터 회로 장치 및 그 제조 방법
PCT/JP2002/013031 WO2003056654A1 (fr) 2001-12-27 2002-12-12 Circuit de filtrage et son procede de production
US10/468,874 US6914500B2 (en) 2001-12-27 2002-12-12 Filter circuit device and method of manufacturing the same
US11/119,225 US6972646B2 (en) 2001-12-27 2005-04-29 Filter circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001397677A JP3649183B2 (ja) 2001-12-27 2001-12-27 フィルタ回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003198226A true JP2003198226A (ja) 2003-07-11
JP3649183B2 JP3649183B2 (ja) 2005-05-18

Family

ID=19189228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001397677A Expired - Fee Related JP3649183B2 (ja) 2001-12-27 2001-12-27 フィルタ回路装置及びその製造方法

Country Status (5)

Country Link
US (2) US6914500B2 (ja)
JP (1) JP3649183B2 (ja)
KR (1) KR100949224B1 (ja)
CN (1) CN1251350C (ja)
WO (1) WO2003056654A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528839A (ja) * 2003-07-24 2006-12-21 モトローラ・インコーポレイテッド 部品を埋め込まれた回路基板及び製造方法
JP2007523574A (ja) * 2004-02-23 2007-08-16 ジョージア テック リサーチ コーポレイション 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント
WO2007119356A1 (ja) 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
WO2008143071A1 (ja) 2007-05-18 2008-11-27 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
JP2009028542A (ja) * 2007-07-30 2009-02-12 Vivant Medical Inc 電気外科用システムおよびそれとの使用のためのプリント回路板
WO2009028153A1 (ja) * 2007-08-24 2009-03-05 Panasonic Corporation 共振器とそれを用いたフィルタ
JP2009188770A (ja) * 2008-02-06 2009-08-20 Seiji Kagawa 帯状高周波伝送線路及び並列型高周波伝送線路
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
JP2012514426A (ja) * 2008-12-31 2012-06-21 インテル コーポレイション 集積アレイ送受信モジュール
US8212633B2 (en) 2007-09-27 2012-07-03 Murata Manufacturing Co., Ltd. Laminated band pass filter
WO2018144987A1 (en) * 2017-02-06 2018-08-09 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724109B2 (en) * 2005-11-17 2010-05-25 Cts Corporation Ball grid array filter
KR100748389B1 (ko) * 2006-06-27 2007-08-10 성균관대학교산학협력단 고속 차동 전송 선로 및 배선 방법
US7940148B2 (en) * 2006-11-02 2011-05-10 Cts Corporation Ball grid array resonator
US7646255B2 (en) * 2006-11-17 2010-01-12 Cts Corporation Voltage controlled oscillator module with ball grid array resonator
WO2008111391A1 (ja) * 2007-03-14 2008-09-18 Mitsubishi Electric Corporation 高周波パッケージ
US8253029B2 (en) * 2007-04-12 2012-08-28 Nec Corporation Filter circuit element and electronic circuit device
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US20090204080A1 (en) * 2008-02-12 2009-08-13 Baxter International Inc. Two-way valve connector
WO2009104251A1 (ja) * 2008-02-20 2009-08-27 富士通株式会社 フィルタ、分波器、通信モジュール、および通信装置
US20090236134A1 (en) * 2008-03-20 2009-09-24 Knecht Thomas A Low frequency ball grid array resonator
US8706049B2 (en) * 2008-12-31 2014-04-22 Intel Corporation Platform integrated phased array transmit/receive module
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
KR102043733B1 (ko) * 2012-05-10 2019-11-12 히타치가세이가부시끼가이샤 다층 배선 기판
CN102856614B (zh) * 2012-08-30 2015-01-14 南通大学 一种紧凑型微波分布式双通带带通滤波器
CN105552024B (zh) * 2016-03-14 2018-07-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10242792B2 (en) * 2016-05-20 2019-03-26 Murata Manufacturing Co., Ltd. Multilayer electronic component
CN107404300B (zh) * 2016-05-20 2020-09-22 株式会社村田制作所 层叠型电子部件
JP6607173B2 (ja) 2016-05-20 2019-11-20 株式会社村田製作所 積層型電子部品
JP6624026B2 (ja) 2016-05-20 2019-12-25 株式会社村田製作所 積層型電子部品
FR3065144B1 (fr) * 2017-04-06 2020-10-02 Thales Sa Filtre radiofrequence et procede de fabrication associe
US10993333B2 (en) * 2017-07-15 2021-04-27 Sanmina Corporation Methods of manufacturing ultra thin dielectric printed circuit boards with thin laminates
WO2020080018A1 (ja) * 2018-10-16 2020-04-23 株式会社村田製作所 高周波モジュール
CN111211767B (zh) * 2018-11-21 2023-10-03 英业达科技有限公司 噪声抑制电路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892415A (en) * 1995-11-20 1999-04-06 Murata Manufacturing Co., Ltd. Laminated resonator and laminated band pass filter using same
WO1998031066A1 (fr) * 1997-01-07 1998-07-16 Matsushita Electric Industrial Co., Ltd. Filtre multicouche
JP3522098B2 (ja) * 1997-12-25 2004-04-26 京セラ株式会社 積層型誘電体フィルタ
JP2001189605A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層ｒｆデバイス
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
CN1319208C (zh) * 2001-03-02 2007-05-30 松下电器产业株式会社 介电滤波器、天线收发转换装置和使用滤波器的通讯装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528839A (ja) * 2003-07-24 2006-12-21 モトローラ・インコーポレイテッド 部品を埋め込まれた回路基板及び製造方法
US7795995B2 (en) 2004-02-23 2010-09-14 Georgia Tech Research Corporation Liquid crystalline polymer and multilayer polymer-based passive signal processing components for RF/wireless multi-band applications
JP2007523574A (ja) * 2004-02-23 2007-08-16 ジョージア テック リサーチ コーポレイション 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント
US8013688B2 (en) 2004-02-23 2011-09-06 Georgia Tech Research Corporation Liquid crystalline polymer and multilayer polymer-based passive signal processing components for RF/wireless multi-band applications
JP2010114899A (ja) * 2004-02-23 2010-05-20 Georgia Tech Research Corp 液晶性ポリマー及び多層ポリマーベースの無線周波／無線マルチバンド用途の受動信号処理コンポーネント
WO2007119356A1 (ja) 2006-04-14 2007-10-25 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
US7671706B2 (en) 2006-04-14 2010-03-02 Murata Manufacturing Co., Ltd High frequency multilayer bandpass filter
WO2008143071A1 (ja) 2007-05-18 2008-11-27 Murata Manufacturing Co., Ltd. 積層帯域通過フィルタ
US7907034B2 (en) 2007-05-18 2011-03-15 Murata Manufacturing Co., Ltd. Laminated band-pass filter having an even number of LC parallel resonators
JP2009028542A (ja) * 2007-07-30 2009-02-12 Vivant Medical Inc 電気外科用システムおよびそれとの使用のためのプリント回路板
WO2009028153A1 (ja) * 2007-08-24 2009-03-05 Panasonic Corporation 共振器とそれを用いたフィルタ
US8248190B2 (en) 2007-08-24 2012-08-21 Panasonic Corporation Resonator and filter using the same
US8212633B2 (en) 2007-09-27 2012-07-03 Murata Manufacturing Co., Ltd. Laminated band pass filter
JP2009188770A (ja) * 2008-02-06 2009-08-20 Seiji Kagawa 帯状高周波伝送線路及び並列型高周波伝送線路
JP2012514426A (ja) * 2008-12-31 2012-06-21 インテル コーポレイション 集積アレイ送受信モジュール
WO2018144987A1 (en) * 2017-02-06 2018-08-09 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Also Published As

Publication number Publication date
JP3649183B2 (ja) 2005-05-18
CN1498443A (zh) 2004-05-19
US6914500B2 (en) 2005-07-05
KR100949224B1 (ko) 2010-03-24
CN1251350C (zh) 2006-04-12
US6972646B2 (en) 2005-12-06
WO2003056654A1 (fr) 2003-07-10
US20050190017A1 (en) 2005-09-01
KR20040067858A (ko) 2004-07-30
US20040085164A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
JP3649183B2 (ja) フィルタ回路装置及びその製造方法
KR100917508B1 (ko) 고주파 모듈 기판 장치
US7187559B2 (en) Circuit board device and its manufacturing method
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
US7978031B2 (en) High frequency module provided with power amplifier
US6900708B2 (en) Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP3732927B2 (ja) 多層配線基板
US7239851B2 (en) High frequency module
US7439840B2 (en) Methods and apparatuses for high-performing multi-layer inductors
US7064630B2 (en) High-frequency module and its manufacturing method
JP2003218271A (ja) 高周波モジュール用基板及び高周波モジュール
KR20040034575A (ko) 박막 회로 기판 장치 및 그 제조 방법
JP2003087007A (ja) 高周波モジュール基板装置
JP2002111226A (ja) 複合多層基板およびそれを用いたモジュール
JP2000252716A (ja) 分布定数フィルタおよびその製造方法、ならびに分布定数フィルタ回路基板
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法
JP2001044704A (ja) 分布定数回路素子とその製造方法およびプリント配線板
JP2005044860A (ja) モジュール構造
JP2005109948A (ja) 共振器および誘電体フィルタ
JP2000278005A (ja) 分布定数素子及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090225

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110225

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120225

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130225

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees