KR100849428B1 - 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법 - Google Patents

분기구조를 갖는 대칭형 인덕터 및 그 제조 방법 Download PDF

Info

Publication number
KR100849428B1
KR100849428B1 KR1020070046872A KR20070046872A KR100849428B1 KR 100849428 B1 KR100849428 B1 KR 100849428B1 KR 1020070046872 A KR1020070046872 A KR 1020070046872A KR 20070046872 A KR20070046872 A KR 20070046872A KR 100849428 B1 KR100849428 B1 KR 100849428B1
Authority
KR
South Korea
Prior art keywords
metal wire
metal
symmetrical
inductor
parallel
Prior art date
Application number
KR1020070046872A
Other languages
English (en)
Other versions
KR20080052196A (ko
Inventor
배현철
김상훈
이자열
이상흥
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20080052196A publication Critical patent/KR20080052196A/ko
Application granted granted Critical
Publication of KR100849428B1 publication Critical patent/KR100849428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Abstract

본 발명은 분기 구조를 갖는 대칭형 인덕터 및 그 제조방법에 관한 것이다. 본 대칭형 인덕터는 기판 상에 형성되며 나선형 구조로 입력부와 출력부가 중심축에 대해 상호 대칭을 이루도록 형성된 제1 금속 배선; 상기 제1 금속 배선과 평행하게 상기 제1 금속 배선 상에 배치되며 나선 형태의 제2 금속 배선; 및 상기 제1 금속 배선과 상기 제2 금속 배선을 전기적으로 연결하는 비아(via)를 포함한다.
이에 따라, 우수한 충실도(Q factor)를 발생시키면서 위상 잡음 특성을 개선할 수 있으며, 입력부 및 출력부의 소신호 특성을 향상시켜 더욱 우수한 충실도(Q)를 발생시키고, 최대 충실도(Q)가 발생하는 주파수를 임의의 대역으로 조정할 수 있다.
분기 구조를 갖는 대칭형 인덕터, 인덕턴스, 충실도(Q Factor)

Description

분기구조를 갖는 대칭형 인덕터 및 그 제조 방법{Symmetric Inductor with branching-typed structure and the manufacturing method}
도 1은 본 발명의 제1 실시 예에 따른 집적형 인덕터의 사시도이다.
도 2는 도 1의 평면도이다.
도 3a 및 도 3b는 도 2의 층간 분해 평면도이다.
도 4는 도 1의 Ⅳ-Ⅳ선에 따른 측단면도이다.
도 5는 본 발명의 제2 실시 예에 따른 집적형 인덕터의 사시도이다.
도 6은 도 4의 평면도이다.
도 7a 및 도 7b는 도 6의 층간 분해 평면도이다.
** 도면의 주요 부분에 대한 부호 설명 **
100, 400: 기판 110, 410: 제1 금속 배선
111, 411: 입력부 112, 412: 출력부
120, 420: 제2 금속 배선 130, 430: 비아
140: 절연층 141: 비아홀
본 발명은 대칭형 인덕터 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 분기 구조를 갖는 대칭형 나선형태의 금속 배선을 형성함으로써 상호 인덕턴스를 발생시켜 충실도(Quality Factor:Q)를 조절할 수 있는 분기 구조를 갖는 대칭형 인덕터 및 그 제조 방법에 관한 것이다.
최근에는 정보통신용 고주파(RF;radio frequency) 소자로서 고주파 집적회로(RFIC) 및 아날로그/디지털 IC의 원칩화를 위한 연구가 많이 이루어지면서 부피를 줄이고 높은 충실도(Q Factor:Q)를 가지는 인덕터(inductor)에 관한 연구가 꾸준히 이루어지고 있으며, RF/아날로그/디지털 통합칩(SoC)을 제작하는데 가장 적합한 기술로서 초고주파 집적회로(MMIC: microwave monolithic integrated circuit) 기술 및 SiGe BiCMOS 기술이 각광받고 있다.
상기 RF/아날로그/디지털 통합칩(SoC)을 제작하는 기술 중, SiGe BiCMOS 기술은 RF/아날로그 회로에 적합한 SiGe HBT와 디지털 회로에 적합한 CMOS를 한 기판 상에 집적화한 것으로, 이중 CMOS는 저전력화를 목적으로 SOI기판을 사용하는 추세이고, 상기 초고주파 집적회로(MMIC) 기술은 트랜지스터를 포함하는 능동소자와 인덕터, 커패시터 및 저항 등을 하나의 칩에 집적하는 기술로, 칩 내에서 가장 많은 면적을 차지하는 인덕터의 영향이 상당하다.
종래의 기술은 집적화된 박막 인덕터를 이용하여 충실도(Q) 특성을 향상시키기 위해, 단순형 인덕터 또는 개량형 인덕터 상에 도금 공정을 추가하여 금속선을 두껍게 만드는 방법, 또는 본딩 와이어(bonding wire)를 이용하여 3차원 인덕터를 제작하는 방법, 또는 3층 이상의 다층 금속선을 형성한 다음 2층과 3층의 금속선을 많은 비아(Via)들로 단순히 연결하여 금속선의 단면적을 증가시켜 인덕터의 저항을 낮춤으로 충실도(Q)를 향상시키는 방법 등이 제안되었다.
그러나, 이러한 방법들은 모두, 제작 공정이 복잡하여 제작이 용이하지 않다는 문제점이 있고, 또한, 재현성(reliability)이 부족하여, 일반 반도체 공정 특히, 실리콘을 기반으로 하는 공정과의 호환성 부재, 제작 단가 상승 및 제작 시간 지연 등의 이유로 사용이 제한되고 있다는 단점이 있다.
따라서, 본 발명은 전술한 문제점들을 해결하기 위해 고안된 것으로, 본 발명의 목적은 사용된 금속선에 의해 발생하는 자기 인덕턴스와 금속배선 간의 상호 인덕턴스를 최대화함과 동시에 다른 공정과의 호환성을 유지하는 대칭형 인덕터 및 그 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 추가적인 공정 없이 재현성이 높고 충실도(Q) 특성이 우수하며, 주어진 상층 금속선의 형태에 의해 얻어진 인덕턴스를 감소시키지 않으면서, 임의의 주파수 대역에서 최대 충실도(Q)가 나올 수 있도록 조정할 수 있는 집적화된 인덕터를 대칭형으로 구현함으로써, 충실도를 증가시키고 위상 잡음 특성을 개선할 수 있는 대칭형 인덕터 및 그 제조 방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은 제1 금속 배선을 제2 금속 배선에 평행한 나선 형태를 갖도록 함으로써, 상호 인덕턴스를 발생시켜 충실도를 향상시키고 제1 금속 배선과 기판과의 사이에 발생하는 캐패시턴스를 조절하여, 주파수에 따른 최대 충실도를 임의로 조절하고, 대칭형 구조의 인덕터를 구현하여 충실도를 증가시키고 디퍼렌셜 회로에 적용이 용이하며, 위상 잡음 특성를 개선할 수 있는 분기 구조를 갖는 대칭형 인덕터 및 그 제조방법을 제공하는 데 있다.
전술한 목적을 달성하기 위하여 본 발명에 따른 대칭형 인덕터는, 기판상에 대칭 형태를 갖는 나선형 구조로 형성되며 중심축을 기준으로 입력부와 출력부가 상호 대칭을 이루도록 형성된 제1 금속 배선; 상기 제1 금속 배선 상에 상기 제1 금속 배선과 상호 대칭 형태를 갖는 나선형 구조로 상기 제1 금속 배선과 평행하게 배치되는 제2 금속 배선; 및 상기 제1 금속 배선과 상기 제2 금속 배선을 전기적으로 연결하는 비아(via)를 포함하며, 상기 제1 금속 배선과 상기 제2 금속 배선은 대칭 형태의 나선형 분기 구조를 갖는 것을 특징으로 한다.
바람직하게, 본 대칭형 인덕터는 상기 제1 금속 배선과 상기 제2 금속 배선 사이에 형성되는 절연층을 더 포함한다.
상기 비아는 상기 절연층에 형성된 비아홀을 통해 전기적으로 연결되며, 상기 제1 및 제2 금속 배선은 사각형, 원형, 팔각형 및 이들의 변형으로 이루어진 나선 형태의 분기 구조를 갖는다. 또한, 본 대칭형 인덕터는 상기 제2 금속 배선 상에 상기 제2 금속 배선과 평행하게 배치되어 비아를 통해 상기 제2 금속 배선과 전기적으로 연결되는 적어도 하나의 나선 형태의 금속 배선을 더 포함한다.
한편, 전술한 목적을 달성하기 위하여 본 발명에 따른 대칭형 인덕터 제조방법은, 기판 상에 대칭 형태를 갖는 나선형 구조로 형성하되, 중심축을 기준으로 입력부와 출력부가 상호 대칭을 이루도록 제1 금속 배선을 형성하는 단계; 상기 제1 금속 배선 상에 상기 제1 금속 배선이 노출되도록 복수의 비아홀이 형성된 절연층을 형성하는 단계; 상기 절연층 상에 상기 제1 금속 배선과 상호 대칭 형태를 갖는 나선형 구조로 상기 제1 금속 배선과 평행하게 형성하되, 상기 비아홀을 통해 상기 제1 금속 배선과 전기적으로 연결되는 나선 형태의 제2 금속 배선을 형성하는 단계를 포함하며, 상기 제1 금속 배선과 상기 제2 금속 배선은 대칭 형태의 나선형 분기 구조를 갖도록 형성되는 것을 특징으로 한다.
바람직하게, 본 대칭형 인덕터 제조 방법은 상기 제2 금속 배선 상에 상기 제2 금속 배선과 평행하게 형성되며, 비아를 통해 전기적으로 연결되는 나선 형태의 적어도 하나의 금속 배선을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 구체적으로 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 집적형 인덕터의 사시도이고, 도 2는 도 1의 평면도이며, 도 3a 및 도 3b는 도 2의 층간 분해 평면도이고, 도 4는 도 2의 Ⅳ-Ⅳ선에 따른 측단면도이다.
도 1 내지 도 4를 참조하면, 본 집적형 인덕터는 기판(100), 기판(100) 상에 형성된 제1 금속 배선(110), 제1 금속 배선(110) 상에 형성되는 절연층(140), 절연층(140) 상에 형성되는 제2 금속 배선(120), 및 제1 금속 배선(110)과 제2 금속 배 선(120)을 연결하는 비아(130)를 포함하는 4각형 인덕터이다.
기판(100)은 일반적인 실리콘 기판을 이용하거나, 산화막(미도시) 및 활성층(미도시)이 적층되어 있는 SOI 웨이퍼 등을 이용한다. 제1 금속 배선(110)은 기판(100)의 일 영역에 형성되며, 대칭 형태를 갖는 나선형 구조로 구현되는 것으로, 본 실시 예에서는 4각형으로 개시되어 있지만 다양한 구조의 나선 형태로 구현 가능하다. 제1 금속 배선(110)은 동일 선 상에 형성된 입력부(111)와 출력부(112)를 포함하며, 입력부(111)와 출력부(112)는 이격 거리를 두고 상호 나란하게 배치되어 있다. 즉, 제1 금속 배선(110)은 입력부(111)와 출력부(112)를 기준으로 상호 대칭을 이루고 있다.
제1 금속 배선(110) 상에 형성되는 절연층(140)은 IMD(inter-metal dielectric) 산화물질(예를 들면, 산화막) 또는 질화막(예를 들면, 실리콘 질화막) 등 다양한 물질로 형성되며, 절연층(1400 상에는 비아(130)가 형성된 비아홀(141)이 형성된다. 절연층(140) 상에는 제2 금속 배선(120)이 적층되며, 제2 금속 배선(120)은 제1 금속 배선(110)과 상호 대칭 형태를 갖는 나선형 구조로 제1 금속 배선(110)과 평행하게 배치된다. 제1 및 제2 금속 배선(110, 120)은 절연층(140)에 의해 상호 절연되며, 제1 및 제2 금속 배선(110, 120)은 절연층(140)에 형성된 비아홀(미도시)에 형성된 비아(130, via)에 의해 전기적으로 연결된다. 제1 및 제2 금속 배선(110, 120)은 다양한 금속을 이용하여 형성할 수 있으며, 본 실시 예에서는 Al/Ti/TiN 등의 물질을 이용한다. 제1 금속 배선(110) 및 제2 금속 배선(120)의 폭, 길이, 두께, 제1 금속 배선(110) 간의 간격 및 제2 금속 배선(120) 간의 간격, 및 제1 금속 배선(11) 및 제2 금속 배선(120) 간의 간격을 적절하게 조절하여 저항을 감소시킴으로써, 충실도를 향상시킬 수 있다.
본 실시 예에서는 제1 금속 배선(110)과 제2 금속 배선(120)만을 포함하는 구조가 개시되어 있지만, 제1 및 제2 금속 배선(110,120) 이외에 제2 금속 배선(120) 상에 평행하게 배치되며 비아를 통해 제2 금속 배선(120)과 전기적으로 연결되는 적어도 하나의 금속 배선을 더 포함하는 구조의 인덕터를 형성할 수 있다.
전술한 구조에 따르면, 본 발명에서 제1 및 제2 금속 배선(110, 120)을 대칭형으로 구현함으로써, 즉, 제2 금속 배선(120)을 이용하여 인덕터를 생성시킬 때 이들을 서로 평행하게 배치함으로써, 우수한 충실도(Q)를 발생시키면서 위상 잡음 특성을 개선할 수 있으며, 동시에 최대 충실도를 발생시키는 주파수를 원하는 주파수 대역으로 조정할 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 집적형 인덕터의 사시도이고, 도 6은 도 5의 평면도이며, 도 7a 및 도 7b는 도 6의 층간 분해 평면도이다.
도 5 내지 도 7을 참조하면, 본 제2 실시 예에 따른 집적형 인덕터는 기판(400), 기판(400)상에 형성된 제1 금속 배선(410), 제1 금속 배선(410) 상에 형성되는 절연층(미도시), 절연층 상에 형성되는 제2 금속 배선(420), 및 제1 금속 배선(410)과 제2 금속 배선(420)을 연결하는 비아(430)를 포함하는 구조로, 8각 형 태의 인덕터이다. 본 실시 예에서는 제1 및 제2 금속 배선(410, 420)만을 개시하고 있지만, 제2 금속 배선(420) 상에 제2 금속 배선과 평행한 또 다른 금속 배선을 더 형성할 수 있다.
제1 금속 배선(410)은 제2 금속 배선(420)과 회로적으로 단락되지 않은 대칭을 이루는 나선형 구조로, 전원이 인가되는 입력부(411)와 입력부를 통해 인가된 전원을 외부로 출력하는 출력부(412)를 포함하는 구조로, 입력부(411)와 출력부(411)를 기준으로 동일 선 상에서 상호 대칭을 이루고 있다. 상기 제2 금속 배선(420)은 나선형 구조로 제1 금속 배선(410)과 평행하게 배치된다. 제1 및 제2 금속 배선(410, 420)은 정방형, 팔각형, 원형은 물론 다른 모든 나선 형태도 가능하다. 상기 제1 및 제2 금속 배선(410, 420)은 비아(430,via)를 통해 서로 연결되어, 최종적으로 제1 금속 배선(410)과 제2 금속 배선(420)이 회로적으로 분기 형태를 갖는 대칭형의 구조를 갖는다. 또한, 본 실시 예의 집적형 인덕터는 제1 금속 배선의 입력부 및 출력부를 기준으로 좌우 대칭적으로 구성된다.
이상, 전술한 본 발명의 실시 예(도 1 내지 도 7)에 따르면, 기판(100, 400) 상에 형성된 제1 금속 배선(110, 410)과 절연층(140)에 의해 전기적으로 분리된 제2 금속 배선(120, 420) 또는 그 이상의 다른 금속 배선을 포함하는 인덕터는, 인덕턴스의 대부분을 발생시키는 대칭형을 갖는 제1 및 제2 금속 배선(110, 120, 410, 420)의 구조와 형태, 제1 및 제2 금속 배선(110, 120, 410, 420)을 이격 및 절연시키는 절연층의 특성과는 무관하게 설치될 수 있다. 즉, 본 인덕터는 평행하게 배 치된 제1 금속 배선(110, 410)과 제2 금속 배선(120, 420)을 포함함으로써, 인덕터의 저항 성분을 감소시킬 수 있으며, 기판(100, 400)에 대해 발생하는 인덕터의 캐패시터 성분을 임의로 조절할 수 있고, 제1 및 제2 금속 배선(110, 120, 410, 420) 각각의 자기 인덕턴스(self-inductance)와 금속 배선 간의 상호 인덕턴스(mutual inductance)를 극대화시킬 수 있다.
또한, 상기 실시 예들에 따른 인덕터에서는 제1 금속 배선(110, 410)을 제2 금속 배선(120, 420)에 평행하게 나선 형태로 배치함으로써, 제1 금속 배선(110, 410) 자체에 의한 자기 인덕턴스, 평행한 제1 금속 배선 간의 상호 인덕턴스, 및 제1 금속 배선(110, 410)과 제2 금속 배선(120, 430)의 평행한 부분에 의한 상호 인덕턴스를 동시에 형성시켜 충실도(Q factor)를 향상시킬 수 있다. 게다가, 제1 금속 배선과 제2 금속 배선이 전기적으로 병렬로 구성되어 있음으로써, 서로 평행한 부분으로 분기되어 있는 구간에서는 금속 배선의 저항이 크게 감소되어, 제1 금속 배선 배열에 따른 기생 캐패시턴스 발생과 이에 따른 충실도(Q factor)감소를 보상하게 되며, 동시에 제1 금속 배선(110, 410)과 제2 금속 배선(120, 420)의 평행한 면적을 조절하는 것이 가능하기 때문에 제1 금속 배선에 의한 캐패시턴스 성분을 원하는 부분만큼 변화시켜줄 수 있어 제1 금속 배선(110, 410)의 저항 성분과 캐패시턴스 성분에 의해 결정되는 최대 Q factor 발생 주파수 대역을 임의로 조정할 수 있다. 따라서, 전술한 구성을 통해 충실도(Q factor)는 높이면서, 최대 충실도가 발생하는 주파수의 위치를 조정할 수 있다.
전술한 본 발명에 따른 집적형 인덕터 및 그 제조 방법 및 작용에 대한 바람직한 실시 예를 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 전술한 바와 같이, 본 발명의 집적형 인덕터 및 그 제조방법에 따르면, 본 발명은 정보통신용 반도체 소자로서 RF/아날로그/디지털 통합칩(SoC)를 제작하는데 필요한 인덕터 기술의 특성 개선을 위하여 분기 구조를 갖는 대칭형 인덕터의 구조를 제시하여 우수한 충실도(Q factor)를 발생시키면서 위상 잡음 특성을 개선할 수 있으며, 입력 및 출력부의 소 신호 특성을 향상시키며, 우수한 충실도(Q)를 발생시키고, 최대 충실도(Q)가 발생하는 주파수를 임의의 대역으로 조정할 수 있다.
또한, 본 발명의 실시 예에 개시된 팔각형 인덕터는 일반적인 정방형 인덕터에서 발생하는 소용돌이 전류 특성을 보완할 수 있어 더 높은 Q 값과 공진 주파수 특성을 얻을 수 있다.
상기 인덕터를 제조하는 경우에는 기존의 대칭형 나선 인덕터 제조 방법에 비해 비용이 적게 들고, 기존 반도체 공정 및 타 공정과 호환성이 높으면서, 간단한 구조로 뛰어난 재현성을 제공할 수 있다.

Claims (8)

  1. 기판상에 대칭 형태를 갖는 나선형 구조로 형성되며 중심축을 기준으로 입력부와 출력부가 상호 대칭을 이루도록 형성된 제1 금속 배선;
    상기 제1 금속 배선 상에 상기 제1 금속 배선과 상호 대칭 형태를 갖는 나선형 구조로 상기 제1 금속 배선과 평행하게 배치되는 제2 금속 배선; 및
    상기 제1 금속 배선과 상기 제2 금속 배선을 전기적으로 연결하는 비아(via)
    를 포함하며,
    상기 제1 금속 배선과 상기 제2 금속 배선은 대칭 형태의 나선형 분기 구조를 갖는 것을 특징으로 하는 대칭형 인덕터.
  2. 제1항에 있어서,
    상기 제1 금속 배선과 상기 제2 금속 배선 사이에 형성되는 절연층을 더 포함하는 대칭형 인덕터.
  3. 제2항에 있어서,
    상기 비아는 상기 절연층에 형성된 비아홀을 통해 전기적으로 연결되는 대칭형 인덕터.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제2 금속 배선 상에 상기 제2 금속 배선과 평행하게 배치되어 상기 제2 금속 배선과 비아를 통해 전기적으로 연결되는 적어도 하나의 나선 형태의 금속 배선을 더 포함하는 대칭형 인덕터.
  7. 기판 상에 대칭 형태를 갖는 나선형 구조로 형성하되, 중심축을 기준으로 입력부와 출력부가 상호 대칭을 이루도록 제1 금속 배선을 형성하는 단계;
    상기 제1 금속 배선 상에 상기 제1 금속 배선이 노출되도록 복수의 비아홀이 형성된 절연층을 형성하는 단계;
    상기 절연층 상에 상기 제1 금속 배선과 상호 대칭 형태를 갖는 나선형 구조로 상기 제1 금속 배선과 평행하게 형성하되, 상기 비아홀을 통해 상기 제1 금속 배선과 전기적으로 연결되는 나선 형태의 제2 금속 배선을 형성하는 단계를 포함하며,
    상기 제1 금속 배선과 상기 제2 금속 배선은 대칭 형태의 나선형 분기 구조를 갖도록 형성되는 것을 특징으로 하는 대칭형 인덕터 제조방법.
  8. 제7항에 있어서,
    상기 제2 금속 배선 상에 상기 제2 금속 배선과 평행하게 형성되며, 비아를 통해 전기적으로 연결되는 나선 형태의 적어도 하나의 금속 배선을 형성하는 단계를 포함하는 대칭형 인덕터 제조 방법.
KR1020070046872A 2006-12-06 2007-05-15 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법 KR100849428B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060123127 2006-12-06
KR20060123127 2006-12-06

Publications (2)

Publication Number Publication Date
KR20080052196A KR20080052196A (ko) 2008-06-11
KR100849428B1 true KR100849428B1 (ko) 2008-07-30

Family

ID=39807047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046872A KR100849428B1 (ko) 2006-12-06 2007-05-15 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100849428B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699266B2 (en) 2016-02-04 2020-06-30 Samsung Electronics Co., Ltd Electronic device including coil

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005264B1 (ko) * 2003-07-26 2011-01-04 삼성전자주식회사 대칭형 인덕터 소자
TWI730788B (zh) * 2019-07-08 2021-06-11 瑞昱半導體股份有限公司 電感裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011350A (ko) * 1999-07-27 2001-02-15 안병엽 이중 나선형 인덕터 구조
KR20030017746A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 병렬 분기 구조의 나선형 인덕터
US20050077992A1 (en) 2002-09-20 2005-04-14 Gopal Raghavan Symmetric planar inductor
KR20060067082A (ko) * 2004-12-14 2006-06-19 한국전자통신연구원 집적형 인덕터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011350A (ko) * 1999-07-27 2001-02-15 안병엽 이중 나선형 인덕터 구조
KR20030017746A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 병렬 분기 구조의 나선형 인덕터
US20050077992A1 (en) 2002-09-20 2005-04-14 Gopal Raghavan Symmetric planar inductor
KR20060067082A (ko) * 2004-12-14 2006-06-19 한국전자통신연구원 집적형 인덕터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699266B2 (en) 2016-02-04 2020-06-30 Samsung Electronics Co., Ltd Electronic device including coil
US10713646B1 (en) 2016-02-04 2020-07-14 Samsung Electronics Co., Ltd Electronic device including coil
US11321701B2 (en) 2016-02-04 2022-05-03 Samsung Electronics Co., Ltd. Electronic device including coil

Also Published As

Publication number Publication date
KR20080052196A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
US10637400B2 (en) RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
TWI416590B (zh) 適用於高頻操作之去耦合的溝渠電容裝置
JP3578931B2 (ja) マルチチップモジュール用モノリシック共鳴器
JP5763704B2 (ja) 半導体集積回路
US6489647B1 (en) Capacitor for high performance system-on-chip using post passivation process structure
US8299572B2 (en) Semiconductor die with backside passive device integration
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US8143968B2 (en) Thin film balun
JP4946219B2 (ja) 可変インダクタ及びこれを用いた半導体装置
US20090115051A1 (en) Electronic Circuit Package
WO2010050091A1 (ja) 半導体装置
JP2009507426A (ja) ３ｄｍｍｉｃバラン及びその製造方法
WO2009052683A1 (en) Electronic circuit package
US6781239B1 (en) Integrated circuit and method of forming the integrated circuit having a die with high Q inductors and capacitors attached to a die with a circuit as a flip chip
KR100849428B1 (ko) 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법
US20050093668A1 (en) Coil on a semiconductor substrate and method for its production
JP4471757B2 (ja) 可変インダクタ
US20080122074A1 (en) Multi-chip electronic circuit module and a method of manufacturing
KR100668220B1 (ko) 반도체 소자용 인덕터
KR100744464B1 (ko) 집적형 인덕터 및 그 제조방법
JP5683765B2 (ja) 集積回路チップ及びその形成方法
KR20090021572A (ko) 반도체 소자용 인덕터 및 그 제조 방법
JP4507508B2 (ja) インダクタ装置およびその製造方法
US20060125046A1 (en) Integrated inductor and method of fabricating the same
JP5598461B2 (ja) 可変インダクタ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee