JP4471757B2 - 可変インダクタ - Google Patents

Description

本発明は、高周波電子回路等で使用する可変インダクタに関する。

高周波電子回路において、同調回路、インピーダンス整合回路、フィルター回路などにおいて、可変リアクティブ素子が必要とされている。特に、インピーダンス整合回路において可変リアクタンス素子は切望されている。

高周波能動デバイス、たとえばＨＥＭＴ(High Electron Mobility Transistor)やＭＭＩＣ(Monolithic Microwave Integrated Circuit)などでは入力部あるいは出力部において、信号の反射が起こらないようにインピーダンス整合を行う必要がある。このようなインピーダンス整合には、インダクタやキャパシタを使った整合回路が使われる。しかし、一般的にＨＥＭＴやＭＭＩＣでは入力および出力インピーダンスのバラツキが大きい。したがって、従来の整合回路では、回路を構成する部品群の一部に可変タイプのリアクタンス素子を使用し、それを微調整することが行われた。その一例として、インダクタンス調整部をもつインダクタ素子が知られている。これは、インダクタンス調整部のトリミングパターンを電気特性を見ながらレーザビームで切断する方法が採用されていた。

しかし、この方法では、組み立てコストが増加してしまう不具合があった。また、組み立て後には、インダクタンス値を調整することは不可能であった。

また、使用周波数が高くなるにつれて回路は複雑になり、使用部品の電気特性は狭偏差であることが要求されてくる。特に周波数によってインピーダンスが変化するリアクタンス素子において、その要求は高くなる。しかし、パッシブなリアクタンス素子を狭偏差で作ることは容易ではない。高周波下において、抵抗やインダクタおよびキャパシタなどの部品には、低周波では無視できた寄生抵抗および寄生リアクタンス素子の影響が現れ、電気特性を変化させてしまう。特に、高周波回路ではパッケージの影響が大きく、組み立て後に特性が変化することが多い。

したがって、可変範囲リアクタンス素子を用いれば、組み立て後に特性を観察しながら、最適な値を設定することが可能になり、回路の歩留まりが向上する。

また、高周波部品において重要な要素は、小型化である。特に、昨今の携帯電話の小型高性能化は著しい。このような機器では、小型化が最重要課題として検討される。特にインダクタの小型化は望まれている。高周波回路で良く採用されるスパイラルインダクタなどでは、大きなインダクタンス値を実現するには、大きな平面寸法が必要であり、MMICなどでも多くのチップ面積を占めている。その結果、チップコストが下がらない欠点がある。

このように、高周波回路では、小型で、外部からの制御可能な可変リアクタンス素子の実現が望まれている。

このような、要求に対して、特許文献１に記載の「可変インダクタ及びそれを用いた半導体集積回路」が開示されている。図６に特許文献１における従来例を示す。図６（ａ）は開放端を持つループ状の複数の導体、図６（ｂ）はスパイラルインダクタの平面図、そして図６（ｃ）はそれを重ねた図である。図６に示すように、前記可変インダクタは、スパイラルインダクタの近傍に開放端を持つループ状複数個の導体を設け、複数の開放端のそれぞれに開放端を開放/短絡するスイッチ（Q１〜Q４）を設けている。なお図６（ａ）のR１〜R4は抵抗を表す。

以下に特許文献１に係る技術の動作を簡単に説明する。
スパイラルインダクタ１に絶縁膜を介し、開放端を短絡した閉ループ導体（４−１〜４−４）を設けると、スパイラルインダクタ１のインダクタンスが小さくなる。これはスパイラルインダクタ１で発生する磁束が、近傍の閉ループ導体を貫通することにより、閉ループ導体に前記磁束を打ち消す誘導電流が流れるからである。開放端のままであれば、開ループ端には電圧発生するだけで、電流はながれないので、磁束は変化することが無く、インダクタンスは変化しない。

したがって、スパイラルインダクタ１の近傍に開放端をもつループ状導体を設け、その開放端にスイッチを設けて、ループ状導体のスイッチを開閉することによりスパイラルインダクタ１のインダクタンスを変えることが可能になる。さらに、前記開放端を持つループとして、形状の異なる複数の開放端を持つループを設けることで、段階的にインダクタンス値を変化することが可能になる。
特開平８−１６２３３１号公報

しかし、この方法では、スパイラルインダクタのインダクタンス値以下のインダクタンス変化しか得られず、そのためにあらかじめ最大使用時のインダクタンス値を確保したスパイラルインダクタを形成する必要があり、大きな外形寸法を必要とした。そのため、この方法の可変インダクタでは、小型化の要求を満足することが出来なかった。

本発明の課題は、従来技術の欠点を鑑み、インダクタンス値の可変範囲が広く、かつ小型化できる、可変インダクタの実現にある。

上記可変インダクタを実現する本発明の態様は、インダクタを形成する第一の配線と、前記第一の配線の近傍に１個以上のループ状の第二の配線が形成されており、前記ループ状の第二の配線の開放端には、前記第二の配線を短絡させる第一のスイッチと、キャパシタを接続するための第二のスイッチが接続されていることを特徴とする。そして各前記ループ状の第二の配線の開放端に接続されている前記第一のスイッチまたは前記第二のスイッチのオンまたはオフを組み合わせることによりインダクタンスを可変する。

このとき誘電体基板上に前記インダクタを形成する前記第一の配線が形成されており、前記第一の配線近傍に絶縁層を介して１個以上のループ状の前記第二の配線を形成したことを特徴とする。さらに前記絶縁層上に薄膜トランジスタからなる前記第一および前記第二のスイッチを配置し、前記キャパシタは、サンドイッチ型コンデンサ、くし型コンデンサあるいはギャップ型コンデンサの何れかであると良い。

また半導体基板上にループ状の前記第二の配線が形成されており、前記第二の配線近傍に絶縁層を介して前記インダクタを形成する前記第一の配線が形成されていることを特徴とし、さらに前記半導体基板上にスイッチおよびキャパシタを形成したことを特徴とする。

また前記キャパシタがキャパシタンス可変可能なキャパシタであることを特徴とし、前記キャパシタとしてＭＥＭＳ可変キャパシタあるいは可変容量ダイオードを用いたことを特徴とする。

本発明の他の態様は、インダクタを形成する第一の配線と、前記第一の配線の近傍に１個以上のループ状の第二の配線が形成されており、前記ループ状の第二の配線の開放端には、可変容量ダイオードが接続され、前記可変容量ダイオードをオンまたはオフするバイアス回路を具備したことを特徴とする。そして各前記ループ状の第二の配線の開放端に接続されている前記可変容量ダイオードをオンまたはオフにすることを組み合わせることによりインダクタンスを可変する。

本発明によれば、従来よりも小型化であり、広範囲なインダクタンス制御可能な可変インダクタを提供することが出来る。

以下、本発明を実施するための最良の形態における動作原理を以下に説明する。本形態の可変インダクタは、変成器を構成している。図１は本実施形態の可変インダクタの動作を説明する回路図である。図１の変成器は、一次側の自己インダクタンスL₁、二次側の自己インダクタンスL₂、相互インダクタンスMで表される。図１に示すように、変成器の一次側を入力端とし、その二次側に負荷インピーダンスZ_Lを接続した場合の入力インピーダンスZinは以下のように表せる。

ここで、ωは各周波数、ｋは変成器の結合係数である。

上式によれば、二次側に接続する負荷が短絡負荷の場合には入力インピーダンスおよびインダクタンスは、以下の式のようになる。

ｋ²＞0だから、入力側から見たインダクタンスは、結合係数が大きくなるほど減少し、ｋ＝１でインダクタンスは零になる。

次に、容量性負荷を接続した場合を考察する。このときの入力インピーダンスおよびインダクタンスは、以下の式で表される。

つまり、二次側コイルに容量を接続することで、インダクタンスLは一次側自己インダクタンスより増加することが分かる。たとえば、一次側および二次側の自己インダクタンスが５ｎH、二次側コイルに接続する容量を１ｐFとすれば、一次側から見たインダクタンスは１．２４倍の６．２ｎＨと予測される。また短絡した場合には、零になることは明らかである。

また、二次側を開放した状態では、回路は一次側自己インダクタンスのみの回路となるから、インダクタンスは一次側自己インダクタンスに等しい。

従来の可変インダクタでは、変成器の二次側を短絡する方法がとられていた。そのため可変できるインダクタンスの上限は１次側自己インダクタンスで制限されていた。したがって、広い可変範囲を実現するには、物理的サイズの大きなインダクタを必要とし、小型化の要求を満足することが出来なかった。

本実施形態の可変インダクタは、変成器二次側を短絡する機能と、容量を接続する機能を併せ持たせることで、その可変範囲を零から一次側自己インダクタンスよりも大きなインダクタンス値までの広げることを可能にした。

より具体的には、変成器二次側として１個以上のループ状コイルを配置し、各コイルの開放端には、短絡用スイッチSsと、キャパシタを接続するためのスイッチScが接続されており、必要に応じて適切なスイッチをオン状態として必要なインダクタンスを得ることが可能になる。

以下において本実施形態の可変インダクタのより具体的な説明する。

図２は本実施形態に係る第１の態様である。セラミック、石英などの誘電体基板の表面に銅あるいは金メッキなどでインダクタを形成する。図２では、２ターンの角型スパイラルインダクタ１１を示している。次に、ポリイミド樹脂やSiO₂などで絶縁層が形成されている。図２では絶縁層は省略した。前記絶縁層上には、銅あるいは金メッキなどで少なくとも１個以上のループ状コイル（１２−１、１２−２、１２−３）が形成されている。図２では３個のループ状コイルが図示されている。各コイルの一部（開放端１３）には、コイルを短絡するためのスイッチSs、コンデンサCを接続するスイッチScが接続されている。また、図２では、ループ状コイルに接続されるスイッチは、最も内側のコイルに接続されるのがSs1、Sc1、真ん中のコイルに接続されるのがSs2、Sc2、最外側のコイルに接続されるスイッチがSs3、Sc3と記述する。

スイッチとしては、低温製膜が可能で、基板自由度の高い多結晶シリコン薄膜トランジスタや非晶質シリコン薄膜トランジスタを使うことができる。また、コンデンサも従来の誘電体を挟み込んだサンドイッチ型コンデンサやくし型コンデンサおよびギャップ型コンデンサなどを使うことができる。

たとえば、厚さ２ｍｍの石英基板上に内側の配線間隔１ｍｍ、配線幅２００μｍ、配線間隔１００μｍ、ターン数２のスパイラルインダクタを厚み１０μｍの金メッキで形成し、その上方に厚さ２０μｍのSiO₂を介して３個のループ状コイルを形成する。コイルは、スパイラルインダクタの内側の配線のほぼ真上に第一のループ状コイル、スパイラルコイルの外側配線のほぼ真上に第二のループ状コイル、そしてスパイラルコイルの外側にあたる部分の上に第三のループ状コイルを成形している。各コイルには短絡用スイッチおよびコンデンサ接続用スイッチおよびコンデンサ（１ｐF）を接続してなる可変インダクタを作製した場合には以下の表１（スイッチの状態とインダクタとの関係を表したもの）のような結果を得た。

ループ状コイルのすべてのスイッチがオフ（番号７）の場合には、ほぼ一次側自己インダクタンスに等しいインダクタンス値の８．９ｎHが得られ、各コイルに容量を接続した場合には、それよりも大きなインダクタンスを得た。また、各コイルを短絡した場合には、インダクタンスは減少し、すべてのコイルを短絡した場合（番号１）には、インダクタンスは１．６ｎHまで減少する。さらに、すべてのループ状コイルに容量１ｐFを接続した場合（番号１１）では、インダクタンスは一次側自己インダクタンスの１．２倍のインダクタンスを得た。

このように、本実施形態の可変インダクタでは、一次側自己インダクタンス以下の小さい値から、自己インダクタンスよりも大きなインダクタンス値までの広い範囲で可変することが可能であることが理解できる。

このように、スパイラルインダクタ１１上にループ状コイルを１個以上配置し、コイルを短絡あるいはコンデンサを接続することで、一次側自己インダクタンスよりも小さいインダクタンスから大きなインダクタンス値までの広い範囲を可変できる可変インダクタが実現できる。

本実施形態に係る第２の態様を図３に示す。第２の態様では、ループ状コイルをMOSFETのスイッチ（SsおよびSc）およびキャパシタＣが作りこまれたシリコン基板上に誘電体層あるいは空隙を介して、銅あるいは金メッキなどでループ状コイル（１２−１〜１２−３）が形成され、前記ループ状コイルには、下地シリコンに形成したMOSFETからなるスイッチ（Ss1〜Ss3およびSc1〜Sc3）およびコンデンサCが接続される。さらに、ループ状コイルの上にはポリイミド樹脂あるいはSiO₂などの絶縁層を介して、スパイラルインダクタ１１が形成されている。図３では、簡略化のために、シリコン基板および絶縁層は省略した。また本態様の動作も第１の態様と同様だから、ここでは説明しない。

本態様の大きな特徴は、コイルに接続するスイッチおよびコンデンサをシリコン基板に作りこんだことにある。このような構成の可変インダクタは、シリコンやGaAsのMMICなどに集積化可能で、その利用価値は高い。

図４は、本実施形態に係る第３の態様を示している図面である。第３の態様では、ループ状コイル（１２−１〜１２−３）に接続するキャパシタとしてキャパシタンス可変可能なデバイスを接続したことを特徴としている。第１及び第２の態様では、キャパシタはそのキャパシタンスが固定のものを使用しているが、容量が可変可能な素子、たとえばMEMS可変キャパシタCを用いれば、数３のインピーダンスの式からも明らかにように、インダクタンスの制御性は向上することは明らかである。また可変可能な素子として、可変容量ダイオードを使用しても良い。

図５に本実施形態に係る第４の態様を示す。本態様ではループ状コイルの開放端には、可変容量ダイオード１４を接続することを特徴としている。可変容量ダイオード１４は、ダイオードに加える逆バイアス値によって容量が変化する。また順バイアスにすればダイオードはオン状態となりコイルを短絡することが出来る。したがって、可変容量ダイオード１４をループ状コイルに接続して用いれば、短絡用スイッチやコンデンサおよびコンデンサ接続用スイッチが不要にでき、回路を簡略化することが可能になる。図５では、図が複雑になるのを避けるために、ループ状コイルは１個しか図示していないが、１個以上あっても何ら問題はなく、より多様なインダクタンスを実現できる。なお、図５の「１５」は可変容量ダイオードのバイアス端子を表している。このバイアス端子１５を介して可変容量ダイオード１４をオンまたはオフするバイアス回路が接続されている。

なお、上記形態は本発明を実施するための一例であって、これらに限定する主旨ではない。従って、本発明の要旨を変更しない範囲において種々変形することが可能である。

本発明の可変インダクタを使用した高周波電子回路の開発が望まれる。

本実施形態の原理を説明する回路図である。 第１の態様を説明する図面である。 第２の態様を説明する図面である。 第３の態様を説明する図面である。 第４の態様を説明する図面である。 従来例を説明する図面である。

符号の説明

１１ スパイラルインダクタ
１２、１２−１〜１２−３ ループ状コイル
１３ 開放端
１４ 可変容量ダイオード
１５ バイアス回路

Claims (11)

1. インダクタを形成する第一の配線と、前記第一の配線の近傍に１個以上のループ状の第二の配線が形成されており、前記ループ状の第二の配線の開放端には、前記第二の配線を短絡させる第一のスイッチと、キャパシタを接続するための第二のスイッチが接続されていることを特徴とする可変インダクタ。
2. 各前記ループ状の第二の配線の開放端に接続されている前記第一のスイッチまたは前記第二のスイッチのオンまたはオフを組み合わせることによりインダクタンスを可変することを特徴とする請求項１記載の可変インダクタ。
3. 誘電体基板上に前記インダクタを形成する前記第一の配線が形成されており、前記第一の配線近傍に絶縁層を介して１個以上のループ状の前記第二の配線を形成したことを特徴とする請求項１または２記載の可変インダクタ。
4. 前記絶縁層上に薄膜トランジスタからなる前記第一および前記第二のスイッチを配置したことを特徴とする請求項３記載の可変インダクタ。
5. 前記キャパシタは、サンドイッチ型コンデンサ、くし型コンデンサあるいはギャップ型コンデンサの何れかであることを特徴とする請求項３記載の可変インダクタ。
6. 半導体基板上にループ状の前記第二の配線が形成されており、前記第二の配線近傍に絶縁層を介して前記インダクタを形成する前記第一の配線が形成されていることを特徴とする請求項１または２記載の可変インダクタ。
7. 前記半導体基板上に前記第一のスイッチと前記第二のスイッチと前記キャパシタを形成したことを特徴とする請求項６記載の可変インダクタ。
8. 前記キャパシタがキャパシタンス可変可能なキャパシタであることを特徴とする請求項１または２記載の可変インダクタ。
9. 前記キャパシタは、ＭＥＭＳ可変キャパシタあるいは可変容量ダイオードであることを特徴とする請求項８記載の可変インダクタ。
10. インダクタを形成する第一の配線と、前記第一の配線の近傍に１個以上のループ状の第二の配線が形成されており、前記ループ状の第二の配線の開放端には、可変容量ダイオードが接続され、前記可変容量ダイオードをオンまたはオフするバイアス回路を具備したことを特徴とする可変インダクタ。
11. 各前記ループ状の第二の配線の開放端に接続されている前記可変容量ダイオードをオンまたはオフにすることを組み合わせることによりインダクタンスを可変することを特徴とする請求項１０記載の可変インダクタ。

Images