WO2020235571A1 - 方向性結合器 - Google Patents

Abstract

方向性結合器は、主線路（１０）と、副線路（２０）と、可変終端器（４０）と、を備え、可変終端器（４０）は可変インダクタ（５０）を有し、可変インダクタ（５０）は、副線路（２０）の端部とグランドとの間で互いに直列接続された複数のインダクタ（６１、６２）と、複数のインダクタ（６１、６２）のうち少なくとも１つのインダクタ（６１）をバイパスするスイッチ（７１、７２）と、を有する。

Description

方向性結合器

　本発明は方向性結合器に関する。

　方向性結合器は、携帯端末装置などの無線機器において広く使われる基本的な素子である。例えば、特許文献１には、主要ラインと、結合ラインと、結合ラインのポートを調整可能なインピーダンスで終端する終端インピーダンス回路と、を有する無線周波数結合器が開示されている（例えば、特許文献１の図１６Ａ）。特許文献１に開示される終端インピーダンス回路は、複数のインダクタと複数のスイッチとを有し、複数のスイッチの状態に応じて複数のインダクタのうちの１以上の所定数のインダクタが並列に接続されるように構成されている。

特表２０１７－５３７５５５号公報

　例えば特許文献１に示される終端インピーダンス回路においては、並列接続されたインダクタの数（または並列接続されたインダクタが有するインダクタンスの総値）が増えるほどインダクタンスが減ることで終端インピーダンスが調整される。このような終端インピーダンス回路において特に大きなインダクタンスを得ようとすると、終端インピーダンス回路内に、インダクタンスが大きいインダクタを備える必要がある。

　インダクタンスが大きいインダクタはその占有する面積が増加しやすいため、小型化された結合器内ではインダクタと主線路および副線路との距離を離すことが困難となる。そのため、インダクタと主線路および副線路との間で不要な結合が生じて、結合器の特性が劣化する恐れがある。

　そこで、本発明は、主線路と、副線路と、副線路に調整可能なインピーダンス（特には調整可能なインダクタンス）を与える終端インピーダンス回路とを有し、小型でかつ特性に優れた方向性結合器を提供することを目的とする。

　上記目的を達成するために、本発明の一態様に係る方向性結合器は、主線路と、副線路と、可変終端器と、を備え、前記可変終端器は可変インダクタを有し、前記可変インダクタは、前記副線路の端部とグランドとの間で互いに直列接続された複数のインダクタと、前記複数のインダクタのうち少なくとも１つのインダクタをバイパスするスイッチと、を有する。

　本発明に係る方向性結合器によれば、可変インダクタに必要な最大のインダクタンスは、互いに直列接続された複数のインダクタのインダクタンスの加算によって得ることができる。これにより、複数のインダクタの各々のインダクタンスが、可変インダクタに必要な最大のインダクタンスよりも小さくて済むので、複数のインダクタの各々を小型化しやすくなる。

　可変インダクタを構成する複数のインダクタの各々が小型化することによって、インダクタの配置の自由度が上がる。これにより、小型化された方向性結合器においてもインダクタと主線路および副線路とを離して配置することが容易になる。

　その結果、インダクタと主線路および副線路との間で不要な結合を防ぎ、不要な結合による方向性結合器の特性の悪化、特には方向性の低下や結合度の変動、を防止することが容易になるので、小型でかつ特性に優れた方向性結合器が得られる。

図１は、実施の形態１に係る方向性結合器の構成の一例を示す回路図である。 図２は、実施の形態１に係る可変抵抗の構成の一例を示す回路図である。 図３は、実施の形態１に係る可変キャパシタの構成の一例を示す回路図である。 図４は、実施の形態１に係るインダクタの構造の一例を示す模式図である。 図５は、実施例および比較例に係る方向性結合器の結合度の一例を示すグラフである。 図６は、実施例および比較例に係る方向性結合器の方向性の一例を示すグラフである。 図７は、実施の形態１の第１変形例に係る可変インダクタの構成の一例を示す回路図である。 図８は、実施の形態１の第２変形例に係る可変インダクタの構成の一例を示す回路図である。 図９は、実施の形態１の第３変形例に係る可変インダクタの構成の一例を示す回路図である。 図１０は、実施の形態１の第４変形例に係る可変インダクタの構成の一例を示す回路図である。 図１１は、実施の形態２に係る方向性結合器の構成の一例を示す回路図である。 図１２は、実施の形態２に係る可変整合器の構成の一例を示す回路図である。 図１３は、実施の形態２に係るモジュールの構造の一例を示す斜視図である。 図１４は、実施の形態２に係るモジュールの構造の他の一例を示す斜視図である。

　本発明の複数の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

　また、以下の実施の形態において「接続する」という記述は、２個以上の対象物または対象物の部分を、互いに、直接、もしくは１個以上の部品、回路要素、またははんだなどの接続材を介して接続することを意味する。

　（実施の形態１）
　実施の形態１に係る方向性結合器について、主線路、副線路、および副線路の端部に接続され副線路の端部を調整可能なインピーダンスで終端する可変終端器を備える高周波用カプラの例を挙げて説明する。

　図１は、実施の形態１に係る方向性結合器の構成の一例を示す回路図である。

　図１に示されるように、方向性結合器１００は、主線路１０と、副線路２０と、スイッチ３１、３２と、可変終端器４０と、制御器９１と、で構成されている。

　主線路１０と副線路２０とは、互いに電磁気的に結合している。これにより、副線路２０の端部２２が終端された状態で、主線路１０を端部１１から端部１２へ伝搬する主信号の一部が、副線路２０の端部２１から検出信号として出力される。また、副線路２０の端部２１が終端された状態で、主線路１０を端部１２から端部１１へ伝搬する主信号の一部が、副線路２０の端部２２から検出信号として出力される。

　主信号が主線路１０を端部１１から端部１２へ伝搬する方向を順方向と定義し、端部１２から端部１１へ伝搬する方向を逆方向と定義してもよい。この定義によれば、順方向の主信号に対応する検出信号を得る場合、副線路２０の端部２２が終端用の端部であり端部２１が検出信号の出力用の端部である。また、逆方向の主信号に対応する検出信号を得る場合、副線路２０の端部２１が終端用の端部であり端部２２が検出信号の出力用の端部である。なお、順方向および逆方向の定義は上述とは逆でもよい。

　主線路１０の端部１１は入力ポートＩＮに接続され、端部１２は出力ポートＯＵＴに接続される。また、スイッチ３１、３２を介して、副線路２０の端部２１および端部２２のうち、信号出力用の端部は結合ポートＣＰＬに接続され、終端用の端部はアイソレーションポートＩＳＯに接続される。これにより、方向性結合器１では、スイッチ３１、３２の切り替えに応じて、順方向および逆方向の両方向の主信号（例えば、進行波と反射波）について結合ポートＣＰＬから検出信号を得ることができる。

　アイソレーションポートＩＳＯには、可変終端器４０が接続される。可変終端器４０は、可変抵抗４１、４２、可変キャパシタ４３、および可変インダクタ５０を有する。

　可変インダクタ５０は、インダクタ６１、６２とスイッチ７１、７２とを有する。

　インダクタ６１、６２は、可変インダクタ５０の端Ｔ１（可変インダクタ５０の一端）と端Ｔ２（可変インダクタ５０の他端）との間で互いに直列に接続されている。インダクタ６１、６２は、アイソレーションポートＩＳＯ（つまり、副線路２０の端部）とグランドとの間で互いに直列接続された複数のインダクタの一例であり、それぞれ、第１インダクタ、第２インダクタの一例である。

　インダクタ６１、６２同士は、誘導結合（磁界結合とも言う）してもよい。図１の例では、インダクタ６１、６２に電流が流れたとき、インダクタ６１、６２で同じ向きの磁束が発生し、インダクタ６１、６２は、互いに磁束を強め合う向きに誘導結合する。

　なお、インダクタ６１、６２同士が誘導結合することは、例えば、（１）インダクタ６１、６２の各々が巻き中心が一致する巻き線形状に形成されていること、（２）インダクタ６１、６２の各々が平行な直線形状に形成されていること、および（３）インダクタ６１、６２を上面視したときインダクタ６１、６２の一方の外周が他方の外周に含まれること、のうちの１以上の条件が成り立つことによって定義されてもよい。

　スイッチ７１の一端（図１での下端）はインダクタ６１、６２の接続点に接続され、他端（図１での上端）は可変インダクタ５０の端Ｔ１に接続されている。スイッチ７２の一端（図１での下端）はインダクタ６１、６２のうち可変インダクタ５０の端Ｔ１に最も近いインダクタ６１に接続され、他端（図１での上端）は可変インダクタ５０の端Ｔ１に接続されている。スイッチ７１は、インダクタ６１、６２のうち少なくとも１つのインダクタ６１をバイパスするスイッチの一例であり、第１スイッチの一例である。すなわち、スイッチ７１を短絡した場合には信号がインダクタ６１をバイパスする。

　また、スイッチ７２は、スイッチ７１と組み合わせることでバイパスさせるスイッチとなるという意味において、インダクタ６１、６２のうち少なくとも１つのインダクタ６１をバイパスするスイッチの一例であり、第２スイッチの一例である。すなわち、スイッチ７１を短絡し、スイッチ７２を開放した場合には信号がインダクタ６１をバイパスする。

　またスイッチ７１、７２をともに開放した場合には、可変インダクタ５０および可変抵抗４２の双方が方向性結合器１００から分離される。副線路が要求する終端インピーダンスの値によっては、スイッチ７１、７２をともに開放して可変インダクタ５０および可変抵抗４２をともに分離してもよい。

　可変抵抗４１および可変キャパシタ４３は、アイソレーションポートＩＳＯと可変インダクタ５０の端Ｔ１とを結ぶ信号経路とグランドとの間に接続されている。可変抵抗４２は、可変インダクタ５０の端Ｔ２とグランドとの間に接続されている。

　制御器９１は、スイッチ３１、３２、７１および７２の状態、ならびに可変抵抗４１、４２の抵抗値、および可変キャパシタ４３の容量値を切り替える。

　可変抵抗４１、４２および可変キャパシタ４３は、特には限定されないが、一例として次のように構成され得る。

　図２および図３は、可変抵抗４１、４２および可変キャパシタ４３の構成の一例をそれぞれ示す回路図である。

　図２に示されるように、可変抵抗４１、４２は、固定の抵抗値を有する複数の抵抗素子と、複数の抵抗素子のうち任意の抵抗素子を互いに並列に接続する複数のスイッチと、を有している。可変抵抗４１、４２の抵抗値は、接続される抵抗素子に応じて調整される。可変抵抗４１、４２は、複数の抵抗素子のうち任意の抵抗素子がスイッチにて互いに直列に接続される構成であってもよい（図示せず）。

　図３に示されるように、可変キャパシタ４３は、固定の容量値を有する複数の容量素子と、複数の容量素子のうち任意の容量素子を互いに並列に接続する複数のスイッチと、を有している。可変キャパシタ４３の容量値は、接続される容量素子に応じて調整される。

　図２の可変抵抗４１、４２の抵抗値および図３の可変キャパシタ４３の容量値は、制御器９１からのスイッチの切り替え制御に基づいて調整される。

　可変終端器４０が、スイッチにて定数の調整が可能な可変抵抗４１、４２、可変キャパシタ４３、および可変インダクタ５０を有することで、方向性結合器１００の動作帯域において所望の結合度と方向性とを得ることができる。特に、可変抵抗４２が可変インダクタ５０とグランドとの間に接続されていることで、良好な方向性を実現できる動作帯域幅を増大させやすくなっており、調整がより容易になる。

　スイッチ３１、３２および可変終端器４０において調整可能なインピーダンスを実現するためのスイッチは、例えば、トランジスタで実現されてもよく、ＭＥＭＳスイッチやダイオードスイッチであってもよい。

　次に、可変インダクタ５０の動作の詳細について説明する。

　スイッチ７１をオフ状態とし、スイッチ７２をオン状態とすると、可変インダクタ５０は、インダクタ６１、６２の直列インダクタとして動作する。可変インダクタ５０のインダクタンスは、インダクタ６１、６２単体でのインダクタンスの合計となる。

　インダクタ６１、６２が、互いの磁束を強めあう方向で誘導結合する場合、自己誘導作用により、可変インダクタ５０のインダクタンスは、インダクタ６１、６２の単体でのインダクタンス同士の単純な合計よりも大きくなる。これにより、インダクタ６１、６２が誘導結合しない場合と比べて、インダクタンスがより小さい（つまりサイズがより小さい）インダクタ６１、６２を用いて、可変インダクタ５０で必要なインダクタンスを実現することができる。

　スイッチ７１をオン状態とし、スイッチ７２をオフ状態とすると、可変インダクタ５０は、インダクタ６２のみのインダクタとして動作する。これにより、可変インダクタ５０のインダクタンスは、インダクタ６２単体でのインダクタンスと等しくなる。

　スイッチ７１をオン状態、スイッチ７２をオン状態とすると、インダクタ６１を含むショートリングが形成される。ショートリングによってインダクタ６２での磁束の変化が妨げられることから、可変インダクタ５０のインダクタンスは、インダクタ６２単体でのインダクタンスよりも小さくなる。

　このように、可変インダクタ５０は、スイッチ７１、７２の状態に応じて、少なくとも３種類のインダクタンスを有する。

　可変インダクタ５０に必要な最大のインダクタンスは、インダクタ６１、６２のインダクタンスの加算によって得ることができることに加えて、インダクタ６１、６２の誘導結合によってインダクタンスをさらに増大することもできる。これにより、インダクタ６１、６２の各々のインダクタンスが、可変インダクタ５０に必要な最大のインダクタンスよりも小さくて済むので、インダクタ６１、６２の各々を小型化しやすくなる。

　評価例として、直列接続された３ｎＨのインダクタと１ｎＨのインダクタとを用いて構成され、インダクタンスの加算を利用することで、インダクタンスを３ｎＨおよび４ｎＨの２値に調整可能な可変インダクタを考える。そのような可変インダクタでは、インダクタンスの加算を利用せず、３ｎＨのインダクタと４ｎＨのインダクタとを個別に設けた可変インダクタと比較して、個々のインダクタを５０％から７０％のサイズで形成することができる。

　可変インダクタ５０を構成するインダクタ６１、６２が小型化することによって、インダクタ６１、６２の配置の自由度が上がる。これにより、小型化された方向性結合器１００においてもインダクタ６１、６２と主線路１０および副線路２０とを離して配置することが容易になる。その結果、インダクタ６１、６２と主線路１０および副線路２０との間で不要な結合を防ぎ、不要な結合による方向性結合器１００の特性の悪化、特には方向性の低下や結合度の変動、を防止することが容易になる。

　また、インダクタ６１、６２が互いの磁束を強めあう方向で誘導結合することで、インダクタ６１、６２のさらなる小型化が可能になるので、上述した効果をより確実に得ることができる。

　なお、後述するように、インダクタ６１、６２は、互いの磁束を弱めあう方向で誘導結合してもよい。その場合、可変インダクタ５０のインダクタンスは、インダクタ６１、６２の単体でのインダクタンスの単純な合計よりも小さくなる。

　この場合、可変インダクタ５０のインダクタンスが減少する一方、インダクタ６１、６２およびスイッチ７１、７２が持つ等価的な直列抵抗はほぼ変わらない。そのため、可変インダクタ５０のＱ値が低下することにより、可変終端器４０の動作帯域幅を増大させることができる。

　インダクタ６１、６２の誘導結合による可変インダクタ５０のインダクタンスの増減は、可変インダクタ５０のインダクタンスの調整、ひいては、可変終端器４０のインピーダンスの調整の自由度を高めるために利用することもできる。

　次に、インダクタ６１、６２の構造の詳細について説明する。

　図４は、インダクタ６１、６２の構造の一例を示す模式図である。図４に示されるように、インダクタ６１、６２は、外周端Ａ、中間引き出し点（タップとも言う）Ｂ、内周端Ｃを有するスパイラルインダクタ６０で構成される。外周端ＡからタップＢまでの外周部およびタップＢから内周端Ｃまでの内周部のうち、いずれか一方がインダクタ６１として機能し、他方がインダクタ６２として機能する。

　インダクタ６１、６２をスパイラルインダクタ６０で構成することにより、集積回路（ＩＣ）チップに平面状にインダクタ６１、６２を形成することができるようになる。

　スパイラルインダクタ６０の各部分（外周部、内周部）を１個のインダクタとしつつ、スパイラルインダクタ６０全体としては自己誘導により小型（小面積）でより大きなインダクタンスを得ることができる。スパイラルインダクタは、一般に、内周端からの引き出し線を、スパイラルインダクタを形成する他の配線を迂回させる構造にて外部に引き出す必要があるため、タップからの引き出し線をそのような迂回させる構造で追加することは構造的に親和性が高い。スパイラルインダクタは、引き出し線の立体構造を除けば平面状に形成でき、自己誘導の効果もあって小型化に向く。

　図４の例では、スパイラルインダクタ６０の外周端Ａ、タップＢ、内周端Ｃが、図１における点ａ、ｂ、ｃにそれぞれ対応する。この場合、スパイラルインダクタ６０の外周端ＡからタップＢまでの部分である外周部がインダクタ６１に対応し、タップＢから内周端Ｃまでの部分である内周部がインダクタ６２に対応する。

　このような対応によれば、スパイラルインダクタ６０の外周部では内周部と比べて長い磁路を確保しやすい。このことから、インダクタ６１について、巻き数あたりのインダクタンスを大きく確保することが容易になる。

　また他の例では、スパイラルインダクタ６０の外周端Ａ、タップＢ、内周端Ｃが、図１における点ｃ、ｂ、ａにそれぞれ対応するとしてもよい。この場合、スパイラルインダクタ６０の内周部がインダクタ６１に対応し、外周部がインダクタ６２に対応する。

　このような対応によれば、スパイラルインダクタ６０の外周端Ａがグランドに接続されるので、スパイラルインダクタ６０の外周部では内周部と比べて電圧振幅が小さくなる。また、スパイラルインダクタ６０の内周部では外周部と比べて発生する磁束の周辺への漏れが小さい。このことから、インダクタ６１、６２のいずれについても、主線路１０および副線路２０との不要の電界結合を小さくすることが容易となる。

　次に、方向性結合器１００の特性（特には、結合度および方向性の周波数特性）の詳細について、実施例と比較例との対比に基づいて説明する。ここでは、方向性結合器１００を実施例とし、方向性結合器１００から可変インダクタ５０と可変抵抗４２とを削除した方向性結合器（図示せず）を比較例とした。つまり、実施例は、可変終端器が、可変抵抗および可変キャパシタに加えて、互いに直列に接続された可変インダクタおよび可変抵抗を有する方向性結合器である。比較例は、可変終端器が、可変抵抗および可変キャパシタのみで構成されている方向性結合器である。

　図５は、実施例および比較例に係る方向性結合器の結合度の一例を示すグラフである。図５に見られるように、結合度は実施例と比較例とで同等である。

　図６は、実施例および比較例に係る方向性結合器の方向性の一例を示すグラフである。図６に見られるように、２５ｄＢ以上の良好な方向性が得られる周波数幅が、比較例では約１ＧＨｚであるのに対し、実施例では約３ＧＨｚに拡大（改善）できている。

　方向性結合器１００では、直列に接続されたインダクタ６１、６２を有する可変インダクタ５０を用いるので、このような特性の改善に必要な可変インダクタ５０のインダクタンスを、小型化されたインダクタ６１、６２で実現できる。

　その結果、インダクタ６１、６２の配置の自由度が上がるので、小型化された方向性結合器１００においてもインダクタ６１、６２と主線路１０および副線路２０とを離して配置することが容易になる。これにより、インダクタ６１、６２と主線路１０および副線路２０との間で不要な結合を防ぎ、不要な結合による方向性結合器１００の特性の悪化、特には方向性の低下や結合度の変動、を防止し、より優れた特性を得やすくなる。

　次に、実施の形態１の方向性結合器に用いられる可変インダクタの変形例について詳細に説明する。以下で説明する変形例に係る可変インダクタは、方向性結合器１００において、上述した可変インダクタ５０に代えて用いられる。いずれの変形例に係る可変インダクタも、可変インダクタ５０と同様、直列に接続された複数のインダクタと、前記複数のインダクタのうち少なくとも１つのインダクタをバイパスするスイッチと、を有している。

　図７は、実施の形態１の第１変形例に係る可変インダクタの構成の一例を示す回路図である。図７に示される可変インダクタ５１は、図１の可変インダクタ５０に、インダクタ６３、６４、スイッチ７３、７４を追加して構成される。

　インダクタ６１～６４は、互いの磁束を強めあう方向で誘導結合してもよい。インダクタ６１～６４は、３つのタップを有するスパイラルインダクタで構成されてもよい。

　可変インダクタ５１を方向性結合器１００に用いた場合、インダクタ６１～６４は、副線路２０の端部とグランドとの間で互いに直列接続された複数のインダクタの一例である。また、スイッチ７１～７４は、インダクタ６１～６４のうち少なくとも１つのインダクタをバイパスするスイッチの一例である。

　スイッチ７１をオフ状態、スイッチ７２をオン状態、スイッチ７３をオフ状態、スイッチ７４をオフ状態とすると、可変インダクタ５１は、インダクタ６１～６４の直列インダクタとして動作する。

　スイッチ７１をオン状態、スイッチ７２をオフ状態、スイッチ７３をオフ状態、スイッチ７４をオフ状態とすると、可変インダクタ５１は、インダクタ６２～６４の直列インダクタとして動作する。このとき、インダクタ６１を含むショートリングを形成するために、スイッチ７２をオン状態にしてもよい。

　スイッチ７１をオフ状態、スイッチ７２をオフ状態、スイッチ７３をオン状態、スイッチ７４をオフ状態とすると、可変インダクタ５１は、インダクタ６３、６４の直列インダクタとして動作する。このとき、インダクタ６２を含むショートリングを形成するために、スイッチ７１をオン状態にしてもよい。

　スイッチ７１をオフ状態、スイッチ７２をオフ状態、スイッチ７３をオフ状態、スイッチ７４をオン状態とすると、可変インダクタ５１は、インダクタ６４のみのインダクタとして動作する。このとき、インダクタ６３を含むショートリングを形成するために、スイッチ７３をオン状態にしてもよい。

　ここで、インダクタ６１およびインダクタ６２を、それぞれ第１インダクタおよび第２インダクタの一例とするとき、インダクタ６３は、第２インダクタであるインダクタ６２と隣り合って接続された第３インダクタの一例である。スイッチ７３は、一端（図７での下端）がインダクタ６２と第３インダクタであるインダクタ６３との接続点に接続され、他端（図７での上端）が可変インダクタ５１の端Ｔ１に接続された第３スイッチの一例である。

　可変インダクタ５１によれば、スイッチ７１～７４の状態に応じて、インダクタ６１～６４のうち異なる部分に対応する少なくとも４種類のインダクタンスを提供できる。ショートリングを形成することにより、可変インダクタ５１はさらに多数のインダクタンスを提供できる。

　可変インダクタ５１に必要な最大のインダクタンスは、インダクタ６１～６４のインダクタンスの加算によって得ることができることに加えて、インダクタ６１～６４の誘導結合によってインダクタンスをさらに増大することもできる。これにより、インダクタ６１～６４の各々のインダクタンスが、可変インダクタ５１に必要な最大のインダクタンスよりも小さくて済むので、インダクタ６１～６４の各々を小型化しやすくなる。

　その結果、インダクタ６１～６４の配置の自由度が上がるので、小型化された方向性結合器１００においてもインダクタ６１～６４と主線路１０および副線路２０とを離して配置することが容易になる。これにより、インダクタ６１～６４と主線路１０および副線路２０との間で不要な結合を防ぎ、不要な結合による方向性結合器１００の特性の悪化、特には方向性の低下や結合度の変動、を防止し、より優れた特性を得やすくなる。

　図８は、実施の形態１の第２変形例に係る可変インダクタの構成の一例を示す回路図である。図８に示される可変インダクタ５２は、図７の可変インダクタ５１と比べて、スイッチ７１～７４が、可変インダクタ５２の端Ｔ２に接続される点で相違する。

　可変インダクタ５２によっても、可変インダクタ５１と同数のインダクタンスを提供できる。また、可変インダクタ５２を方向性結合器１００に用いた場合、可変インダクタ５１についての説明と同様、インダクタ６１～６４の小型化による方向性結合器１００の小型化および性能改善が可能である。

　なお、図７の可変インダクタ５１と図８の可変インダクタ５２とを比べると、可変インダクタ５１においては、スイッチ７１～７４で一端を切り離されたインダクタ６１～６４の他端が接地側（端Ｔ２側）に接続されて信号が高電位で通流する線路側（端Ｔ１側）に接続されない状態となるため、不要のシャントの浮遊キャパシタンスをより生じ難い。また、周辺回路との不要の電界結合を小さくしやすいため、可変インダクタ５１を用いるほうが好ましい。

　図９は、実施の形態１の第３変形例に係る可変インダクタの構成の一例を示す回路図である。図９に示される可変インダクタ５３は、図７の可変インダクタ５１と比べて、スイッチ７１～７４それぞれの一端および他端が、対応するインダクタ６１～６４それぞれの一端および他端に接続される点で相違する。なお、図９において、インダクタ６１～６４が第４インダクタの一例であり、スイッチ７１～７４が第４スイッチの一例である。

　可変インダクタ５３によっても、複数のインダクタンスを提供できる。また、可変インダクタ５３を方向性結合器１００に用いた場合、可変インダクタ５１についての説明と同様、インダクタ６１～６４の小型化による方向性結合器１００の小型化および性能改善が可能である。

　図１０は、実施の形態１の第４変形例に係る可変インダクタの構成の一例を示す回路図である。図１０に示される可変インダクタ５４は、複数のインダクタ６１、６２のうちの一部のインダクタ６２の接続方向を変更できるようになっている。

　可変インダクタ５４は、インダクタ６１、６２と、スイッチ７１～７６とを備える。インダクタ６２は、第５インダクタの一例である。スイッチ７３は、インダクタ６２の一端（図１０での上端）にインダクタ６２と直列に接続された第５スイッチの一例である。スイッチ７４は、インダクタ６２の他端（図１０での下端）にインダクタ６２と直列に接続された第６スイッチの一例である。スイッチ７５は、インダクタ６２とスイッチ７３との直列回路に並列に接続された第７スイッチの一例である。スイッチ７６はインダクタ６２とスイッチ７４との直列回路に並列に接続された第８スイッチの一例である。

　可変インダクタ５４では、スイッチ７１をオン状態としたうえで、スイッチ７３、７４をオン状態とするか、スイッチ７５、７６をオン状態とするかで、インダクタ６１に対してインダクタ６２を直列接続する際の接続方向を変えることができる。

　また、スイッチ７１をオン状態としたうえで、スイッチ７４、７５をオン状態とすることで、または、スイッチ７３、７６をオン状態とすることで、インダクタ６１のみを用いて、インダクタ６２をバイパスできる。

　また、スイッチ７１をオン状態としたうえで、スイッチ７３、７４、７５、７６をオン状態とすることで、インダクタ６１を用いたうえでインダクタ６２の両端を短絡したショートリングを形成することができる。

　可変インダクタ５４では、上述した基本的な機能に基づいて、次のような具体的な動作が可能である。

　例えば、スイッチ７１、７３、７４をオン状態にすることで、インダクタ６１、６２の磁界結合の向きを、直列接続されたインダクタに電流が流れた場合に、磁界が強め合う向きとすることで、自己誘導により、インダクタのインダクタンス値を増大させることが可能となる。

　例えば、スイッチ７１、７５、７６をオン状態にすることで、磁界結合の向きを、インダクタ同士で弱め合う向きとでき、インダクタンス値はインダクタ６１、６２を単純に直列に接続したときよりも減少する。同時にＱ値を低減して動作帯域幅を広げることができる。

　例えば、スイッチ７１、７４、７５をオン状態にすることで、インダクタ６２をバイパスでき、インダクタ６１のみのインダクタンス値とできる。

　例えば、スイッチ７２、７３、７４をオン状態にすることで、インダクタ６１をバイパスでき、インダクタ６２のみのインダクタンス値とできる。

　例えば、スイッチ７１、７３、７４、７５、７６をオン状態にすることで、インダクタ６１を用いたうえでインダクタ６２の両端を短絡したショートリングとすることができ、インダクタ６１のみを用いた場合よりもインダクタンス値が減少する。同時にＱ値を低減して動作帯域幅を広げることができる。

　例えば、スイッチ７１、７２、７３、７４をオン状態にすることで、インダクタ６２を用いたうえでインダクタ６１の両端を短絡したショートリングとすることができ、インダクタ６２のみを用いた場合よりもインダクタンス値が減少する。同時にＱ値を低減して動作帯域幅を広げることができる。

　なお、可変インダクタ５３、５４において、端Ｔ２の先に可変抵抗４２を備える場合には、スイッチ７１～７６を可変インダクタ５３、５４内の全てのインダクタをバイパスさせるようにオン状態としてもよい。この場合には可変インダクタ５３、５４内の全てのインダクタがバイパスされるために可変インダクタ５３、５４自体はショート状態に見えるが、可変インダクタ５３、５４と直列に可変抵抗４２が接続されている。そのため、方向性結合器の端部には可変抵抗４２のみが接続された状態と同じとなる。

　（実施の形態２）
　実施の形態２に係る方向性結合器について、モジュールとして構成された方向性結合器の例を挙げて説明する。

　図１１は、実施の形態２に係る方向性結合器の構成の一例を示す回路図である。

　図１１に示されるように、方向性結合器１０１は、図１の方向性結合器１００と比べて、可変整合器８０が追加される点、および、制御器９２に可変整合器８０を制御する機能が追加される点で相違する。可変整合器８０は、可変インダクタ８１と可変キャパシタ８２とで構成され、副線路２０の信号出力用の端部と結合ポートＣＰＬとの間に接続されている。なお、図１１では、方向性結合器１０１の主線路１０および副線路２０をＬＣ等価回路で示している。

　図１２は、可変整合器８０の構成の一例を示す回路図である。図１２に示されるように、可変整合器８０において、可変インダクタ８１は、前述した可変インダクタ５０（図１）と同様の構成を有し、可変キャパシタ８２は、前述した可変キャパシタ４３（図３）と同様の構成を有している。

　図１２の可変整合器８０のインピーダンス、つまり可変インダクタ８１のインダクタンスおよび可変キャパシタ８２の容量値は、制御器９２からのスイッチの切り替え制御に基づいて調整される。可変整合器８０において調整可能なインピーダンスを実現するためのスイッチは、例えば、トランジスタで実現されてもよく、ＭＥＭＳスイッチやダイオードスイッチであってもよい。

　図１３は、方向性結合器を含むモジュールの構造の一例を示す斜視図である。方向性結合器１０１を含むモジュールは、ＩＣチップ１０３と、ＩＣチップ１０３が実装され、誘電体材料で形成されたモジュール端子基板１０２とを備える。

　方向性結合器１０１の主線路１０、副線路２０、スイッチ３１、３２、可変終端器４０、可変整合器８０、および制御器９２は、ＩＣチップ１０３の内部に形成される。これらの構成要素からなる回路をＩＣチップ１０３の内部に形成することで、回路を小型化でき、回路の形成および制御も容易となる。

　また、このように主線路１０、副線路２０、および、可変終端器４０を全てＩＣチップ１０３の内部に形成する場合には、主線路１０、副線路２０、および、可変終端器４０のいずれかをＩＣチップ１０３の外部に形成する場合に比べてレイアウトスペースがより限られるため、可変終端器４０と主線路１０、副線路２０との間の距離が小さくなりやすい。

　このとき、可変終端器４０に含まれる可変インダクタ５０を図１のような構成とすれば、可変インダクタ５０を構成する各インダクタを小型化しやすいため、限られたレイアウトスペースの中でも主線路１０、副線路２０と可変インダクタ５０との間の不要な結合が生じ難い。

　従って、方向性結合器１０１を図１３のような構成にて形成した場合には本発明は特に有用である。

　なお、方向性結合器１０１の副線路２０に接続される回路については、ＩＣチップ１０３の内部に形成したことによって損失が発生しても、結合度に算入することができるので、大きな不利にならない。

　ＩＣチップ１０３は、はんだバンプでモジュール端子基板１０２の一方主面に実装されている。モジュール端子基板１０２のＩＣチップ１０３が実装された主面は、ＩＣチップ１０３の保護のため、エポキシ系の樹脂１０４でトランスファーモールドされ、樹脂１０４の表面は金属薄膜１０５で覆われている。金属薄膜１０５は、金属材料のスパッタ、めっき、またはこれらの複合的方法で形成され、モジュール端子基板１０２の端面で接地電極に接続されている（図示せず）。

　モジュール端子基板１０２を構成する誘電体材料には、一例として、ビスマレイミドトリアジン、エポキシ、ポリイミド、テフロン（登録商標）などの樹脂材、ガラスクロス、セラミクス、またはこれら複合した材料が用いられる。

　なお、図１３ではＩＣチップ１０３がモジュール端子基板１０２に実装された構成を開示したが、方向性結合器１０１のすべての構成要素がＩＣチップ１０３内に形成されている場合には、ＩＣチップ１０３は必ずしもモジュール端子基板１０２に実装されていなくともよい。

　また、方向性結合器１０１のいくつかの構成要素、例えば、主線路１０、副線路２０、および、可変インダクタ５０を構成する複数のインダクタのうち少なくとも１つが、モジュール端子基板１０２に導体パターンなどを用いて形成されていてもよい。

　図１４は、方向性結合器を含むモジュールの構造の他の一例を示す斜視図である。図１４の方向性結合器１０１ａの例では、ＩＣチップ１０３ａは、主線路１０および副線路２０を有さず、主線路１０、および、副線路２０がモジュール端子基板１０２ａに形成される。

　副線路２０は、長円形または長方形のループを１回以上巻き回した形状に形成される。副線路２０は特に細線で形成していることもあり、５０Ωの特性インピーダンスに対してはより高インピーダンス寄りで１／４波長より十分短い線路長であるため、Ｌ性、すなわち相互に電界および磁界結合したインダクタとして形成されている。

　主線路１０は、副線路２０と同様の形状または直線もしくは曲線状に形成される。図１４の例では、主線路１０も長方形のループ状である。

　主線路１０および副線路２０を構成する導体には、一例として、銅、銀、ニッケル、金などの金属、またはこれらの金属を含む合金もしくは複合膜が用いられる。

　このようにモジュール端子基板１０２ａに主線路１０および副線路２０が形成されるモジュールとして構成される方向性結合器１０１ａによれば、次の効果が得られる。

　方向性結合器１０１ａでは、主線路１０、副線路２０を、モジュール端子基板１０２ａの内部に導体パターンによるインダクタとして形成している。これにより、主線路１０の銅損を減らし、挿入損失の低い方向性結合器１０１ａを実現することができる。副線路２０を主線路１０と同じモジュール端子基板１０２ａに形成することで、結合度や方向性を安定に実現することができる。

　主線路１０を伝搬する主信号をＩＣチップ１０３ａに入れないことで、ＩＣチップ１０３ａを構成する半導体材料に由来する非線形の影響を最小限に抑えることができる。ＩＣチップ１０３ａの内部では副線路２０から取り出される検出信号が処理される。検出信号は、主信号と比較すると、通常１０ｄＢから３０ｄＢ程度低い電力であることから、発生する歪を小さくできる。

　可変終端器４０、可変整合器８０へと向かう信号はこれらの回路が性質上極めて低反射に整合されているため、わずかに発生する歪信号も、反射して副線路２０にもどる割合は低くなる。さらに主線路１０に戻る際にも一定の結合度となるため、さらに歪波は小さくなる。その結果、歪特性の良好な方向性結合器１０１ａを実現することができる。

　モジュール端子基板１０２ａの内部に導体パターンでインダクタとして形成される主線路１０、副線路２０に対して、可変終端器４０、可変整合器８０で用いられるインダクタは、ＩＣチップ１０３ａ内の極めて細い導体で形成されるため、非常に小型化できるが、高いＱ値は得られない。この点については、大電力の主信号を処理する主線路１０とは異なり、Ｑ値の抑制が可変終端器４０の動作帯域の広域化に寄与し、可変整合器８０の損失も結合度に算入することができることから、むしろ効用を期待できる。

　以上説明したように、方向性結合器１０１によれば、方向性結合器１００と同様、小型でかつ特性に優れた方向性結合器が実現できる。

　以上、本発明の方向性結合器について、実施の形態に基づいて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。

　本発明は、結合度および方向性をより精密に調整できる方向性結合器として、携帯端末装置などの無線機器において広く利用できる。

　　１　方向性結合器
　　１０　主線路
　　１１、１２　（主線路の）端部
　　２０　副線路
　　２１、２２　（副線路の）端部
　　３１、３２、７１～７６　スイッチ
　　４０　可変終端器
　　４１、４２　可変抵抗
　　４３、８２　可変キャパシタ
　　５０～５４、８１　可変インダクタ
　　６０　スパイラルインダクタ
　　６１～６４　インダクタ
　　８０　可変整合器
　　９１、９２　制御器
　　１００、１０１、１０１ａ　方向性結合器
　　１０２、１０２ａ　モジュール端子基板
　　１０３、１０３ａ　ＩＣチップ
　　１０４　樹脂
　　１０５　金属薄膜

Claims (15)

1. 　主線路と、副線路と、可変終端器と、を備える方向性結合器において、
   　前記可変終端器は可変インダクタを有し、
   　前記可変インダクタは、
   　　前記副線路の端部とグランドとの間で互いに直列接続された複数のインダクタと、
   　　前記複数のインダクタのうち少なくとも１つのインダクタをバイパスするスイッチと、
   　を有する、
   　方向性結合器。
2. 　前記複数のインダクタは、隣り合って接続された第１インダクタと第２インダクタとを含み、
   　前記スイッチは、第１スイッチを含み、
   　前記第１スイッチの一端は前記第１インダクタと前記第２インダクタとの接続点に接続され、前記第１スイッチの他端は前記可変インダクタの一端および他端のうちいずれかの端に接続されている、
   　請求項１に記載の方向性結合器。
3. 　前記スイッチは、第２スイッチをさらに含み、
   　前記第２スイッチの一端は前記複数のインダクタのうち前記可変インダクタの前記一端に最も近いインダクタに接続され、前記第２スイッチの他端は前記可変インダクタの前記一端に接続されている、
   　請求項２に記載の方向性結合器。
4. 　前記複数のインダクタは、前記第１インダクタおよび前記第２インダクタのうちいずれか一方のインダクタと隣り合って接続された第３インダクタをさらに含み、
   　前記スイッチは、第３スイッチをさらに含み、
   　前記第３スイッチの一端は前記第１インダクタおよび前記第２インダクタのうち前記一方のインダクタと前記第３インダクタとの接続点に接続され、前記第３スイッチの他端は前記可変インダクタの前記一端または前記他端に接続されている、
   　請求項２または３に記載の方向性結合器。
5. 　前記複数のインダクタは、第４インダクタを含み、
   　前記スイッチは、第４スイッチを含み、
   　前記第４スイッチの一端および他端は、前記第４インダクタの一端および他端にそれぞれ接続されている、
   　請求項１から４のいずれか１項に記載の方向性結合器。
6. 　前記複数のインダクタは、第５インダクタを含み、
   　前記スイッチは、第５スイッチ、第６スイッチ、第７スイッチ、および第８スイッチを含み、
   　前記第５スイッチは前記第５インダクタの一端に前記第５インダクタと直列に接続され、
   　前記第６スイッチは前記第５インダクタの他端に前記第５インダクタと直列に接続され、
   　前記第７スイッチは前記第５インダクタと前記第５スイッチとの直列回路に並列に接続され、
   　前記第８スイッチは前記第５インダクタと前記第６スイッチとの直列回路に並列に接続されている、
   　請求項１から５のいずれか１項に記載の方向性結合器。
7. 　前記可変終端器は、前記可変インダクタとグランドとの間に接続された抵抗をさらに有する、
   　請求項１から６のいずれか１項に記載の方向性結合器。
8. 　前記抵抗は可変抵抗である、
   　請求項７に記載の方向性結合器。
9. 　前記複数のインダクタのうち少なくとも２つのインダクタは、中間引き出し点を有するスパイラルインダクタで構成されている、
   　請求項１から８のいずれか１項に記載の方向性結合器。
10. 　前記主線路、前記副線路、および、前記複数のインダクタは、集積回路に形成されている、
    　請求項１から９のいずれか１項に記載の方向性結合器。
11. 　前記複数のインダクタのうち少なくとも２つのインダクタは誘導結合する、
    　請求項１から１０のいずれか１項に記載の方向性結合器。
12. 　前記２つのインダクタのうち一方のインダクタの磁束の方向と他方のインダクタの磁束の方向とが同じである、
    　請求項１１に記載の方向性結合器。
13. 　前記２つのインダクタのうち一方のインダクタの磁束の方向と他方のインダクタの磁束の方向とが逆である、
    　請求項１１に記載の方向性結合器。
14. 　前記可変終端器は、前記副線路の端部とグランドとの間に接続された可変抵抗をさらに有する、
    　請求項１から１３のいずれか１項に記載の方向性結合器。
15. 　前記可変終端器は、前記副線路の端部とグランドとの間に接続された可変キャパシタをさらに有する、
    　請求項１から１４のいずれか１項に記載の方向性結合器。

Images