JP2022030771A - フィルタ回路及び高周波モジュール - Google Patents

Abstract

【課題】所望のフィルタ特性が得られるフィルタ回路を実現する。
【解決手段】フィルタ回路は、入出力間に直列接続された第１の並列共振回路及び第２の並列共振回路と、第１の並列共振回路と第２の並列共振回路との接続点と基準電位ＧＮＤとの間に設けられた直列共振回路と、を備える。第１の並列共振回路に含まれる第１インダクタＬ１、第２の並列共振回路に含まれる第２インダクタＬ２、及び直列共振回路に含まれる第３インダクタＬ３は、導体が巻回されたコイル状の構造を有し、第１インダクタＬ１のコイルの巻回軸方向、第２インダクタＬ２のコイルの巻回軸方向、及び第３インダクタＬ３のコイルの巻回軸方向がそれぞれ異なっている。
【選択図】図５

Description

本発明は、フィルタ回路及び高周波モジュールに関する。

近年、電力増幅回路やスイッチ回路、制御回路等を一体化した高周波モジュールの開発が進められている。このような高周波モジュールは、例えば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板や誘電体基板上にウエハレベルＣＳＰ（ＷＬ－ＣＳＰ：Wafer Level Chip Size Package）や表面実装部品（ＳＭＤ：Surface Mount Device）等の複数の機能デバイスが実装される。

１つの基板上に複数の機能デバイスを実装して高周波モジュールを構成する際、各機能デバイスの配置によっては、性能劣化を招くことが考えられる。例えば、複数の共振回路でフィルタを構成する場合、各共振回路のインダクタ間で磁束結合が生じ、所望のフィルタ特性が得られない場合がある。

本開示は、上記に鑑みてなされたものであって、所望のフィルタ特性が得られるフィルタ回路及び高周波モジュールを実現することを目的とする。

本開示の一側面のフィルタ回路は、入出力間に直列接続された第１の並列共振回路及び第２の並列共振回路と、前記第１の並列共振回路と前記第２の並列共振回路との接続点と基準電位との間に設けられた直列共振回路と、を備え、前記第１の並列共振回路に含まれる第１インダクタ、前記第２の並列共振回路に含まれる第２インダクタ、及び前記直列共振回路に含まれる第３インダクタは、導体が巻回されたコイル状の構造を有し、前記第１インダクタのコイルの巻回軸方向、前記第２インダクタのコイルの巻回軸方向、及び前記第３インダクタのコイルの巻回軸方向がそれぞれ異なっていることを特徴とする。

この構成では、第１インダクタ、第２インダクタ、及び第３インダクタを並べて近接配置しても、インダクタ間で生じる磁束結合を抑制することができる。これにより、第１の並列共振回路、第２の並列共振回路、及び直列共振回路の各共振回路の設計値に対して、所望のフィルタ特性を得ることができる。

上記フィルタ回路において、前記第２の並列共振回路の出力点と基準電位との間に設けられたキャパシタを含むことを特徴とする。

上記フィルタ回路において、前記第１インダクタと前記第２インダクタとが隣接配置されていることを特徴とする。

上記フィルタ回路において、前記第１インダクタと前記第３インダクタとが隣接配置されていることを特徴とする。

上記フィルタ回路において、前記第２インダクタと前記第３インダクタとが隣接配置されていることを特徴とする。

上記フィルタ回路において、前記第１インダクタと前記第３インダクタとが隣接配置されていることを特徴とする。

本開示の一側面の高周波モジュールは、信号経路上に請求項１から８の何れか一項に記載のフィルタ回路が設けられるＩＣと、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、及び前記ＩＣが実装される基板と、を備えることを特徴とする。

上記高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも２つは、前記ＩＣの一辺に沿って前記基板上に実装されていることを特徴とする。

上記高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタは、前記ＩＣの一辺に沿って前記基板上に実装されていることを特徴とする。

上記高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも１つはＳＭＤであることを特徴とする。

上記高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも１つは前記基板に設けられる導体で構成されていることを特徴とする。

本開示によれば、所望のフィルタ特性を得ることができるフィルタ回路及び高周波モジュールを実現することができる。

実施形態に係るフィルタ回路が適用される高周波モジュールの一例を示す概略図である。 実施形態に係るフィルタ回路が設けられるアンテナスイッチ回路の一例を示す概略図である。 実施形態に係るフィルタ回路の構成を示す回路図である。 実施形態に係るフィルタ回路を構成するインダクタの模式図である。 実施形態に係るインダクタの基板配置例を示す図である。 比較例に係るインダクタの基板配置例を示す図である。 図５及び図６に示すインダクタ配置による周波数－ゲイン特性の一例を示す図である。 実施形態に係るインダクタの基板配置の第１変形例を示す図である。 実施形態に係るインダクタの基板配置の第２変形例を示す図である。 実施形態に係るインダクタの基板配置の第３変形例を示す図である。 実施形態に係るインダクタの基板配置の第４変形例を示す図である。 実施形態に係るインダクタの基板配置の第５変形例を示す図である。 実施形態に係るインダクタの基板配置の第６変形例を示す図である。 実施形態に係るインダクタの基板配置の第７変形例を示す図である。 実施形態に係るインダクタの基板配置の第８変形例を示す図である。 実施形態に係るインダクタの基板配置の第９変形例を示す図である。 実施形態に係るインダクタの基板配置の第１０変形例を示す図である。 実施形態に係るインダクタの基板配置の第１１変形例を示す図である。 実施形態に係るインダクタの基板配置の第１２変形例を示す図である。

以下に、実施形態に係るフィルタ回路を図面に基づいて詳細に説明する。なお、この実施形態により本開示が限定されるものではない。

図１は、実施形態に係るフィルタ回路が適用される高周波モジュールを示す概略図である。

図１では、本実施形態に係るフィルタ回路１が適用される高周波モジュールの一例として、フロントエンドモジュール１００の概略構成を示している。フロントエンドモジュール１００は、基板２上に実装された複数の集積回路、及び各種機能部品を一体化した超小型集積モジュールである。基板２は、例えば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板等のセラミック積層基板や、樹脂多層基板やフィルム基板等が例示される。

図１に示すように、フロントエンドモジュール１００は、主要な回路ブロックとして、パワーアンプ回路ＰＡと、ローノイズアンプ回路ＬＮＡと、パワーアンプ送信スイッチ回路ＰＡＳＷと、パワーアンプ制御回路ＰＡＣと、アンテナスイッチ回路ＡＮＴＳＷと、を含む。パワーアンプ回路ＰＡ、ローノイズアンプ回路ＬＮＡ、パワーアンプ送信スイッチ回路ＰＡＳＷ、パワーアンプ制御回路ＰＡＣ、及びアンテナスイッチ回路ＡＮＴＳＷは、それぞれ各機能ＩＣ（不図示）を備える。これら各機能ＩＣは、例えば、ウエハレベルＣＳＰ（ＷＬ－ＣＳＰ：Wafer Level Chip Size Package）で構成され、フロントエンドモジュール１００の基板２上に、例えば銅ピラー等でバンプボンディングされる。また、パワーアンプ送信スイッチ回路ＰＡＳＷとアンテナスイッチ回路ＡＮＴＳＷとの間に、例えば、表面実装部品（ＳＭＤ：Surface Mount Device）や基板２の導体で構成されるフィルタ回路ブロックＦＢが設けられている。なお、本開示において、フィルタ回路ブロックとは、各バンドの通過帯域に応じた複数のフィルタが構成されたものと定義する。また、各機能ＩＣの周囲の基板２上には、例えば、ＳＭＤや基板２の導体で構成される周辺回路が実装されている。

パワーアンプ回路ＰＡは、送信信号入力端子ＴＸから入力された送信信号を増幅する。図１に示す構成において、パワーアンプ回路ＰＡは、例えば、複数段の増幅回路が直列接続されて構成される。送信信号入力端子ＴＸの数は１つに限らず、複数であっても良い。

パワーアンプ回路ＰＡは、例えば、バイポーラトランジスタで構成されていても良いし、例えば、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）で構成されていても良い。パワーアンプ回路ＰＡをバイポーラトランジスタで構成する場合、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）が例示される。パワーアンプ回路ＰＡの構成により本開示が限定されるものではない。

ローノイズアンプ回路ＬＮＡは、アンテナスイッチ回路ＡＮＴＳＷからフィルタブロックＦＢを介して入力された受信信号を増幅する。なお、ローノイズアンプ回路ＬＮＡは、フロントエンドモジュール１００の外部から入力された受信信号を増幅する態様であっても良い。

パワーアンプ送信スイッチ回路ＰＡＳＷは、フィルタブロックＦＢを介してアンテナスイッチ回路ＡＮＴＳＷに送信信号を出力する経路を切り替える。なお、パワーアンプ送信スイッチ回路ＰＡＳＷは、フロントエンドモジュール１００の外部に設けられたフィルタブロックに送信信号を出力する経路を有する態様であっても良い。

パワーアンプ制御回路ＰＡＣは、パワーアンプ回路ＰＡのゲインや使用する増幅器の数等を制御する。

アンテナスイッチ回路ＡＮＴＳＷは、フィルタブロックＦＢを介して入力された送信信号の出力先（アンテナ端子ＡＮＴ１、ＡＮＴ２）を切り替える。なお、図１では、２つのアンテナ端子ＡＮＴ１、ＡＮＴ２を有する構成を例示したが、アンテナ端子の数はこれに限るものではない。

パワーアンプ回路ＰＡ、ローノイズアンプ回路ＬＮＡ、パワーアンプ送信スイッチ回路ＰＡＳＷ、及びアンテナスイッチ回路ＡＮＴＳＷの各機能ＩＣは、図示しないコントロール線により制御信号が送られて制御される。コントロール線の態様により本開示が限定されるものではない。

本実施形態に係るフィルタ回路１は、アンテナスイッチ回路ＡＮＴＳＷに含まれる。図２は、実施形態に係るフィルタ回路が設けられるアンテナスイッチ回路の一例を示す概略図である。

アンテナスイッチ回路ＡＮＴＳＷは、フィルタ回路１（ＦＩＬ）の他に、主要な構成要素として、第１スイッチ回路ＳＷ１、カプラＣＰＬ、及び第２スイッチ回路ＳＷ２を含む。本実施形態に係るフィルタ回路１（ＦＩＬ）は、アンテナスイッチ回路ＡＮＴＳＷを構成する機能ＩＣの信号経路上に設けられている。

第１スイッチ回路ＳＷ１は、フィルタブロックＦＢ（図１参照）を介して入力された送信信号Ｔｘ１，Ｔｘ２，・・・Ｔｘｎを切り替えてカプラＣＰＬに出力する。カプラＣＰＬの出力は、本実施形態に係るフィルタ回路１（ＦＩＬ）に入力される。フィルタ回路１（ＦＩＬ）の出力は、第２スイッチ回路ＳＷ２にて切り替えられ、アンテナ端子ＡＮＴ１、ＡＮＴ２に出力される。なお、第１スイッチ回路ＳＷ１は、フィルタブロックＦＢを介して入力された送信信号Ｔｘ１，Ｔｘ２，・・・Ｔｘｎ、及び、フロントエンドモジュール１００の外部から入力された送信信号を切り替えてカプラＣＰＬに出力する態様であっても良い。

図３は、実施形態に係るフィルタ回路の構成を示す回路図である。図３に示すように、本実施形態に係るフィルタ回路１は、入力点ＩＮと出力点ＯＵＴとの間に直列接続された第１の並列共振回路１１及び第２の並列共振回路１２と、これら第１の並列共振回路１１と第２の並列共振回路１２との接続点と基準電位ＧＮＤとの間に設けられた直列共振回路１３と、を含む。第１の並列共振回路１１は、第１インダクタＬ１及び第１キャパシタＣ１を含む。第２の並列共振回路１２は、第２インダクタＬ２及び第２キャパシタＣ２を含む。直列共振回路１３は、第３インダクタＬ３及び第３キャパシタＣ３を含む。

また、本実施形態に係るフィルタ回路１（ＦＩＬ）は、第２の並列共振回路１２の出力点と基準電位ＧＮＤとの間に設けられた第４キャパシタＣ４と、を含む。

第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３、及び第４キャパシタＣ４は、アンテナスイッチ回路ＡＮＴＳＷを構成する機能ＩＣの外部、すなわち、フロントエンドモジュール１００の基板２上に設けられるＳＭＤである。なお、第４キャパシタＣ４の態様はこれに限らず、例えば、アンテナスイッチ回路ＡＮＴＳＷを構成する機能ＩＣの内部に設けられた構成であっても良い。

本開示において、第１キャパシタＣ１、第２キャパシタＣ２、及び第３キャパシタＣ３は、アンテナスイッチ回路ＡＮＴＳＷを構成する機能ＩＣの内部に設けられている。なお、第１キャパシタＣ１、第２キャパシタＣ２、及び第３キャパシタＣ３の態様はこれに限らず、例えば、アンテナスイッチ回路ＡＮＴＳＷを構成する機能ＩＣの外部、すなわち、フロントエンドモジュール１００の基板２上に設けられたＳＭＤであっても良い。

図３に示す構成のフィルタ回路１は、第１の並列共振回路１１、第２の並列共振回路１２、及び直列共振回路１３の各共振回路の３つの共振点（極）を有するローパスフィルタである。

図４は、実施形態に係るフィルタ回路を構成するインダクタの模式図である。実施形態に係るフィルタ回路１を構成する第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３は、それぞれ、例えば巻線がセラミックコアに巻回された巻き線型、フィルム状の導体からなるフィルム型、あるいは、コイルパターンが積層した積層型等の構造を有している。すなわち、実施形態に係るフィルタ回路１を構成する第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３は、図４に示すように、導体が巻回されたコイル状の構造を有している。

このような導体が巻回されたコイルを有するインダクタは、電流が流れた際に、図４に示すように、コイルの巻回軸方向Ａ（図４に示す矢示方向）に磁束が生じる。このようなインダクタを複数並べて近接配置する場合、複数のインダクタ間で磁束結合が生じる可能性がある。

図５は、実施形態に係るインダクタの基板上の配置例を示す図である。図６は、比較例に係るインダクタの基板上の配置例を示す図である。図５及び図６では、アンテナスイッチ回路ＡＮＴＳＷを構成する機能ＩＣであるアンテナスイッチＩＣ３の一辺３ａに沿って、第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３がフロントエンドモジュール１００の基板２上に配置された例を示している。

図７は、図５及び図６に示すインダクタ配置による周波数－ゲイン特性の一例を示す図である。図７において、実線は、図５に示す実施形態に係るインダクタ配置による周波数－ゲイン特性を示し、破線は、図６に示す比較例に係るインダクタ配置による周波数－ゲイン特性を示している。

図７に示すように、図３に示す実施形態に掛かるフィルタ回路１の構成では、第１の並列共振回路１１、第２の並列共振回路１２、及び直列共振回路１３の各共振回路の３つの共振周波数が生じる。図７の実線に示すように、図５に示す実施形態に係るインダクタの基板配置では、第１インダクタＬ１のコイルの巻回軸方向（図４に示す巻回軸方向Ａ、以下省略）をＸ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＹ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＺ軸方向としている。このように、第１インダクタＬ１のコイルの巻回軸方向、第２インダクタＬ２のコイルの巻回軸方向、及び第３インダクタＬ３のコイルの巻回軸方向をそれぞれ異ならせることにより、各インダクタを並べて近接配置しても、インダクタ間で生じる磁束結合を抑制することができる。これにより、第１の並列共振回路１１、第２の並列共振回路１２、及び直列共振回路１３の各共振回路の設計値に対して、所望のフィルタ特性を得ることができる。

これに対し、図６に示す比較例では、第１インダクタＬ１のコイルの巻回軸方向と第２インダクタＬ２のコイルの巻回軸方向とが、Ｙ軸方向で略一致している。このような配置では、第１インダクタＬ１と第２インダクタＬ２とが磁束結合して相互インダクタンス成分が生じ、所望のフィルタ特性が得られなくなる。具体的に、図７に示す例では、図５に示す実施形態の配置における第１共振点ｆ１がｆ１’に移動し、図５に示す実施形態の配置における第２共振点ｆ２がｆ２’に移動し、図５に示す実施形態の配置における第３共振点ｆ３がｆ３’に移動する。

なお、例えば、図５に示す配置例において、Ｚ軸方向をコイルの巻回軸方向とした第３インダクタＬ３は、フロントエンドモジュール１００の基板２に設けられる導体で構成する態様であっても良い。３つのインダクタ（ここでは、第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３）を有する構成において、コイルの巻回軸方向が、Ｘ軸方向、Ｙ軸方向、及びＺ軸方向の何れかを取り得る構成では、３つのインダクタのうちの少なくとも１つを、基板に設けられる導体で構成することができる。以下、図５とは異なる各インダクタの配置例について、図８から図１２を用いて説明する。

図８は、実施形態に係るインダクタの基板配置の第１変形例を示す図である。図８に示す配置例では、第１インダクタＬ１のコイルの巻回軸方向をＹ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＸ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＺ軸方向としている。

図９は、実施形態に係るインダクタの基板配置の第２変形例を示す図である。図９に示す配置例では、第１インダクタＬ１のコイルの巻回軸方向をＸ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＺ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＹ軸方向としている。

図１０は、実施形態に係るインダクタの基板配置の第３変形例を示す図である。図１０に示す配置例では、第１インダクタＬ１のコイルの巻回軸方向をＹ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＺ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＸ軸方向としている。

図１１は、実施形態に係るインダクタの基板配置の第４変形例を示す図である。図１１に示す配置例では、第１インダクタＬ１のコイルの巻回軸方向をＺ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＸ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＹ軸方向としている。

図１２は、実施形態に係るインダクタの基板配置の第５変形例を示す図である。図１２に示す配置例では、第１インダクタＬ１のコイルの巻回軸方向をＺ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＹ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＸ軸方向としている。

図８から図１２に示す配置態様であっても、図５に示す配置例と同様に、各インダクタを並べて近接配置しても、インダクタ間で生じる磁束結合を抑制することができる。これにより、第１の並列共振回路１１、第２の並列共振回路１２、及び直列共振回路１３の各共振回路の設計値に対して、フィルタ回路１を所望のフィルタ特性とすることができる。

図５及び図８から図１２に示す配置例では、図中右側から、アンテナスイッチＩＣ３の一辺３ａに沿って、第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３の順で基板２上に配置された例を示したが、各インダクタの配置はこれに限るものではない。以下、図５及び図８から図１２とは異なる各インダクタの配置順について、図１３から図１７を用いて説明する。

図１３から図１７に示す配置例では、図５に示す配置例と同様に、第１インダクタＬ１のコイルの巻回軸方向をＸ軸方向、第２インダクタＬ２のコイルの巻回軸方向をＹ軸方向、第３インダクタＬ３のコイルの巻回軸方向をＺ軸方向とした例を示している。

図１３は、実施形態に係るインダクタの基板配置の第６変形例を示す図である。図１３に示す配置例では、図中右側から、アンテナスイッチＩＣ３の一辺３ａに沿って、第１インダクタＬ１、第３インダクタＬ３、第２インダクタＬ２の順で基板２上に配置された例を示している。

図１４は、実施形態に係るインダクタの基板配置の第７変形例を示す図である。図１４に示す配置例では、図中右側から、アンテナスイッチＩＣ３の一辺３ａに沿って、第２インダクタＬ２、第１インダクタＬ１、第３インダクタＬ３の順で基板２上に配置された例を示している。

図１５は、実施形態に係るインダクタの基板配置の第８変形例を示す図である。図１５に示す配置例では、図中右側から、アンテナスイッチＩＣ３の一辺３ａに沿って、第２インダクタＬ２、第３インダクタＬ３、第１インダクタＬ１の順で基板２上に配置された例を示している。

図１６は、実施形態に係るインダクタの基板配置の第９変形例を示す図である。図１６に示す配置例では、図中右側から、アンテナスイッチＩＣ３の一辺３ａに沿って、第３インダクタＬ３、第１インダクタＬ１、第２インダクタＬ２の順で基板２上に配置された例を示している。

図１７は、実施形態に係るインダクタの基板配置の第１０変形例を示す図である。図１７に示す配置例では、図中右側から、アンテナスイッチＩＣ３の一辺３ａに沿って、第３インダクタＬ３、第２インダクタＬ２、第１インダクタＬ１の順で基板２上に配置された例を示している。

図１３から図１７に示す配置態様であっても、上述した各配置例と同様に、各インダクタを並べて近接配置しても、インダクタ間で生じる磁束結合を抑制することができる。これにより、第１の並列共振回路１１、第２の並列共振回路１２、及び直列共振回路１３の各共振回路の設計値に対して、フィルタ回路１を所望のフィルタ特性とすることができる。

なお、図５及び図８から図１７に示す配置例では、アンテナスイッチＩＣ３の一辺３ａに沿って、第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３がフロントエンドモジュール１００の基板２上に配置された例を示したが、各インダクタの配置は、さらに図１８及び図１９のような態様としても良い。

図１８は、実施形態に係るインダクタの基板配置の第１１変形例を示す図である。図１９は、実施形態に係るインダクタの基板配置の第１２変形例を示す図である。図１８及び図１９に示す配置例では、第１インダクタＬ１及び第２インダクタＬ２、第２インダクタＬ２及び第３インダクタＬ３、並びに、第１インダクタＬ１及び第３インダクタＬ３がそれぞれ隣接配置された例を示している。

また、図１８に示す配置例では、第１インダクタＬ１と第２インダクタＬ２とがアンテナスイッチＩＣ３の一辺３ａに沿って基板２上に配置され、図１９に示す配置例では、第１インダクタＬ１と第３インダクタＬ３とがアンテナスイッチＩＣ３の一辺３ａに沿って基板２上に配置されている。

図１８又は図１９に示す配置態様であっても、上述した各配置例と同様に、インダクタ間で生じる磁束結合を抑制することができる。これにより、第１の並列共振回路１１、第２の並列共振回路１２、及び直列共振回路１３の各共振回路の設計値に対して、フィルタ回路１を所望のフィルタ特性とすることができる。

なお、上記した実施形態は、本開示の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更／改良され得るとともに、本開示にはその等価物も含まれる。

本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。

（１）本開示の一側面のフィルタ回路は、入出力間に直列接続された第１の並列共振回路及び第２の並列共振回路と、前記第１の並列共振回路と前記第２の並列共振回路との接続点と基準電位との間に設けられた直列共振回路と、を備え、前記第１の並列共振回路に含まれる第１インダクタ、前記第２の並列共振回路に含まれる第２インダクタ、及び前記直列共振回路に含まれる第３インダクタは、導体が巻回されたコイル状の構造を有し、前記第１インダクタのコイルの巻回軸方向、前記第２インダクタのコイルの巻回軸方向、及び前記第３インダクタのコイルの巻回軸方向がそれぞれ異なっていることを特徴とする。

この構成では、第１インダクタ、第２インダクタ、及び第３インダクタを並べて近接配置しても、インダクタ間で生じる磁束結合を抑制することができる。これにより、第１の並列共振回路、第２の並列共振回路、及び直列共振回路の各共振回路の設計値に対して、所望のフィルタ特性を得ることができる。

（２）上記（１）のフィルタ回路において、前記第２の並列共振回路の出力点と基準電位との間に設けられたキャパシタを含むことを特徴とする。

（３）上記（１）又は（２）のフィルタ回路において、前記第１インダクタと前記第２インダクタとが隣接配置されていることを特徴とする。

（４）上記（１）又は（２）のフィルタ回路において、前記第１インダクタと前記第３インダクタとが隣接配置されていることを特徴とする。

（５）上記（３）又は（４）のフィルタ回路において、前記第２インダクタと前記第３インダクタとが隣接配置されていることを特徴とする。

（６）上記（３）のフィルタ回路において、前記第１インダクタと前記第３インダクタとが隣接配置されていることを特徴とする。

（７）本開示の一側面の高周波モジュールは、信号経路上に上記（１）から（６）の何れかのフィルタ回路が設けられるＩＣと、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、及び前記ＩＣが実装される基板と、を備えることを特徴とする。

（８）上記（７）の高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも２つは、前記ＩＣの一辺に沿って前記基板上に実装されていることを特徴とする。

（９）上記（７）の高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタは、前記ＩＣの一辺に沿って前記基板上に実装されていることを特徴とする。

（１０）上記（７）から（９）の何れかの高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも１つはＳＭＤであることを特徴とする。

（１１）上記（７）から（９）の何れかの高周波モジュールにおいて、前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも１つは前記基板に設けられる導体で構成されていることを特徴とする。

本開示により、所望のフィルタ特性を得ることができるフィルタ回路及び高周波モジュールを実現することができる。

１ フィルタ回路
２ 基板
３ アンテナスイッチＩＣ（機能ＩＣ）
１１ 第１の並列共振回路
１２ 第２の並列共振回路
１３ 直列共振回路
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｃ４ 第４キャパシタ
Ｌ１ 第１インダクタ
Ｌ２ 第２インダクタ
Ｌ３ 第３インダクタ
１００ フロントエンドモジュール（高周波モジュール）

Claims (11)

1. 入出力間に直列接続された第１の並列共振回路及び第２の並列共振回路と、
   前記第１の並列共振回路と前記第２の並列共振回路との接続点と基準電位との間に設けられた直列共振回路と、
   を備え、
   前記第１の並列共振回路に含まれる第１インダクタ、前記第２の並列共振回路に含まれる第２インダクタ、及び前記直列共振回路に含まれる第３インダクタは、導体が巻回されたコイルを有し、
   前記第１インダクタのコイルの巻回軸方向、前記第２インダクタのコイルの巻回軸方向、及び前記第３インダクタのコイルの巻回軸方向がそれぞれ異なっている
   ことを特徴とするフィルタ回路。
2. 請求項１に記載のフィルタ回路であって、
   前記第２の並列共振回路の出力点と基準電位との間に設けられたキャパシタを含む
   ことを特徴とするフィルタ回路。
3. 請求項１又は２に記載のフィルタ回路であって、
   前記第１インダクタと前記第２インダクタとが隣接配置されている
   ことを特徴とするフィルタ回路。
4. 請求項１又は２に記載のフィルタ回路であって、
   前記第１インダクタと前記第３インダクタとが隣接配置されている
   ことを特徴とするフィルタ回路。
5. 請求項３又は４に記載のフィルタ回路であって、
   前記第２インダクタと前記第３インダクタとが隣接配置されている
   ことを特徴とするフィルタ回路。
6. 請求項３に記載のフィルタ回路であって、
   前記第１インダクタと前記第３インダクタとが隣接配置されている
   ことを特徴とするフィルタ回路。
7. 信号経路上に請求項１から６の何れか一項に記載のフィルタ回路が設けられるＩＣと、
   前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、及び前記ＩＣが実装される基板と、
   を備える
   ことを特徴とする高周波モジュール。
8. 請求項７に記載の高周波モジュールであって、
   前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも２つは、前記ＩＣの一辺に沿って前記基板上に実装されている
   ことを特徴とする高周波モジュール。
9. 請求項７に記載の高周波モジュールであって、
   前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタは、前記ＩＣの一辺に沿って前記基板上に実装されている
   ことを特徴とする高周波モジュール。
10. 請求項７から９の何れか一項に記載の高周波モジュールであって、
    前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも１つはＳＭＤである
    ことを特徴とする高周波モジュール。
11. 請求項７から９の何れか一項に記載の高周波モジュールであって、
    前記第１インダクタ、前記第２インダクタ、及び前記第３インダクタのうち、少なくとも１つは前記基板に設けられる導体で構成されている
    ことを特徴とする高周波モジュール。

Images