TWI416590B - 適用於高頻操作之去耦合的溝渠電容裝置 - Google Patents

適用於高頻操作之去耦合的溝渠電容裝置 Download PDF

Info

Publication number
TWI416590B
TWI416590B TW095141066A TW95141066A TWI416590B TW I416590 B TWI416590 B TW I416590B TW 095141066 A TW095141066 A TW 095141066A TW 95141066 A TW95141066 A TW 95141066A TW I416590 B TWI416590 B TW I416590B
Authority
TW
Taiwan
Prior art keywords
substrate
capacitor
region
contact
current path
Prior art date
Application number
TW095141066A
Other languages
English (en)
Other versions
TW200731328A (en
Inventor
Marion Matters-Kammerer
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200731328A publication Critical patent/TW200731328A/zh
Application granted granted Critical
Publication of TWI416590B publication Critical patent/TWI416590B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

適用於高頻操作之去耦合的溝渠電容裝置
本發明係關於一電容裝置及一包含平行耦合於一信號線與一接地接觸之間的電容裝置之電子電路。本發明進一步係關於一種製造電容裝置之方法。
在一電路組態中，溝渠電容器在電子電路中用作去耦合電容器(本文中亦稱作旁路電容器)，其中該電容器平行插於信號線與接地電位之間。
在此組態中，溝渠電容器提供小阻抗之優勢，其藉由下式給出：Z＝1/jωC (1)
此處，Z指示阻抗，ω為圓頻率且藉由ω＝2πf而與信號之頻率f有關，C為電容，且j為熟知的虛擬單位數目(imaginary unit number)。溝渠電容器通常具有較大電容值，且因此對於交流(AC)信號而言表示信號線與接地電位之間的近乎完全短接。方程式(1)意味電容愈高，則與接地端之短接愈佳。
圖1展示用於達成高電容值之已知溝渠電容器結構100。此溝渠電容器結構在F.Roozeboom等人"High－Density,Low－Loss MOS Capacitors for Integrated RF Decoupling"，Int.J.Microcircuits and Electronic Packaging,24(3)(2001)第182頁至第196頁中公開。圖1之溝渠電容器100嵌入矽基板102中且包含一列耦合層結構，其中層結構104至112以橫截面圖展示。該等層結構由在垂直於基板102之頂側114及底側116之平面內的一列U形橫截面輪廓組成。U形層結構係相同的，且該等層結構之相應層彼此連接。層結構包含一第一、下部電極118，其由n＋ 矽層形成。此n＋ 層存在於n－ 摻雜矽基板上。介電層120(其例如可為30 nm厚之氧化層/氮化層/氧化層堆疊)使下部電極118與上部電極122(其可由n＋ 聚矽層製成)隔離。金屬頂部電極124沈積於上部電極122之頂部。
U形層結構118至122可通常形成於直徑為2 μm且深度102為20至30 μm之孔內。根據圖1之電容裝置所達到之典型每單位面積之電容密度介於25 nF/mm2 與75 nF/mm2 之間。
圖2示意性展示電路組態200，其中先前技術溝渠電容裝置202用作信號線與接地電位之間的旁路電容器。圖1之溝渠電容器結構100由於其較大的電容而適用於電容裝置202。然而，為了用作本電路組態中之旁路電容器，必須在基板102之底側116上提供接地接觸，該接地接觸在圖2中由參考數字206標記。接地接觸206連接至接地電位。電容裝置202進一步具有一接觸結構204，其帶有用於信號輸入與輸出之兩個埠204.1與204.2，該等埠可連接至一信號線(未圖示)。理論上，若電容裝置200可提供與接地端之完全短接，則在埠1 204.1處進入之信號波將被完全反射。因此，埠2 204.2將自埠1 204.1完全去耦合。
然而，已知溝渠電容器之效能取決於頻率，且在圖2之電路組態中遠不能提供與接地端之完全短接。此將參看圖3在下文中說明。圖3為展示先前技術溝渠電容器之S2 1 傳輸係數對頻率之相依性的圖。在對數標度上以赫茲(Hz)為單位標繪頻率。傳輸係數S2 1 以dB為單位給出。對於電容分別為2.2 nF、22 nF及380 nF之三個不同溝渠電容器展示三個量測曲線。在介於1 MHz與約50 MHz之間的頻率範圍內(標記為"範圍I")所有三個曲線皆展示傳輸係數S2 1 之下降。對於每一曲線，在所示傳輸特性中可看到共振效應，其在100 MHz與1 GHz之間發生且取決於電容值。
所示頻率相依性係由溝渠電容器之自感造成。在自共振頻率下，溝渠電容器之電容C與自感Ls e l f 處於共振中。此時電容器之操作係最佳的，例如發生最大信號抑制，儘管在GHz範圍內之抑制仍然更優於藉由離散SMD置放電容器進行之抑制。
下表1展示若干先前技術溝渠電容器之表面積值、電容C值、電阻R值及自感Ls e l f 值之比較。
表1 n－ 基板中之若干先前技術溝渠電容器之表面積的、電容的、電阻的及自感值之比較
然而，在工業上，與接地端之接觸存在於正側。為提供電容器與電感器之網路，必需使用基板電阻率約為1 kΩcm或更高之高歐姆基板。穿過基板至底側116之電流路徑將具有更大電阻且因此稍不足之自感。
然而，目前存在傾向於寬頻應用之趨勢。此(例如)為UMTS協定之結果，其具有比GSM寬的頻寬。其亦由IEEE 802.16協定促進。此外，頻帶數目增加，尤其高於2 GHz，意即用於藍芽、W－LAN及其他無線標準。對於該等寬頻應用，需要自感為低的。顯然，寬頻通常包括超過共振頻率之部分("範圍II")。此處，埠1204,1與埠2204.2之間的信號抑制效率較低且大量入射波被傳輸至埠2。自感愈高，則信號抑制效率愈低。又，溝渠電容器在正側與接地端之接觸係不足的，因為與接地端之路徑傾向於較長。
因此，本發明之一目標在於提供一電容裝置，當該電容裝置用作信號線與接地電位之間的旁路電容器時，其提供在較廣頻率範圍內之良好的信號抑制。
本發明之另一目標在於提供一種形成電容裝置之方法，當該電容裝置用作信號線與接地電位之間的旁路電容器時，其提供在較廣頻率範圍內之良好的信號抑制。
根據本發明之第一態樣，提供一電容裝置，其包含一基板，該基板具有一第一基板側與一相反的第二基板側。該電容裝置進一步具有一第一接觸結構與一第二接觸結構，其中第二接觸結構存在於該第二基板側上。該電容裝置之一電容器區域嵌入於該基板中且包含至少一個層結構，該層結構具有彼此電隔離之第一與第二電容器電極且在垂直於該第一與第二基板側之平面中具有U形橫截面輪廓。第一電容器電極與第二電容器電極分別電連接至第一接觸結構與第二接觸結構。
在本發明之電容裝置中，電流路徑區域自該等電容器電極中之一者延伸至各別接觸結構。該電流路徑區域經組態以提供用於電流之路徑。
此外，該基板在含有該電容器區域之一橫向基板部分中之第一基板側上包含一凹陷，該凹陷具有一底面，該底面具有為該第一接觸結構之一部分之接觸元件，因此電容器區域與電流路徑區域配置於接觸元件與第二接觸結構之間。
本發明之本態樣之電容裝置具有在電流路徑區域內展示減小的阻抗之優勢。此減小的阻抗意味由該電容裝置之電流路徑區域所造成之低自感。該低自感提供在加寬的頻譜範圍內之改良的信號抑制，例如在採用本發明之電容裝置作為信號線與接地電位之間的旁路電容器之電路組態中。
此外，該電容裝置為Roozeboom等人在IMAPS文章中所討論之非工業化結構之有效修改。為改良其寬頻性質，該基板具有一凹陷，因此縮短了有效電流路徑區域。重要地是，凹陷之存在並不負面地影響基板之處理。此為處理基板所需之相關要求，尤其當其在具有其他電氣裝置(諸如功率放大器、積體電路、阻抗匹配網路及濾波器)之堆疊組態中使用時。
與第一接觸結構亦存在於該第二基板側之工業化結構相比，本發明之裝置具有至第一接觸結構(詳言之至接地端)之路徑縮短之優勢。此外，此係簡單且直接的，其防止產生寄生電感與電容相互作用。
本發明之一優勢在於其允許使用具有相對較小電容之電容裝置用於寬頻應用。在先前技術中，最大電容值之使用為必需的以達到足夠低的自感用於寬頻應用。然而，實際上，實質上並不需要該較大電容值，因為在構成所需寬頻之主要部分的高頻之阻抗已非常低。該較大電容器之使用顯然在商業上是不利的，因為較大電容器需要較大的表面積且因此比較小電容器昂貴。舉例而言，電容為380 nF之溝渠電容器非常大且通常需要約20 mm2 的晶圓面積。與電容器表面積為0.102 mm2 之2.2 nF電容器相比，成本增加之係數為約200。
因此，本發明之電容裝置之結構係基於電容器之自感與電阻受穿過該基板之電流路徑控制之基本理解。電流路徑區域位於電連接至該電流路徑區域之第一電極與該第一接觸結構之間。與已知電容裝置結構相比，由於電流路徑區域所跨越之較短距離，電流路徑之長度顯著減小。如在下文中關於圖15所示，對於給定電容器面積，由於以下兩個原因對於較薄的基板電容器之電感減小：a)由於由電容器直徑與基板厚度之商所給出電容器之較小縱橫比造成每單位長度之電感減小，及b)減小總電流路徑長度。
較佳地電流路徑區域之長度最大為50微米。更為較佳地，其與電容器區域之長度大約相同。最為適當地，凹陷橫向區內之基板總厚度為50微米或更小。此構成對所述物品結構之主要改良，其中電流路徑區域約為350微米。在此範圍內，縱橫比使得自感小於4 pH，如先前僅對於380 nF之電容器所獲得，甚至對於非常小的電容為約2 nF。因此，根據本發明之較小電容器可有效地用於超過共振頻率之信號抑制，且因此非常適於用作旁路電容器用於寬頻信號抑制。
在下文中將描述本發明之第一態樣之電容裝置之較佳實施例。除非清楚地表明不同實施例形成執行本發明之替代方式，應瞭解在下文中所描述實施例之額外特徵可彼此組合。
在一個較佳實施例中，第一接觸結構具有至少兩個彼此電連接之信號埠，一者用作輸入端而另一者用作輸出端，而第二接觸結構為接地連接。第一接觸結構之信號埠經由凹陷底面上之接觸元件之連接意味在該接觸結構中可存在較大電感。此由在信號埠與凹陷底面上之接觸元件之間所需之連接線造成。然而，應注意電容結構本身之自感係非常小的，其對於使根據本發明用於信號抑制之電容裝置的可用頻率範圍加寬係決定性的。接觸結構之相對較大電感並不起此作用。
此較佳實施例大體上不同於Roozeboom等人之先前技術結構，其中信號埠存在於靠近電容器區域之基板側處且接地連接存在於距電容器區域較遠之基板側處。此修改已影響在第一實施例中堆疊晶粒總成內之裝置組態。在此第一實施例中，如下文中將討論，溝渠電容器在該基板之第二側上具有其孔。接地連接亦存在於此側上。接地連接較佳地直接連接至一載體，諸如印刷電路之一疊片、引線框。因此，電容器存在於面對該載體之側。
對於其他裝置之總成，考慮兩個主要選項：在該第一側上或在該第二側上。若將其他裝置組裝至該第二側，則對應於該等信號埠之該等接觸結構自第一側改道至第二側。此可藉由其他接觸線之穿過基板之接觸通道達成。
若將其他裝置組裝至該第一側，則穿過基板之接觸通道可存在於電容裝置內以將其他裝置耦合至該載體，而非使用結合線或其類似物。接著該第一側不僅用於界定接觸結構，亦用於其他元件，諸如電感器及其類似物。由於在第一側上之導體可具有相對較大之尺寸，且因此一電感器可適當地整合於其中。其甚至可無需光微影製造，因為在該第一側上僅提供一螢幕印刷遮罩且其後藉由諸如濺鍍、電鍍或其類似技術之已知技術來提供導體。
較佳地，凹陷之側面相對於在接觸元件與第一基板側之非凹陷部分之間的第一凹陷區中之凹陷傾斜大於90°之角度。在第二凹陷區中，凹陷之側面較佳地相對於凹陷之底面成90°之角度。此第二凹陷區被填充該接觸元件。藉由利用此實施例之結構，可能進一步減小凹陷底面上之接觸元件與第二基板側上之接觸結構之間的距離。因此，可甚至進一步減小該電容裝置之電阻率與自感。
在下文中，描述替代實施例，其中電容器區域形成於凹陷之下。
在第一替代實施例中，電流路徑區域由配置於第一基板側上之凹陷的底面與電容器區域之間的導電基板區域形成。在之前提及之橫截面輪廓圖中，U形之底部指向凹陷之底面。此意謂在展示第二基板側作為基板之底側且第一基板側作為基板之頂側的橫截面圖中，電容器之溝渠具有倒置U之形狀。因此，"U"的底部藉由電流路徑區域與凹陷之底面分離。在此第一替代實施例中，溝渠電容器自第二基板側製造。
應注意溝渠橫截面輪廓之精確U形之變體係可能的。類似U之矩形或類似"V"之形狀形成可行替代，當提及U形時，其應包含在內。其他變體包括偏離橫截面圖中精確直線之溝渠的側面。舉例而言，溝渠之側面可在橫向中具有凹陷。當提及U形時亦可包含此類變體。
導電基板區域較佳地為基板之低電阻率區域。低電阻率為達成低電阻電流路徑區域之先決條件。若整個基板具有低電阻率，則關於提供電流路徑區域之低電阻率，無需特定量測。然而，若基板為高電阻率基板，則電流路徑區域較佳地以適當濃度摻雜適當摻雜劑以獲得低電阻率電流路徑區域。低電阻率係指介於幾毫歐*厘米與幾歐姆*厘米之間的電阻率值。高電阻率值通常介於一與數千歐*厘米之間的範圍內。
在形成先前實施例之替代的變體中，電流路徑區域由覆蓋凹陷底面且由接觸元件覆蓋之鈍化層而形成。因此該鈍化層配置於電容器區域與接觸元件之間，類似於先前實施例。然而，並非使用基板材料，而是使用一鈍化層用於電流路徑區域。雖然鈍化層通常由二氧化矽形成，且二氧化矽為絕緣材料，具有較小電阻率之高頻電流路徑可採用足夠小厚度之鈍化層而形成。約10 nm之厚度適用於此目的。此實施例可(例如)藉由使用大於30 μm之尤其長深度之溝渠或藉由薄化該基板至凹陷中之尤其低厚度值(例如25至40 μm，其接著等於孔長度與鈍化層厚度之和)來實現。
在採用基板材料中之凹陷的第二替代實施例中，電流路徑區域配置於電容器區域與第二基板側上之第二接觸結構之間。在此實施例中，在該橫截面輪廓中，U形之底部指向第二基板側。
與前述替代實施例及其變體不同，本實施例使用自第一基板側(即，在凹陷之底部)形成之溝渠電容器。再次參看基板相對於在前文所界定之橫截面圖中之頂部與底部之定向，每一溝渠在該基板中形成直立"U"。因此，電流路徑區域配置於溝渠電容器底部與基板之底側之間。
應注意藉由蝕刻形成溝渠電容器在此實施例中較為複雜，因為當在凹陷底部形成溝渠時標準蝕刻製程不能應用於此。然而，本實施例之優勢在於所有處理可自第一基板側進行，該第一基板側(如前文所述)通常形成基板之頂側，該基板(例如)在IC中亦含有其他電路。
在此實施例之變體中，與使用"倒置U"溝渠結構之實施例之變體類似，電流路徑區域由一鈍化層形成。鈍化層配置於溝渠之底部與第二基板側上之第二接觸結構之間。此變體類似於所描述之在凹陷之下採用倒置"U"溝渠配置之先前實施例。
在下文中將描述提供配置接觸結構之不同方式以允許不同形式之封裝的替代實施例。
在一個實施例中，第一接觸結構之信號埠配置於第二基板側上。該等信號埠經由沿基板之第三與第四側延伸之接觸線連接至凹陷底面上之接觸元件，該基板之第三與第四側垂直於第一與第二基板側。本實施例尤其適用於形成獨立組件之經封裝超低阻抗溝渠電容器。
此實施例之裝置使其信號埠及第二接觸結構在相同(第二或底部)基板側上。此使得電容器之封裝較容易，因為其可在單一基板側上接觸。一封裝替代方法(例如)藉由安裝該電容裝置至載體基板而達成。然而，實際上，本實施之電容裝置可安裝至不同類型之載體，因此增大此電容器結構在不同系統級封裝技術中之可用性。舉例而言，電容裝置可安裝至射頻(RF)疊片上，或安裝至低溫共燒陶瓷(LTCC)載體基板上或IC晶圓上。
在第二或底部基板側上提供信號埠的替代方式為藉由自第一基板側延伸穿過基板至非凹陷基板部分中之第二基板側之穿過基板之接觸通道經由接觸線而將信號埠連接至凹陷底面上之接觸元件。此實施例較佳地在一處理機制中使用，其中溝渠電容器形成於第二基板側上。在製造該裝置期間，此實施例之電容裝置之第二基板側可用作處理基板側。然而，對於在SiP中封裝該電容裝置，當在一載體基板上安裝該裝置時，該處理或第二基板側被用作底側。
另一替代實施例將該第一接觸結構之該等信號埠置放於在非凹陷基板部分中之該第一(或頂部)基板側。在此實施例中，與先前兩個實施例相反，第一與第二接觸結構置放於不同基板側上。然而，與使用第二基板側上之信號埠之其他配置類似，該等信號埠連接至凹陷底面上之接觸元件。
根據本發明之第二態樣，提供一電子電路，其包含根據本發明之第一態樣或根據該電容裝置之所述實施例中之一者的電容裝置。在本發明之第二態樣之電子電路中，該電容裝置平行耦合於一信號線與一接地接觸之間。該電容裝置經由第一接觸結構連接至該信號線且經由第二接觸結構連接至接地接觸。
本發明之本態樣之電子電路在很寬頻率範圍內達成增強之信號抑制，其歸因於本發明之第一態樣之電容裝置所提供之優勢。
本發明之電子電路提供一通用功能，其為射頻前端模組所需。舉例而言，本發明之第二態樣之電子電路可為根據GSM(全球移動通信系統)、藍芽或WLAN(無線區域網路)標準用於射頻信號之放大器電路。對於出現之較高頻率應用(如12 GHz衛星通信或24 GHz或77 GHz汽車雷達)，本發明之第二態樣之電子電路可提供寬頻毫米波旁路功能。由於接地及旁路作用對於達成波間頻率至關重要且非常複雜，因此本發明之本態樣之電子電路對於擴展設計與處理能力至波間頻率範圍係關鍵組件。
根據本發明之第三態樣提供一電子組件。該電子組件包含一載體基板且將根據本發明之第一態樣或根據本發明之第一態樣之電容裝置之該等實施例中之一者的電容裝置固定至該載體基板。本發明之第三態樣之電子組件併入本發明之第一態樣之電容裝置與本發明之第二態樣之電子電路之優勢。
在本發明之電子組件的一個實施例中，積體電路配置於載體基板與電容裝置之間。該積體電路具有電耦合至本發明之電容裝置之第一接觸結構之第一與第二信號埠的信號埠，其在此實施例中在該電容裝置之第二基板側上提供信號埠。較佳地，如前文所述，在一實施例中向電容裝置提供一穿過基板之接觸通道。
根據本發明之第四態樣，提供一製造電容裝置之方法。該方法包含以下步驟：－提供具有一第一基板側與一相反的第二基板側之基板；－在含有該電容器區域之橫向基板部分中將基板自原始基板厚度薄化至減小的基板厚度；－藉由產生至少一個層結構來形成嵌入於基板之預定橫向部分之電容器區域，該至少一個層結構具有彼此隔離之第一與第二電容器電極且在垂直於該第一與該第二基板側之平面中具有U形橫截面輪廓；－形成第一接觸結構並形成第二接觸結構；－在該基板之薄化橫向部分中提供一電流路徑區域，且藉此將該等電容器電極中之一預定一者電耦合至各別接觸結構。
圖4為根據先前技術之電容裝置400之示意圖。電容裝置400製造於低電阻率矽基板402中。根據圖4之圖，在形成頂側之第一基板側404上，信號接觸結構406具有一輸入埠408、一輸出埠410及一接觸元件412。該接觸元件為金屬電極，其與電容器區域414中之多個溝渠電容器之電極層連接。在本圖中，該等溝渠電容器僅示意性展示為多個矩形。
在圖4中之圖中，在形成底部基板側416之第二基板側上，提供一第二接觸結構，其連接至接地電位420。
當圖4之先前技術電容裝置用作在一側連接至埠1408與埠410之信號線與在另一側之接地電位420之間的旁路電容器時，其展示由電容器400之阻抗與自感所確定之傳輸效能。阻抗值由電容器範圍414與接地接觸418之間的電流路徑長度確定。假定基板402內之典型溝渠深度為20至30 μm且典型基板厚度介於200與500 μm之間，則電流路徑區域達到至少150 μm且甚至可達到450 μm，此取決於基板厚度。因此，如在先前所說明，先前技術電容裝置400之電流路徑區域422相當長且導致高自感。
圖5為根據本發明之電容裝置500之第一實施例的簡化與示意橫截面圖。在低電阻率矽基板502中形成一凹陷504。可藉由(例如)自基板502之頂側506進行微機械加工來產生凹陷。如在圖6中電容裝置500之俯視圖中可見，在兩個側面512與514上分別配置了接觸線508與510。接觸線508與510經由接觸元件520而連接輸入埠(或更一般而言：埠1)516與輸出埠(或更一般而言：埠2)518。接觸元件520在凹陷504之底部呈金屬板之形式。實際上，連接線508與510位於空腔之側面512與514上，而接觸元件520配置於凹陷504之底面522上。輸入與輸出埠516、518，接觸線508、510及接觸元件520形成第一接觸結構。
與(例如)在埠1516處之非凹陷部分中所見之原始基板厚度相比，凹陷504減小了在底面522(及接觸元件520)之下的基板厚度。與非凹陷部分相比所減小之厚度由雙箭頭d表示。厚度d在最高50 μm之範圍內。
電容器區域524由溝渠電容器之陣列形成，諸如參看圖1所述者。然而，在本電容裝置500中，係自底部基板側526形成溝渠。溝渠電容器各含有一層結構，該層結構具有彼此隔離之兩個導電層且具有圖5中之倒置U形。該等溝渠之相應導電層經連接以形成各別電容器電極。該等電極由一絕緣層隔離，諸如ONO層(氧化物氮化物氧化物層堆疊)。
該等電容器電極其中之一連接至接地接觸528。接地端528為在底側526上配置之金屬鍍層，且可在對應於圖2所示之電路組態中連接至接地電位。
溝渠電容器之第二電極(未圖示)經由電流路徑區域530連接至接觸元件520。第二電極由沈積於最靠近接觸元件520處之導電溝渠層形成。因此，電流路徑區域530橋接在該電極與凹陷504之底面上的接觸元件520之間的距離。在本實施例中，在溝渠電極層與接觸元件520之間的電流路徑區域之長度等於約15 μm。
現將參看圖7在下文中說明電容裝置500之優勢。圖7為圖5及圖6之電容裝置的等效電路圖。圖7表示圖2所示之電路組態之等效電路圖，但其使用電容裝置500而非電容裝置200。電容裝置500連接至接地電位702。在圖7之等效電路圖中，連接線510與512之間的電感分別由標記為Ll i n e 1 與Ll i n e 2 之各別符號來表示。由電流路徑區域530所產生之電感Lc a p a c i t o r 由相應符號表示。溝渠電容器區域524由標記為Cc a p a c i t o r 之電容器符號表示。藉由該等效電路圖可見，輸入與輸出連接線508與510分別表示特定電感。對於在溝渠電容器電極層與在凹陷504之底部上之接觸元件520之間的矽基板502內部之電流路徑同樣如此。電流路徑區域530之電感Lc ap acit o r 由此距離確定。且在至接地端之路徑中的此電感Lcap acit or 而非線Ll i n e 1 與Ll i n e 2 之電感限制該電容器之效能。因此，藉由在基板內具有較短電流路徑及具有與電容器之較長連接線，電容裝置500之電容器布局選擇電容器之較小電感。然而，由於電容器本身之電感非常小，電容裝置500具有較寬的使用頻率範圍。關於電容裝置500及在下文中所說明實施例之優勢的其他細節將參看圖13與圖14在下文中說明。
圖8為本發明之電容裝置800之第二實施例的簡化與示意橫截面圖。電容裝置800之結構非常類似圖5與圖6所示之電容裝置500之結構，且將在下文中僅就其與先前實施例之區別特徵進行說明。與電容裝置500不同，電容裝置800係製造於高電阻率矽基板802中。由於在電容器區域824與凹陷804之底部上的接觸元件820之間的電流路徑區域830之阻抗與自感應該盡可能低，因此在本實施例中電流路徑區域830經摻雜以形成低電阻率電流路徑。以此方式，電容裝置800之效能與電容裝置500之效能同樣優良，即使在使用高電阻率基板之情況下。
圖9為本發明之電容裝置900之第三實施例的簡化與示意橫截面圖。
同樣，電容裝置900之結構非常類似電容裝置500之結構。在下文中僅將描述關於圖5與圖6之電容裝置的區別特徵。
與圖8之實施例類似，電容裝置900製造於高電阻率基板902中。此外，電容器區域924與電流路徑區域830之配置在接觸元件920與接地端928之間順序相反。此意謂在沈積接觸元件920之前自凹陷804之底部形成電容器區域924之溝渠電容器。因此，電容器區域924之溝渠在此實施例中展示直立"U"形。接觸元件920連接至在此等溝渠中形成之第一電極層。接地電極928經由電流路徑區域930連接至該等溝渠之第二電極層。如圖8之實施例，電流路徑區域930為一低電阻率區域，其藉由自基板902之底側926選擇性地摻雜而達成。
在此實施例中，溝渠之蝕刻較為複雜，因為使用已知接觸遮罩之標準蝕刻製程不可應用於此實施例。然而，本實施例之優勢在於所有處理可自基板902之頂側完成。
圖10為本發明之電容裝置1000之第四實施例之一部分的簡化與示意橫截面圖。與圖8與圖9中所示之先前實施例類似，以下描述將集中於將電容裝置100與先前實施例電容裝置區別開來之結構元件。
在本實施例中，電流路徑區域1030藉由在形成接觸元件1020之前沈積於凹陷1004之底面1022上之鈍化層1034形成。鈍化層1034亦沈積於凹陷1004之側面上。
此外，在本實施例中，在圖10中，電容器區域1024藉由具有"倒置"U形之溝渠而形成。因此，該等溝渠自基板1002之底側1028形成。此類似於圖5與圖8之實施例。然而，電容器區域1024之溝渠在基板中自底部延伸至凹陷1004之底部的鈍化層1034。以此方式，電流路徑1002並不包括任何基板材料。以此方式，電流路徑穿過基板之長度被進一步減小。
該鈍化層通常由二氧化矽製造。鈍化層之厚度在10 nm之範圍內。本實施例可在低電阻率或高電阻率矽基板1002中實現。
在另一未展示之實施例中，鈍化層與電容器區域在接觸元件1020與接地接觸1026之間的配置係相反的。在此實施例中，鈍化層形成於基板1002之底側1028上。在沈積接觸元件1020之前，自凹陷1004之底面1022在基板1002之頂側上形成溝渠。
藉由蝕刻來完成溝渠形成且當到達鈍化層1034時停止。
圖11為本發明之電容裝置1100之第五實施例的簡化與示意橫截面圖。在此實施例中，電容器1100形成一獨立組件。電容裝置1100之封裝適用於將該電容裝置安裝於接觸底側1128之載體上。在凹陷1104之底面的接觸元件1120分別經由連接線1108與1110連接至輸入埠(或埠1)1116與輸出埠(或埠2)1118。然而，與圖5之實施例不同，連接線1108與1110分別沿頂側1106且沿左側1136與右側1138導引至其各別埠結構1116與1118。信號埠1116與1118包含覆晶球1140以將電容裝置1100安裝於載體基板(未圖示)上。電容裝置1100具有可應用於不同SiP技術之優勢。其可(例如)安裝於RF疊片上或LTCC載體基板上或IC波形轉換器(waver)上。
圖12為包含根據本發明之電容裝置1200之第六實施例之電子組件的示意圖。圖12中所示之封裝機制包括使用金屬球1252與1254安裝於載體基板1250上之電容裝置1200。該電容裝置與圖11所示之電容裝置之不同在於連接線1208與1210經由通道1256與1258導引，該等通道在非凹陷基板部分穿過整個基板厚度延伸。該等通道與周圍基板電隔離，但填充有金屬以在接觸元件1220與基板1202之底側1228上之信號埠1216及1218之間提供電連接。
藉由提供具有適當大小之金屬球1252與1254，在載體基板1250與電容裝置1200之間存在足夠的空間以在載體基板1250之頂側與電容裝置1200之底側1228之間提供積體電路1260。電容裝置1200之信號埠1216及1218與積體電路1260上之信號埠之間的連接係藉由金屬球1262及1264達成。接地接觸1226電連接至載體基板之接地參考。
圖13為根據本發明之電容裝置1300之第七實施例的示意圖。圖13之電容裝置1300與圖5至圖12之實施例之不同在於：將整個基板自通常為200至500 μm之原始基板厚度薄化至約50 μm之減小的基板厚度。連接至接觸元件1320之信號埠1316及1318可製造為簡單的線接觸。
除此之外，本實施例類似於圖5之實施例。然而，用於形成電容器與電流路徑區域之圖8至圖10的替代組態可同樣在此類型之電容裝置中使用。
圖14為展示隨溝渠電容裝置中之電容器區域之直徑而變的溝渠電容裝置之經量測之自感與先前技術電容器之自感的分析估計之比較的圖。參數"直徑"意味假定電容裝置具有由彼此之間具有給定距離的多個孔之圓形配置組成之電容器區域。因此該直徑係指電容器區域之整個邊長，而非僅一個孔。該等孔直徑通常為約2微米，但通常為數千個孔彼此相鄰置放。
在圖14中，經量測之自感值由菱形表示，且經計算之自感值由正方形表示。根據以下方程式執行該計算，該方程式給出在低電阻率矽中電容器至接地端之電感Lc a p a c i t o r ：
此處，(A)為每單位長度之電感，hs u b s t r a t e 為基板厚度，A為由電容器區域直徑與基板厚度之商給出的縱橫比A，且μ0 為磁場常數。方程式(2)自對至接地端之通道之電感的計算已知(M.E.Goldfarb，R.A.Pucel，"Modeling Via Hole Grounds in Microstrip"，IEEE Microwave and guided wave letters，第1卷，第6期，1991年6月)。如經量測與經計算之值的比較所示，其在此成功地應用於計算在低電阻率矽中溝渠電容器之電感，如圖14所示。應注意，當假定孔之配置在正方形之整體形狀中時獲得等效結果。
此藉由方程式(2)之經量測之電感值的成功模仿來證明本發明之基本概念，其藉由使溝渠電容裝置之基板內電流路徑長度盡可能短而達成自感之減小。顯然，根據方程式(2)，電感僅取決於基板高度與縱橫比A。
圖15為展示隨電容裝置中溝渠電容器之縱橫比而變的經計算之每單位長度電感之圖。再次使用方程式(2)執行計算。
自圖15可見，若縱橫比較大則(A)較低。用於本發明之目的之此有利構象對應於低基板厚度與電容器之較大直徑。因此，對於給定電容器面積，由於以下兩個原因對於較薄的基板，電容器之電感減小：a)由於電容器之較小縱橫比減小k(A)，及b)減小總電流路徑長度。
具有減小基板厚度之總電感減小係顯著的：舉例而言，對於400 μm×400 μm之電容器，基板高度自300 μm減小至50 μm導致電感自25 pH減小至L＝0.7 pH；此為係數為35之電感減小。
簡言之，本發明係關於一電容裝置(500)、一包含電容裝置之電子電路，關於一電子組件及關於形成一電容裝置之方法。在本發明之電容裝置中，電流路徑區域(530)自兩個電容器電極中之一者延伸至各別接觸結構(520)。本發明之電容裝置之電流路徑區域可藉由在形成第一與第二接觸結構之前，在含有電容器區域之橫向基板部分或在基板之整個橫向延伸部分上將基板自原始基板厚度薄化至減小的基板厚度而獲得。本發明之電容裝置具有在電流路徑區域中展示減小阻抗之優勢。此減小的阻抗意味由該電容裝置之電流路徑區域造成之自感與自電阻較低。此低自感在採用本發明之電容裝置用作信號線與接地電位之間的旁路電容器的電路組態中提供在加寬的頻譜範圍內之改良的信號抑制。
100．．．溝渠電容器
102．．．基板
104．．．層結構
106．．．層結構
108．．．層結構
110．．．層結構
112．．．層結構
114．．．頂側
116．．．底側
118．．．下部電極
120．．．介電層
122．．．上部電極
124．．．金屬頂部電極
200．．．電路組態
202．．．電容裝置
204．．．接觸結構
204.1．．．埠
204.2．．．埠
206．．．接地接觸
400．．．電容裝置
402．．．基板
404．．．第一基板側
406．．．信號接觸結構
408．．．輸入埠
410．．．輸出埠
412．．．接觸元件
414．．．電容器區域
416．．．底部基板側
418．．．接地接觸
420．．．接地電位
422．．．電流路徑區域
500．．．電容裝置
502．．．基板
504．．．凹陷
506．．．頂側
508．．．接觸線
510．．．接觸線
512．．．側面
514．．．側面
516．．．輸入埠
518．．．輸出埠
520．．．接觸元件
522．．．底面
524．．．電容器區域
526．．．底側
528．．．接地接觸
530．．．電流路徑區域
702．．．接地電位
800．．．電容裝置
802．．．基板
804．．．凹陷
820．．．接觸元件
824．．．電容器區域
830．．．電流路徑區域
900．．．電容裝置
902．．．基板
904．．．凹陷
920．．．接觸元件
924．．．電容器區域
926．．．第二基板側、第二接觸結構
928．．．接地電極
930．．．電流路徑區域
1000．．．電容裝置
1002．．．基板
1004．．．凹陷
1020．．．接觸元件
1022．．．底面、鈍化層
1024．．．電容器區域
1026．．．接地接觸
1028．．．底側
1030．．．電流路徑區域
1034．．．鈍化層
1100．．．電容裝置
1102．．．基板
1104．．．凹陷
1106．．．頂側
1108．．．連接線
1110．．．連接線
1116．．．輸入埠
1118．．．輸出埠
1120．．．接觸元件
1128．．．底側
1136．．．左側
1138．．．右側
1140．．．覆晶球
1200．．．電容裝置
1202．．．基板
1204．．．凹陷
1208．．．連接線
1210．．．連接線
1216．．．信號埠
1218．．．信號埠
1220．．．接觸元件
1224．．．電容器區域
1226．．．接地接觸
1228．．．底側
1230．．．導電基板區域
1250．．．載體基板
1252．．．金屬球
1254．．．金屬球
1256．．．通道
1258．．．通道
1260．．．積體電路
1262．．．金屬球
1264．．．金屬球
1300．．．電容裝置
1316．．．信號埠
1318．．．信號埠
1320．．．接觸元件
1330．．．電流路徑區域
圖1為根據先前技術之溝渠電容器之示意性三維與橫截面圖。
圖2為採用根據先前技術一溝渠電容器，用作信號線與接地電位之間的旁路電容器之電容裝置的示意圖。
圖3展示描繪在圖2之電路組態中在埠1入射且傳輸至埠2之信號波之S2 1 傳輸係數的頻率相依性的圖。
圖4為根據先前技術之電容裝置之示意圖。
圖5展示根據本發明之電容裝置之第一實施例的簡化與示意橫截面圖。
圖6為圖5之電容裝置之示意俯視圖。
圖7為圖5與圖6之電容裝置之等效電路圖。
圖8為本發明之電容裝置之第二實施例的簡化與示意橫截面圖。
圖9為本發明之電容裝置之第三實施例的簡化與示意橫截面圖。
圖10為本發明之電容裝置之第四實施例之一部分的簡化與示意橫截面圖。
圖11為本發明之電容裝置之第五實施例的簡化與示意橫截面圖。
圖12為包含根據本發明之電容裝置之第六實施例之電子組件的示意圖。
圖13為根據本發明之電容裝置之第七實施例的示意圖。
圖14為展示溝渠電容器之量測自感與根據圖1之先前技術電容器之自感之分析估計之間的比較的圖。
圖15為隨縱橫比A而變之所計算之每單位長度電感的圖，縱橫比A被定義為在電容裝置中溝渠電容器之電容器直徑與電流路徑區域之長度的商。
500．．．電容裝置
502．．．基板
504．．．凹陷
506．．．頂側
508．．．接觸線
510．．．接觸線
512．．．側面
514．．．側面
516．．．輸入埠
518．．．輸出埠
520．．．接觸元件
522．．．底面
524．．．電容器區域
526．．．底側
528．．．接地接觸
530．．．電流路徑區域

Claims (17)

  1. 一種電容裝置(500；800；900；1000；1100；1200；1300)，包含：- 一基板(502；802；902；1002；1102；1202；1302)，該基板具有一第一基板側(506)與一相對的第二基板側(526)；- 一電容器區域(524)，其嵌入於該基板中且包含至少一個層結構，該至少一個層結構具有彼此電隔離之一第一電容器電極與一第二電容器電極，且在垂直於該第一基板側與該第二基板側之一平面中具有一U形橫截面輪廓，該第一電容器電極與該第二電容器電極分別電連接至一第一接觸結構(508、510、516、518、520)與一第二接觸結構(528)，及- 一電流路徑區域(530；830；930；1030)，其自該等第一電容器電極(524)延伸至該第一接觸結構(520；820；928；1020)並經組態以提供一用於一電流之路徑，該電流路徑區域係由介於該等第一電容器電極及該第一接觸結構間所提供之一層所形成；其中該基板在含有該電容器區域(524；824；924；1024；1124；1224)之一橫向基板部分中之該第一基板側上包含一凹陷(504；804；904；1004；1104；1204)，該凹陷具有一底面(522)，該底面具有為該第一接觸結構之一部分的一接觸元件(520)，使得該電容器區域(524；824；924；1024)及該電流路徑區域(530；830；930； 1030)配置於該接觸元件(520)與該第二基板側(526)上之該第二接觸結構(526；826；926；1026)之間。
  2. 如請求項1之電容裝置，其中該第一接觸結構配置有彼此電連接之至少兩個信號埠(516、518)，一者用作輸入端而另一者用作輸出端，而該第二接觸結構為一接地連接。
  3. 如請求項1之電容裝置，其中該凹陷橫向基板部分具有一最大50微米之厚度。
  4. 如請求項1之電容裝置，其中該凹陷之側面(512、514)在該接觸元件(520)與該第一基板側之非凹陷部分之間的一第一凹陷區(504)中相對於該凹陷之該底面(522)傾斜一大於90°之角度，且在填充有該接觸元件(520)之一第二凹陷區中傾斜一90°之角度。
  5. 如請求項1之電容裝置，其中該電流路徑區域由配置於該第一基板側上之該凹陷(504、804、1204)的該底面與該電容器區域(524、824、1224)之間的一導電基板區域(530、830、1230)形成，且其中在該橫截面輪廓中，該U形之一底部指向該凹陷之該底面。
  6. 如請求項1之電容裝置，其中該電流路徑區域(1030)係藉由覆蓋該凹陷(1004)之該底面且受該接觸元件(1020)覆蓋之一鈍化層(1022)形成。
  7. 如請求項1之電容裝置，其中該電流路徑區域(930)係配置於該電容器區域(924)與該第二基板側(926)上之該第二接觸結構(928)之間，且其中在該橫截面輪廓中，該U 形之該底部指向該第二基板側(926)。
  8. 如請求項1之電容裝置，其中該電流路徑區域(530；630；930；1030；1330)之橫向延伸等於該電容器區域(524；824；924；1024；1324)之橫向延伸，且其中該電流路徑區域具有一比該基板(502、802、902、1002、1302)之橫向鄰近區域低之電阻率。
  9. 如請求項2之電容裝置，其中該第一接觸結構之該等信號埠(508、510)係配置於該第一基板側(506)上的一非凹陷部分中且連接至在該凹陷(504)之該底面上之該接觸元件(520)。
  10. 如請求項2之電容裝置，其中該第一接觸結構之該等信號埠(1116、1118；1216、1218)係配置於該第二基板側上，且經由自該第一基板側延伸至該第二基板側之接觸線(1108、1110)而連接至在該凹陷(1104；1204)之該底面上之該接觸元件(1120；1220)。
  11. 一種寬頻系統，其包含一以至少一個頻率處理信號且用作如請求項1至10中任一項之電容裝置之一旁路電容器的半導體裝置。
  12. 如請求項11之寬頻系統，其中該電容裝置包含複數個結合襯墊及互連線，且該半導體裝置經組裝至該基板之第一側。
  13. 如請求項11或12之寬頻系統，其中貫通通道自該基板之該第一側延伸穿過該基板至該基板之第二側，使得可藉由該基板之第二側將該基板組裝至一載體。
  14. 如請求項11或12中之寬頻系統，其中存在如請求項5或6之電容裝置。
  15. 一種電子組件(1200)，其包含一載體基板(1250)及一安裝於該載體基板上之如請求項1之電容裝置。
  16. 一種用於製造一電容裝置之方法，其包含以下步驟：- 提供一具有一第一基板側與一相對的第二基板側之基板；- 在含有電容器區域之一橫向基板部分中將該基板自一原始基板厚度薄化至一減小的基板厚度；- 藉由產生至少一個層結構來形成嵌入於該基板之預定橫向部分中之一電容器區域，該至少一個層結構具有彼此隔離之一第一電容器電極與一第二電容器電極且在垂直於該第一基板側與該第二基板側之一平面中具有一U形橫截面輪廓；- 形成一第一接觸結構並形成一第二接觸結構；- 在該基板之該薄化橫向部分中提供一電流路徑區域，且藉此將該電容器電極電耦合至該第一接觸結構，其中該電流路徑區域係藉由在該第一電容器電極及該第一接觸結構間所提供之一層所形成。
  17. 如請求項16之方法，其中該薄化該基板之步驟包含在該第一基板側上形成一凹陷，該凹陷具有一底面，該形成該第一接觸結構之步驟包含經由在該凹陷之該底面上之一接觸元件而使該第一接觸結構之信號埠彼此連接，且其中該提供該電流路徑區域之步驟包含在該凹陷之該底 面上的該接觸元件與該第二基板側上之該第二接觸結構之間提供該電流路徑區域。
TW095141066A 2005-11-08 2006-11-06 適用於高頻操作之去耦合的溝渠電容裝置 TWI416590B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05110471 2005-11-08

Publications (2)

Publication Number Publication Date
TW200731328A TW200731328A (en) 2007-08-16
TWI416590B true TWI416590B (zh) 2013-11-21

Family

ID=37814260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095141066A TWI416590B (zh) 2005-11-08 2006-11-06 適用於高頻操作之去耦合的溝渠電容裝置

Country Status (6)

Country Link
US (1) US7839622B2 (zh)
EP (1) EP1949419A1 (zh)
JP (1) JP5054019B2 (zh)
CN (1) CN101305448B (zh)
TW (1) TWI416590B (zh)
WO (1) WO2007054870A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3043381B1 (en) * 2007-05-10 2019-05-22 Murata Integrated Passive Solutions Integration substrate with a ultra-high-density capacitor and a through-substrate via
US7986184B2 (en) * 2009-12-18 2011-07-26 Nxp B.V. Radio frequency amplifier with effective decoupling
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
RU2614201C2 (ru) * 2011-04-14 2017-03-23 Сейдж Вайз 66 (Пти) Лтд Проводник электрического тока
US9196672B2 (en) 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
US9608130B2 (en) 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
TWI489529B (zh) * 2012-06-01 2015-06-21 Macronix Int Co Ltd 積體電路電容器及方法
US8981533B2 (en) 2012-09-13 2015-03-17 Semiconductor Components Industries, Llc Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US8969170B2 (en) * 2013-03-14 2015-03-03 Globalfoundries Inc. Method of forming a semiconductor structure including a metal-insulator-metal capacitor
US9882075B2 (en) 2013-03-15 2018-01-30 Maxim Integrated Products, Inc. Light sensor with vertical diode junctions
CN103579305A (zh) * 2013-09-23 2014-02-12 瑞昱半导体股份有限公司 金属沟渠去耦合电容结构及其形成方法
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US10828673B2 (en) * 2014-07-17 2020-11-10 Koninklijke Philips N.V. Ultrasound transducer arrangement and assembly, coaxial wire assembly, ultrasound probe and ultrasonic imaging system
DE102015011718A1 (de) * 2014-09-10 2016-03-10 Infineon Technologies Ag Gleichrichtervorrichtung und Anordnung von Gleichrichtern
US9306164B1 (en) * 2015-01-30 2016-04-05 International Business Machines Corporation Electrode pair fabrication using directed self assembly of diblock copolymers
US9397038B1 (en) 2015-02-27 2016-07-19 Invensas Corporation Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates
US9812354B2 (en) 2015-05-15 2017-11-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a material defining a void
CN108122856B (zh) * 2016-11-29 2021-05-14 京瓷株式会社 半导体元件搭载基板
CN106783019B (zh) * 2016-12-02 2018-08-28 江苏贺鸿电子有限公司 一种低干扰电感结构
CN106653568B (zh) * 2016-12-02 2019-04-16 昆山纳尔格信息科技有限公司 一种低干扰电感结构的制造方法
FR3063387B1 (fr) 2017-02-24 2021-05-21 Commissariat Energie Atomique Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
EP3432360A1 (en) * 2017-07-17 2019-01-23 Murata Manufacturing Co., Ltd. Distributed rc termination
WO2019107130A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
KR102068808B1 (ko) * 2018-01-31 2020-01-22 삼성전기주식회사 커패시터 부품
JP7178187B2 (ja) 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
US20230018448A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Reduced impedance substrate
CN114157257A (zh) * 2021-12-03 2022-03-08 电子科技大学 一种集成lc滤波器及其制造方法
WO2023181803A1 (ja) * 2022-03-23 2023-09-28 株式会社村田製作所 電子部品及び回路装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3427708A (en) * 1964-04-25 1969-02-18 Telefunken Patent Semiconductor
US5500385A (en) * 1994-05-26 1996-03-19 Siemens Aktiengesellschaft Method for manufacturing a silicon capacitor by thinning
US20020109175A1 (en) * 2001-01-26 2002-08-15 Takashi Iwamoto Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4224734A (en) * 1979-01-12 1980-09-30 Hewlett-Packard Company Low electrical and thermal impedance semiconductor component and method of manufacture
JPS6334974A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置
JPH0897367A (ja) * 1994-09-27 1996-04-12 Murata Mfg Co Ltd 半導体装置
US5847951A (en) * 1996-12-16 1998-12-08 Dell Usa, L.P. Method and apparatus for voltage regulation within an integrated circuit package
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US6706584B2 (en) * 2001-06-29 2004-03-16 Intel Corporation On-die de-coupling capacitor using bumps or bars and method of making same
US6818469B2 (en) * 2002-05-27 2004-11-16 Nec Corporation Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same
WO2005088699A1 (en) 2004-03-10 2005-09-22 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device and a resulting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3427708A (en) * 1964-04-25 1969-02-18 Telefunken Patent Semiconductor
US5500385A (en) * 1994-05-26 1996-03-19 Siemens Aktiengesellschaft Method for manufacturing a silicon capacitor by thinning
US20020109175A1 (en) * 2001-01-26 2002-08-15 Takashi Iwamoto Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Roozeboom F. et. al "high-density, low-loss MOS capacitors for integrated RF decoupling" int. J Microcircuits and Electronic Packaging, October 2001 Vol.24, No.3 page 182-196. *

Also Published As

Publication number Publication date
CN101305448B (zh) 2012-05-23
JP5054019B2 (ja) 2012-10-24
WO2007054870A1 (en) 2007-05-18
CN101305448A (zh) 2008-11-12
US20080291603A1 (en) 2008-11-27
US7839622B2 (en) 2010-11-23
EP1949419A1 (en) 2008-07-30
TW200731328A (en) 2007-08-16
JP2009515356A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
TWI416590B (zh) 適用於高頻操作之去耦合的溝渠電容裝置
US12057383B2 (en) Bonded structures with integrated passive component
CN106169913B (zh) 具有集成电流路径的射频放大器输出电路装置及其制造方法
US7397128B2 (en) Semiconductor device and method of manufacturing the same
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
JP5060550B2 (ja) パワーアンプ・アセンブリ
US6535098B1 (en) Integrated helix coil inductor on silicon
EP1143517A2 (en) Integrated vertical spiral inductor on semiconductor chip material
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
KR20030029491A (ko) 반도체 기판에 형성되는 다층 인덕터
US10574198B2 (en) Integrated circuit devices with selectively arranged through substrate vias and method of manufacture thereof
Ozgur et al. High Q backside micromachined CMOS inductors
JP2007536759A (ja) 電子装置
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
KR100849428B1 (ko) 분기구조를 갖는 대칭형 인덕터 및 그 제조 방법
CN115050539A (zh) 基于ipd具有超高自谐振频率的3d电感器及其应用
KR100744464B1 (ko) 집적형 인덕터 및 그 제조방법
JP4507508B2 (ja) インダクタ装置およびその製造方法
US6740956B1 (en) Metal trace with reduced RF impedance resulting from the skin effect
JP2004303744A (ja) モノリシックマイクロ波集積回路およびその製造方法
US20060097346A1 (en) Structure for high quality factor inductor operation
EP0862214A1 (en) An integrated circuit having a planar inductor
JP2003218601A (ja) 高周波用配線基板