CN103579305A - 金属沟渠去耦合电容结构及其形成方法 - Google Patents

Abstract

本发明公开一种金属沟渠去耦合电容结构及其形成方法，该金属沟渠去耦合电容结构包含位于基材中的垂直的沟渠、位于垂直的沟渠内壁上的绝缘层、覆盖基材与绝缘层的层间介电层、位于基材上内连线金属层，其穿过层间介电层而填满垂直的沟渠，此内连线金属层电连接电源。本发明的金属沟渠去耦合电容结构，具有深入基材中、接电源的金属桩，可以抑制电源噪声。

Description

金属沟渠去耦合电容结构及其形成方法

技术领域

本发明大致上关于一种金属去耦合电容结构及其形成方法。特定言之，本发明则针对一种金属沟渠去耦合电容结构，用来避免电源噪声（powernoise，亦称为power bouncing）的干扰。

背景技术

一般说来，如图10所示，半导体元件40通常是多种位于基材10上不同元件区41的半导体元件40。视情况需要，元件区41可以包含各种电子元件，例如，不同相邻元件区41包含产生不同讯号种类的电子元件。举例而言，不同元件区41可以是数字电路元件区42、射频电路元件区43、或是模拟电路元件区44。由于不同功能的元件区40会产生不同种类的讯号，这些讯号可能会藉由共同电源（common power）的传播彼此耦合，或是成为其他讯号的噪声（noise）。

一般说来，不同功能的元件区40，对于噪声会有不同地忍受程度。例如，数字电路元件区42会产生数字讯号。一方面，此数字讯号即使夹带相当程度的噪声，依然不会影响此数字讯号的品质。另一方面，无论是纯粹的数字讯号本身，或是其夹带有相当程度的噪声，都有可能成为其它较为敏感讯号种类的噪声，相对的数字电路元件区42的电源的噪声也高于其它元件区。也就是说，数字讯号本身较不怕噪声，但是却有可能成为其它较为敏感讯号种类的噪声源。简言之，不同的元件区对于电源噪声的干扰耐受度是不一样的。

再加上晶片的电源维度（power domain）不断增加，且操作频率不断提高，晶片瞬间的电流变化通过封装金属焊线将产生电源上瞬间的电压脉冲（pulse），电源噪声的干扰将会越来越强烈，因此需要有新的方式，来尽量减低电源噪声对不同元件区的干扰。同时，电源去耦合电容的电容值越大，则效果越佳，最好还能与目前的半导体制程相容。

发明内容

有鉴于此，本发明提出一种金属沟渠去耦合电容结构及其形成方法，用来避免电源噪声的干扰。本发明的金属沟渠去耦合电容结构，具有深入基材中、接电源的金属桩（metal pillar），可以抑制电源噪声。

本发明的金属沟渠去耦合电容结构，包含位于基材中的沟渠、位于沟渠内壁上的绝缘层、覆盖基材与绝缘层的层间介电层(inter-layer dielectriclayer)、与位于基材上，穿过层间介电层而填满沟渠的内连线金属层，此内连线金属层接至电源（power）。

换言之，本发明公开一种金属沟渠去耦合电容结构，该结构包含：一基材，其接地；一垂直的沟渠，位于该基材中；一绝缘层，位于该垂直的沟渠内壁上；一内连线金属层，位于该基材上，填满该垂直的沟渠，其中该内连线金属层电连接一电源。

在本发明一实施方式中，金属沟渠去耦合电容结构还包含金属间介电层。金属间介电层(inter-metal dielectric layer)位于层间介电层上而覆盖层间介电层。内连线金属层位于金属间介电层中，而穿过层间介电层。

本发明还提出一种形成金属沟渠去耦合电容结构的方法。首先，提供覆盖有层间介电层的基材。其次，进行镶嵌制程。此镶嵌制程包含以下步骤：首先，形成横向的镶嵌开口与垂直的沟渠，使得横向的镶嵌开口位于层间介电层上，而垂直的沟渠穿过层间介电层并穿入基材中。其次，在垂直的沟渠内壁上形成绝缘层。然后，以金属同时填满横向的镶嵌开口与垂直的沟渠，使得横向的镶嵌开口与垂直的沟渠都成为金属沟渠去耦合电容结构的一部分。金属沟渠去耦合电容结构的内连线金属层接电源。

本发明金属沟渠去耦合电容结构中的内连线金属层能深入基材里，与基材以及绝缘层一起形成去耦合电容结构。内连线金属层则接至电源。此去耦合的电容结构，可以有效地减抑不正常的电压脉冲（voltage pulse）以及电源噪声，产生保护效果。

附图说明

图1至图7为本发明形成金属沟渠去耦合电容结构的方法示意图；

图8表示金属沟渠去耦合电容结构穿过层间介电层，并穿入基材中；

图9表示金属沟渠去耦合电容结构穿过金属间介电层与层间介电层，并穿入基材中；

图10表示位于基材上不同元件区的半导体元件。

【符号说明】

10基材

20层间介电层

30浅沟渠隔离

40半导体元件

41元件区

42数字电路元件区

43射频电路元件区

44模拟电路元件区

45仿造元件区

50金属沟渠去耦合电容结构

51横向的镶嵌开口

52垂直的沟渠

53内壁

54绝缘层

54A绝缘层

54B绝缘层

55内连线金属层

56横向延伸部分

57垂直穿过部分

60金属间介电层

61金属布线

具体实施方式

本发明提供了一种金属沟渠去耦合电容结构及其形成方法。金属沟渠去耦合电容结构中的内连线金属层能深入基材里，与基材以及绝缘层一起形成去耦合电容结构。内连线金属层则接至电源。此去耦合的电容结构，可以有效地对于不正常的电压脉冲（voltage pulse）以及电源噪声，可以产生减抑的保护效果。

本发明首先提供一种形成金属沟渠去耦合电容结构的方法。图1至图7为本发明形成金属沟渠去耦合电容结构的方法示意图。首先，如图1所示，提供基材10。基材10可以是一种半导体基材，例如硅基底（silicon substrate）、磊晶硅基板（epitaxial silicon substrate）、硅锗半导体基板（silicon germaniumsubstrate）、碳化硅基板（silicon carbide substrate）或硅覆绝缘基底（silicon-on-insulator，SOI），但并不限于此。通常会将基材10接地。另外，在基材10之中，还可以预先形成有用作电性隔离用的数个浅沟渠隔离30与各种半导体元件40。浅沟渠隔离30用来隔离彼此相邻的半导体元件40。形成浅沟渠隔离30的步骤，可以参考如下方法：首先，使用硬遮罩（图未示）在基材10中蚀刻出多个用来形成浅沟渠隔离的垂直的沟渠（图未示）。随后，将绝缘材料（图未示）填入先前所形成之垂直的沟渠（图未示）中，并于平坦化移除多余的绝缘材料（图未示），最后再移除硬遮罩（图未示），从而得到浅沟渠隔离30。

其次，如图2所示，在基材10中完成浅沟渠隔离30后，又可以在基材10中形成视情况需要的半导体元件40，半导体元件40通常具有源极、漏极与栅极。半导体元件40通常是各种位于不同元件区41的半导体元件40。视情况需要，元件区41包含各种电子元件，较佳者，不同元件区41包含产生不同讯号种类的电子元件。例如，不同元件区41可以是数字电路元件区42、射频电路元件区43、模拟电路元件区44或是仿造元件区45。

然后，在完成位于不同元件区41的半导体元件40后，如图3所示，又使用层间介电层20来覆盖基材10与完成的半导体元件40，使得基材10成为被层间介电层20覆盖的基材10。层间介电层20通常是一种绝缘材料，例如含硅或是含氧的绝缘材料（例如USG或FSG）。

继续，如图4所示，在层间介电层20与基材10中进行镶嵌（damascene）制程。此镶嵌制程会得到深入基材10里的金属桩，而得以有效地减少不正常的电压脉冲（voltage pulse）以及电源噪声。首先，如图4所示，形成所需要的横向的镶嵌开口51与垂直的沟渠52，使得横向的镶嵌开口51位于层间介电层20与基材10之上，而垂直的沟渠52则穿过层间介电层20并穿入基材10中。可以使用公知的方法来形成横向的镶嵌开口51与垂直的沟渠52，例如可以使用光阻（图未示）搭配微影与蚀刻制程，来形成横向的镶嵌开口51与垂直的沟渠52。

较佳者，垂直的沟渠52的深度会尽量深入基材10中。在本发明一实施方式中，沟渠52比元件区41中至少一半导体元件40以及浅沟渠隔离30更深。例如，沟渠52的深度比元件区41中任何半导体元件40都要深。或是，沟渠52的深度至少为5微米（μm）深。较佳者，沟渠52的深度可以是30μm-100μm左右。另外，沟渠52的宽度可以是3μm-10μm左右。通常而言，沟渠52的宽度可以影响沟渠52的深度。例如，沟渠52宽度越大，就容易得到深度越大的沟渠52。较佳者，沟渠52的深度可以是宽度的10倍左右。去耦合电容的电容值与金属沟渠侧壁的面积成正比，因此可依制程能力视情况作调整。

另外，在本发明另一实施方式中，如图5所示，沟渠52也可以穿过任何一个浅沟渠隔离30，例如介于元件区41间的浅沟渠隔离30，并为此浅沟渠隔离30所围绕。较佳者，此浅沟渠隔离30旁紧邻有较为敏感的元件区41，例如射频电路元件区43或是模拟电路元件区44。不同的元件区可以使用该元件区专用的金属沟渠去耦合电容。通常不同的元件区的电源来自于一共同电源，但在晶片内或各元件区各自独立。各个元件区专用的金属沟渠去耦合电容可以借助于不同的金属连线至不同的电源。在本发明又一实施方式中，如图6所示，沟渠52也可以共形地（conformally）穿过浅沟渠隔离30，并为浅沟渠隔离30所围绕。此举可以有效增加去耦合电容的电容值。亦即沟渠52与浅沟渠隔离30的形状具有大体上相同的轮廓，但沟渠52比浅沟渠隔离30深，浅沟渠隔离30比沟渠52窄而为其所围绕。还有，视情况需要，如图4所示，沟渠52亦可以位于仿造元件区45中，并为浅沟渠隔离30所围绕。由于目前要求位于基材10中的半导体元件40的元件密度越高越好，所以一般的元件区不见得有足够的空间能够容纳本发明的金属沟渠去耦合电容结构50。因此，本发明亦不排除将沟渠52安排于仿造元件区45中，例如用于仿造图案（dummy pattern）之仿造元件区45中，就可以节省基材10中容纳半导体元件40的面积。其中，仿造图案用于填补元件以增加元件密度或使元件相邻的环境对称。

再来，如图7绘示，又在沟渠52的内壁53上形成绝缘层54。绝缘层54可以是任何与基材10相容的绝缘材料，例如氧化硅，而可能具有不同的形状。例如，视情况需要可以使用氧化法氧化含硅基材10，而得到位于沟渠52的内壁53上的绝缘层54A。或是，使用沉积法，例如电浆强化化学气相沉积（PECVD，Plasma Enhanced Chemical Vapor Deposition，又称等离子体增强化学气相沉积法），而得到位于垂直的沟渠52的内壁53上的绝缘层54B。然而，无论是绝缘层54A或是绝缘层54B，都是绝缘层54的一种范例而已。绝缘层54的厚度可以是220埃

左右，而且绝缘层54可包含单一层或复合层的相同或不相同的绝缘材料层。去耦合电容的电容值与绝缘层的厚度成反比，所以可依制程能力视情况作调整。

然后，如图8所示，以内连线金属层55同时填满横向的镶嵌开口51与垂直的沟渠52，使得横向的镶嵌开口51成为一镶嵌结构、垂直的沟渠52与内连线金属层55成为金属沟渠去耦合电容结构50的一部分，而该沟渠成为一金属沟渠减噪结构。内连线金属层55可能是第一层内连线金属层M1的一部分，而可以是任何金属，较佳者为铜、钨，或是铝，而且金属层55可另包含一钛/氮化钛（Ti/TiN）等的阻障层。金属沟渠去耦合电容结构50此时便成为深入基材10里的金属桩，而得以去耦合电源噪声，避免干扰其他较为敏感地区的讯号。

此时，如图8所示，金属沟渠去耦合电容结构50中的横向延伸部分56与垂直穿过部分57都可以与第一层内连线金属层M1同步形成，也就是金属沟渠去耦合电容结构50与第一层内连线金属层M1为一体成形（integratedly formed）。如果第一层内连线金属层M1没有与外部电路（outercircuit）电连接，内连线金属层55也不会与外部电路电连接，于是金属沟渠去耦合电容结构50则为浮置状态。如果第一层内连线内连线金属层M1与电源电连接，那内连线金属层55也会与电源电连接，于是金属沟渠去耦合电容结构50则接至电源。

或是，如图9所示，在完成层间介电层20的步骤后不进行镶嵌制程，而是继续形成位于层间介电层20之上的金属间介电层60，而后才在金属间介电层60与基材10中进行前述的镶嵌制程。此时，金属间介电层60位于层间介电层20上而覆盖层间介电层20。金属间介电层60通常是一种绝缘材料，例如含硅或是含氧的绝缘材料（USG或FSG）。如此一来，镶嵌制程也可以形成所需要的横向的镶嵌开口51与垂直的沟渠52，使得横向的镶嵌开口51位于金属间介电层60、层间介电层20与基材10之上，而垂直的沟渠52则穿过金属间介电层60与层间介电层20，并穿入基材10中。可以使用公知的方法来形成横向的镶嵌开口与垂直的沟渠，例如可以使用光阻（图未示）搭配微影与蚀刻制程，来形成横向的镶嵌开口与垂直的沟渠。

如果在金属间介电层60与基材10中进行前述的镶嵌制程，金属沟渠去耦合电容结构50中的横向延伸部分56与垂直穿过部分57则可能会与第二层内连线金属层M2同步形成，也就是金属沟渠去耦合电容结构50与第二层内连线金属层M2为一体成形者。通常第二层内连线金属层M2会与金属布线（metal routing）61或是电源电连接。如果第二层内连线金属层M2与电源电连接，那内连线金属层55也会与电源电连接，于是金属沟渠去耦合电容结构50则接至电源。一般说来，第二层内连线金属层M2中的内连线通常会比第一层内连线金属层M1中的内连线粗，更适合本发明的金属沟渠去耦合电容结构。

在经过以上步骤后即得到了一种金属沟渠去耦合电容结构50。请参考图8或图9，本发明金属沟渠去耦合电容结构50包含位于基材10中的元件区40、沟渠52、绝缘层54与内连线金属层55的横向延伸部分56与垂直穿过部分57，还有位于基材10上的层间介电层20。基材10可以是一种半导体基材，例如硅基底、磊晶硅基板、硅锗半导体基板、碳化硅基板或硅覆绝缘基底，但并不限于此。

本发明位于基材10中的金属沟渠去耦合电容结构50，可以另外被浅沟渠隔离30所围绕。视情况需要，金属沟渠去耦合电容结构50也可以穿过任何一个浅沟渠隔离30，例如穿过介于元件区41间的浅沟渠隔离30，并为此浅沟渠隔离30隔离所围绕。较佳者，此浅沟渠隔离30旁紧邻有较为敏感的元件区40，例如射频电路元件区43或是模拟电路元件区44。在本发明又一实施方式中，如图6所示，沟渠52也可以共形地穿过浅沟渠隔离30，并为浅沟渠隔离30所围绕。在本发明又一实施方式中，如图9所绘示，金属沟渠去耦合电容结构50也可以位于仿造元件区45，例如模拟图案中，以节省基材10中的面积，并为浅沟渠隔离30所围绕。

本发明的元件区41，可以包含不同的半导体元件40，使得浅沟渠隔离30包围半导体元件40的至少一元件区41。视情况需要，元件区41包含各种电子元件，较佳者，不同的元件区41包含产生不同讯号种类的电子元件。例如，不同的元件区41可以是数字电路元件区42、射频电路元件区43、模拟电路元件区44或是仿造元件区45。由于不同功能的元件区40会产生不同种类的电压噪声，这些电压噪声通过共同电源连结而互相干扰。本发明所提供的金属垂直的沟渠去耦合电容结构50，即可大幅度过滤掉电源噪声。

本发明金属沟渠去耦合电容结构50中的沟渠52会尽量深入基材10中。层间介电层20则会覆盖基材10与绝缘层54，但是暴露出沟渠52。在本发明一实施方式中，沟渠52比元件区41中至少一半导体元件40更深。例如，沟渠52的深度比元件区41中的任何半导体元件40都要深。或是，沟渠52的深度至少为5μm。较佳者，沟渠52的深度可以是30μm-100μm左右。另外，沟渠52的宽度可以是3μm-10μm左右。通常而言，沟渠52的宽度可以影响沟渠52的深度。例如，沟渠52的宽度越大，就容易得到深度越大的沟渠52。较佳者，沟渠52的深度可以是宽度的10倍左右。去耦合电容的电容值与金属沟渠侧壁面积成正比，所以可依制程能力视情况作调整。

本发明金属沟渠去耦合电容结构50中的绝缘层54为内连线金属层55与基材10之间的绝缘材料。绝缘层54可以是任何与基材10相容的绝缘材料，例如氧化硅，而因为不同制程具有不同的形状。例如，如图7中的实施例，使用氧化法氧化含硅基材10，而得到位于垂直的沟渠52的内壁53上的绝缘层54A。或是，使用沉积法，例如电浆强化化学气相沉积，而得到位在垂直的沟渠52的内壁53上的绝缘层54B。然而，无论绝缘层54A或是绝缘层54B，都是绝缘层54的一种范例而已。绝缘层54的厚度可以是220埃

左右，而且绝缘层54可包含单一层或复合层的相同或不相同的绝缘材料层。去耦合电容的电容值与绝缘层的厚度成反比，所以可依制程能力视情况作调整。

于是，内连线金属层55、绝缘层54与基材10一起形成用于去耦合的金属沟渠去耦合电容结构50，其中接至电源的内连线金属层55与接地的基材10分别作为金属沟渠去耦合电容结构50的上、下两电极板，绝缘层54则作为金属沟渠电容结构50的电容介电层，而由于沟渠52的深度相当深，所以金属沟渠去耦合电容结构50去除电源干扰的能力相对较强。内连线金属层55可以是任何金属，较佳者为铜、钨、铝。金属沟渠去耦合电容结构50的横向延伸部分56与垂直穿过部分57可以共同形成L形或是T形。

本发明的金属沟渠去耦合电容结构50可以仅穿过层间介电层20与基材10，或是进一步穿过位于层间介电层20之上的金属间介电层60。如果金属沟渠去耦合电容结构50仅穿过层间介电层20与基材10，如图8所示的实施例，金属沟渠去耦合电容结构50中的内连线金属层55即可以与第一层内连线金属层M1同步形成，也就是内连线金属层55与第一层内连线金属层M1为一体成形。如果第一层内连线金属层M1没有与外部电路电连接，内连线金属层55也不会与外部电路电连接，于是金属沟渠去耦合电容结构50则为浮置状态。如果第一层内连线金属层M1与电源电连接，那内连线金属层55也会与电源电连接，于是金属沟渠去耦合电容结构50则接至电源。

如果金属沟渠去耦合电容结构50也可以穿过金属间介电层60，如图9所示的实施例，金属沟渠去耦合电容结构50则可以与第二层内连线金属层M2同步形成，也就是内连线金属层55与第二层内连线金属层M2为一体成形。通常第二层内连线金属层M2会与金属布线61或是电源电连接。如果第二层内连线金属层M2与电源电连接，那内连线金属层55也会与电源电连接，于是金属沟渠去耦合电容结构50则接至电源。一般说来，第二层内连线金属层M2中的内连线通常会比第一层内连线金属层M1中的内连线粗，更适合本发明的金属沟渠去耦合电容结构。

除非特别说明，本申请（包括权利要求）中出现的“一”，并不意味着“一个或仅仅一个”，而可以是“一个或多个”。

以上介绍了本发明的具体实施方式，本发明不受上述具体实施方式的限制，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种金属沟渠去耦合电容结构，包含：

一基材，其接地；

一垂直的沟渠，位于该基材中；

一绝缘层，位于该垂直的沟渠内壁上；

一内连线金属层，位于该基材上，填满该垂直的沟渠，其中该内连线金属层电连接一电源。

2.如权利要求1所述的金属沟渠去耦合电容结构，其中该基材还包含：

至少一元件区，其邻近该垂直的沟渠；以及

一浅沟渠隔离，以包围该至少一元件区。

3.如权利要求2所述的金属沟渠去耦合电容结构，其中该至少一元件区包含一数字电路元件区、一模拟电路元件区、一仿造元件区以及一射频电路元件区。

4.如权利要求2或3所述的金属沟渠去耦合电容结构，其中该垂直的沟渠的深度比该至少一元件区深。

5.如权利要求3所述的金属沟渠去耦合电容结构，其中该内连线金属层以去耦合之方式降低来自该至少一元件区的一电源噪声。

6.如权利要求3所述的金属沟渠去耦合电容结构，其中该垂直的沟渠位于该仿造元件区中，并为该浅沟渠隔离所围绕。

7.如权利要求2所述的金属沟渠去耦合电容结构，其中该垂直的沟渠穿过该浅沟渠隔离并为该浅沟渠隔离所围绕。

8.如权利要求7所述的金属沟渠去耦合电容结构，其中该垂直的沟渠共形地穿过该浅沟渠隔离并为该浅沟渠隔离所围绕。

9.一种形成金属沟渠去耦合电容结构的方法，包含：

提供覆盖一层间介电层的一基材；

进行一镶嵌制程，其包含：

形成一横向的镶嵌开口与一垂直的沟渠，使得该横向的镶嵌开口位于该层间介电层中，而该垂直的沟渠穿过该层间介电层并穿入该基材中；

在该垂直的沟渠内壁上形成一绝缘层；以及

以一金属同时填满该横向的镶嵌开口与该垂直的沟渠，使得该横向的镶嵌开口成为一镶嵌结构，而该垂直的沟渠成为一金属沟渠去耦合电容结构的一部分。

10.如权利要求9所述的形成金属沟渠去耦合电容结构的方法，其中在进行该镶嵌制程前，还包含：

在该基材中形成一浅沟渠隔离；以及

在该基材中形成至少一元件区，使得该浅沟渠隔离包围该至少一元件区，其中该至少一元件区包含一数字电路元件区、一模拟电路元件区、一仿造元件区以及一射频电路元件区。

11.如权利要求10所述的形成金属沟渠去耦合电容结构的方法，其中该垂直的沟渠比该至少一元件区深，且深度大于5微米；优选地，该垂直的沟渠的深度是30-100微米。

12.如权利要求10所述的形成金属沟渠去耦合电容结构的方法，还包含：

形成一金属间介电层，其位于该层间介电层上而覆盖该层间介电层，其中该垂直的沟渠穿过该金属间介电层与该层间介电层。

13.如权利要求10所述的形成金属沟渠去耦合电容结构的方法，其中该垂直的沟渠穿过该浅沟渠隔离，并为该浅沟渠隔离所围绕。

14.如权利要求13所述的形成金属沟渠去耦合电容结构的方法，其中该垂直的沟渠共形地穿过该浅沟渠隔离，并为该浅沟渠隔离所围绕。

15.如权利要求9所述的形成金属沟渠去耦合电容结构的方法，其中该基材接地，该金属沟渠去耦合电容结构的该金属电连接一电源，而藉由去耦合的方式来降低电源噪声。

Images