KR100871539B1 - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR100871539B1
KR100871539B1 KR1020070087532A KR20070087532A KR100871539B1 KR 100871539 B1 KR100871539 B1 KR 100871539B1 KR 1020070087532 A KR1020070087532 A KR 1020070087532A KR 20070087532 A KR20070087532 A KR 20070087532A KR 100871539 B1 KR100871539 B1 KR 100871539B1
Authority
KR
South Korea
Prior art keywords
layer
metal
imd
sacrificial oxide
oxide film
Prior art date
Application number
KR1020070087532A
Other languages
English (en)
Inventor
김태우
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070087532A priority Critical patent/KR100871539B1/ko
Priority to US12/200,969 priority patent/US7951706B2/en
Application granted granted Critical
Publication of KR100871539B1 publication Critical patent/KR100871539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실시예에 따른 금속 배선 형성 방법은 하부 구조층 위에 제1금속층이 형성되는 단계; 상기 제1금속층 위에 IMD(Interlayer Metal Dielectric)층이 형성되는 단계; 상기 IMD층 위에 희생 산화막이 형성되는 단계; 및 상기 희생 산화막 및 상기 IMD층의 단차를 포함한 일부층이 평탄화되는 단계를 포함한다.
실시예에 의하면, IMD층 상에 발생되는 단차를 효율적으로 제거할 수 있으며, IMD층 상의 단차로 인하여 금속 장벽층이 완전히 제거되지 않고 잔재하는 경우를 방지할 수 있다. 따라서, 금속 장벽층 잔재물에 의하여 금속 배선 사이가 단락되는 경우를 방지할 수 있다.
금속 배선, IMD층, 버퍼층, 희생 산화막, 단차

Description

금속 배선 형성 방법{Fabricating method of metal line}
실시예는 금속 배선의 형성 방법에 대하여 개시한다.
구리와 같은 금속 재질을 이용하여 금속 배선을 형성하는 공정은, 첫째, 기판 혹은 절연층 위에 제1금속층이 형성되는 단계, 둘째, 구리의 확산을 방지하기 위한 버퍼층이 증착되는 단계, 셋째, 버퍼층 위에 IMD(Interlayer Metal Dielectric)층이 형성되는 단계, 넷째, 비아/트렌치 공정을 진행하고 IMD층 전면에 금속 장벽층을 형성하는 단계, 다섯째, 비아/트렌치에 구리를 매립하여 컨택트 및 제2금속층을 형성하는 단계, 여섯째, 비아/트렌치를 제외한 IMD층 표면의 금속 장벽층과 구리를 평탄화하여 제거하는 단계 등으로 이루어진다.
도 1은 금속층 상에 단차가 발생된 형태를 예시한 측단면도이다.
전술한 대로, 기판 혹은 절연층(10) 위에 구리가 증착되어 제1금속층(20)이 형성되고, 그 위로 버퍼층과 IMD층이 증착된다.
그러나, 버퍼층과 IMD층이 증착되는 과정에서 제1금속층(20) 상에 열적 스트레스(thermal stress)가 가해지고, 이는 구리 결정 조직의 3중점 위치로 구리 이온을 집중시키는 압박 스트레스(compressive stress)로 작용된다.
따라서, 도 1에 도시된 것처럼, 제1금속층(20) 표면에 언덕(hillock) 형태의 단차(22)가 발생된다.
이렇게 제1금속층(20)에 발생된 단차(22)는 버퍼층, IMD층, 금속 장벽층의 표면을 따라 형성되며 이때 단차의 면적과 높이는 점차 확대된다.
도 2는 제거되지 않은 금속 장벽층(A2)에 의하여 금속 배선이 단락되는 경우를 촬영한 사진이다.
이처럼 단차가 확장된 상태에서 IMD층 표면의 금속 장벽층과 구리를 평탄화하는 경우(상기 여섯번째 단계에 해당됨), 금속 장벽층에 형성된 단차의 영향으로 인하여 금속 장벽층의 평탄화가 고르게 진행되지 못한다.
또한, CMP 장비는 층별 연마 속도에 의하여 동작을 제어하는데, 금속 장벽층을 연마하던중, 금속 장벽층과 IMD층의 단차가 만나는 부분에 이르게 되면, CMP 장비는 금속 장벽층이 모두 평탄화된 것으로 판단하여 동작을 멈추게 된다.
도 2의 (a) 도면은 금속 장벽층에 형성된 단차(A1)를 촬영한 사진이고, (b) 도면은 IMD층(B)까지 평탄화되었으나, 단차 주변으로 제거되지 않고 남은 금속 장벽층(A2)을 촬영한 사진이다.
도 2의 (b) 도면과 같이 금속 장벽층이 잔존하게 되면 제2금속층 사이를 단락시키는 경우가 발생될 수 있으며, 이러한 경우 반도체 소자의 동작 신뢰성 및 제품 수율이 저하되는 문제점이 있다.
실시예는 열적 스트레스에 의하여 하부 금속층에 단차가 발생되고, 버퍼층, IMD층, 금속 장벽층과 같은 상부층에서 단차가 점차 크게 형성됨으로 인하여 금속 장벽층의 잔여물이 발생되는 것을 방지할 수 있는 금속 배선 형성 방법을 제공한다.
실시예는 금속 장벽층의 잔여물로 인하여 금속 배선이 단락되는 것을 방지함으로써 소자의 동작 특성이 향상되는 금속 배선 형성 방법을 제공한다.
실시예에 따른 금속 배선 형성 방법은 하부 구조층 위에 제1금속층이 형성되는 단계; 상기 제1금속층 위에 IMD(Interlayer Metal Dielectric)층이 형성되는 단계; 상기 IMD층에 발생된 단차의 5배 내지 10배의 높이를 가지도록 상기 IMD층 위에 희생 산화막이 형성되는 단계; 및 상기 희생 산화막으로부터 CMP(Chemical Mechanical Polishing) 공정을 처리하여 상기 희생 산화막이 제거되고, 상기 IMD층의 단차를 포함한 일부층이 평탄화되는 단계를 포함한다.
실시예에 의하면 다음과 같은 효과가 있다.
첫째, IMD층 상에 발생되는 단차를 효율적으로 제거할 수 있다.
둘째, IMD층 상의 단차로 인하여 금속 장벽층이 완전히 제거되지 않고 잔재하는 경우를 방지할 수 있으므로 금속 장벽층 잔재물에 의하여 금속 배선 사이가 단락되는 경우를 방지할 수 있다.
셋째, 금속 장벽층 잔재물을 완전히 제거함으로써 소자의 신뢰성 및 제품 수 율을 향상시킬 수 있는 효과가 있다.
첨부된 도면을 참조하여 실시에에 따른 금속 배선 형성 방법에 대하여 설명한다.
도 3은 실시예에 따른 금속 배선 형성 방법에 의하여 IMD층(120)이 형성된 형태를 예시한 측단면도이다.
처음으로, 기판 혹은 절연층과 같은 하부 구조층(도시되지 않음) 위에 구리 등의 금속 물질이 증착되어 제1금속층(100)이 형성된다.
상기 제1금속층(100)이 형성되면, 금속 물질의 확산을 방지하기 위하여 버퍼층(110)이 형성되고, 그 위로 IMD(Interlayer Metal Dielectric)층(120)이 형성된다.
상기 IMD층(120)은 제1금속층(100)과 전기적으로 연결될 컨택트(142; 도 6 참조) 및 제2금속층(144; 도 6 참조)이 형성되는 층이며, 상기 제1금속층(100)과 제2금속층(144)은 금속 배선으로 기능된다.
또한, 상기 버퍼층(110)과 IMD층(120)을 증착하는 과정에서 고온 열처리 공정이 진행되며, 이때 발생되는 열적 스트레스로 인하여 제1금속층(100)에 단차(102)가 발생된다.
이렇게 제1금속층(100)에 발생된 단차(102)는 수직하게 대응되는 위치의 버퍼층(110)과 IMD층(120)을 따라 형성되며, 버퍼층(110)과 IMD층(120) 상의 단차(112, 122)는 그 크기가 점차 확대된다.
도 4는 실시예에 따른 금속 배선 형성 방법에 의하여 희생 산화막(130)이 형성된 형태를 예시한 측단면도이고, 도 5의 (a)도면은 실시예에 따른 금속 배선 형성 방법에 의하여 희생 산화막(130)이 형성된 형태를 촬영한 측단면 사진이며, 도 5의 (b)도면은 종래 금속 배선 형성 방법에 의하여 IMD층이 형성된 형태를 촬영한 측단면 사진이다.
상기 IMD층(120)이 형성되면, 가령 PECVD(Plasma Enhanced Chemical Vapor Deposition)와 같은 공정을 통하여 희생 산화막(130)을 형성한다.
상기 PECVD 방식은 전기장과 자기장을 인가하여 높은 밀도의 플라즈마 이온을 형성하고, 소스 가스를 분해하여 웨이퍼 상에 절연막을 증착하는 방식을 의미한다.
또한, 상기 희생 산화막(130)은 상기 IMD층(120)에 발생된 단차(122)의 5배 내지 10배의 높이(d1)로 형성된다.
이처럼, 상기 희생 산화막(130)이 충분한 높이(d1)로 형성됨에 따라 제1금속층(100)의 단차(102)가 약 16°의 각도(C)로 확장되고, 희생 산화막(130) 상의 단차(132)는 보다 넓은 영역에서 형성되며 그 두께(d2)가 감소될 수 있다.
따라서, 희생 산화막(130)이 평탄화되는 경우 전체적으로 고른 평탄화를 처리할 수 있다.
도 5의 (a)도면과 (b)도면을 비교하여 보면, 종래 IMD층의 경우 단차의 두께(d3)가 약 120 내지 130 nm로 발생되는 반면, 실시예에 따른 희생 산화막(130)의 경우 단차(132)의 두께가 약 55 nm 정도로 대폭 감소될 수 있다.
이어서, 희생 산화막(130)을 CMP 공정을 통하여 평탄화하는데, 희생 산화막(130)과 IMD층(120)은 일종의 산화막이므로, CMP 장비는 IMD층(120)의 단차(122)의 영향을 받지 않고 희생 산화막(130)과 IMD층(120)을 동일한 층으로 처리할 수 있다.
따라서, IMD층(120)의 표면까지 평탄화 공정을 진행하여 희생 산화막(130)과 IMD층(120)의 단차(122)가 모두 제거될 수 있다.
도 6은 실시예에 따른 금속 배선 형성 방법에 의하여 금속 배선이 형성된 형태를 도시한 측단면도이다.
이후, IMD층(120)을 식각하여 비아 및 트렌치를 형성하고, 비아 및 트렌치를 포함한 IMD층(120) 표면에 금속 장벽층(도시되지 않음)을 형성한다.
상기 금속 장벽층이 형성되면, 비아 및 트렌치를 매립하도록 하여 금속 장벽층 위에 구리와 같은 금속 물질을 증착한다.
상기 비아에 매립된 구리는 컨택트(142)로 기능되고, 상기 트렌치에 매립된 구리는 제2금속층(144)으로 기능된다.
이와 같이 하여, 제2금속층(144)이 형성되면 IMD층(120)의 표면이 노출되도록 평탄화 공정을 진행하여 트렌치 외부의 금속 장벽층과 구리층을 제거하여 도 6과 같은 금속배선을 완성한다.
실시예에 의하면, IMD층(120)의 단차(122)를 완전히 제거할 수 있으므로, 금속 장벽층 상에 단차가 발생되는 것을 방지할 수 있고, 금속 장벽층이 잔존하여 제2금속층(144) 사이에 단락이 발생되는 것을 방지할 수 있게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 금속층 상에 단차가 발생된 형태를 예시한 측단면도.
도 2는 제거되지 않은 금속 장벽층에 의하여 금속 배선이 단락되는 경우를 촬영한 사진.
도 3은 실시예에 따른 금속 배선 형성 방법에 의하여 IMD층이 형성된 형태를 예시한 측단면도.
도 4는 실시예에 따른 금속 배선 형성 방법에 의하여 희생 산화막이 형성된 형태를 예시한 측단면도.
도 5의 (a)도면은 실시예에 따른 금속 배선 형성 방법에 의하여 희생 산화막이 형성된 형태를 촬영한 측단면 사진.
도 5의 (b)도면은 종래 금속 배선 형성 방법에 의하여 IMD층이 형성된 형태를 촬영한 측단면 사진.
도 6은 실시예에 따른 금속 배선 형성 방법에 의하여 금속 배선이 형성된 형태를 도시한 측단면도.

Claims (6)

  1. 하부 구조층 위에 제1금속층이 형성되는 단계;
    상기 제1금속층 위에 IMD(Interlayer Metal Dielectric)층이 형성되는 단계;
    상기 IMD층에 발생된 단차의 5배 내지 10배의 높이를 가지도록 상기 IMD층 위에 희생 산화막이 형성되는 단계; 및
    상기 희생 산화막으로부터 CMP(Chemical Mechanical Polishing) 공정을 처리하여 상기 희생 산화막이 제거되고, 상기 IMD층의 단차를 포함한 일부층이 평탄화되는 단계를 포함하는 금속 배선 형성 방법.
  2. 제1항에 있어서,
    상기 제1금속층 위에 버퍼층이 형성되는 단계를 포함하는 금속 배선 형성 방법.
  3. 제1항에 있어서, 상기 희생 산화막이 형성되는 단계는
    상기 희생 산화막이 PE CVD방식에 의하여 증착되는 것을 특징으로 하는 금속 배선 형성 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 CMP 공정이 처리된 후,
    트렌치 및 컨택트 공정을 통하여 상기 IMD층 상에 제2금속층이 형성되는 단계를 포함하는 금속 배선 형성 방법.
KR1020070087532A 2007-08-30 2007-08-30 금속 배선 형성 방법 KR100871539B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070087532A KR100871539B1 (ko) 2007-08-30 2007-08-30 금속 배선 형성 방법
US12/200,969 US7951706B2 (en) 2007-08-30 2008-08-29 Method of manufacturing metal interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087532A KR100871539B1 (ko) 2007-08-30 2007-08-30 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100871539B1 true KR100871539B1 (ko) 2008-12-05

Family

ID=40371746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087532A KR100871539B1 (ko) 2007-08-30 2007-08-30 금속 배선 형성 방법

Country Status (2)

Country Link
US (1) US7951706B2 (ko)
KR (1) KR100871539B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8795061B2 (en) * 2006-11-10 2014-08-05 Igt Automated data collection system for casino table game environments

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027938A (ko) * 1998-10-29 2000-05-15 김영환 반도체 소자의 층간 절연막 형성 방법
KR20030060480A (ko) * 2002-01-09 2003-07-16 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 형성방법
KR100642917B1 (ko) * 2005-05-23 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111962B2 (ja) * 1992-11-27 1995-11-29 日本電気株式会社 選択平坦化ポリッシング方法
US5272117A (en) * 1992-12-07 1993-12-21 Motorola, Inc. Method for planarizing a layer of material
JP2005226806A (ja) 2004-02-16 2005-08-25 Ishikawa Gasket Co Ltd シリンダヘッドガスケット
KR100710192B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027938A (ko) * 1998-10-29 2000-05-15 김영환 반도체 소자의 층간 절연막 형성 방법
KR20030060480A (ko) * 2002-01-09 2003-07-16 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 형성방법
KR100642917B1 (ko) * 2005-05-23 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US7951706B2 (en) 2011-05-31
US20090061618A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR20070036528A (ko) 이미지 센서 및 그 제조방법
JP2006032864A (ja) 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
US8815615B2 (en) Method for copper hillock reduction
CN105575828B (zh) 一种半导体器件的制作方法
KR100871539B1 (ko) 금속 배선 형성 방법
KR20080113518A (ko) 반도체 소자의 제조 방법
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2008010551A (ja) 半導体装置およびその製造方法
KR101417723B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100552813B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20120202348A1 (en) Method for fabricating semiconductor device
JP2009016619A (ja) 半導体装置及びその製造方法
KR100695487B1 (ko) 반도체 소자 및 그 제조 방법
KR100443148B1 (ko) 반도체소자의 제조방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
JP2005117067A (ja) 半導体装置
TW531841B (en) Fabrication method of inter metal dielectrics to avoid damaging the wafer
US7141503B2 (en) Methods for manufacturing a soft error and defect resistant pre-metal dielectric layer
KR100769141B1 (ko) 반도체 소자의 제조 방법
KR100766239B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
KR20100002365A (ko) 반도체 소자 및 이의 제조 방법
CN117790411A (zh) 降低接触孔电阻的方法及晶体管器件
KR100588640B1 (ko) 반도체 소자 제조방법
JP2000323569A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee