JP5060550B2 - パワーアンプ・アセンブリ - Google Patents

パワーアンプ・アセンブリ Download PDF

Info

Publication number
JP5060550B2
JP5060550B2 JP2009516034A JP2009516034A JP5060550B2 JP 5060550 B2 JP5060550 B2 JP 5060550B2 JP 2009516034 A JP2009516034 A JP 2009516034A JP 2009516034 A JP2009516034 A JP 2009516034A JP 5060550 B2 JP5060550 B2 JP 5060550B2
Authority
JP
Japan
Prior art keywords
power amplifier
amplifier assembly
substrate
carrier
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009516034A
Other languages
English (en)
Other versions
JP2009541985A (ja
Inventor
アー ビーレン ジェローン
ハー ファン クレーフ マルクス
エー ファン ストラーテン フレールク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009541985A publication Critical patent/JP2009541985A/ja
Application granted granted Critical
Publication of JP5060550B2 publication Critical patent/JP5060550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明はパワーアンプ（電力増幅器）アセンブリに関するものであり、このパワーアンプ・アセンブリは、担体（キャリア）を第２面上に装着するのに適した相互接続基板、及びこの相互接続基板の第１面に取り付けられ第１パワーアンプを含むパワーアンプデバイスを備えている。
こうしたパワーアンプ・アセンブリは、携帯電話機内で信号の増幅に使用され、無線周波数（ＲＦ）信号を要求された周波数で基地局に送信することを可能にする。ここでの第１パワーアンプデバイスは通常、いくつかの増幅段を備え、これらの増幅段は実際には別個の半導体デバイスである。これらの増幅段の２つの間でインピーダンスマッチング（整合）が行われる。このアンプデバイスは、他の周波数帯用に設計された別なパワーアンプを備えることができる。第１パワーアンプの出力は出力マッチングが行われる。この出力はさらに、１つ以上のバンドスイッチに結合され、このバンドスイッチにおいて、いくつかの受信経路及び送信経路が結合されてアンテナに向かう信号線となるが、これらの経路は互いに適切に分離される。このバンドスイッチとアンテナへの出力との間には通常、バンドパスフィルタが存在する。パワーアンプデバイスの動作を制御するための電力制御回路が存在する。この電力制御回路は別個の集積回路とすることができ、アセンブリの一部である必要はない。
米国特許第６１１２０６１号明細書 欧州特許第１２２０４６０号明細書 国際公開第２００５／０５２５９９号パンフレット 米国特許第６９６５８３７号明細書 欧州特許出願第０６３００４２２．０号明細書 国際公開第２００１／０５１８４７号パンフレット 国際公開第２００３／８５７２９号パンフレット
こうしたパワーアンプ・アセンブリは、効率を増加させ、非常に多数の周波数帯に対処し、そしてＲＦ信号伝送を最適化すべく長年にわたって検討されてきた。このことは、特許文献１（米国特許第６１１２０６１号）、特許文献２（欧州特許第１２２０４６０号）、特許文献３（国際公開第２００５０５２５９９号）、特許文献４（米国特許第６９６５８３７号）のような特許及び特許出願において例証される。ここでの１つの重要な傾向は、特に受動構成部品の集積の増加である。このことは、小型化及びより良好なＲＦ性能を可能にし、新たなトポロジーの使用のようなさらなる改善を可能にする。近年の進展は特に、所望周波数へのマッチング（整合）及びフィルタリング（フィルタ処理）を調整可能にすることに関するものである。このことは特に、ＲＦ ＭＥＭＳ構成部品によって実行される。例えば、バルク弾性波フィルタを使用することによってフィルタリングを改善する提案がなされている。
受動構成部品のさらなる集積のための開発の途上で、さらなる改良に達するために、パワーアンプ・アセンブリを大幅に修正する必要があることが判明した。このことが本発明の目的である。
この目的は、冒頭段落に記載した種類のパワーアンプ・アセンブリであって、上記相互接続基板が半導体材料を含み、この相互接続基板に上記第１面から第２面に延びる第１導電接続部を設け、この導電接続部は上記第１パワーアンプ用の接地経路であり、そして上記相互接続基板の第２面への熱経路、従って上記担体に向かう熱経路を上記半導体材料によって設けたパワーアンプ・アセンブリにおいて達成される。
本発明によるアセンブリは、上記第１面から第２面に延びる垂直相互接続部を備えた半導体基板を備えている。特に、本発明は、熱的及び電気的要求を共に満足する：即ち、電気的要求は短く、かつ適切に制御される接地経路において満たされ、半導体基板、特にＳiベースの基板は効果的な熱拡散体である、という見識に基づくものである。
上記半導体基板が、電力消散（ワット損）の時間的及び空間的バースト（突発的増加）を平均化して少なくとも一定レベルにするのに十分な熱容量を有することが特に望ましい。そして、上記パワーアンプから離れた上記相互接続基板の第２面の温度の変化がより小さいか１つに限定され、これにより、上記相互接続基板と、この相互接続基板下にある（通常はポリマーを基本とする）担体との熱膨張差に関する問題を効果的に軽減する。消散電力の空間分布は基板の熱伝導率に依存する。さらに時間分布は、基板の熱容量に依存する。特に時間的平均化は、動作及び短いバーストにおける大きな電力消散を考えれば、パワーアンプに関係する。
本発明のアセンブリはさらに、パワーアンプの改善された動作を提供する。ここでの改善は、信号ひずみの低減及び／または効率の改善であり、より低い接合部の温度によって可能にされる。パワーアンプの接合部の温度は、改善された熱拡散によって低下する。
有利な好適例では、上記相互接続基板は、第１接続部が最大３０ｍΩのインピーダンスを有することを可能とする厚さを有する。ＲＦパワーアンプの動作のための重要な追加的特徴は適切な接地である。接地経路が長過ぎる場合は、パワーアンプの接地の実効インピーダンスは、完全な接地から大幅に逸脱する。さらに、この逸脱は、使用中の正確な周波数並びに動作温度に依存し得る。さらに、実効インピーダンスは個々の接地経路間で変化し得る。最大３０ｍΩのインピーダンスがパワーアンプの適切な動作に適していることがわかっている。このインピーダンスは最大２５ｍΩであることが適切であり、１５〜２０ｍΩのオーダーであることが有利である。３Ｖの電圧、及び相互接続部当たり１Ａの最大電流の場合には、損失は３０ｍＶであり、これは１％であり、従って辛うじて許容可能である。さらに、この値は、本発明によるアセンブリの実現によって達成可能である。アンプモジュールの特定位置と接地との間により大きな電流が必要な場合には、より多数の垂直相互接続部を適用することが適切であるものと考えられる。
上記相互接続基板の厚さは０．１〜０．３ｍｍの範囲内であることが適切である。この値は要求を満たし、機械的にも安定である。この厚さは０．１２〜０．２８ｍｍの範囲内であることがより好ましく、０．１７〜０．２３ｍｍの範囲内であることがさらに好ましい。このことは特に、ウェットエッチングによって作製されたビア（貫通孔）を上記相互接続基板内に有する場合である。こうしたビアは円錐形であり、その直径は、上記相互接続基板の第１面からの距離と共に増加する。
他の好適例では、上記相互接続基板の熱容量が少なくとも０．５ｍＪ／Ｋである。この値は、パワーアンプの動作における単一の送信パルス中に放散される熱を蓄積するのに十分である。この熱容量は少なくとも１ｍＪ／Ｋであることが適切であり、さらに大きければより適切である。こうした熱容量は、ＧＳＭ（登録商標）規格による送信に準拠するために、少なくとも２ｍｍ２の表面積を要求しがちである。
他の好適例を以下に説明し、この好適例は、
パワーアンプの段間のマッチング用の異なる接地経路を設けること；
これらの接地径路を、上記相互接続基板の第２面上に結合することを含む。こうした結合は、パワーアンプの動作における不安定性を生じさせず、適切な製造可能であるという良好な結果が得られることが分かる。同時に、このように結合した接地をパワーアンプの近くに持つことが適切である、というのは、このことは接地レベルの不所望な変動を低減するからである。
上記好適例はさらに：
積層基板をアセンブリ内に集積することを含む。こうした積層基板は、標準的なパッケージ・アウトライン（外形）を設けることを可能にする。さらに、より大きな受動構成部品、特にインダクタの集積を可能にする。
上記好適例はさらに：
受動構成要素を、プラットフォームデバイス、上記積層基板、及びパワーアンプ自体に集積することを含む。このことは、特定用途毎に最適なフィルタリング及びマッチングを達成することができるように受動構成部品を区分することを可能にする；
上記好適例はさらに：
多段パワーアンプを、上記パワーアンプデバイスの一部分、そして好適には他の周波数帯用の追加的なパワーアンプの一部分として規定することを含む。上記プラットフォームデバイスは、パワーアンプ及びこれに関連するフロントエンドの複雑性の増加に対処するのに非常に適している。このフロントエンドに対する要求は一層、無線信号の送信及び受信の全体性能を決定づける。こうした要求は、規定レベルのノイズ及びアンプと基地局との最小距離の制約下で適切な効率を達成するための良好な直線性（線形性、リニアリティ）を含む。さらに、無線伝送用の異なる規格の数が増加し、ユーザーは、多数の規格を単一種類の装置で取り扱うことを期待する。このことは、単一の再構成可能なフロントエンドによって達成することが適切である。本発明によるプラットフォームデバイスは、高周波相互接続部及び受動構成部品、並びに他のデバイスのアセンブリ用の担体基板に共に適している。この機能は、このプラットフォームデバイスを、マルチバンド（多周波帯）動作に非常に適したものにする。さらに、適切な熱散逸により、パワーアンプの接合部の温度を低下させることができ、高い効率を可能にする。
以下、本発明のこれら及び他の態様を、図面を参照してさらに説明し、これらの図面は一定寸法比で描いたものではなく純然たる概略図であり、異なる図面中の同じ参照番号は同じ特徴を参照する。
本発明のアセンブリの断面図である。 本発明で使用するプラットフォームデバイス製造中の段階の断面図である。 本発明で使用するプラットフォームデバイス製造中の段階の断面図である。 本発明で使用するプラットフォームデバイス製造中の段階の断面図である。 相互接続基板の熱特性に関するグラフである。 相互接続基板の熱特性に関するグラフである。 相互接続基板の熱特性に関するグラフである。
図１に、受動ＩＣ１００を有する本発明によるアセンブリ２００の第１実施例の断面図を示す。受動ＩＣ１００は第１面１０１及び第２面１０２を備え、半導体材料の相互接続基板１４０を設けられている。基板１４０は、第１面１０１から第２面１０２に延びる垂直相互接続部１３０を備えている。受動ＩＣ１００は、その第２面１０２が粘着剤１０５で担体基板１５０の第１面１５１に取り付けられている。ボンドワイヤ９０は、受動ＩＣ１００上のボンドパッド９５から担体基板１５０上の対応するボンドパッド１５５に延びる。電気的垂直相互接続部１６０は、担体基板１５０を通って、担体基板１５０の第１面とは反対側を向いた第２面１５２上のターミナル１７０に延びている。熱的垂直相互接続部１６１は、第２面にある少なくとも１つの熱端子１７１に延びている。担体基板１５０はさらに、１つ以上のインダクタ１５８を含み、これらのインダクタは、少なくとも大部分の場合に、第１面１５１上のボンドパッド１５５に結合されている。
相互接続部１２０及びボンドパッド９５に加えて、受動素子１１１〜１１３が受動ＩＣ１００の第１面１０１上に規定される。これらのボンドパッドの一部は、担体基板１５０へのボンドワイヤ９０を設けられ、他のボンドパッドは、受動ＩＣ１００上に組み付けられた電気デバイス５０へのハンダボール９２を設けられている。その代わりに、例えばボンドワイヤ、ＴＡＢホイル等の他の接続部を、任意の電気デバイス５０と受動ＩＣ１００との間に設けることができる。電気デバイス５０の例は、パワーアンプ、電力制御集積回路、スイッチ、バルク弾性波フィルタのようなバンドパスフィルタ、及びインピーダンスマッチング・ネットワーク（回路網）、特にＭＥＭＳ素子またはバラクタの形態の可変コンデンサを有するインピーダンスマッチング・ネットワークである。パワーアンプをフリップチップ技術でプラットフォームデバイス１００に取り付ければ、特に電力消散のためになる。このことは、熱放散に適し、そしてパワーアンプとプラットフォームデバイスとの間の低抵抗の接続を保証することが判明している。後者の場合は、バンプのアレイを単一接点のプラットフォームデバイスへの結合に利用することができる。有利なことに、ビア上バンプとも称する垂直相互接続部の上方のバンプがバンプのアレイの一部である場合に、このビア上バンプを垂直相互接続部上に組み付けることができることが判明している。孤立したバンプを垂直相互接続部上に取り付けることは、相互接続の機械的な弱さにより勧められない。このことは特に、何らかの材料を完全に充填されていないウェットエッチングしたビアの場合である。
半導体材料からなる基板１４０は、基板１４０上に高いＱ値のインダクタを規定することを可能にするように調整された抵抗率を有する。特に、この抵抗率は基板１４０の少なくとも一部分において、例えばＡr、Ｎe、窒素のようなドーパントの注入によって、あるいは例えば電子ビームでの照射によって増加する。適切な抵抗率は１ｋΩ／□以上である。
受動ＩＣ１００の構成を、その製造法を示す図２〜４を参照しながら詳細に説明する。
図２〜４に、第１実施例による受動ＩＣ１００の製造法を示す。絶縁層１０４を第１面１０１上に規定する。基板１４０内にトレンチ（溝）をエッチングし、誘電材料１４１及び導電材料１４２を充填してコンデンサ１１１を規定する。コンデンサ１１１はその形状により、特に２５〜１００ｎＦ／ｍｍ2またはそれ以上の比較的高い容量密度を有する。トレンチの形状は自由に設計して最適化することができる。トレンチの形状は代わりに、まだ公開されていない特許文献５（欧州特許出願第０６３００４２２．０号）に記載されているように、基板中のキャビティ内にピラー（柱状）構造を備えることができる。上記誘電材料は窒化物を含むことが適切であり、酸化物−窒化物−酸化物の積層を含むことが最も適切である。キャパシタ電極として機能するように、トレンチの表面１４３は、当業者に知られた方法で導電粒子をドーピングしてコンデンサの電極として機能させる。導電材料１４２は既知の方法でドーピングしたポリシリコンであることが適切である。導電材料１４２は、トレンチ外の選択した領域に追加的に設けることが有利であるが、このことは必ずしも必要でない。この例では、一部の領域を抵抗１１２として使用し、他の領域はバリア（障壁）層１３１として使用し、バリア層１３１は相互接続基板１４０を通る垂直相互接続部１３０の一部となる。導電材料１４４を当業者に知られた方法で所望のパターンに従って設けて、受動構成部品１１１、１１２への接点を規定する。
図３に、導電性及び電気絶縁性のパターンを含むメタライゼーション（金属化）構造１２０を設けた後の、第２段階の受動ＩＣ１００を示す。メタライゼーション構造１２０は、追加的なコンデンサ１１３を備えている。このコンデンサはトレンチコンデンサ１１１より低い容量密度を有し、このことはＲＦ応用においてしばしば必要であり、その一方でこのコンデンサは、より良好な絶縁破壊電圧及び低抵抗の電極でより精密に規定される。抵抗１１１に、別個の層内の接点１１１Ａを設ける。メタライゼーション構造１２０は他の金属層１２１で拡張されている。金属層１２１は、ＲＦ周波数で適切に機能するインダクタを規定するために、大きな厚さを有し、１ミクロン以上が適切である。これに加えて、この厚さは、使用する周波数における電流の侵入深さの２倍以上でなければならない。この侵入深さは金属層１２１の材料に依存し、この材料は、Ａl、Ｃu、Ａuのような金属、Ａl−Ｃｕ、Ａl−Ｓi、Ａl−Ｍgのような合金、さらにはドーピングしたポリシリコンとすることができる。金属層１２１は他の絶縁層１２２で覆われた状態を示す。この他の絶縁層１２２を開口または除去して、金属層１２１内のボンドパッド（図示せず）へのアクセスを可能にする。
図４に、受動ＩＣ１００製造におけるさらなる段階を示す。ここでは、第２面１０２からのスルーホール（貫通孔）１３５のウェットケミカル（湿式化学）エッチング、及びこれに続いて導電材料１３２の供与によって垂直相互接続部１３０を製造する。スルーホール１３５の製造に当たり、半導体基板１４０の前面上のエッチング停止層によってエッチングを終了させる。この停止層は窒化物または酸化物のような通常の絶縁層１０４とすることができるが、代わりに金属層とすることもできる。
導電材料１３２は、エッチングしたスルーホール１３５の壁面上、及び金属化構造１２０のあらゆる露出金属上に共に堆積させる。スルーホール１３５は完全に充填しないことが好ましい。このことは、特に熱サイクル中または他のアセンブリステップ中の、基板１４０とスルーホール１３５内の金属との熱膨張差により半導体基板１４０内にクラック（亀裂）が成長することを防止する。
導電材料１３２はバリア層を含むことが有利であり、このバリア層は、基板材料（例えばＳi）と垂直相互接続部上に露出した金属化構造（例えばＡlまたはＡl合金）との間の不所望な合金の形成を防止する。障壁層としてのＴiの使用は、Ｔiによって誘発されるＡlとＳi及び／またはＴiとの反応により、適切な結果を与えないことが実験において判明している。ここでは、Ｎｉと他の導電層、例えば銀、アルミニウム、アルミニウム合金、銅、パラジウム、窒化チタン、または金との積層を利用する。驚くべきことに、結果的な垂直相互接続部は低いインピーダンスを有し、そして相互接続部１３０のＮi層内の磁流に影響されないことが判明している。
（基板の熱拡散機能に関して）
本発明の第１の態様によれば、基板１４０を通る垂直相互接続部１３０は、前面１０１上に組み付けられたパワーアンプ用の接地経路を提供し、一方で基板１４０は熱経路として機能する。特に、相互接続基板には、適切な接地及び許容可能な熱放散が共に得られる最適な厚さが存在することが判明している。この最適な厚さは、ウェットエッチングしたスルーホールを有するシリコン基板の場合ついては１００〜３００μｍの範囲内である。基板１４０が１００μｍより小さい厚さを有する場合には、半導体基板１４０上のいずれかのインダクタのＱ値が適切なレベル以下に低下する。これに加えて、全体の熱抵抗は増加することが判明している。基板が３００μｍより大きい厚さを有する場合は、垂直相互接続部１３０の寄生インダクタンスが許容可能なレベル以上に増加し、ＲＦ接地性能が劣化する。ドライエッチングしたスルーホールの場合は、基板の厚さは４００μｍにもなり得る。
この最適な厚さは、基板が、基板内の効果的な熱分布より大きい横方向の幅を有する場合に特に関係することがわかっている。このことは明らかに、本発明のプラットフォームデバイスの場合である。
さらに、本発明の第１の態様によるプラットフォームデバイス１００の使用は、ＲＦパワーアンプデバイス５０のより低い接合部温度をもたらすことが判明している。こうしたより低い接合部温度は追加的に、改善されたパワーアンプデバイスの動作をもたらす。パワーアンプの直線性は、動作温度及び適切な電気接地の両方に非常に敏感であることが判明している。本発明の構成を用いることによって両者が実現される。実際に、プラットフォームデバイス上のＲＦパワーアンプの場合は、アセンブリの熱抵抗Ｒthは、アンプを積層担体基板１５０上に直接組み付けた場合よりも低くなる。半導体基板１４０を有するプラットフォームデバイス１００の存在により、熱はずっと迅速に「外部」に流れる。従って、接合部温度ＴjはＲthの関数であるので、より低くなる。
この改善された熱拡散は、パワーアンプが最大電力で連続動作する構成部品ではないことによる。その動作は、特に基地局との接続を行う際及び信号を増幅する際に発生する一連の電力バーストとして考えることができる。通常、このことは、アンプの加熱及び冷却によって生じる温度の大きな変動をもたらす。ここで、半導体基板を熱拡散体として用いることによって、この温度は比較的一定に保たれる。一般に、プラットフォームデバイス１００の半導体基板１４０が完全に加熱された「定常状態」はほとんど発生しないので、こうした熱拡散体としての働きは追加的利益をもたらす。この理由により、プラットフォームデバイス１００の半導体基板１４０から積層担体基板１５０への熱伝達はより重要でなくなる。このことは明らかに、通信規格及び変調方式（例えばＧＳＭ（登録商標）、Ｗ−ＣＤＭＡ、ブルートゥース（登録商標）等）にも依存する。
改善された熱拡散は、アンプの効率改善に寄与するだけでなく、基板とこの基板内の導電接続部（ビア）との熱膨張係数の差により半導体基板中に生起するクラックも防止する。追加的効果は、積層の膨張及び収縮に関係する。積層は半導体基板と異なる熱膨張係数(ＣＴＥ)を有し、このことはパッケージ化、例えばファインピッチ・ボールグリッドアレイ・パッケージにおいて知られている関心事である。積層の収縮がチップと比較すれば異なることを考えれば、熱サイクル中の冷却段階はパッケージの安定性にとって最も問題であることが知られている。ここで本発明によれば、より少ない冷却、及びより低速の冷却が行われ、局所的な半導体材料で作られた積層と半導体材料との境界面における局所的最高温度が低下する。簡単に言えば、本発明は熱サイクルにおける信頼性に寄与する。
垂直相互接続部のインピーダンスは明らかに、接続部の実際の長さに依存する。一具体例では、相互接続部は、半導体基板の背面側からのウェットケミカルエッチング、及びその後の結果的な表面のメタライゼーションによって作製する。このウェットエッチングは円錐形のスルーホールをもたらす。基板の厚さの変動は、基板の前面におけるスルーホールの断面積、これに伴い相互接続部の断面積の偏差をもたらす。特に、この断面積の大きさは垂直相互接続部のインピーダンスに関係することが判明している。選択した範囲内、特に好適な範囲内の基板の厚さを用いると、垂直相互接続部のインピーダンスの偏差がデバイスの適切な機能に与える影響は無視できる。
垂直相互接続部は、アンプに単一の接地経路を与えるだけでなく、複数の接地経路を与える。これらの接地経路は、入力段、出力段、及び何らかの中間段のようなパワーアンプ内の異なる段に電気的に結合される。ＲＦパワーアンプ（ＰＡ）に複数の接地を使用することは、アンプの十分な安定性を保証するために必要である。ＲＦ回路内では、相互接続も関連するインピーダンスを有する。複数の接地なしでは、１つの段における接地インピーダンスの（例えばパワーアンプの動作による）偏差が、他の段における接地レベルを規定する。このことは、アンプの効率的動作を妨げ得る制御不可能な悪影響を導入する。さらに、このように結合された接地は追加的フィードバックとして機能することがあり、増幅された電流がアンプの入力にフィードバックされるサイクルがアンプ内に生成され得る。このことは機能停止を生じさせ得るので不所望である。
ここで、本発明によれば、垂直相互接続部の前面の端部から、隣接する垂直相互接続部の前面の端部への経路のインピーダンスは、ＲＦの観点からの接地を互いに独立して行うのに十分であることが判明している。このことは、垂直相互接続部のメタライゼーションが垂直相互接続基板１４０の完成した第２面１０２上に実質的に及ぶ（例えば、第２面１０２上のメタライゼーションがパターン化されていない）際にも当てはまる。パターン化の不在は、メタライゼーションが、半導体基板から、プラットフォームデバイス１００と担体基板１５０との間の粘着剤への熱伝達を改善しやすい点でさらに有利である。
（受動構成部品に関して）
プラットフォームデバイス１００は、異なる種類のインダクタ及びコンデンサ、及び追加的な抵抗を備えている。各種類のインダクタ及びコンデンサは各自の特性を有し、これらの特性は、プラットフォームデバイスのＲＦ設計における異なる機能素子向けに利用される：
トレンチコンデンサは、高い容量密度（特に約１０ｎＦ／ｍｍ2、２０ｎＦ／ｍｍ2以上が適切）を、相対的な絶縁破壊電圧と共に有する。このことはデカップリング用途に有用である；
上面電極を中間メタライゼーション層内に有する平面コンデンサ。このことはコンデンサの精密な規定に寄与する。その容量密度は、１００ｐＦ／ｍｍ2〜２００ｐＦ／ｍｍ2であることが適切である。このコンデンサは、特許文献６（国際公開第２００１／０５１８４７号）に記載のように構成される。ＲＦ用途に非常に適している。
下部金属層内のインダクタ；このインダクタは比較的高分解能のパターン化の利点を有し、多数のターン（巻数）の提供を可能にする。しかし、この金属層の厚さは比較的限定され（例えば０．２〜０．６ミクロンのオーダー）、このためＱ値が限定される。このインダクタは例えば、ＲＦチョーク用途に適している。
上部金属層内のインダクタ；このインダクタは、関連する０．８〜２．５ＧＨｚの高周波数の電流の侵入深さの２倍以上に厚さを選定しているので、比較的高いＱ値の利点を有する。このインダクタはさらに、相互接続ラインの一部分として規定することができるという利点を有する。こうしたインダクタＵ字形に設けることが適切である。このインダクタは、ボンドパッドと同じ層内に規定される。
中間金属層（厚さ約１μｍ）内のインダクタ。
利用可能な複数種類の受動素子、及び基板を通って延びる垂直相互接続部による複数の接地が利用可能であることのおかげで、プラットフォームデバイスでは全てのディスクリート（個別）素子の置き換えを可能にする。このことは追加的に、パワーアンプモジュールのサイズの増加なしにその機能を向上させることを可能にする。
このプラットフォームデバイスは特にパワーアンプデバイスである、というのは、パワーアンプは大きな電力（例えば３Ｗ以上）を使用し、これはトランシーバ、ディスプレイ等の他の多くのデバイスよりもずっと大きいからである。さらに、パワーアンプとアンテナとに必要なインピーダンスマッチングは、大きな寸法の受動素子を複数必要とする。さらに、このプラットフォームデバイスは、２つ以上の周波数帯用のアンプ及びインピーダンスマッチングの提供を可能にする。
（パワーアンプに関して）
パワーアンプは特に、９００ＭＨｚ以上３ＧＨｚまでの周波数帯のようなＲＦ応用に適するように設計される。この周波数スペクトルは、ＧＳＭ（登録商標）、ＣＤＭＡ、Ｗ−ＬＡＮ、ＷｉＭＡＸ（登録商標）、８０２．１１、及び他の通信規格を含む。ここでは、信号増幅の非線形性が非常に急速に、ノイズ、あるいは効率の大幅な低下をもたらす。
パワーアンプは、相互接続基板上にフリップチップ装置で配置することができる。ここのことは接地からＰＡへの直線的接続を最小の損失で可能にする。
パワーアンプは、例えばＱｕｂｉｃ（Quality Bi-CMOS）のようなＳiＧe技術で具体化される。パワーアンプデバイス上の電源及び接地の経路設定は、良好な分布（例えば星型接続）によって電力及び接地の性能を改善するように有利にレイアウトすることができる。従って、この改善はレイアウト側のものであり、他の改善はビアホール自体において行われ、ビアホールは、（ビア内に例えば銅を用いることによって）接地インダクタンス及び熱伝達が共に改善されるように設計することができる。
プラットフォームデバイス上にいくつかのアンプを設けることができる。こうした構成は、マルチバンド・パワーアンプモジュールに適している。
パワーアンプと相互接続基板との間に、より小さいピッチのハンダボールを使用することができる。このことは、両方の構成部品のＣＴＥ間に差が存在しないので可能である。その結果的は小型化である。
（プラットフォームデバイスに関して）
一実施例では、プラットフォームデバイスは、内部の特定機能を例外として、パワーアンプへの入力端子からアンテナへの出力端子までにわたる回路素子を規定する。
パワーアンプは通常、複数の段、この例では３つの段を含む。パワーアンプの段どうしの間では、段間のインピーダンスマッチングが実行される。最終増幅段の後で、信号は出力マッチング、アンテナスイッチ、ローパスフィルタ、及びインピーダンスマッチング・ネットワークを通過する。アンテナスイッチは、送信帯と受信帯との切り替えを可能にする。アンテナスイッチと、受信信号の増幅用のローノイズ（低雑音）アンプへの出力端子との間に、さらなる相互接続部が存在する。この例では、ローパスフィルタ及びインピーダンスマッチング・ネットワークを単一の機能ブロック内に統合する。プラットフォームデバイスが、２つ以上の周波数帯の信号の処理に適している場合は、バンドスイッチを追加的に設ける。特に、こうしたバンドスイッチはパワーアンプとアンテナスイッチとの間に存在する。
段間のインピーダンスマッチングはＬＣネットワークで構成され、コンデンサは信号線に接続され、インダクタは信号線と接地との間に結合される。適切な例では、こうしたＬＣネットワークは３つのインダクタ及び２つのコンデンサで構成される。
本発明のアセンブリでは、コンデンサ及びインダクタは、パワーアンプデバイス内、プラットフォームデバイス上、及び担体基板内に規定することができる。適切な実施例では、段間マッチングのインダクタの少なくとも１つをプラットフォームデバイス上に設ける。このことは、パワーアンプデバイスのサイズを最小化するのに有利であると考えられる。パワーアンプをフリップチップの配向で、例えばハンダバンプでプラットフォームデバイス上に組み付ける実施例では、インダクタはパワーアンプデバイスに面した領域内に規定することが適切である。このインダクタはＲＦチョークとして動作し、ＲＦチョークにとってＱ値は大きく関係しないので、このことが許容される。ノイズを最小化するために、インダクタと重複する領域から敏感な構成部品をなくすようにパワーアンプデバイスを設計する。しかし、段間マッチングのコンデンサはパワーアンプデバイス内に設ける。パワーアンプデバイスはプラットフォームデバイスよりも高い分解能で規定されるので、アンプデバイス内のコンデンサには比較的高い容量密度を与えることができる。さらに、パワーアンプ内へのコンデンサの集積は、コンデンサへの相互接続の長さを低減し、これに伴いあらゆる寄生インダクタンスを低減する。
出力マッチングについては状況が異なる。パワーアンプ内のインピーダンスは相当低く、特に２、３Ωだけであるのに対し、ＲＦ応用における標準的なインピーダンスレベルは５０Ωとして規定されている。ここでの出力マッチングは変換を可能にする。サイズの要求により、この変換は担体基板内で実行することが好ましい。このことは追加的に、互い上部で結合された巻線を有するインダクタの使用を可能にする。これに加えて、プラットフォームデバイス上のアンプの出力端子から出力マッチングへの相互接続は、非常に低抵抗の相互接続として規定される。これに加えて、アンプからプラットフォームデバイスへの接続は、複数のハンダバンプで行う。この相互接続は十分な幅を与えるのに対し、プラットフォームデバイスの背面上の接地金属面は相互接続にストリップライン（細線）の性格を与える。担体基板への接続はボンドワイヤで可能になる。
低パスフィルタに対しては、低損失であること、及び基板を通したあらゆる寄生結合を防止することが求められる。これに加えて、指定される許容誤差が低い。この寄生結合は、主に基板の法線方向に生じることが判明している。この結合は磁界によって発生し、電界は少なくともほとんど存在しない。こうした寄生結合の発生源は、担体基板とプラットフォームデバイスとの間のあらゆるボンドワイヤ、並びに基板を通る垂直相互接続部である。ローパスフィルタを改善するために、インダクタはプラットフォームデバイス内に規定し、アンテナスイッチとアンテナへの出力端子との間にはボンドワイヤが存在しない。
この例は、インダクタを担体基板１５０内に設けることを示すが、インダクタを別個のデバイス内に規定して担体基板１５０の複雑性を低減することができる。この場合には、担体基板１５０として積層の代わりにリードフレームを使用することができる。上記別個のデバイスは例えば、封止モールド内に集積した金属層であり、それ自体は特許文献７（国際公開第２００３／８５７２９号）により知ることができる。
プラットフォームデバイスは、少なくとも２つの別個の周波数帯からの信号を処理することができることが適切である。この場合には、パワーアンプデバイス及び電力制御デバイスは、両方の周波数帯で動作するように設計することができる。従って、特に、パワーアンプデバイスは、第１周波数帯用の第１部分及び第２周波数帯用の第２部分で構成され、これらの部分は独立し相互接続がない。電力制御信号用の相互接続部は、プラットフォームデバイス上の両部分間の領域内に適切に規定する。パワーアンプデバイス内のこれらの部分間に、異なる周波数帯用の絶縁エリアを規定する。従って、プラットフォームデバイス上の電力制御相互接続部は、この絶縁領域の下に延在させることができる。
（受動素子のＥＳＤ保護に関して）
プラットフォームデバイスを、アセンブリ中に発生し得る静電放電パルスに対して保護するために、プラットフォームデバイスは特別な保護手段を備えている。特に、プラットフォームデバイス内の小型コンデンサは、ＥＳＤパルスに非常に敏感である。こうしたコンデンサは平面コンデンサとして実現することができるが、その代わりに基板内のトレンチコンデンサとして実現することができる。プラットフォームデバイス内へのダイオードまたは他の能動素子の集積は困難である。これらの素子の特別なシールドを実現しなければ、個別の能動素子間のクロストークは、基板の高い抵抗率により容易に発生する。
本発明のこの態様によれば、コンデンサの出力端子とプラットフォームデバイス内の接地接続部との間の抵抗によってコンデンサがＥＳＤ保護され、この抵抗は、ＲＦ接地に対する大きな影響を防止するのに十分な高い抵抗値を有する。抵抗の選定により、プラットフォームデバイスの使用中には抵抗上にＤＣ電圧が存在しない。必要であれば、追加的なコンデンサを抵抗に直列接続することができる。ここでの「コンデンサの出力端子」は、アセンブリの仕上げ後に接地に接続するために使用する出力端子を定義する。
ＥＳＤピークの低減は重要である。ピーク電圧の低減は、マシンモデル（Machine Model）によれば、５０ＶのＥＳＤパルスについては４分の１、即ち８０Ｖから２０Ｖである。人体モデル（Human Body Model）によれば、ピーク電圧の低減は３００ＶのＥＳＤパルスについてはさらにずっと大きい。抵抗なしでは、２００Ｖ以上のピーク電圧が見出される。ピーク電圧は２００ｎｓよりずっと長い期間中残存する。抵抗により、ピーク電圧は２０Ｖ以下になり、放散は１０ｎｓ後に既に開始されている。
内部接地と外部接地との間のこうした結合は、プラットフォームデバイスのＲＦ挙動に対してわずかな影響しか与えないことが判明している。９００ＭＨｚでは、接地インピーダンスがわずかに高くなる（１．１Ωに対して１．５Ωのインピーダンス値）。内部接地と外部接地との間の結合は周波数と共に増加し、１ＧＨｚでは約−５０ｄＢであり、３．０ＧＨｚでは−３０ｄＢ以下である。これらは結合の許容可能なレベルである。
ＥＳＤからの保護の抵抗値は、ボンドパッドから外部接地への接続インピーダンスの少なくとも１０倍であることが適切である。ボンドワイヤの場合は、こうした接続インピーダンスは、例えば約２ＧＨｚの周波数において６Ωである。そして上記抵抗値は、６０Ωより大きく、例えば２００Ωまでであることが適切である。
ＥＳＤ抵抗は、ＥＳＤパルスに続くピーク電流がこの抵抗を通って流れることを可能にするように設計すべきである。ＥＳＤ抵抗が、アセンブリ中またはアセンブリ前のＥＳＤによる損傷の回避を目的とする場合は、ＥＳＤパルス電圧の及びこれに続く電流は比較的小さく、ドーピングしたポリシリコンの形の抵抗で十分であり、ＴiＷＮの抵抗は利用可能な代案の１つである。ＥＳＤ保護レベルを２ｋＶから４ｋＶに改善したい場合は、この抵抗は３Ａのピーク電流用に設計すべきである。
このＥＳＤ保護は、本願明細書で説明したプラットフォームデバイスに特に適している。ＲＦ電力応用向けのこうしたプラットフォームデバイスでは、入力段は通常の接地によってデカップリング及び接地することができない、というのは、入力と出力との間に過大な結合が導入され不安定性をもたらすからである。しかし、このＥＳＤ保護はこうしたプラットフォームデバイスに限定されず、特にトレンチコンデンサのようなＥＳＤに敏感なデバイスを含むあらゆるデバイスに有利に使用することができる。
（具体例）
図２〜４に概略的に示すプラットフォームデバイス１００を実験に使用した。基板１４０の第１面１０１に５×５ミクロンの面積を有する垂直相互接続を０．６ｍｍピッチで設けた。この垂直相互接続は銅製であり、基板１４０は０．２ｍｍの厚さを有する。
プラットフォームデバイス１００を担体１５０に組み付け、担体１５０は内部に熱ビア及びインダクタを有する多層積層であり、シミュレーションでテストした。ワイヤボンディングしたパワーアンプとフリップチップ技術で設けたパワーアンプデバイスとの比較において、フリップチップで設けたパワーアンプ及び担体を有するアセンブリの方が、ワイヤボンディングしたパワーアンプよりもずっと良好に機能することが判明した。
図５に、熱抵抗Ｒthを、個々の垂直相互接続部１３０間のピッチＰの関数として示す。図には、基板１４０の異なる厚さｄに関連する複数の線を示す。図示した線に対する厚さｄは、上から下の順に０．１５ｍｍ、０．２０ｍｍ、０．２５ｍｍである。この図は、ピッチの増加に伴い熱抵抗が減少することを示している。ビアは半導体基板ほどの熱伝導性を可能にしないので、このことは予想されたことである。この図はさらに、熱抵抗は一般に、厚さの増加に伴って低下することを示している。この厚さは、０．５ｍｍのオーダーのピッチでは大きな影響を与えないが、１．４ｍｍのオーダーのピッチ、０．２５ｍｍの厚さについては、厚さの影響は０．１５ｍｍの厚さに比べて６％のオーダーである。
垂直相互接続部１３０のアンプに対する位置合わせ（アライメント）を規定するためのテストも行った。接合部温度に対する局所効果はその結果から明らかである。従って、垂直相互接続１３０がパワーアンプの終段の中心から外れて位置合わせされることが有利である。好適な具体例では、垂直相互接続部１３０を、パワーアンプデバイス内のパワーアンプの終段の端部または隅部に位置合わせする。
図６に、プラットフォームデバイス１００の第２面１０２に取り付けた積層担体１５０を含むアセンブリについて、熱抵抗Ｒthを相互接続基板１４０の厚さｄの関数として示す。個々の垂直相互接続部間のピッチ０．６ｍｍ、及びプラットフォームデバイス１００と積層担体１５０との間に塗布した異なるダイ接着剤について実験を行った。熱拡散機能は基板１４０の厚さと共に向上することが判明した。この向上した熱拡散は、積層担体、及び相互接続基板と積層担体との間の接着剤の熱抵抗を低減する。しかし、相互接続基板の厚さがさらに増加すると、垂直相互接続部の形状により、接着剤の接触面積は劇的に減少し：約０．２ｍｍの最適な厚さが存在する。図６の３本の線は、異なる熱伝導率を有するダイ接着剤についての結果を示す。上の線は１．６Ｗ／ｍ・Ｋ、中央の線は６．６Ｗ／ｍ・Ｋ、下の線は１１．６Ｗ／ｍ・Ｋの熱伝導率ｋを有する接着剤を示す。明らかに、高い熱伝導率（１１．６Ｗ／ｍ・Ｋ）を有する接着剤の熱抵抗は、平均的な熱伝導率（６．６Ｗ／ｍ・Ｋ）を有する接着剤の熱抵抗とほぼ同じである。このことは、ダイ接着剤は、その熱伝導率の値が少なくとも６Ｗ／ｍ・Ｋであれば、もはや熱放散における制限要因ではないことを暗に意味する。
図７に、熱抵抗Ｒthを、個々の相互接続基板の厚さｄ及び垂直相互接続部間のピッチｐの関数として示す。相互接続基板のサイズを設定すると、垂直相互接続部の数はこれらの垂直相互接続部間のピッチｐによって決まる。０．１ｍｍ〜０．２ｍｍの厚さでは、最適なピッチは０．６〜１．２ｍｍの範囲内であることが図よりわかる。驚くべきことに、この範囲の熱挙動はほぼ平坦である。

Claims (12)

  1. 第１面及び第２面を有し、半導体材料の相互接続基板を備え、第１導電接続部が、前記第１面から前記相互接続基板を通って前記第２面に延びるプラットフォームデバイスと、
    担体であって、前記プラットフォームデバイスが、前記第２面を用いて当該担体上に装着される担体と、
    前記プラットフォームデバイスの前記第１面に取り付けられ、第１パワーアンプを備えたパワーアンプデバイスとを備えたパワーアンプ・アセンブリであって、
    前記相互接続基板を通る前記第１導電接続部が前記第１パワーアンプ用の接地経路であり、熱経路が前記相互接続基板の前記半導体材料によって提供され、
    前記第１導電接続部がスルーホールを備え、該スルーホールの壁面上に導電材料が、該スルーホールを完全に充填しないように堆積され、
    前記担体が熱的垂直相互接続部を備え、該熱的垂直相互接続部は、前記プラットフォームデバイスに対面する前記担体の第１面から、前記担体を通って、前記担体の第１面と反対側にある前記担体の第２面上の少なくとも１つの熱端子まで延びる
    ことを特徴とするパワーアンプ・アセンブリ。
  2. 請求項１に記載のパワーアンプ・アセンブリにおいて、前記第１導電接続部が最大３０ｍΩのインピーダンスを有することを可能にする厚さを前記相互接続基板が有することを特徴とするパワーアンプ・アセンブリ。
  3. 請求項１または２に記載のパワーアンプ・アセンブリにおいて、前記相互接続基板が少なくとも０．５ｍＪ／Ｋの熱容量を有することを特徴とするパワーアンプ・アセンブリ。
  4. 請求項１〜３のいずれかに記載のパワーアンプ・アセンブリにおいて、前記相互接続基板の厚さが０．１２ｍｍ〜０．２８ｍｍの範囲内であることを特徴とするパワーアンプ・アセンブリ。
  5. 請求項１または２に記載のパワーアンプ・アセンブリにおいて、前記第１パワーアンプが第１段及び第２段を有し、前記第１段及び前記第２段に共に、個別の接地経路が設けられていることを特徴とするパワーアンプ・アセンブリ。
  6. 請求項１または２に記載のパワーアンプ・アセンブリであって、前記第１パワーアンプの前記個別の接地経路が、前記プラットフォームデバイスの前記第２面上に電気的に結合されていることを特徴とするパワーアンプ・アセンブリ。
  7. 請求項１または６に記載のパワーアンプ・アセンブリにおいて、前記パワーアンプ・アセンブリを外部担体または外部構成部品に結合するための接触パッドを備え、電気接続部が前記担体から前記プラットフォームデバイスに延びることを特徴とするパワーアンプ・アセンブリ。
  8. 請求項７に記載のパワーアンプ・アセンブリにおいて、前記電気接続部が、前記担体から前記プラットフォームデバイスの前記第１面に延びる信号接続部で構成されることを特徴とするパワーアンプ・アセンブリ。
  9. 請求項７または８に記載のパワーアンプ・アセンブリにおいて、前記担体が積層基板であることを特徴とするパワーアンプ・アセンブリ。
  10. 請求項１に記載のパワーアンプ・アセンブリにおいて、前記パワーアンプデバイスが、フリップチップ・アセンブリ技術によって前記プラットフォームデバイスに取り付けられることを特徴とするパワーアンプ・アセンブリ。
  11. 請求項１に記載のパワーアンプ・アセンブリにおいて、前記プラットフォームデバイスが前記第１面上に少なくとも１つの相互接続部を備え、この相互接続部が、前記パワーアンプデバイスの出力端子を、前記相互接続基板内に存在するか前記相互接続基板に取り付けられた他のデバイスの入力端子に接続することを特徴とするパワーアンプ・アセンブリ。
  12. 請求項１または１１に記載のパワーアンプ・アセンブリにおいて、前記プラットフォームデバイスがさらに、１つ以上のマッチング回路の一部である受動構成部品を備えていることを特徴とするパワーアンプ・アセンブリ。
JP2009516034A 2006-06-20 2007-06-15 パワーアンプ・アセンブリ Expired - Fee Related JP5060550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06115751 2006-06-20
EP06115751.7 2006-06-20
PCT/IB2007/052290 WO2008007258A2 (en) 2006-06-20 2007-06-15 Power amplifier assembly

Publications (2)

Publication Number Publication Date
JP2009541985A JP2009541985A (ja) 2009-11-26
JP5060550B2 true JP5060550B2 (ja) 2012-10-31

Family

ID=38896024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009516034A Expired - Fee Related JP5060550B2 (ja) 2006-06-20 2007-06-15 パワーアンプ・アセンブリ

Country Status (5)

Country Link
US (1) US8067840B2 (ja)
EP (1) EP2041789A2 (ja)
JP (1) JP5060550B2 (ja)
CN (1) CN101473433B (ja)
WO (1) WO2008007258A2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2923650B1 (fr) * 2007-11-08 2010-09-03 Commissariat Energie Atomique Composant electronique a connexions par billes decouplees mecaniquement.
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
US8847351B2 (en) 2009-06-29 2014-09-30 Qualcomm Incorporated Integrated power amplifier with load inductor located under IC die
JP5412372B2 (ja) * 2010-04-30 2014-02-12 株式会社フジクラ 半導体実装装置
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) * 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
DE102011085650B4 (de) * 2011-11-03 2022-09-01 Robert Bosch Gmbh Befestigung eines Steuergerätes für ein Getriebesteuermodul an einer Trägerplatte
US10074600B2 (en) * 2012-03-30 2018-09-11 Ati Technologies Ulc Method of manufacturing interposer-based damping resistor
CN104737452B (zh) 2012-10-17 2017-05-24 株式会社村田制作所 高频模块
DE102013101315A1 (de) * 2013-02-11 2014-08-14 Endress + Hauser Gmbh + Co. Kg Verfahren zur Verlötung eines Anschlusselement
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9472410B2 (en) * 2014-03-05 2016-10-18 Applied Materials, Inc. Pixelated capacitance controlled ESC
KR20160024262A (ko) * 2014-08-25 2016-03-04 삼성전기주식회사 공통 모드 필터 및 그 제조 방법
US20160095221A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Integration of electronic elements on the backside of a semiconductor die
US9548288B1 (en) * 2014-12-22 2017-01-17 Apple Inc. Integrated circuit die decoupling system with reduced inductance
US9455189B1 (en) 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
US10535585B2 (en) 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc Integrated passive device and fabrication method using a last through-substrate via
US10147721B1 (en) 2017-12-20 2018-12-04 Advanced Micro Devices, Inc. Method and apparatus for dynamic calibration of on-die-precision-resistors
CN111342807B (zh) * 2018-12-18 2023-12-15 天津大学 具有增大的过孔面积的滤波器和电子设备
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US20210313293A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
CN116508147A (zh) * 2020-11-13 2023-07-28 株式会社村田制作所 高频模块和通信装置
WO2022118645A1 (ja) * 2020-12-02 2022-06-09 株式会社村田製作所 集積回路及び高周波モジュール
CN116670817A (zh) * 2020-12-02 2023-08-29 株式会社村田制作所 集成电路和高频模块
US20230018448A1 (en) * 2021-07-14 2023-01-19 Qualcomm Incorporated Reduced impedance substrate
US11855130B2 (en) * 2021-08-26 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Three-dimensional device structure including substrate-embedded integrated passive device and methods for making the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594175A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 電界効果半導体装置
US4959705A (en) * 1988-10-17 1990-09-25 Ford Microelectronics, Inc. Three metal personalization of application specific monolithic microwave integrated circuit
US5521406A (en) * 1994-08-31 1996-05-28 Texas Instruments Incorporated Integrated circuit with improved thermal impedance
JP3004578B2 (ja) * 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法
GB2325082A (en) 1997-05-08 1998-11-11 Motorola Ltd Thermal via arrangement
EP0940050A1 (en) * 1997-06-27 1999-09-08 Koninklijke Philips Electronics N.V. Power supply switching in a radio communication device
JP3496752B2 (ja) * 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
CN1223082C (zh) 2000-02-15 2005-10-12 皇家菲利浦电子有限公司 电子装置
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
FI20002881A (fi) 2000-12-29 2002-06-30 Nokia Corp Järjestely ja menetelmä radiolähettimen häviöiden vähentämiseksi
US6657296B2 (en) * 2001-09-25 2003-12-02 Siliconware Precision Industries Co., Ltd. Semicondctor package
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP4165133B2 (ja) * 2002-07-03 2008-10-15 富士通株式会社 回路基板およびその製造方法
JP3999710B2 (ja) * 2002-08-01 2007-10-31 松下電器産業株式会社 半導体装置およびその製造方法
FI114057B (fi) * 2002-10-18 2004-07-30 Nokia Corp Menetelmä ja järjestely kuorman epäsovituksen havaitsemiseksi, sekä sellaista käyttävä radiolaite
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7409188B2 (en) 2003-11-26 2008-08-05 Nokia Corporation Method and apparatus for lowering power use by a ranging receiver
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP2005302873A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp 半導体装置、電子機器および半導体装置の製造方法
US7674719B2 (en) * 2005-08-01 2010-03-09 Panasonic Corporation Via hole machining for microwave monolithic integrated circuits
EP2018660B1 (en) 2006-05-02 2020-03-25 Murata Integrated Passive Solutions Electric device comprising an electrode with enhanced stability
US7608906B2 (en) * 2007-11-13 2009-10-27 Teledyne Licensing, Llc Simultaneous unipolar multispectral integrated technology (SUMIT) detectors

Also Published As

Publication number Publication date
WO2008007258A2 (en) 2008-01-17
JP2009541985A (ja) 2009-11-26
CN101473433B (zh) 2011-12-07
EP2041789A2 (en) 2009-04-01
WO2008007258A3 (en) 2008-04-10
US8067840B2 (en) 2011-11-29
CN101473433A (zh) 2009-07-01
US20100059879A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
JP5060550B2 (ja) パワーアンプ・アセンブリ
JP5069745B2 (ja) 集積回路及びこれを備えるアセンブリ
EP3096353B1 (en) Rf amplifier output circuit device with integrated current path
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
US7149496B2 (en) High-frequency module and radio communication apparatus
JP3941911B2 (ja) 集積ｒｆ性能を備えたマルチチップモジュール
JP5054019B2 (ja) 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
JP2010503986A (ja) 半導体基板に垂直方向接点を製造する方法
JP5522858B2 (ja) 無線アプリケーション用高出力半導体素子および高出力半導体素子の製造方法
WO2003037048A1 (en) Multilayer rf amplifier module
JP3515854B2 (ja) 高周波電力増幅回路装置
US10211794B1 (en) Silicon shielding for baseband termination and RF performance enhancement
US20230420439A1 (en) Silicon carbide based integrated passive devices for impedence matching of radio frequency power devices and process of implementing the same
CN116601762A (zh) 电子封装及包括该电子封装的设备

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5060550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees