WO2022118645A1 - 集積回路及び高周波モジュール - Google Patents

集積回路及び高周波モジュール Download PDF

Info

Publication number
WO2022118645A1
WO2022118645A1 PCT/JP2021/041931 JP2021041931W WO2022118645A1 WO 2022118645 A1 WO2022118645 A1 WO 2022118645A1 JP 2021041931 W JP2021041931 W JP 2021041931W WO 2022118645 A1 WO2022118645 A1 WO 2022118645A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
base material
integrated circuit
conductive member
power amplifier
Prior art date
Application number
PCT/JP2021/041931
Other languages
English (en)
French (fr)
Inventor
幸哉 山口
孝紀 上嶋
基嗣 津田
佑二 竹松
俊二 吉見
聡 荒屋敷
充則 佐俣
聡 後藤
豊 佐々木
将之 青池
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202180079660.1A priority Critical patent/CN116601756A/zh
Publication of WO2022118645A1 publication Critical patent/WO2022118645A1/ja
Priority to US18/315,855 priority patent/US20230282620A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving

Definitions

  • the x-axis and the y-axis are axes orthogonal to each other on a plane parallel to the main surface of the module substrate.
  • the x-axis is parallel to the first side of the module substrate and the y-axis is parallel to the second side orthogonal to the first side of the module substrate.
  • the z-axis is an axis perpendicular to the main surface of the module substrate, the positive direction thereof indicates an upward direction, and the negative direction thereof indicates a downward direction.
  • A is arranged between B and C in a cross-sectional view
  • A means a plurality of lines connecting an arbitrary point in the region of B and an arbitrary point in the region of C in a cross section perpendicular to the xy plane. It means that at least one of the minutes passes through the region of A.
  • terms that indicate relationships between elements such as “parallel” and “vertical”, terms that indicate the shape of elements such as “rectangle”, and numerical ranges do not mean only strict meanings. It means that a substantially equivalent range, for example, an error of about several percent is included.
  • the antenna 2 is connected to the antenna connection terminal 100 of the high frequency module 1, receives a high frequency signal from the outside, and outputs the high frequency signal to the high frequency module 1.
  • the antenna connection terminal 100 is connected to the antenna 2 outside the high frequency module 1.
  • the switch circuit 54 can connect the terminal 541 to any of the terminals 542 and 543, for example, based on the control signal from the RFIC3. That is, the switch circuit 54 can switch the connection of the input end of the low noise amplifier circuit 21 between the reception filter circuits 61R and 62R.
  • the switch circuit 54 is configured by using, for example, a SPDT type switch.
  • the switch circuit 55 can connect the terminal 551 to any of the terminals 552 and 553, for example, based on the control signal from the RFIC3. That is, the switch circuit 55 can switch the connection of the output end of the low noise amplifier circuit 21 between the high frequency output terminals 121 and 122.
  • the switch circuit 55 is configured by using, for example, a SPDT type switch, and is sometimes called an out switch.
  • Each of the impedance matching circuits 41 to 44 includes a matching element.
  • a matching element an inductor and / or a capacitor can be used.
  • Each of the matching elements included in the impedance matching circuits 41 to 44 is configured by using a surface mount component (SMD: Surface Mount Device). Note that some or all of the matching elements included in the impedance matching circuits 41 to 44 may be configured by using an integrated passive device (IPD).
  • SMD Surface Mount Device
  • Each of the duplexer circuits 61 and 62 is configured using, for example, any of a surface acoustic wave (SAW) filter, a bulk acoustic wave (BAW) filter, an LC resonance filter, and a dielectric filter. It may, and is not limited to, these.
  • SAW surface acoustic wave
  • BAW bulk acoustic wave
  • LC resonance filter an LC resonance filter
  • dielectric filter a dielectric filter
  • a plurality of external connection terminals 150 are arranged on the main surface 90b.
  • the plurality of external connection terminals 150 include an antenna connection terminal 100 shown in FIG. 1, high frequency input terminals 111 and 112, high frequency output terminals 121 and 122, and a ground terminal in addition to the control terminal 130.
  • Each of the plurality of external connection terminals 150 is joined to an input / output terminal and / or a ground terminal or the like on the mother board arranged in the negative direction of the z-axis of the high frequency module 1.
  • a bump electrode can be used, but the present invention is not limited thereto.
  • the first substrate 71 includes a silicon substrate 711, a silicon dioxide (SiO 2 ) layer 712, a silicon layer 713, a silicon dioxide layer 714, and a silicon nitride (SiN) layer 715.
  • the silicon dioxide layer 712, the silicon layer 713, the silicon dioxide layer 714, and the silicon nitride layer 715 are laminated on the silicon substrate 711 in this order.
  • the silicon nitride layer 715 is arranged on the silicon dioxide layer 714 and is used as a passivation layer.
  • An electrode 716 is formed as a rewiring layer on a part of the surface of the silicon nitride layer 715. Further, the second base material 72 and the high thermal conductive member 73 are bonded to the other part of the surface of the silicon nitride layer 715.
  • the plurality of electrodes 717 is an example of the first electrode.
  • Each of the plurality of electrodes 717 is an electrode protruding from the first base material 71 toward the main surface 90a of the module substrate 90, and the tip thereof is joined to the main surface 90a.
  • Each of the plurality of electrodes 717 has a columnar conductor 717a and a bump electrode 717b.
  • the bump electrode 717b is joined to an electrode (not shown) arranged on the main surface 90a of the module substrate 90.
  • the second base material 72 will be described. At least a part of the second base material 72 is made of a second semiconductor material having a lower thermal conductivity than the first semiconductor material. Gallium arsenide is used as the second semiconductor material. The second semiconductor material is not limited to gallium arsenide.
  • a part of the power amplifier circuit 11 formed on the second base material 72 overlaps with a part of the high heat conductive member 73 in a plan view.
  • a transistor (not shown) included as an amplifier element in the power amplifier circuit 11 overlaps a part of the high thermal conductive member 73 in a plan view.
  • a transistor (that is, an output stage transistor) included as an amplification element in the power amplifier 11A overlaps a part of the high thermal conduction member 73 in a plan view.
  • a part of the control circuit 80 formed on the first base material 71 also overlaps with a part of the high heat conductive member 73 in a plan view.
  • the second base material 72 is arranged on the surface 72a in contact with the surface 73b of the high thermal conductive member 73, the surface 72b on the opposite side of the surface 72a, and the surface 72b. It may have an electrode 724 and the electrode 724.
  • heat can be discharged from the surface 72b on the opposite side of the surface 72a in contact with the high heat conductive member 73 of the second base material 72 to the module substrate 90 via the electrode 724, and the heat dissipation of the integrated circuit 70 can be achieved. Can be improved.
  • At least a part of the electrode 724 may overlap with at least a part of the power amplifier circuit 11 in a plan view.
  • the high heat conductive member 73 does not have to be connected to the power amplifier circuit 11 and the electric circuit in the integrated circuit 70.
  • At least one of the control circuit 80 and the switch circuits 51 and 52 connected to the power amplification circuit 11 formed on the second base material 72 is formed on the first base material 71, so that the power amplification
  • the wiring length between the circuit 11 and the control circuit 80 and at least one of the switch circuits 51 and 52 can be shortened. Therefore, it is possible to reduce the influence of digital noise due to the control signal, and reduce the wiring loss and the inconsistency loss due to the stray capacitance of the wiring.
  • the high thermal conductive material may be copper.
  • the high thermal conductive member 73 includes a conductive member 73, and at least a part of the high thermal conductive member 73 overlaps at least a part of the first base material 71 and at least a part of the second base material 72 in a plan view. , Is in contact with the first base material 71 and the second base material 72.
  • the integrated circuit 70 is a miniaturization of the high frequency module 1. Can contribute to. Further, the heat generated by the power amplification circuit 11 formed on the second base material 72 is composed of gallium arsenide or silicon or gallium nitride having a higher thermal conductivity than that of gallium arsenide or silicon germanium constituting the second base material 72. It can be discharged to the first base material 71. At this time, since the high thermal conductive member 73 made of copper having high thermal conductivity is in contact with both of the first substrate 71 and the second substrate 72, the heat in the second substrate 72 is generated. Can be efficiently discharged to the first base material 71 via the high thermal conductive member 73. Therefore, the integrated circuit 70 can suppress deterioration of the characteristics of the power amplifier circuit 11 due to heat.
  • the communication device 5 includes an RFIC 3 for processing a high frequency signal and a high frequency module 1 for transmitting a high frequency signal between the RFIC 3 and the antenna 2.
  • the same effect as that of the high frequency module 1 can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

集積回路（７０）は、少なくとも一部が第１半導体材料で構成され、電気回路（例えば、制御回路（８０）又はスイッチ回路（５１、５２）が形成された第１基材（７１）と、少なくとも一部が第１半導体材料よりも低い熱伝導率を有する第２半導体材料で構成され、電力増幅回路（１１）が形成された第２基材（７２）と、少なくとも一部が第１半導体材料よりも高い熱伝導率を有する高熱伝導材料で構成され、電気回路及び電力増幅回路（１１）の間に配置された高熱伝導部材（７３）と、を備え、高熱伝導部材（７３）の少なくとも一部は、平面視において第１基材（７１）の少なくとも一部及び第２基材（７２）の少なくとも一部と重なっており、高熱伝導部材（７３）は、第１基材（７１）及び第２基材（７２）に接触している。

Description

集積回路及び高周波モジュール
　本発明は、集積回路及び高周波モジュールに関する。
　携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンド回路を構成する回路素子の配置構成が複雑化されている。
　特許文献１の高周波モジュールでは、パッケージ基板上に配置された電力増幅器の上方にコントローラを積層することで、高周波モジュールの小型化が実現されている。
米国特許出願公開第２０１７／０３３８８４７号明細書
　しかしながら、上記従来技術では、電力増幅器で発生した熱の排出が十分ではなく、熱によって電力増幅器の特性が劣化する場合がある。
　そこで、本発明は、高周波モジュールの小型化に貢献することができ、熱による電力増幅回路の特性の劣化を抑制することができる集積回路及び高周波モジュールを提供する。
　本発明の一態様に係る集積回路は、少なくとも一部が第１半導体材料で構成され、電気回路が形成された第１基材と、少なくとも一部が第１半導体材料よりも低い熱伝導率を有する第２半導体材料で構成され、電力増幅回路が形成された第２基材と、少なくとも一部が第１半導体材料よりも高い熱伝導率を有する高熱伝導材料で構成され、電気回路及び電力増幅回路の間に配置された高熱伝導部材と、を備え、高熱伝導部材の少なくとも一部は、平面視において第１基材の少なくとも一部及び第２基材の少なくとも一部と重なっており、高熱伝導部材は、第１基材及び第２基材に接触している。
　本発明の一態様に係る集積回路は、少なくとも一部がシリコン又は窒化ガリウムで構成され、電気回路が形成された第１基材と、少なくとも一部がガリウムヒ素又はシリコンゲルマニウムで構成され、電力増幅回路が形成された第２基材と、少なくとも一部が銅で構成され、電気回路及び電力増幅回路の間に配置された高熱伝導部材と、を備え、高熱伝導部材の少なくとも一部は、平面視において第１基材の少なくとも一部及び第２基材の少なくとも一部と重なっており、高熱伝導部材は、第１基材及び第２基材に接触している。
　本発明の一態様に係る集積回路によれば、高周波モジュールの小型化に貢献することができ、熱による電力増幅回路の特性の劣化を抑制することができる。
図１は、実施の形態に係る高周波モジュール及び通信装置の回路構成図である。 図２は、実施の形態に係る高周波モジュールの平面図である。 図３は、実施の形態に係る高周波モジュールの断面図である。 図４は、実施の形態に係る高周波モジュールの部分断面図である。 図５は、実施の形態に係る高周波モジュールの部分断面図である。 図６は、実施の形態に係る集積回路内の回路配置図である。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。
　なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。
　以下の各図において、ｘ軸及びｙ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。具体的には、平面視においてモジュール基板が矩形状を有する場合、ｘ軸は、モジュール基板の第１辺に平行であり、ｙ軸は、モジュール基板の第１辺と直交する第２辺に平行である。また、ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
　本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。また、「Ａ及びＢの間に接続される」とは、Ａ及びＢの間でＡ及びＢの両方に接続されることを意味する。
　本発明の部品配置において、「平面視」とは、ｚ軸正側からｘｙ平面に物体を正投影して見ることを意味する。「平面視において、ＡはＢと重なる」とは、ｘｙ平面に正投影されたＡの領域が、ｘｙ平面に正投影されたＢの領域と重なることを意味する。「平面視においてＡがＢ及びＣの間に配置される」とは、ｘｙ平面に投影されたＢの領域内の任意の点とｘｙ平面に投影されたＣの領域内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがｘｙ平面に投影されたＡの領域を通ることを意味する。「断面視」とは、ｘｙ平面に垂直な断面で切断して見ることを意味する。「断面視においてＡがＢ及びＣの間に配置される」とは、ｘｙ平面に垂直な断面において、Ｂの領域内の任意の点とＣの領域内の任意の点とを結ぶ複数の線分のうちの少なくとも１つがＡの領域を通ることを意味する。また、「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。
　また、「部品が基板に配置される」とは、部品が基板と接触した状態で基板上に配置されることに加えて、基板と接触せずに基板の上方に配置されること（例えば、部品が、基板上に配置された他の部品上に積層されること）、及び、部品の一部又は全部が基板内に埋め込まれて配置されることを含む。また、「部品が基板の主面に配置される」とは、部品が基板の主面と接触した状態で主面上に配置されることに加えて、部品が主面と接触せずに主面の上方に配置されること、及び、部品の一部が主面側から基板内に埋め込まれて配置されることを含む。
　本発明の材料構成において、「物体Ａが材料Ｂで構成される」とは、Ａの主成分がＢであることを意味する。ここで、主成分とは、物体に含まれる複数の成分のうち最も大きい重量比率を有する成分を意味する。
　（実施の形態）
　［１．１　高周波モジュール１及び通信装置５の回路構成］
　本実施の形態に係る高周波モジュール１及びそれを備える通信装置５の回路構成について、図１を参照しながら説明する。図１は、実施の形態に係る高周波モジュール１及び通信装置５の回路構成図である。
　［１．１．１　通信装置５の回路構成］
　図１に示すように、本実施の形態に係る通信装置５は、高周波モジュール１と、アンテナ２と、ＲＦＩＣ（Radio Frequency Integrated Circuit）３と、ＢＢＩＣ（Baseband Integrated Circuit）４と、を備える。
　高周波モジュール１は、アンテナ２とＲＦＩＣ３との間で高周波信号を伝送する。高周波モジュール１の内部構成については後述する。
　アンテナ２は、高周波モジュール１のアンテナ接続端子１００に接続され、外部から高周波信号を受信して高周波モジュール１へ出力する。
　ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波モジュール１の受信経路を介して入力された高周波受信信号を、ダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。また、ＲＦＩＣ３は、高周波モジュール１が有するスイッチ回路及び増幅回路等を制御する制御部を有する。なお、ＲＦＩＣ３の制御部としての機能の一部又は全部は、ＲＦＩＣ３の外部に構成されてもよく、例えば、ＢＢＩＣ４又は高周波モジュール１に構成されてもよい。
　ＢＢＩＣ４は、高周波モジュール１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４で処理される信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号が用いられる。
　なお、本実施の形態に係る通信装置５において、アンテナ２とＢＢＩＣ４とは、必須の構成要素ではない。
　［１．１．２　高周波モジュール１の回路構成］
　次に、高周波モジュール１の回路構成について説明する。図１に示すように、高周波モジュール１は、電力増幅回路１１と、低雑音増幅回路２１と、インピーダンス整合回路（ＭＮ）４１～４４と、スイッチ回路５１～５５と、デュプレクサ回路６１及び６２と、制御回路８０と、アンテナ接続端子１００と、高周波入力端子１１１及び１１２と、高周波出力端子１２１及び１２２と、制御端子１３０と、を備える。
　アンテナ接続端子１００は、高周波モジュール１の外部でアンテナ２に接続されている。
　高周波入力端子１１１及び１１２の各々は、高周波モジュール１の外部から高周波送信信号を受けるための入力端子である。本実施の形態では、高周波入力端子１１１及び１１２は、高周波モジュール１の外部でＲＦＩＣ３に接続されている。
　高周波出力端子１２１及び１２２の各々は、高周波モジュール１の外部に高周波受信信号を提供するための出力端子である。本実施の形態では、高周波出力端子１２１及び１２２は、高周波モジュール１の外部でＲＦＩＣ３に接続されている。
　制御端子１３０は、制御信号を伝送するための端子である。つまり、制御端子１３０は、高周波モジュール１の外部から制御信号を受けるための端子、及び／又は、高周波モジュール１の外部に制御信号を供給するための端子である。制御信号とは、高周波モジュール１に含まれる電子部品の制御に関する信号である。具体的には、制御信号は、例えば、電力増幅回路１１を制御するためのデジタル信号である。
　電力増幅回路１１は、バンドＡ及びＢの送信信号を増幅することができる。電力増幅回路１１の入力端は、スイッチ回路５２を介して高周波入力端子１１１及び１１２に接続される。電力増幅回路１１の出力端は、インピーダンス整合回路４１及びスイッチ回路５１を介して送信フィルタ回路６１Ｔ及び６２Ｔに接続される。
　本実施の形態では、電力増幅回路１１は、多段増幅回路であり、電力増幅器１１Ａ及び１１Ｂを備える。電力増幅器１１Ａは、電力増幅回路１１の出力段に相当する。電力増幅器１１Ａは、電力増幅器１１Ｂ及びスイッチ回路５１の間に接続されている。具体的には、電力増幅器１１Ａの入力端は、電力増幅器１１Ｂの出力端に接続されている。電力増幅器１１Ａの出力端は、インピーダンス整合回路４１に接続されている。
　電力増幅器１１Ｂは、電力増幅回路１１の入力段に相当する。電力増幅器１１Ｂは、スイッチ回路５２及び電力増幅器１１Ａの間に接続されている。具体的には、電力増幅器１１Ｂの入力端は、スイッチ回路５２に接続されている。電力増幅器１１Ｂの出力端は、電力増幅器１１Ａの入力端に接続されている。
　なお、電力増幅回路１１の構成は、上記構成に限定されない。例えば、電力増幅回路１１は、差動増幅型の増幅回路であってもよい。
　低雑音増幅回路２１は、バンドＡ及びＢの受信信号を増幅することができる。低雑音増幅回路２１の入力端は、インピーダンス整合回路４２及びスイッチ回路５４を介して受信フィルタ回路６１Ｒ及び６２Ｒに接続される。低雑音増幅回路２１の出力端は、スイッチ回路５５を介して高周波出力端子１２１及び１２２に接続される。
　インピーダンス整合回路４１は、電力増幅回路１１の出力端に接続され、かつ、スイッチ回路５１を介して送信フィルタ回路６１Ｔ及び６２Ｔの入力端に接続される。インピーダンス整合回路４１は、電力増幅回路１１の出力インピーダンスとスイッチ回路５１の入力インピーダンスとの間でインピーダンス整合をとることができる。
　インピーダンス整合回路４２は、低雑音増幅回路２１の入力端に接続され、かつ、スイッチ回路５４を介して受信フィルタ回路６１Ｒ及び６２Ｒの出力端に接続される。インピーダンス整合回路４２は、スイッチ回路５４の出力インピーダンスと低雑音増幅回路２１の入力インピーダンスとの間でインピーダンス整合をとることができる。
　インピーダンス整合回路４３は、送信フィルタ回路６１Ｔの出力端及び受信フィルタ回路６１Ｒの入力端に接続され、かつ、スイッチ回路５３を介してアンテナ接続端子１００に接続される。インピーダンス整合回路４３は、スイッチ回路５３とデュプレクサ回路６１との間でインピーダンス整合をとることができる。
　インピーダンス整合回路４４は、送信フィルタ回路６２Ｔの出力端及び受信フィルタ回路６２Ｒの入力端に接続され、かつ、スイッチ回路５３を介してアンテナ接続端子１００に接続される。インピーダンス整合回路４４は、スイッチ回路５３とデュプレクサ回路６２との間でインピーダンス整合をとることができる。
　スイッチ回路５１は、第１スイッチ回路の一例であり、電力増幅回路１１の出力端と送信フィルタ回路６１Ｔ及び６２Ｔの入力端との間に接続されている。スイッチ回路５１は、端子５１１～５１３を有する。端子５１１は、インピーダンス整合回路４１を介して電力増幅回路１１の出力端に接続されている。端子５１２は、送信フィルタ回路６１Ｔの入力端に接続されている。端子５１３は、送信フィルタ回路６２Ｔの入力端に接続されている。
　この接続構成において、スイッチ回路５１は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５１１を端子５１２及び５１３のいずれかに接続することができる。つまり、スイッチ回路５１は、電力増幅回路１１の出力端の接続を送信フィルタ回路６１Ｔ及び６２Ｔの間で切り替えることができる。スイッチ回路５１は、例えばＳＰＤＴ（Single-Pole Double-Throw）型のスイッチを用いて構成され、バンドセレクトスイッチと呼ばれる場合もある。
　スイッチ回路５２は、第２スイッチ回路の一例であり、高周波入力端子１１１及び１１２と電力増幅回路１１の入力端との間に接続されている。スイッチ回路５２は、端子５２１～５２３を有する。端子５２１は、電力増幅回路１１の入力端に接続されている。端子５２２及び５２３は、高周波入力端子１１１及び１１２にそれぞれ接続されている。
　この接続構成において、スイッチ回路５２は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５２１を端子５２２及び５２３のいずれかに接続することができる。つまり、スイッチ回路５２は、電力増幅回路１１の入力端の接続を高周波入力端子１１１及び１１２の間で切り替えることができる。スイッチ回路５２は、例えばＳＰＤＴ型のスイッチを用いて構成され、インスイッチと呼ばれる場合もある。
　スイッチ回路５３は、第３スイッチ回路の一例であり、アンテナ接続端子１００とデュプレクサ回路６１及び６２との間に接続されている。スイッチ回路５３は、端子５３１～５３３を有する。端子５３１は、アンテナ接続端子１００に接続されている。端子５３２は、インピーダンス整合回路４３を介して送信フィルタ回路６１Ｔの出力端及び受信フィルタ回路６１Ｒの入力端に接続されている。端子５３３は、インピーダンス整合回路４４を介して送信フィルタ回路６２Ｔの出力端及び受信フィルタ回路６２Ｒの入力端に接続されている。
　この接続構成において、スイッチ回路５３は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５３１を端子５３２及び５３３の一方又は両方に接続することができる。つまり、スイッチ回路５３は、アンテナ接続端子１００及びデュプレクサ回路６１の接続及び非接続を切り替え、アンテナ接続端子１００及びデュプレクサ回路６２の接続及び非接続を切り替えることができる。スイッチ回路５３は、例えばマルチ接続型のスイッチを用いて構成され、アンテナスイッチと呼ばれる場合もある。
　スイッチ回路５４は、低雑音増幅回路２１の入力端と受信フィルタ回路６１Ｒ及び６２Ｒの出力端との間に接続されている。スイッチ回路５４は、端子５４１～５４３を有する。端子５４１は、インピーダンス整合回路４２を介して低雑音増幅回路２１の入力端に接続されている。端子５４２は、受信フィルタ回路６１Ｒの出力端に接続されている。端子５４３は、受信フィルタ回路６２Ｒの出力端に接続されている。
　この接続構成において、スイッチ回路５４は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５４１を端子５４２及び５４３のいずれかに接続することができる。つまり、スイッチ回路５４は、低雑音増幅回路２１の入力端の接続を受信フィルタ回路６１Ｒ及び６２Ｒの間で切り替えることができる。スイッチ回路５４は、例えばＳＰＤＴ型のスイッチを用いて構成される。
　スイッチ回路５５は、高周波出力端子１２１及び１２２と低雑音増幅回路２１の出力端との間に接続されている。スイッチ回路５５は、端子５５１～５５３を有する。端子５５１は、低雑音増幅回路２１の出力端に接続されている。端子５５２及び５５３は、高周波出力端子１２１及び１２２にそれぞれ接続されている。
　この接続構成において、スイッチ回路５５は、例えばＲＦＩＣ３からの制御信号に基づいて、端子５５１を端子５５２及び５５３のいずれかに接続することができる。つまり、スイッチ回路５５は、低雑音増幅回路２１の出力端の接続を高周波出力端子１２１及び１２２の間で切り替えることができる。スイッチ回路５５は、例えばＳＰＤＴ型のスイッチを用いて構成され、アウトスイッチと呼ばれる場合もある。
　デュプレクサ回路６１は、バンドＡの高周波信号を通過させることができる。デュプレクサ回路６１は、バンドＡの送信信号と受信信号とを、周波数分割複信（ＦＤＤ：Frequency Division Duplex）方式で伝送する。デュプレクサ回路６１は、送信フィルタ回路６１Ｔ及び受信フィルタ回路６１Ｒを含む。
　送信フィルタ回路６１Ｔ（Ａ－Ｔｘ）は、バンドＡのアップリンク動作バンドを含む通過帯域を有する。これにより、送信フィルタ回路６１Ｔは、バンドＡの送信信号を通過させることができる。送信フィルタ回路６１Ｔは、電力増幅回路１１とアンテナ接続端子１００との間に接続される。具体的には、送信フィルタ回路６１Ｔの入力端は、スイッチ回路５１及びインピーダンス整合回路４１を介して電力増幅回路１１の出力端に接続される。一方、送信フィルタ回路６１Ｔの出力端は、インピーダンス整合回路４３及びスイッチ回路５３を介してアンテナ接続端子１００に接続される。
　受信フィルタ回路６１Ｒ（Ａ－Ｒｘ）は、バンドＡのダウンリンク動作バンドを含む通過帯域を有する。これにより、受信フィルタ回路６１Ｒは、バンドＡの受信信号を通過させることができる。受信フィルタ回路６１Ｒは、アンテナ接続端子１００と低雑音増幅回路２１との間に接続される。具体的には、受信フィルタ回路６１Ｒの入力端は、インピーダンス整合回路４３及びスイッチ回路５３を介してアンテナ接続端子１００に接続される。一方、受信フィルタ回路６１Ｒの出力端は、スイッチ回路５４及びインピーダンス整合回路４２を介して低雑音増幅回路２１に接続される。
　デュプレクサ回路６２は、バンドＢの高周波信号を通過させることができる。デュプレクサ回路６２は、バンドＢの送信信号と受信信号とを、ＦＤＤ方式で伝送する。デュプレクサ回路６２は、送信フィルタ回路６２Ｔ及び受信フィルタ回路６２Ｒを含む。
　送信フィルタ回路６２Ｔ（Ｂ－Ｔｘ）は、バンドＢのアップリンク動作バンドを含む通過帯域を有する。これにより、送信フィルタ回路６２Ｔは、バンドＢの送信信号を通過させることができる。送信フィルタ回路６２Ｔは、電力増幅回路１１とアンテナ接続端子１００との間に接続される。具体的には、送信フィルタ回路６２Ｔの入力端は、スイッチ回路５１及びインピーダンス整合回路４１を介して電力増幅回路１１の出力端に接続される。一方、送信フィルタ回路６２Ｔの出力端は、インピーダンス整合回路４４及びスイッチ回路５３を介してアンテナ接続端子１００に接続される。
　受信フィルタ回路６２Ｒ（Ｂ－Ｒｘ）は、バンドＢのダウンリンク動作バンドを含む通過帯域を有する。これにより、受信フィルタ回路６２Ｒは、バンドＢの受信信号を通過させることができる。受信フィルタ回路６２Ｒは、アンテナ接続端子１００と低雑音増幅回路２１との間に接続される。具体的には、受信フィルタ回路６２Ｒの入力端は、インピーダンス整合回路４４及びスイッチ回路５３を介してアンテナ接続端子１００に接続される。一方、受信フィルタ回路６２Ｒの出力端は、スイッチ回路５４及びインピーダンス整合回路４２を介して低雑音増幅回路２１に接続される。
　制御回路８０は、電力増幅回路１１を制御するパワーアンプコントローラである。制御回路８０は、ＲＦＩＣ３から制御端子１３０を介して制御信号を受けて、電力増幅回路１１に制御信号を出力する。
　なお、図１に表された回路のうちの１以上の回路は、高周波モジュール１に含まれなくてもよい。例えば、高周波モジュール１は、少なくとも、電力増幅回路１１と電気回路（例えば制御回路８０など）とを備えればよく、他の回路を備えなくてもよい。
　［１．２　高周波モジュール１の部品配置］
　次に、以上のように構成された高周波モジュール１の部品配置の一例について、図２及び図３を参照しながら具体的に説明する。
　図２は、実施の形態に係る高周波モジュール１の平面図である。図３は、実施の形態に係る高周波モジュール１の断面図である。図３における高周波モジュール１の断面は、図２のｉｉｉ－ｉｉｉ線における断面である。
　高周波モジュール１は、図１に示された回路が構成された部品に加えて、さらに、モジュール基板９０と、樹脂部材９１と、シールド電極層９２と、複数の外部接続端子１５０と、を備える。なお、図２では、樹脂部材９１及びシールド電極層９２の図示が省略されている。さらに、図２及び図３では、モジュール基板９０に配置された複数の部品をそれぞれ接続する配線の図示が省略されている。
　モジュール基板９０は、互いに対向する主面９０ａ及び９０ｂを有する。本実施の形態では、モジュール基板９０は、平面視において矩形状を有するが、モジュール基板９０の形状はこれに限定されない。モジュール基板９０としては、例えば、複数の誘電体層の積層構造を有する低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板、高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramics）基板、部品内蔵基板、再配線層（ＲＤＬ：Redistribution Layer）を有する基板、又は、プリント基板等を用いることができるが、これらに限定されない。
　主面９０ａには、集積回路２０及び７０と、インピーダンス整合回路４１～４４と、スイッチ回路５３と、デュプレクサ回路６１及び６２と、が配置されている。主面９０ａ及び主面９０ａ上の部品は、樹脂部材９１で覆われている。
　集積回路２０は、低雑音増幅回路２１とスイッチ回路５４及び５５を含む。集積回路２０は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を用いて構成され、具体的にはＳＯＩ（Silicon on Insulator）プロセスにより製造されてもよい。これにより、集積回路２０を安価に製造することが可能となる。なお、集積回路２０は、ガリウムヒ素、シリコンゲルマニウム（ＳｉＧｅ）及び窒化ガリウム（ＧａＮ）のうちの少なくとも１つで構成されてもよい。これにより、高品質な低雑音増幅回路２１とスイッチ回路５４及び５５とを実現することができる。
　集積回路７０は、第１基材７１及び第２基材７２を含む。第２基材７２及び第１基材７１は、モジュール基板９０の主面９０ａ上にこの順で積層されている。集積回路７０の詳細については、図４～図６を用いて後述する。
　インピーダンス整合回路４１～４４の各々は、整合素子を含む。整合素子としては、インダクタ及び／又はキャパシタを用いることができる。インピーダンス整合回路４１～４４に含まれる整合素子の各々は、表面実装部品（ＳＭＤ：Surface Mount Device）を用いて構成されている。なお、インピーダンス整合回路４１～４４に含まれる整合素子のいくつか又はすべては、集積型受動デバイス（ＩＰＤ：Integrated Passive Device）を用いて構成されてもよい。
　スイッチ回路５３は、例えば直列接続された複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などによって構成されている。ＭＯＳＦＥＴの直列接続の段数は、必要な耐電圧に応じて決定されればよく、特に限定されない。
　デュプレクサ回路６１及び６２の各々は、例えば、弾性表面波（ＳＡＷ：Surface Acoustic Wave）フィルタ、バルク弾性波（ＢＡＷ：Bulk Acoustic Wave）フィルタ、ＬＣ共振フィルタ、及び誘電体フィルタのいずれを用いて構成されてもよく、さらには、これらには限定されない。
　樹脂部材９１は、主面９０ａ及び主面９０ａ上の部品を覆っている。樹脂部材９１は、主面９０ａ上の部品の機械強度及び耐湿性等の信頼性を確保する機能を有する。なお、樹脂部材９１はなくてもよい。
　シールド電極層９２は、例えばスパッタ法により形成された金属薄膜であり、樹脂部材９１の上面及び側面と、モジュール基板９０の側面と、を覆うように形成されている。シールド電極層９２は、グランド電位に設定され、外来ノイズが高周波モジュール１を構成する部品に侵入することを抑制する。
　主面９０ｂには、複数の外部接続端子１５０が配置されている。複数の外部接続端子１５０は、図１に示したアンテナ接続端子１００、高周波入力端子１１１及び１１２、高周波出力端子１２１及び１２２、並びに、制御端子１３０に加えて、グランド端子を含む。複数の外部接続端子１５０の各々は、高周波モジュール１のｚ軸負方向に配置されたマザー基板上の入出力端子及び／又はグランド端子等に接合される。複数の外部接続端子１５０としては、例えばバンプ電極を用いることができるが、これに限定されない。
　なお、図２及び図３に示す部品配置は、一例であり、これに限定されない。例えば、複数の部品のうちの一部又は全部は、モジュール基板９０の主面９０ｂに配置されてもよい。この場合、主面９０ｂ及び主面９０ｂ上の部品は樹脂部材で覆われてもよい。
　［１．３　集積回路７０の構成］
　次に、集積回路７０の構成について、図４～図６を参照しながら説明する。図４及び図５は、実施の形態に係る高周波モジュール１の部分断面図である。図６は、実施の形態に係る集積回路７０内の回路配置図である。具体的には、図４は、集積回路７０の拡大断面図であり、図５は、第２基材７２の拡大断面図であり、図６は、集積回路７０の透視平面図である。なお、図４～図６において、配線及び電極の図示は一部を除いて省略されている。また、図６において、破線は、第１基材７１、第２基材７２及び高熱伝導部材７３の外形を表す。
　図４に示すように、集積回路７０は、第１基材７１、第２基材７２及び高熱伝導部材７３を含む。
　［１．３．１　第１基材７１の構成］
　ここで、第１基材７１について説明する。第１基材７１の少なくとも一部は、第１半導体材料で構成されている。ここでは、第１半導体材料として、シリコン（Ｓｉ）が用いられている。なお、第１半導体材料は、シリコンに限定されない。例えば、第１半導体材料としては、ガリウムヒ素、ヒ化アルミニウム（ＡｌＡｓ）、ヒ化インジウム（ＩｎＡｓ）、リン化インジウム（ＩｎＰ）、リン化ガリウム（ＧａＰ）、アンチモン化インジウム（ＩｎＳｂ）、窒化ガリウム、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）、シリコン、ゲルマニウム（Ｇｅ）、炭化シリコン（ＳｉＣ）、及び、酸化ガリウム（III）（Ｇａ２Ｏ３）のいずれかを主成分として含む材料又はこれら材料のうち複数の材料からなる多元系混晶材料を主成分として含む材料を用いることができ、これらに限定されない。
　第１基材７１には、スイッチ回路５１及び５２と制御回路８０とが形成されている。なお、第１基材７１に形成される電気回路は、スイッチ回路５１及び５２と制御回路８０とに限定されない。例えば、スイッチ回路５１及び５２と制御回路８０とのうちのいずれか又はいくつかのみが第１基材７１に形成されてもよい。また、スイッチ回路５１及び／又は５２を制御する制御回路（図示せず）が第１基材７１に形成されてもよい。また、インピーダンス整合回路４１～４４のうちの少なくとも１つが第１基材７１に形成されてもよい。
　図４に示すように、第１基材７１は、互いに対向する面７１ａ及び７１ｂを有する。面７１ｂは、第３面の一例であり、高熱伝導部材７３に接触している。
　第１基材７１は、シリコン基板７１１と、二酸化シリコン（ＳｉＯ２）層７１２と、シリコン層７１３と、二酸化シリコン層７１４と、窒化シリコン（ＳｉＮ）層７１５と、を含む。二酸化シリコン層７１２、シリコン層７１３、二酸化シリコン層７１４及び窒化シリコン層７１５は、シリコン基板７１１上にこの順で積層されている。
　シリコン基板７１１は、例えば、シリコン単結晶で構成され、支持基板として用いられている。
　二酸化シリコン層７１２は、シリコン基板７１１上に配置され、絶縁層として用いられている。
　シリコン層７１３は、二酸化シリコン層７１２上に配置され、デバイス層として用いられている。図４の断面では、シリコン層７１３に、制御回路８０を構成する複数の回路素子７１３０が形成されている。
　二酸化シリコン層７１４は、シリコン層７１３上に配置され、配線形成層として用いられている。二酸化シリコン層７１４には、シリコン層７１３に形成された制御回路８０並びにスイッチ回路５１及び５２を、窒化シリコン層７１５の表面に形成された電極７１６に接続するための配線が形成されている。この配線は、複数の配線層（図示せず）と、複数の配線層間を接続する複数のビア電極７１４０と、を含む。複数の配線層及び複数のビア電極７１４０は、例えば、銅又はアルミニウムで構成されている。
　窒化シリコン層７１５は、二酸化シリコン層７１４上に配置され、パッシベーション層として用いられている。窒化シリコン層７１５の表面の一部には、再配線層として電極７１６が形成されている。さらに、窒化シリコン層７１５の表面の他の一部には、第２基材７２及び高熱伝導部材７３が接合されている。
　電極７１６は、電極７１７を介してモジュール基板９０に配置された電極（図示せず）に接合されている。電極７１６の表面は、樹脂層７１８で絶縁皮膜されている。
　複数の電極７１７は、第１電極の一例である。複数の電極７１７の各々は、第１基材７１からモジュール基板９０の主面９０ａに向かって突出する電極であり、その先端が主面９０ａに接合されている。複数の電極７１７の各々は、柱状導体７１７ａ及びバンプ電極７１７ｂを有する。バンプ電極７１７ｂは、モジュール基板９０の主面９０ａに配置された電極（図示せず）に接合されている。
　なお、第１基材７１は、図４の構成に限定されない。例えば、第１基材７１は、シリコン基板７１１上の複数の層のうちの１つ又はいくつかを含まなくてもよい。
　［１．３．２　第２基材７２の構成］
　次に、第２基材７２について説明する。第２基材７２の少なくとも一部は、第１半導体材料よりも熱伝導率が低い第２半導体材料で構成されている。第２半導体材料としては、ガリウムヒ素が用いられている。なお、第２半導体材料は、ガリウムヒ素に限定されない。例えば、第２半導体材料としては、ガリウムヒ素、ヒ化アルミニウム、ヒ化インジウム、リン化インジウム、リン化ガリウム、アンチモン化インジウム、窒化ガリウム、窒化インジウム、窒化アルミニウム、シリコンゲルマニウム、炭化シリコン、酸化ガリウム（III）、及び、ガリウムビスマス（ＧａＢｉ）のいずれかを主成分として含む材料又はこれら材料のうち複数の材料からなる多元系混晶材料を主成分として含む材料を用いることができ、これらに限定されない。
　第２基材７２には、電力増幅回路１１が形成されている。具体的には、第２基材７２には、複数の回路素子７２１と、複数の回路素子７２１に電圧を印加するための電極（図示せず）、又は、電流を供給するための電極（図示せず）とが形成されている。複数の回路素子７２１は、例えば、複数の単位トランジスタが並列接続されたヘテロ接合バイポーラトランジスタ（ＨＢＴ）であり、電力増幅回路１１を構成する。
　図５に示すように、第２基材７２は、互いに対向する面７２ａ及び７２ｂを有する。面７２ａは、第４面の一例であり、高熱伝導部材７３に接触している。面７２ｂは、第５面の一例であり、面７２ａの反対側にある。面７２ｂには、電極７２４が配置されている。
　第２基材７２は、半導体層７２Ａと、半導体層７２Ａの表面に形成されたエピタキシャル層７２Ｂと、複数の回路素子７２１と、電極７２２及び７３３と、を備える。半導体層７２Ａは、第２半導体材料で構成されており、第１基材７１の窒化シリコン層７１５に接合されている。半導体層７２Ａは、例えばＧａＡｓ層である。回路素子７２１は、コレクタ層７２１Ｃ、ベース層７２１Ｂ及びエミッタ層７２１Ｅを有する。コレクタ層７２１Ｃ、ベース層７２１Ｂ及びエミッタ層７２１Ｅは、エピタキシャル層７２Ｂ上にこの順で積層されている。つまり、回路素子７２１において、コレクタ層７２１Ｃ、ベース層７２１Ｂ及びエミッタ層７２１Ｅが、第１基材７１側からこの順で積層されている。
　一例として、コレクタ層７２１Ｃはｎ型ガリウムヒ素で構成され、ベース層７２１Ｂはｐ型ガリウムヒ素で構成され、エミッタ層７２１Ｅはｎ型インジウムガリウムリン（ＩｎＧａＰ）で構成されている。エミッタ層７２１Ｅは、第２基材７２の表面に形成された電極７２２を介して電極７２３に接合されている。電極７２３は、電極７２４を介してモジュール基板９０の主面９０ａに接合されている。
　電極７２４は、第２電極の一例であり、第２基材７２からモジュール基板９０の主面９０ａに向かって突出しており、その先端が主面９０ａに接合されている。電極７２４は、電力増幅回路１１で発生した熱の放熱経路として機能する。電極７２４は、柱状導体７２４ａ及びバンプ電極７２４ｂを有する。バンプ電極７２４ｂは、モジュール基板９０の主面９０ａに配置された電極（図示せず）に接合されている。
　なお、第２基材７２は、図４及び図５の構成に限定されない。
　［１．３．３　高熱伝導部材７３の構成］
　次に、高熱伝導部材７３について説明する。高熱伝導部材７３の少なくとも一部は、第１半導体材料よりも熱伝導率が高い高熱伝導材料で構成されている。ここでは、高熱伝導材料としては、金属（例えば銅など）が用いられている。したがって、高熱伝導部材７３は、金属部材を含む。このとき、金属部材は、グランドに接続されるが、集積回路７０内では電力増幅回路１１、制御回路８０、並びに、スイッチ回路５１及び５２に接続されない。
　高熱伝導部材７３は、第１基材７１に形成された電気回路（例えば、制御回路８０、スイッチ回路５１又は５２など）と、第２基材７２に形成された電力増幅回路１１との間に配置されている。また、高熱伝導部材７３の少なくとも一部は、平面視において第１基材７１の少なくとも一部及び第２基材７２の少なくとも一部と重なっている。さらに、高熱伝導部材７３は、第１基材７１及び第２基材７２の両方に接触している。
　具体的には、高熱伝導部材７３は、面７３ａ及び７３ｂを有する。面７３ａは、第１面の一例であり、第１基材７１の面７１ｂに接触している。面７３ｂは、第２面の一例であり、面７３ａの反対側にあって第２基材７２の面７２ａに接触している。ここでは、高熱伝導部材７３は、第１基材７１の面７１ｂ及び第２基材７２の面７２ａの間に挟まれたシート状又は層状の部材である。
　なお、高熱伝導材料は、金属に限定されず、銅にも限定されない。高熱伝導部材７３は、グランドに接続されなくてもよい。また、高熱伝導部材７３の形状は、シート状に限定されない。例えば、高熱伝導部材７３は、ブロック状であってもよい。また、高熱伝導部材７３は、複数の層を含んでもよい。この場合、複数の層のうちの少なくとも１つが、高熱伝導材料で構成されればよい。
　［１．３．４　集積回路７０内の回路配置］
　次に、平面視における集積回路７０内の回路配置について図６を参照しながら説明する。
　図６に示すように、第２基材７２に形成された電力増幅回路１１の一部は、平面視において高熱伝導部材７３の一部と重なっている。具体的には、電力増幅回路１１に増幅素子として含まれるトランジスタ（図示せず）が、平面視において高熱伝導部材７３の一部と重なっている。より具体的には、電力増幅器１１Ａに増幅素子として含まれるトランジスタ（つまり、出力段トランジスタ）が、平面視において高熱伝導部材７３の一部と重なっている。また、第１基材７１に形成された制御回路８０の一部も、平面視において高熱伝導部材７３の一部と重なっている。
　なお、図６における集積回路７０内の回路配置は、あくまでも例示であり、この配置に限定されない。例えば、高熱伝導部材７３は、平面視において電力増幅回路１１及び／又は制御回路８０と重ならなくてもよい。また、高熱伝導部材７３は、平面視においてスイッチ回路５１及び５２と重なってもよい。
　［１．４　効果など］
　以上のように、本実施の形態に係る集積回路７０は、少なくとも一部が第１半導体材料で構成され、電気回路（例えば、制御回路８０又はスイッチ回路５１若しくは５２）が形成された第１基材７１と、少なくとも一部が第１半導体材料よりも低い熱伝導率を有する第２半導体材料で構成され、電力増幅回路１１が形成された第２基材７２と、少なくとも一部が第１半導体材料よりも高い熱伝導率を有する高熱伝導材料で構成され、電気回路及び電力増幅回路１１の間に配置された高熱伝導部材７３と、を備え、高熱伝導部材７３の少なくとも一部は、平面視において第１基材７１の少なくとも一部及び第２基材７２の少なくとも一部と重なっており、高熱伝導部材７３は、第１基材７１及び第２基材７２に接触している。
　これによれば、電気回路が形成された第１基材７１に、電力増幅回路１１が形成された第２基材７２が平面視で重ねられるので、集積回路７０は、高周波モジュール１の小型化に貢献することができる。さらに、第２基材７２に形成された電力増幅回路１１で発生した熱を、第２基材７２を構成する第２半導体材料よりも高い熱伝導率を有する第１半導体材料で構成された第１基材７１に排出することができる。このとき、高い熱伝導率を有する高熱伝導部材７３が第１基材７１及び第２基材７２の間でその両方に接触しているので、第２基材７２内の熱を、高熱伝導部材７３を介して第１基材７１に効率的に排出することができる。したがって、集積回路７０は、熱による電力増幅回路１１の特性の劣化を抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導部材７３は、第１基材７１に接触する面７３ａ及び面７３ａの反対側にあって第２基材７２に接触する面７３ｂを有してもよい。
　これによれば、高熱伝導部材７３は、面７３ａ及び７３ｂで第１基材７１及び第２基材７２に接触するので、第１基材７１との接触面積及び第２基材７２との接触面積を容易に拡大することができる。つまり、第２基材７２から高熱伝導部材７３への伝熱面積、及び、高熱伝導部材７３から第１基材７１への伝熱面積を容易に増加させることができる。したがって、第２基材７２から熱をより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導部材７３の少なくとも一部は、平面視において電力増幅回路１１の少なくとも一部と重なってもよい。
　これによれば、電力増幅回路１１から高熱伝導部材７３までの伝熱経路を短縮することができる。したがって、電力増幅回路１１で発生する熱を第２基材７２からより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、電力増幅回路１１は、トランジスタを増幅素子として含み、高熱伝導部材７３の少なくとも一部は、平面視においてトランジスタの少なくとも一部と重なってもよい。
　これによれば、電力増幅回路１１のトランジスタから高熱伝導部材７３までの伝熱経路を短縮することができる。したがって、トランジスタで発生する熱を第２基材７２からより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、電力増幅回路１１は、多段増幅回路であり、トランジスタは、出力段トランジスタであってもよい。
　これによれば、より熱を発する出力段トランジスタから高熱伝導部材７３までの伝熱経路を短縮することができる。したがって、出力段トランジスタで発生する熱を第２基材７２からより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、第１基材７１は、高熱伝導部材７３の面７３ａに接触する面７１ｂと、面７１ｂに配置された電極７１７と、を有してもよい。
　これによれば、第１基材７１内の熱を電極７１７を介してモジュール基板９０に排出することができ、集積回路７０の放熱性を向上させることができる。
　また例えば、本実施の形態に係る集積回路７０において、第２基材７２は、高熱伝導部材７３の面７３ｂに接触する面７２ａと、面７２ａの反対側にある面７２ｂと、面７２ｂに配置された電極７２４と、を有してもよい。
　これによれば、第２基材７２の高熱伝導部材７３に接触する面７２ａの反対側の面７２ｂから電極７２４を介してモジュール基板９０に熱を排出することができ、集積回路７０の放熱性を向上させることができる。
　また例えば、本実施の形態に係る集積回路７０において、電極７２４の少なくとも一部は、平面視において電力増幅回路１１の少なくとも一部と重なってもよい。
　これによれば、電力増幅回路１１から電極７２４を介してモジュール基板９０に到達する伝熱経路を短縮することができる。したがって、電力増幅回路１１で発生する熱を第２基材７２からより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、電力増幅回路１１は、トランジスタを増幅素子として含み、電極７２４の少なくとも一部は、平面視においてトランジスタの少なくとも一部と重なってもよい。
　これによれば、電力増幅回路１１のトランジスタから電極７２４を介してモジュール基板９０に到達する伝熱経路を短縮することができる。したがって、電力増幅回路１１のトランジスタで発生する熱を第２基材７２からより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、電力増幅回路１１は、多段増幅回路であり、トランジスタは、出力段トランジスタであってもよい。
　これによれば、より熱を発生する電力増幅回路１１の出力段トランジスタから電極７２４を介してモジュール基板９０に到達する伝熱経路を短縮することができる。したがって、電力増幅回路１１の出力段トランジスタで発生する熱を第２基材７２からより効率的に排出することができ、熱による電力増幅回路１１の特性の劣化をより抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導材料は金属であってもよい。
　これによれば、高熱伝導部材７３によるノイズの遮断効果を向上させることができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導部材７３は、グランドに接続されてもよい。
　これによれば、高熱伝導部材７３によるノイズの遮断効果をさらに向上させることができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導部材７３の少なくとも一部は、平面視において電気回路の少なくとも一部と重なってもよい。
　これによれば、第１基材７１に形成された電気回路と第２基材７２に形成された電力増幅回路１１との間のアイソレーションを向上させることができ、集積回路７０の電気特性を向上させることができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導部材７３は、集積回路７０内において電力増幅回路１１及び電気回路に接続されなくてもよい。
　これによれば、高熱伝導部材７３を介して、電力増幅回路１１及び電気回路間のアイソレーションが低下することを抑制することができる。
　また例えば、本実施の形態に係る集積回路７０において、電気回路は、電力増幅回路１１を制御する制御回路８０と、電力増幅回路１１の出力端に接続されるスイッチ回路５１と、電力増幅回路１１の入力端に接続されるスイッチ回路５２と、のうちの少なくとも１つを含んでもよい。
　これによれば、第２基材７２に形成された電力増幅回路１１に接続される制御回路８０並びにスイッチ回路５１及び５２のうちの少なくとも１つが第１基材７１に形成されるので、電力増幅回路１１と制御回路８０並びにスイッチ回路５１及び５２のうちの少なくとも１つとの間の配線長を短縮することができる。したがって、制御信号によるデジタルノイズの影響を低減したり、配線ロス及び配線の浮遊容量による不整合損を低減したりすることができる。
　また例えば、本実施の形態に係る集積回路７０において、第１半導体材料は、シリコンであってもよく、第２半導体材料は、ガリウムヒ素であってもよい。
　これによれば、第１半導体材料にシリコンを用いることができるので、比較的高い熱伝導率を有する第１基材７１を比較的安価に製造することができる。また、第２半導体材料にガリウムヒ素を用いることができるので、比較的高性能な電力増幅回路１１を製造することができる。
　また例えば、本実施の形態に係る集積回路７０において、高熱伝導材料は、銅であってもよい。
　これによれば、高熱伝導材料に銅を用いることができるので、高い熱伝導率を有する高熱伝導部材７３を実現することができる。
　また例えば、本実施の形態に係る集積回路７０において、電力増幅回路１１は、コレクタ層７２１Ｃ、ベース層７２１Ｂ及びエミッタ層７２１Ｅを有する回路素子７２１を含み、コレクタ層７２１Ｃ、ベース層７２１Ｂ及びエミッタ層７２１Ｅは、第１基材７１側からこの順で積層されてもよい。
　これによれば、製造プロセスにおいてコレクタ層７２１Ｃ、ベース層７２１Ｂ及びエミッタ層７２１Ｅの各々に接続される配線を簡単にすることができる。また、平面視において、コレクタ層７２１Ｃの面積は、ベース層７２１Ｂ及びエミッタ層７２１Ｅの各々の面積よりも大きい。したがって、コレクタ層７２１Ｃを第１基材７１に接合することで、ベース層７２１Ｂ又はエミッタ層７２１Ｅを第１基材７１に接合する場合よりも、接合面積を増加させることができる。その結果、第１基材７１と第２基材７２との接合を強化して第２基材７２が第１基材７１から剥離することを抑制することができる。
　本実施の形態に係る集積回路７０は、少なくとも一部がシリコン又は窒化ガリウムで構成され、電気回路（例えば、制御回路８０又はスイッチ回路５１若しくは５２）が形成された第１基材７１と、少なくとも一部がガリウムヒ素又はシリコンゲルマニウムで構成され、電力増幅回路１１が形成された第２基材７２と、少なくとも一部が銅で構成され、電気回路及び電力増幅回路１１の間に配置された高熱伝導部材７３と、を備え、高熱伝導部材７３の少なくとも一部は、平面視において第１基材７１の少なくとも一部及び第２基材７２の少なくとも一部と重なっており、高熱伝導部材７３は、第１基材７１及び第２基材７２に接触している。
　これによれば、電気回路が形成された第１基材７１に、電力増幅回路１１が形成された第２基材７２が平面視で重ねられるので、集積回路７０は、高周波モジュール１の小型化に貢献することができる。さらに、第２基材７２に形成された電力増幅回路１１で発生した熱を、第２基材７２を構成するガリウムヒ素又はシリコンゲルマニウムよりも高い熱伝導率を有するシリコン又は窒化ガリウムで構成された第１基材７１に排出することができる。このとき、高い熱伝導率を有する銅で構成された高熱伝導部材７３が第１基材７１及び第２基材７２の間でその両方に接触しているので、第２基材７２内の熱を、高熱伝導部材７３を介して第１基材７１に効率的に排出することができる。したがって、集積回路７０は、熱による電力増幅回路１１の特性の劣化を抑制することができる。
　本実施の形態に係る高周波モジュール１は、主面９０ａを有するモジュール基板９０と、主面９０ａに配置された集積回路７０と、を備え、第１基材７１は、電極７１７を介して主面９０ａに接合され、第２基材７２は、電極７２４を介して主面９０ａに接合されている。
　これによれば、第２基材７２に形成された電力増幅回路１１で発生した熱を、第２基材７２を構成する第２半導体材料よりも高い熱伝導率を有する第１半導体材料で構成された第１基材７１及び電極７１７を介してモジュール基板９０に効果的に排出することができる。このとき、高い熱伝導率を有する高熱伝導部材７３が第１基材７１及び第２基材７２の間でその両方に接触しているので、第２基材７２内の熱を、高熱伝導部材７３、第１基材７１及び電極７１７を介してモジュール基板９０に効率的に排出することができる。
　本実施の形態に係る通信装置５は、高周波信号を処理するＲＦＩＣ３と、ＲＦＩＣ３とアンテナ２との間で高周波信号を伝送する高周波モジュール１と、を備える。
　これによれば、通信装置５において、上記高周波モジュール１と同様の効果を実現することができる。
　（他の実施の形態）
　以上、本発明に係る集積回路及び高周波モジュールについて、実施の形態に基づいて説明したが、本発明に係る集積回路及び高周波モジュールは、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波モジュールを内蔵した各種機器も本発明に含まれる。
　本発明は、フロントエンド部に配置される高周波モジュールとして、携帯電話などの通信機器に広く利用できる。
　１　高周波モジュール
　２　アンテナ
　３　ＲＦＩＣ
　４　ＢＢＩＣ
　５　通信装置
　１１　電力増幅回路
　１１Ａ、１１Ｂ　電力増幅器
　２０、７０　集積回路
　２１　低雑音増幅回路
　４１、４２、４３、４４　インピーダンス整合回路
　５１、５２、５３、５４、５５　スイッチ回路
　６１、６２　デュプレクサ回路
　６１Ｒ、６２Ｒ　受信フィルタ回路
　６１Ｔ、６２Ｔ　送信フィルタ回路
　７１　第１基材
　７１ａ、７１ｂ、７２ａ、７２ｂ、７３ａ、７３ｂ　面
　７２　第２基材
　７２Ａ　半導体層
　７２Ｂ　エピタキシャル層
　７３　高熱伝導部材
　８０　制御回路
　９０　モジュール基板
　９０ａ、９０ｂ　主面
　９１　樹脂部材
　９２　シールド電極層
　１００　アンテナ接続端子
　１１１、１１２　高周波入力端子
　１２１、１２２　高周波出力端子
　１３０　制御端子
　１５０　外部接続端子
　７１１　シリコン基板
　７１２、７１４　二酸化シリコン層
　７１３　シリコン層
　７１５　窒化シリコン層
　７１６、７１７、７２２、７２３、７２４　電極
　７１７ａ、７２４ａ　柱状導体
　７１７ｂ、７２４ｂ　バンプ電極
　７１８　樹脂層
　７２１、７１３０　回路素子
　７２１Ｂ　ベース層
　７２１Ｃ　コレクタ層
　７２１Ｅ　エミッタ層
　７１４０　ビア電極

Claims (20)

  1. 　少なくとも一部が第１半導体材料で構成され、電気回路が形成された第１基材と、
    　少なくとも一部が前記第１半導体材料よりも低い熱伝導率を有する第２半導体材料で構成され、電力増幅回路が形成された第２基材と、
    　少なくとも一部が前記第１半導体材料よりも高い熱伝導率を有する高熱伝導材料で構成され、前記電気回路及び前記電力増幅回路の間に配置された高熱伝導部材と、を備え、
    　前記高熱伝導部材の少なくとも一部は、平面視において前記第１基材の少なくとも一部及び前記第２基材の少なくとも一部と重なっており、
    　前記高熱伝導部材は、前記第１基材及び前記第２基材に接触している、
    　集積回路。
  2. 　前記高熱伝導部材は、前記第１基材に接触する第１面及び前記第１面の反対側にあって前記第２基材に接触する第２面を有する、
    　請求項１に記載の集積回路。
  3. 　前記高熱伝導部材の少なくとも一部は、平面視において前記電力増幅回路の少なくとも一部と重なっている、
    　請求項１又は２に記載の集積回路。
  4. 　前記電力増幅回路は、トランジスタを増幅素子として含み、
    　前記高熱伝導部材の少なくとも一部は、平面視において前記トランジスタの少なくとも一部と重なっている、
    　請求項３に記載の集積回路。
  5. 　前記電力増幅回路は、多段増幅回路であり、
    　前記トランジスタは、出力段トランジスタである、
    　請求項４に記載の集積回路。
  6. 　前記第１基材は、
    　前記高熱伝導部材の前記第１面に接触する第３面と、
    　前記第３面に配置された第１電極と、を有する、
    　請求項２に記載の集積回路。
  7. 　前記第２基材は、
    　前記高熱伝導部材の前記第２面に接触する第４面と、
    　前記第４面の反対側にある第５面と、
    　前記第５面に配置された第２電極と、を有する、
    　請求項２又は６に記載の集積回路。
  8. 　前記第２電極の少なくとも一部は、平面視において前記電力増幅回路の少なくとも一部と重なっている、
    　請求項７に記載の集積回路。
  9. 　前記電力増幅回路は、トランジスタを増幅素子として含み、
    　前記第２電極の少なくとも一部は、平面視において前記トランジスタの少なくとも一部と重なっている、
    　請求項８に記載の集積回路。
  10. 　前記電力増幅回路は、多段増幅回路であり、
    　前記トランジスタは、出力段トランジスタである、
    　請求項９に記載の集積回路。
  11. 　前記高熱伝導材料は金属である、
    　請求項１～１０のいずれか１項に記載の集積回路。
  12. 　前記高熱伝導部材は、グランドに接続されている、
    　請求項１１に記載の集積回路。
  13. 　前記高熱伝導部材の少なくとも一部は、平面視において前記電気回路の少なくとも一部と重なっている、
    　請求項１１に記載の集積回路。
  14. 　前記高熱伝導部材は、前記集積回路内において前記電力増幅回路及び前記電気回路に接続されていない、
    　請求項１２又は１３に記載の集積回路。
  15. 　前記電気回路は、前記電力増幅回路を制御する制御回路と、前記電力増幅回路の出力端に接続される第１スイッチ回路と、前記電力増幅回路の入力端に接続される第２スイッチ回路と、のうちの少なくとも１つを含む、
    　請求項１～１４のいずれか１項に記載の集積回路。
  16. 　前記第１半導体材料は、シリコンであり、
    　前記第２半導体材料は、ガリウムヒ素である、
    　請求項１～１５のいずれか１項に記載の集積回路。
  17. 　前記高熱伝導材料は、銅である、
    　請求項１～１６のいずれか１項に記載の集積回路。
  18. 　前記電力増幅回路は、コレクタ層、ベース層及びエミッタ層を有する回路素子を含み、
    　前記コレクタ層、前記ベース層及び前記エミッタ層は、前記第１基材側からこの順で積層されている、
    　請求項１～１４のいずれか１項に記載の集積回路。
  19. 　少なくとも一部がシリコン又は窒化ガリウムで構成され、電気回路が形成された第１基材と、
    　少なくとも一部がガリウムヒ素又はシリコンゲルマニウムで構成され、電力増幅回路が形成された第２基材と、
    　少なくとも一部が銅で構成され、前記電気回路及び前記電力増幅回路の間に配置された高熱伝導部材と、を備え、
    　前記高熱伝導部材の少なくとも一部は、平面視において前記第１基材の少なくとも一部及び前記第２基材の少なくとも一部と重なっており、
    　前記高熱伝導部材は、前記第１基材及び前記第２基材に接触している、
    　集積回路。
  20. 　主面を有するモジュール基板と、
    　前記主面に配置された、請求項１～１９のいずれか１項に記載の集積回路と、を備え、
    　前記第１基材は、第１電極を介して前記主面に接合され、
    　前記第２基材は、第２電極を介して前記主面に接合されている、
    　高周波モジュール。
PCT/JP2021/041931 2020-12-02 2021-11-15 集積回路及び高周波モジュール WO2022118645A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180079660.1A CN116601756A (zh) 2020-12-02 2021-11-15 集成电路和高频模块
US18/315,855 US20230282620A1 (en) 2020-12-02 2023-05-11 Integrated circuit and radio-frequency module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020200130 2020-12-02
JP2020-200130 2020-12-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/315,855 Continuation US20230282620A1 (en) 2020-12-02 2023-05-11 Integrated circuit and radio-frequency module

Publications (1)

Publication Number Publication Date
WO2022118645A1 true WO2022118645A1 (ja) 2022-06-09

Family

ID=81853712

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/041931 WO2022118645A1 (ja) 2020-12-02 2021-11-15 集積回路及び高周波モジュール

Country Status (3)

Country Link
US (1) US20230282620A1 (ja)
CN (1) CN116601756A (ja)
WO (1) WO2022118645A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217650A (ja) * 2000-11-29 2002-08-02 Nokia Corp 積層電力増幅器モジュール
JP2005302873A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp 半導体装置、電子機器および半導体装置の製造方法
JP2009541985A (ja) * 2006-06-20 2009-11-26 エヌエックスピー ビー ヴィ パワーアンプ・アセンブリ
JP2013251330A (ja) * 2012-05-30 2013-12-12 Sumitomo Electric Ind Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217650A (ja) * 2000-11-29 2002-08-02 Nokia Corp 積層電力増幅器モジュール
JP2005302873A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp 半導体装置、電子機器および半導体装置の製造方法
JP2009541985A (ja) * 2006-06-20 2009-11-26 エヌエックスピー ビー ヴィ パワーアンプ・アセンブリ
JP2013251330A (ja) * 2012-05-30 2013-12-12 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
CN116601756A (zh) 2023-08-15
US20230282620A1 (en) 2023-09-07

Similar Documents

Publication Publication Date Title
US20230336204A1 (en) Radio frequency circuit and radio frequency module
US20230307458A1 (en) Integrated circuit and radio-frequency module
US20230223969A1 (en) Radio frequency module and communication device
JP2021197644A (ja) 高周波モジュールおよび通信装置
US11483023B2 (en) Radio-frequency module and communication device
WO2022118645A1 (ja) 集積回路及び高周波モジュール
WO2022102288A1 (ja) 高周波モジュール及び通信装置
WO2022118646A1 (ja) 集積回路及び高周波モジュール
WO2022113763A1 (ja) 高周波モジュール及び通信装置
WO2022124203A1 (ja) 高周波モジュール及び通信装置
WO2022113545A1 (ja) 高周波モジュール
WO2022130740A1 (ja) 高周波モジュールおよび通信装置
WO2022113546A1 (ja) 高周波モジュール及び通信装置
WO2022124035A1 (ja) 高周波モジュールおよび通信装置
WO2023021792A1 (ja) 高周波モジュール及び通信装置
WO2023021982A1 (ja) 高周波モジュール
WO2022123892A1 (ja) 高周波モジュールおよび通信装置
WO2022153767A1 (ja) 高周波モジュール及び通信装置
WO2022209736A1 (ja) 高周波モジュール及び通信装置
WO2022153768A1 (ja) 高周波モジュール及び通信装置
WO2023022047A1 (ja) 高周波モジュール
US20230411376A1 (en) High frequency module and communication device
US20230188098A1 (en) Semiconductor integrated circuit and radio-frequency module
US20240204808A1 (en) Radio-frequency module
JP2024085244A (ja) 高周波モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21900400

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180079660.1

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21900400

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP