CN110875128A - 背靠背隔离电路 - Google Patents

背靠背隔离电路 Download PDF

Info

Publication number
CN110875128A
CN110875128A CN201910804852.9A CN201910804852A CN110875128A CN 110875128 A CN110875128 A CN 110875128A CN 201910804852 A CN201910804852 A CN 201910804852A CN 110875128 A CN110875128 A CN 110875128A
Authority
CN
China
Prior art keywords
isolator
dielectric
assembly
integrated
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910804852.9A
Other languages
English (en)
Other versions
CN110875128B (zh
Inventor
L·B·奥苏利文
S·吉尔里
陈宝兴
B·P·斯坦森
P·拉姆博肯
P·M·马克吉尼斯
S·奥布莱恩
P·J·墨菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of CN110875128A publication Critical patent/CN110875128A/zh
Application granted granted Critical
Publication of CN110875128B publication Critical patent/CN110875128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • H04B10/802—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections for isolation, e.g. using optocouplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/288—Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F30/00—Fixed transformers not covered by group H01F19/00
    • H01F30/06—Fixed transformers not covered by group H01F19/00 characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14—Inductive couplings
    • H01F2038/143—Inductive couplings for signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

描述了一种具有背靠背配置的隔离器，用于在两个电路之间提供电隔离，其中在单个单片基板上形成的多个隔离器串联连接，以对于单个基板实现比在串联连接的单独基板上形成的隔离器更高的电隔离量。离散介电区域位于形成隔离器装置的隔离器组件之间，在隔离器组件之间以及在基板上形成的隔离器之间提供电隔离。背靠背隔离器可以提供一个或多个通信信道，用于在不同电路之间传输信息和/或电力。

Description

背靠背隔离电路
相关申请的交叉引用
本申请根据35U.S.C.§119(e)要求2018年8月29日提交的美国临时专利申请序列No.62/724,166、代理人案号为G0766.70248US00、名称为“形成增强芯片尺寸隔离器的方法”的权益，其全部内容通过引用并入本文。
技术领域
本申请涉及在电路之间提供电流隔离的电流隔离器。
背景技术
隔离器在彼此通信的电路之间提供电隔离。在一些情况下，彼此通信的电路在不同的电压下操作，例如一个在相对高的电压下而另一个在相对低的电压下。在某些情况下，电路参考不同的电接地电位。在任何一种情况下，隔离器都可用于电隔离电路。串联多个隔离器可会增加电路之间的隔离量。
发明内容
描述了一种具有背靠背配置的隔离器，用于在两个电路之间提供电隔离，其中在单个单片基板上形成的多个隔离器串联连接，以对于单个基板实现比在串联连接的单独基板上形成的隔离器更高的电隔离量。离散介电区域位于形成隔离器装置的隔离器组件之间，在隔离器组件之间以及在基板上形成的隔离器之间提供电隔离。背靠背隔离器可以提供一个或多个通信信道，用于在不同电路之间传输信息和/或电力。
在一些实施方案中，提供集成隔离器装置。集成隔离器装置包括基板以及位于所述基板上方的第一隔离器组件和第二隔离器组件。所述第一隔离器组件定位成至少部分地与所述第二隔离器组件重叠。集成隔离器装置还包括位于所述基板上方的第三隔离器组件和第四隔离器组件。所述第三隔离器组件定位成至少部分地与所述第四隔离器组件重叠。集成隔离器装置还包括位于所述第一隔离器组件和所述第二隔离器组件之间的第一离散介电区域、以及位于所述第三隔离器组件和所述第四隔离器组件之间的第二离散介电区域。
在一些实施方案中，提供系统，包括隔离器、至少一个第一电路和至少一个第二电路。隔离器包括基板、以及位于所述基板上方的第一隔离器组件和第二隔离器组件。所述第一隔离器组件定位成与所述第二隔离器组件电磁耦合。隔离器还包括位于所述基板上方的第三隔离器组件和第四隔离器组件。所述第三隔离器组件定位成与所述第四隔离器组件电磁耦合。隔离器还包括位于所述第一隔离器组件和所述第二隔离器组件之间的第一介电区域、以及位于所述第三隔离器组件和所述第四隔离器组件之间的第二介电区域。所述第一介电区域和所述第二介电区域是介电材料的独立区域。至少一个第一电路耦合到所述第一隔离器组件并且被配置为在第一电压域中操作。至少一个第二电路耦合到所述第三隔离器组件并且被配置为在不同于所述第一电压域的第二电压域中操作。
在一些实施方案中，提供集成隔离器装置。集成隔离器装置包括基板、以及位于所述基板上方的第一隔离器组件和第二隔离器组件。所述第一隔离器组件定位成与所述第二隔离器组件电磁耦合。集成隔离器装置还包括位于所述基板上方的第三隔离器组件和第四隔离器组件。所述第三隔离器组件定位成与所述第四隔离器组件电磁耦合。集成隔离器装置还包括位于所述第一隔离器组件和所述第二隔离器组件之间的第一介电区域、以及位于所述第三隔离器组件和所述第四隔离器组件之间的第二介电区域。所述第一介电区域通过至少一个间隙与所述第二介电区域分开。
附图说明
将参考以下附图描述本申请的各个方面和实施方案。应该理解的是，附图不一定按比例绘制。出现在多个图中的项目在它们出现的所有图中用相同的附图标记表示。
图1是具有背靠背配置的集成隔离器装置的系统的示意图。
图2是具有背靠背配置的集成隔离器装置的横截面图。
图3A是通过串联连接两个变压器而具有背靠背配置的集成隔离器装置的横截面图。
图3B是图3A中所示的集成隔离器装置的底部线圈的平面图。
图3C是多通道集成隔离器装置中的底部线圈的平面图。
图3D是具有图3C中所示的底部线圈的多通道集成隔离器装置中的顶部线圈的平面图。
图4示出了通过串联连接电容隔离器而具有背靠背配置的集成隔离器装置的横截面图。
图5示出了具有背靠背配置的集成隔离器装置的横截面图，其中分层电介质堆叠位于成对的隔离器组件之间。
图6示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有带有相对高和低介电常数的介电材料的分层介电叠层。
图7示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有带有相对高和低介电常数的介电材料的分层介电叠层。
图8示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有带有相对高和低介电常数的介电材料的分层介电叠层。
图9示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有带有相对高和低介电常数的介电材料的分层介电叠层。
图10示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有共同的低介电常数介电区域和离散的高介电常数介电区域。
图11示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有共同的低介电常数介电区域和离散的高介电常数介电区域。
图12示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有共同的低介电常数介电区域和离散的高介电常数介电区域。
图13示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有共同的低介电常数介电区域和离散的高介电常数介电区域。
图14示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有公共电介质堆叠。
图15示出了具有背靠背配置的集成隔离器器件的横截面图，该背靠背配置具有公共电介质堆叠。
图16示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有共同的电介质堆叠。
图17示出了具有背靠背配置的集成隔离器器件的横截面图，该背靠背配置具有公共电介质堆叠。
图18示出了具有背靠背配置的集成隔离器装置的横截面图，该背靠背配置具有围绕顶部线圈中的匝的介电材料。
具体实施方式
本申请的各方面涉及形成在单个单片集成器件上的背靠背隔离器。背靠背隔离器包括串联连接的两个或更多个隔离器，其形成在单个基板上。实现背靠背配置的一种方法是将两个隔离器串联连接在不同的基板上，以实现与两个隔离器的累积隔离特性相当的有效隔离。相反，本申请的各方面提供了在单个基板上形成的背靠背隔离器。单片配置的好处是总隔离可以是两个隔离器的累积隔离特性，具有较小的总体占用面积(芯片面积)，因为该结构具有与单个隔离器基本相似的面积(例如，比单个隔离器大约10％-15％)。例如，如果背靠背配置中的每个隔离器可以承受600V，那么背靠背隔离器可以处理的累积隔离大约为1200V。此外，与单芯片背靠背配置相比，在单个半导体基板上形成背靠背隔离器因为使用较少的半导体基板面积而降低了成本。背靠背隔离器在单个基板上提供的更高隔离度可以在高压应用中实现，例如工业(例如，机器监控)和医疗保健或医疗应用，其通常需要高隔离电压-例如，防止浪涌事件的能力(例如，15kV-20kV)-使用单个隔离器可能难以实现。更一般地，可能需要将电压从大约400V到大约20kV隔离，无论是在稳态操作中还是在喘振事件中。
特别地，本申请的方面涉及一种背靠背隔离器结构，其包括形成隔离器之一的第一对隔离器组件(例如，线圈或绕组，或电容板)和形成另一隔离器的第二对隔离器组件。每对中的隔离器组件垂直地布置在集成装置内，在由介电材料隔开的不同垂直高度处形成顶部隔离器组件和底部隔离器组件。在一些实施方案中，底部隔离器组件电短路在一起，并且与下面的基板和顶部隔离器组件电隔离，从而在集成装置中形成浮动底部隔离器组件。顶部隔离器组件配置为用作背靠背隔离器的输入和输出。例如，第一对的顶部隔离器组件可以电连接到发射器，而第二对的顶部隔离器组件可以电连接到接收器。背靠背配置的另一个好处是，与将隔离器形成在以背靠背方式连接的单独基板上相比，将隔离器耦合到外部电路所需的键合连接更少。在本申请的背靠背隔离器配置中，与顶部隔离器组件的外部电路的连接。相反，当使用分离基板上的隔离器时，除了顶部隔离器组件之外，还与底部隔离器组件连接。例如，与使用在串联连接的单独基板上形成的隔离器相比，在本申请的单个基板上形成的背靠背隔离器可以允许最多约30％的键。
通过在基板上形成不同类型的隔离器组件，背靠背隔离器配置可以应用于各种类型的隔离器技术，包括电感耦合隔离器和电容耦合隔离器。在隔离器组件是线圈或绕组的实施方案中，背靠背隔离器包括串联连接的两个变压器。在隔离器组件是电容板的实施方案中，背靠背隔离器包括串联连接的两个电容隔离器。
根据本申请的一些方面，在背靠背隔离器中使用的介电材料的配置不仅可以提供单个隔离器内的隔离器组件之间的电隔离，而且可以提供两个或更多个隔离器之间的电隔离。一些实施方案具有用于各个隔离器的离散介电区域，其中一个介电区域位于一个隔离器的顶部和底部隔离器组件之间，另一个介电区域位于另一个隔离器的顶部和底部隔离器组件之间。在这样的实施方案中，离散介电区域在所使用的介电材料中是不连续的和/或在相邻的隔离器之间存在介电材料。在一些实施方案中，离散介电区域是由一个或多个间隙(例如，空隙、具有不同介电常数的介电材料或模塑料)隔开的介电材料的物理上分离的区域。具有离散介电区域的背靠背隔离器配置的好处是这样的配置可以在形成背靠背隔离器的各个隔离器之间提供更大的电隔离，而不是隔离器组件对之间的介电区域连续穿过多个隔离器。反过来，这可以改善背靠背隔离器的隔离性能。
本申请的各方面涉及单片式隔离器装置，其以背靠背配置连接两个空心隔离器变压器。与替代结构相比，一些这样的实施方案可以提供增加的工作电压、耐受或隔离额定值以及浪涌稳健性性能。背靠背配置可以促进设计的简化并且相对于单独的模具构造提供成本节省。一些背靠背配置具有顶部隔离器组件和电互连的互连，而底部隔离器组件直接连接到它们各自的隔离电位，这可以通过将每个隔离器组件连接到其相应的隔离板来实现。相反，根据一些实施方案，本申请的背靠背隔离器使底部隔离器组件浮置，而顶部隔离器组件连接到相应的隔离电位。利用这种方法，两个背靠背隔离器组件可以共存在单个基板上，该基板必须保持浮动状态，例如通过连接到封装内的浮动桨叶。
以下进一步描述了上述方面和实施方案以及其他方面和实施方案。这些方面和/或实施方案可以单独使用、一起使用、或以两种或更多种的任何组合使用，因为本申请不限于此方面。
图1是根据本申请的方面的具有集成隔离器装置的系统的示意图，该集成隔离器装置具有背靠背配置。系统100包括耦合到接收/驱动电路110和130的集成隔离器装置120。集成隔离器装置120包括在同一基板上串联连接的两个隔离器，其中一个隔离器包括顶部线圈124和底部线圈125，而另一个隔离器包括顶部线圈126和底部线圈127。底部线圈125和127连接在一起，形成背靠背配置。在每个隔离器中，顶部和底部线圈是电磁耦合的，这可能是由于线圈彼此相对接近而产生的。如图1所示，集成隔离器装置包括具有线圈124、125、126和127的两个变压器，但是应当理解，一些实施方案涉及具有利用电容板而不是线圈的电容耦合隔离器的隔离器装置。
电路110和130可以用作集成隔离器装置120的输入和输出电路。如图1所示，电路110耦合到线圈124的端子122和123，电路130耦合到线圈126的端子128和129。在一些实施方案中，电路110可包括发射器，并且电路130可包括接收器，使得电源和/或数据通过背靠背隔离器从电路110传输到电路130，通过从一个变压器中的线圈124传输到线圈125，然后从另一个变压器中的线圈127传输到线圈126。输入信号和/或功率可以通过电路110的触点112和114提供给系统100。输出信号和/或功率可以通过触点136从系统100接收。在一些实施方案中，背靠背隔离器可以具有允许通过线圈反向传输信号的配置。在这种情况下，电路130可以包括发射器，并且电路120可以包括接收器，并且功率和/或数据在一个变压器中从线圈126传输到线圈127，然后在另一个变压器中从线圈125传输到线圈124。以这种方式，集成隔离器装置120可以允许信号的双向传输。
电路120和130可以被配置为在不同的电压下操作或者可以参考不同的接地电位，并且背靠背隔离器120可以允许电路120和130交换数据。集成隔离器装置120可以应用于可以使用隔离器的各种应用中(例如，工业、医疗、消费)，包括隔离控制开关和隔离电源控制器。例如，一件工业机械可以在高电压下操作并且由在低得多的电压下操作的其他控制设备的计算机控制，其中两者通过图1中所示类型的背靠背隔离器进行通信。电路120和130可以与两个不同的电源电耦合和/或电路120和130可以具有单独的接地参考。
本申请的各方面涉及单个背靠背隔离器的结构，其有助于期望的隔离性能，包括通过改善器件上的隔离器之间的电隔离。根据一些实施方案，可以通过为各个隔离器实现离散介电区域来实现改进的隔离。图2示出了具有背靠背配置的集成隔离器装置200，其具有离散介电区域。集成隔离器装置200包括位于基板206上方的隔离器202和204。隔离器202和204中的每一个具有一对隔离器组件(例如，线圈或绕组、电容板)。隔离器202包括隔离器组件208和210，它们被定位成彼此电磁耦合。隔离器204包括隔离器组件212和214，隔离器组件212和214定位成彼此电磁耦合。如图2所示，隔离器组件208和210位于集成隔离器装置200的单独垂直层中并且至少部分地彼此重叠。同样的，隔离器组件212和214位于集成隔离器装置200的单独垂直层中并且至少部分地彼此重叠。隔离器组件208和212位于远离基板206的位置，并且可以被认为是“顶部”隔离器组件，而隔离器组件210和214位于基板206附近并且可以被认为是“底部”隔离器组件。在一些实施方案中，底部隔离器组件210和214形成在集成隔离器装置的同一平面中。在一些实施方案中，顶部隔离器组件208和212形成在集成隔离器装置的同一平面中。
根据本文所述的背靠背配置的一些方面，隔离器通过将底部隔离器组件彼此耦合而串联连接。如图2所示，隔离器202和204通过导电迹线222将隔离器组件210耦合到隔离器组件214而串联连接。隔离器组件210和214可以与基板206电隔离并且缺少与外部电路或地电位的连接，这样隔离器组件210和214被认为是浮动的。
集成隔离器装置200包括离散介电区域216和218。介电区域216位于隔离器组件208和210之间。介电区域218位于隔离器组件212和214之间。在一些实施方案中，介电区域216和218中的一个或两个可以由多层一种或多种介电材料形成，并被认为是介电叠层。在一些实施方案中，介电区域216和218包括聚酰亚胺。
介电区域216和218由间隙220分开，如图2所示，根据一些实施方案，间隙220可以是气隙或空气空隙。在一些实施方案中，间隙可以填充有模塑化合物，其可以具有基本上等于任一侧上的材料的介电特性，例如聚酰亚胺。在一些实施方案中，介电区域216和218可以通过介电材料中的间隙分开，该间隙形成介电区域216和218，使得介电材料在隔离器202和204之间的区域内是不连续的，但是可以具有填充间隙的一种或多种材料(例如，具有与介电区域216和218不同的介电常数的另一种介电材料)。应当理解，尽管在图2的横截面图中示出了单个间隙，但是多个间隙可以位于介电区域216和218之间。
图3A示出了通过串联连接两个变压器而具有背靠背配置的集成隔离器装置300的横截面图。集成隔离器装置300包括变压器302和变压器304，其中变压器302由线圈308和310形成，变压器304由线圈312和314形成。线圈310和314形成在绝缘层318内，其用于将线圈310和314与基板206电隔离。绝缘层318可包括玻璃或任何其他合适的绝缘材料。图3A示出了线圈308、310、312和314的横截面视图，使得示出了线圈的各个部分，但是应当理解，这些部分以连续的绕组连接在一起，例如如图3B中的线圈310和314的平面图所示。
变压器302和304通过将线圈310和314连接在一起而串联连接。根据一些实施方案，线圈310和314耦合在一起并且缺少与外部电路的连接，使得线圈310和314是浮动的。线圈310和314可以通过将线圈310和314的内部端子以及线圈310和314的外部端子电连接在一起而串联连接。如图3A和3B所示，线圈310的内部端子334通过导电迹线322电耦合到线圈314的内部端子336。根据一些实施方案，导电迹线322与线圈310和314垂直分离，并且可以通过导电通孔连接到内部端子334和336。另外，导电迹线324将线圈310和314的外部端子电耦合在一起。导电迹线324可以与线圈310和314一起定位在集成隔离器装置300的同一平面中。如图3A所示，线圈310和314、导电迹线322和导电迹线324可以形成在绝缘体层318内，这可以用于将这些导电组件中的一个或多个与基板206电隔离。
线圈308和312分别通过连接到线圈308和312的端子(例如通过引线接合)连接到电路110和130。如图3A所示，引线键合将电路110连接到线圈308的内部端子的触点326，并且引线键合将电路110连接到线圈308的外部端子的触点328。类似地，引线键合将电路130连接到线圈312的外部端子的触点332，并且引线键合将电路130连接到线圈312的内部端子的触点330。
一些实施方案涉及多通道集成隔离器装置，其中通过根据本文描述的技术串联连接两个隔离器，各个通道具有背靠背配置。多个通道可以连接到不同的外部电路并用于执行不同的操作，例如通过使用一个通道将一个信号传输到一个电路并使用另一个通道将不同的信号传输到单独的电路。根据本申请的方面，可以跨越不同的通道使用以背靠背配置位于两个隔离器的顶部和底部隔离器组件之间的离散介电区域。在这样的实施方案中，离散介电区域可以位于在单独的通道中形成隔离器的顶部和底部隔离器组件之间。以这种方式，单个介电区域可以在多于一个通道中的隔离器组件之间提供电隔离。
图3C和3D分别示出了示例性多通道隔离器装置中的底部线圈和顶部线圈的平面图。图3C示出了两个通道中的底部线圈，其可以位于隔离器装置的绝缘层318内。特别地，底部线圈310a和314a形成一个通道并且串联连接，其中导电迹线322a连接底部线圈310a和314a的内部端子，导电迹线324a连接底部线圈310a和314a的外部端子。类似地，底部线圈310b和314b形成单独的通道，其中导电迹线322b连接底部线圈310b和314b的内部端子，导电迹线324b连接底部线圈310b和314b的外部端子。图3D示出了对应于具有图3C中所示的底部线圈的隔离器的顶部线圈。顶部线圈326a和330a定位成分别与底部线圈310a和314a电磁耦合，以形成具有背靠背配置的一个通道。类似地，顶部线圈308b和312b被定位成分别与底部线圈310b和314b电磁耦合，以形成具有背靠背配置的单独通道。图3D示出了离散介电区域216和218的平面图，其位于顶部和底部线圈之间并且在图3C和3D所示的隔离器的两个通道上共享。介电区域216位于顶部线圈308a和底部线圈310a之间以及顶部线圈308b和底部线圈310b之间。介电区域218位于顶部线圈312a和底部线圈314a之间以及顶部线圈312b和底部线圈314b之间。
顶部线圈的示例性接触在图3D中示出。触点328a耦合到线圈308a的外部端子，触点326a耦合到线圈308a的内部端子。触点328b耦合到线圈308b的外部端子，触点326b耦合到线圈308b的内部端子。触点332a耦合到线圈312a的外部端子，触点330a耦合到线圈312a的内部端子。触点332b耦合到线圈312b的外部端子，触点330b耦合到线圈312b的内部端子。
本申请的一些实施方案涉及一种集成隔离器装置，其具有串联连接的电容隔离器，形成背靠背配置。图4示出了通过串联连接电容隔离器而具有背靠背配置的集成隔离器装置的横截面图。如图4所示，集成隔离器装置400包括电容隔离器402和电容隔离器404，其中电容隔离器402包括顶板408，电容隔离器404包括顶板412，并且公共导电底板422用于隔离器402和404。介电区域216位于顶板408和导电板422之间。介电区域218位于顶板412和导电板422之间。介电区域216和218由间隙220分开。导电板422形成在绝缘层318内，其用于将导电板422与基板206电隔离，这使得导电板422在集成隔离器装置400的操作期间浮动。电路120可通过一个或多个线键合连接到板408。电路130可以通过一个或多个引线键合连接到板412。
应当理解，结合具有背靠背变压器的隔离器装置描述的技术和结构可以类似地在具有背靠背电容隔离器的隔离器装置中实现。例如，多通道隔离器装置的一些实施方案可具有多个背靠背电容隔离器，类似于结合图3C和3D讨论但具有导电板代替线圈的多通道隔离器装置。在这样的实施方案中，介电区域216和218可以在顶部和底部导电板之间的多个通道上共享。另外，位于顶部和底部隔离器组件之间的介电区域的结构和配置的各种实施方案与变压器相关联，其中隔离器组件是线圈，但是应当理解，类似的介电结构和配置可以在背靠背电容隔离器配置中实现。
集成隔离器装置的一些实施方案可包括具有多层介电材料的介电区域，形成位于隔离器中的隔离器组件之间的介电叠层。介电叠层中的多个层可具有不同的尺寸，从而形成分层结构。在一些实施方案中，分层介电叠层可包括从底部隔离器组件到顶部隔离器组件的长度减小的层。在这样的实施方案中，靠近顶部隔离器组件的堆叠中的介电层可以不延伸超出靠近底部隔离器组件的介电层的外围。在分层电介质叠层用于背靠背隔离器配置的两个介电区域的实施方案中，两个介电区域之间的间隙具有可变宽度，其中宽度在靠近基板处比远离基板的宽度小。由分层电介质堆叠结构提供的益处可以包括在隔离器装置的处理期间减小或重新分布介电层内的应力，例如在沉积隔离器装置的不同层期间由于热循环而发生的应力。
图5示出了具有背靠背配置的集成隔离器装置500的横截面图，其中分层电介质堆叠位于成对的隔离器组件之间。位于顶部线圈308和底部线圈310之间的介电区域516具有多个介电层，包括介电层516b和介电层516a。电介质层516b位于线圈310附近并且在图的左右方向上具有比电介质层516a更长的长度，从而形成用于介电区域516的分层电介质堆叠结构。类似地，介电区域518位于顶部线圈312和底部线圈314之间，并且具有多个介电层，包括介电层518b和介电层518a。电介质层518b位于线圈314附近并且在图的左右方向上具有比电介质层518a更长的长度，从而形成用于介电区域518的分层电介质堆叠结构。具有分层电介质堆叠的所得隔离器结构在介电区域516和518之间形成间隙520，其在图的左右方向上具有可变宽度，其中间隙宽度在靠近顶部线圈308和312处比靠近底部线圈310和314更大。根据一些实施方案，介电区域516和518可以包括聚酰亚胺。
在一些实施方案中，底部隔离器组件和导电迹线可以在单个基板上的多个绝缘体层(例如，玻璃)中形成。如图5所示，线圈310和314以及导电迹线324形成在绝缘体层318a中，导电迹线322形成在绝缘体层318b中。
集成隔离器装置的一些实施方案可包括形成在顶部隔离器组件(例如，顶部线圈、顶部电容板)中的一个或多个上的介电材料。在顶部隔离器组件上形成的介电材料可以用于将顶部隔离器组件的区域彼此电隔离和/或与外部导体电隔离，这可能干扰隔离器的性能。以这种方式，介电材料可以用作顶部隔离器组件的保护帽。在包括变压器的实施方案中，介电材料可以形成在导电线圈的匝之间，从而在各匝之间提供电隔离。顶部隔离器组件的触点可以穿过介电材料的区域形成到顶部隔离器组件的一部分。
如图5所示，介电区域522和524分别形成在顶部线圈308和312上方。介电区域522形成在线圈308的各个匝之间，并且类似地，介电区域524形成在线圈312的各个匝之间。介电区域522包括开口，该开口延伸穿过至少一部分材料以形成顶部线圈308的接触326。类似地，介电区域524包括延伸穿过材料的至少一部分以形成顶部线圈312的接触330的开口。在一些实施方案中，介电区域522和524包括聚酰亚胺。
集成隔离器装置的一些实施方案可包括由介电材料形成的介电区域，介电材料具有位于顶部和底部隔离器组件之间的不同介电常数(例如，相对介电常数)。在这样的实施方案中，介电区域可以包括具有两个不同介电常数值的介电材料；第一相对低介电常数的介电材料(例如，聚酰亚胺)和第二相对高介电常数的介电材料(例如，具有比聚酰亚胺更高的介电常数的介电材料，例如氮化硅)。通常，介电材料的介电常数越高，其在操作期间承受隔离器内产生的电场的能力越大。因此，包括具有高介电常数的介电材料可以改善隔离性能。然而，以足够的厚度形成高介电常数介电材料层以实现期望的隔离等级可能是具有挑战性的，例如耗时或昂贵。因此，本申请的方面可以使用不同介电常数的介电材料的组合，其中一种介电材料的介电常数高于另一种介电材料的介电常数。在一些实施方案中，较高介电常数的介电材料可以形成在较低介电常数的介电材料和/或导电结构(例如，线圈、板、导电迹线)的边缘附近。这种结构可以分布在介电区域内产生的电场，以降低其在低介电常数的介电材料内的强度。另一个益处是较高介电常数的介电区域可以用于为隔离器内隔离隔离器组件所用的介电区域提供增强。各种实施方案被描述为包括较高介电常数的介电材料和较低介电常数的介电材料。应当理解，在这种情况下，被识别为“较高介电常数的介电材料”的材料具有比被识别为该实施方案的“较低介电常数的介电材料”的材料更高的介电常数。现在提供合适的介电常数值的非限制性示例用于说明。例如，本文所述的“低介电常数”材料可以是聚酰亚胺或氧化硅，并且可以具有约3.4至4.0的导电率。较高介电常数的材料可包括介电常数约为7-8的氮化硅、介电常数约为9的氧化铝和介电常数约为25的氧化铪。可以使用与本文描述的各个方面一致的其他材料和介电常数值。
在一些实施方案中，较高介电常数的介电材料可以形成在隔离器组件(例如，线圈、导电板)和一部分低介电常数的介电材料之间。图6示出了集成隔离器装置600的横截面图，该集成隔离器装置600具有带有第一和第二介电材料的分层介电叠层，其中一个介电常数比另一个具有相对高的介电常数。位于线圈308和310之间的介电叠层616具有较低介电常数介电层，包括层616a和616b，以及位于顶部线圈308和较低介电常数介电层之间的较高介电常数介电层636。类似地，位于线圈312和314之间的介电叠层618具有较低介电常数介电层，包括层618a和618b，以及位于顶部线圈312和较低介电常数介电层之间的较高介电常数介电层638。隔离器装置600包括位于离散介电区域616和底部线圈310之间以及离散介电区域618和底部线圈314之间的较高介电常数介电层648。所得到的隔离器结构包括介电常数低的介电材料的介电区域，该介电区域位于靠近隔离器结构的隔离器组件或与隔离器结构的隔离器组件接触的较高介电常数的介电材料区域之间。
在一些实施方案中，较高介电常数的介电材料可以至少部分地围绕一部分较低介电常数的介电材料形成。在这样的实施方案中，较高介电常数的介电材料可以包围较低介电常数的介电材料区域的一些或全部横截面。在一些实施方案中，隔离器的介电区域中的较高介电常数的介电材料可以在背靠背配置中靠近另一隔离器的介电区域的较低介电常数的介电材料的内表面上形成。在这种介电结构中，较高介电常数的介电材料形成在相同介电区域的较低介电常数的介电材料的一部分和单独隔离器的离散介电区域之间。
图7示出了集成隔离器装置700的横截面图，该集成隔离器装置700具有背靠背配置，其具有层叠介电叠层，该层叠介电叠层具有较高和较低介电常数的介电材料，其中较高介电常数的介电材料包围较低介电常数的介电材料的横截面区域。位于线圈308和310之间的介电叠层716沿着低介电常数介电层的垂直侧具有较高介电常数的介电区域736a和736b。除了层636和648之外，较高介电常数的介电区域736a和736b的组合在图7所示的横截面视图内包围较低介电常数介电层，包括层616a和616b。类似地，位于线圈312和314之间的介电叠层718沿着低介电常数介电层的垂直侧具有较高介电常数的介电区域738a和738b。除了层638和648之外，较高介电常数的介电区域738a和738b的组合在图7所示的横截面图中包围较低介电常数的介电层，包括层618a和618b。所得到的隔离器装置包括沿低介电常数的介电区域716和718的垂直侧形成的较高介电常数的介电材料，包括在两个隔离器之间。如图7所示，隔离器装置的一些实施方案包括分别在区域716和718的较低介电常数介电层的内表面上形成的较高介电常数的介电材料736b和738b。
在集成隔离器装置的一些实施方案中，可以在较高介电常数的介电材料上形成较低介电常数的介电材料，以在隔离器装置的横截面中封闭一些或所有较高介电常数的介电材料。包围高介电常数的介电区域的较低介电常数的介电材料可以用作较高介电常数的介电区域和/或顶部隔离器组件的保护层。图8示出了具有背靠背配置的集成隔离器装置800的横截面图，其中介电叠层具有至少两种不同介电常数的介电材料，类似于图7，具有附加的低介电常数的介电区域826和828。在顶部线圈308和较高介电常数的介电区域636、736a和736b上形成较低介电常数的介电区域826，延伸到层648。较低介电常数的介电区域828形成在顶部线圈312和较高介电常数的介电区域638、738a和738b之上，延伸至层648。如图8所示，可以分别通过较低介电常数的介电区域826和828形成与顶部线圈308和312的接触。所得到的结构可以包括两个隔离器的较低介电常数的介电区域826和828之间的空气空隙，如图8所示。在一些实施方案中，较低介电常数的介电材料可以填充较高介电常数的介电区域736b和738b之间的部分或全部区域，以在两个具有不同介电常数的隔离器之间具有连续的介电材料。
图9示出了具有背靠背配置的集成隔离器装置900的横截面图，其中介电叠层具有不同介电常数值的介电材料，包括具有较高介电常数值的介电材料和具有较低介电常数值的介电材料。在所示实施方案中，较低介电常数的介电材料包围较高介电常数的介电区域。位于顶部线圈308和底部线圈310之间的介电叠层包括较低介电常数的介电层906a和906b，其中层906a以环绕结构形成在层906b上，使得层906a在层906b的边缘延伸到较高介电常数的介电层648。类似地，位于顶部线圈312和底部线圈314之间的电介质堆叠包括较低的介电常数层908a和908b，其中层908a以环绕构造形成在层908b上，使得层908a在层908b的边缘延伸到较高介电常数的介电层648。隔离器装置900还包括分别在较高介电常数的介电区域936和938上形成的较低介电常数的介电区域926和928，并延伸至较高介电常数的介电层648。较低介电常数的介电区域926形成在顶部线圈308和较高介电常数的介电区域936上，并且可以通过区域926形成与顶部线圈308的接触。类似地，在顶部线圈312和较高介电常数的介电区域938之上形成较低介电常数的介电区域928，并且可以通过区域928形成与顶部线圈312的接触。
在集成隔离器装置的一些实施方案中，串联连接的隔离器可以共享公共电介质堆叠中的一些或全部较低介电常数的介电区域，并且具有与各个隔离器相关联的离散的较高介电常数的介电区域。在这样的实施方案中，背靠背隔离器具有位于隔离器的顶部隔离器组件和底部隔离器组件之间的较低介电常数的介电区域和位于每个顶部隔离器组件和公共低介电常数的介电区域之间的离散的较高介电常数的介电区域。所得到的结构可以包括顶部隔离器组件之间和离散的较高介电常数的介电区域之间的间隙(例如，空气空隙)。
图10示出了具有公共低介电常数介电叠层1016的集成隔离器装置1000的横截面图，其包括较低介电常数介电层1016a和1016b，位于顶部线圈308和底部线圈310之间以及顶部线圈312和底部线圈314之间。较低介电常数的介电叠层1016具有分层结构，其中层1016b在图的左右方向上具有比层1016a更长的长度。隔离器装置1000还包括位于顶部线圈308和较低介电常数电介质堆叠1016之间的较高介电常数介电层1036，以及位于顶部线圈312和较低介电常数介电叠层1016之间的较高介电常数介电层1038。较低介电常数介电层1022和1024分别形成在较高介电常数介电层1036和1038上。隔离器装置1000包括位于顶部线圈308和312之间以及较高介电常数介电层1036和1038之间的间隙1020，延伸到较低介电常数的介电叠层1016。
图11示出了集成隔离器装置1100的横截面图，该集成隔离器装置1100具有背靠背配置，其具有公共低介电常数电介质叠层1116，其具有环绕配置，其中较低介电常数电介质层1106a延伸超出较低介电常数电介质层的边缘1106B。类似于图10中所示的隔离器装置，较低介电常数的介电叠层1116对于两个隔离器是共用的，并且位于顶部线圈308和底部线圈之间以及顶部线圈312和底部线圈314之间。
在一些实施方案中，在串联连接的两个隔离器之间共享的电介质堆叠可以包括沿着较低介电常数介电材料层的侧面或边缘的较高介电常数介电材料和在较高介电常数介电材料上形成的附加较低介电常数电介质材料。图12示出了具有背靠背配置的集成隔离器装置1200的横截面图，该背靠背配置具有共同的低介电常数电介质叠层，包括层1016a和1016b，具有如结合图10所讨论的分层结构，并且具有在公共低介电常数电介质叠层中沿着层的外边缘形成的较高介电常数的介电区域1236a和1236b。较低介电常数的介电区域1226a和1226b形成在较高介电常数的介电区域1236a和1236b上。在一些实施方案中，较高介电常数的介电区域1236a和1236b可以延伸以包围一些或所有常见的低介电常数介电叠层。在一些实施方案中，较低介电常数的介电区域1226a和1226b可以延伸以包围一些或所有较高介电常数的介电区域1236a和1236b以及公共较低介电常数介电叠层。
图13示出了具有背靠背配置的集成隔离器装置1300的横截面图，该背靠背配置具有共同的低介电常数电介质叠层，包括层1106a和1106b，具有如结合图11所讨论的环绕结构，以及在较低介电常数的介电区域中沿着层的外边缘形成的较高介电常数的介电区域1336a和1336b。在较高介电常数的介电区域1336a和1336b上形成较低介电常数的介电区域1326a和1326b。在一些实施方案中，较高介电常数的介电区域1336a和1336a可以延伸以包围一些或所有常见的低介电常数介电叠层。在一些实施方案中，较低介电常数的介电区域1326a和1326b可以延伸以包围一些或所有较高介电常数的介电区域1336a和1336b以及公共较低介电常数介电叠层。
在集成隔离器装置的一些实施方案中，背靠背隔离器共享具有较低介电常数和较高介电常数的介电材料的共同介电叠层。在两个隔离器之间共享的公共电介质堆叠可以具有上面结合离散介电区域描述的一个或多个结构。图14示出了具有背靠背配置的集成隔离器装置1400的横截面图，其中公共电介质堆叠位于顶部线圈308和底部线圈310之间以及顶部线圈312和底部线圈314之间。公共电介质叠层包括分层电介质叠层1016，如结合图10所述，较高介电常数介电层1436和648，以及较低介电常数介电层1422。顶部线圈308和312都形成在较高介电常数介电层1436上。作为另一个例子，图15示出了具有背靠背配置的集成隔离器装置1500的横截面图，其中公共电介质堆叠位于顶部线圈308和底部线圈310之间以及顶部线圈312和底部线圈314之间。公共电介质叠层包括电介质叠层1116，具有如结合图11所述的环绕结构，较高介电常数介电层1536和648，以及较低介电常数介电层1522。顶部线圈308和312都形成在较高介电常数的介电层1536上。
在一些实施方案中，在两个背靠背隔离器之间共享的公共电介质堆叠可以包括较高介电常数的介电材料，其包围一些或全部较低介电常数的介电区域。图16示出了具有背靠背配置的集成隔离器装置1600的横截面图，其中公共电介质堆叠位于顶部线圈308和底部线圈310之间以及顶部线圈312和底部线圈314之间。公共电介质叠层包括具有层1016a和1016b的分层电介质叠层，在分层电介质叠层上形成的较高介电常数介电区域1636，以及在较高介电常数介电区域1636上形成的较低介电常数介电区域1626。顶部线圈308和312均形成在较高介电常数的介电区域1636上。作为另一示例，图17示出了具有背靠背配置的集成隔离器装置1700的横截面图，其中公共电介质堆叠位于顶部线圈308和底部线圈310之间以及顶部线圈312和底部线圈314之间。公共电介质堆叠包括具有环绕配置的电介质堆叠，其具有层1116a和1116b，在具有环绕配置的电介质堆叠上形成的较高介电常数介电区域1736，以及在较高介电常数介电区域1736上形成的较低介电常数介电区域1726。顶部线圈308和312都形成在较高介电常数的介电区域1736上。
在集成隔离器装置的一些实施方案中，隔离器可包括具有不同介电常数值的介电材料，包括至少一个较高介电常数介电材料和一个较低介电常数介电材料，并且其中较高介电常数的介电材料可以至少部分地围绕隔离器的线圈的各个匝形成。围绕线圈的各匝形成的介电材料可以具有比在顶部线圈(例如，聚酰亚胺)上形成的介电材料更高的介电常数。图18示出了具有背靠背配置的集成隔离器装置1800的横截面图，其中介电区域1802a和1802b围绕顶部线圈308的各个匝的至少一部分形成，并且介电区域1804a和1804b围绕顶部线圈312的各个匝的至少一部分形成。介电区域1802a和1802b可以包括具有比介电区域1822更高的介电常数的介电材料(例如，聚酰亚胺)。如图18所示，介电区域1822形成在顶部线圈308和介电区域1802a和1802b之上。介电区域1804a和1804b可以包括具有比介电区域1824更高的介电常数的介电材料(例如，聚酰亚胺)。类似地，如图18所示，介电区域1824形成在顶部线圈312和介电区域1804a和1804b之上。也可以包括介电区域1836，并且可以表示如前面结合高介电常数介电区域1736所述的高介电常数介电区域。介电区域1836可以是与介电区域1802a、1802b、1804a和1804b相同的材料，尽管在一些实施方案中它们可以是不同的材料。因此，应该理解，可以使用具有不同介电常数的多种电介质。应当理解，这些用线圈的各个匝包围的结构，至少部分地，用较高介电常数的介电材料，可以与集成隔离器装置的任何上述实施方案结合使用。
已经描述了各种实施方案，以提供具有至少两种具有不同介电常数值的不同介电材料的隔离器。材料的比介电常数值不是限制性的，因为可以使用具有相对较高和较低介电常数值的各种材料。然而，现在提供了非限制性实例。可以在隔离器线圈的各个匝周围使用的较高介电常数介电材料的非限制性示例，例如介电区域1802a、1802b、1804a和1804b，包括氮化硅(SiN)、氧化铝(Al2O3)、五氧化二钽(Ta2O5)、钛酸锶(SrTiO3)、铋铁氧体(BiFeO3)、二氧化硅(SiO2)和钛酸锶钡(BST)。
可以在本文所述的介电区域的实施方案中使用的较低介电常数介电材料的非限制性示例，例如介电常数较低的介电区域616、618、826、828、906、908、926、928、1016、1022、1024、1116、1226、1326、1422、1522、1626和1726，包括聚酰亚胺。
可用于本文所述的介电区域的实施方案中的较高介电常数介电材料的非限制性实例，例如介电常数较高的介电区域636、638、648、736a、736b、738a、738b、936、938、1036、1038、1236、1336、1436、1536、1636和1736，包括氮化硅(SiN)、氧化铝(Al2O3)、五氧化二钽(Ta2O5)、钛酸锶(SrTiO3)、铋铁氧体(BiFeO3)、二氧化硅(SiO2)，以及钛酸锶钡(BST)。
在本文所述的集成隔离器装置的实施方案中可用于形成隔离器组件(例如，线圈、板)的导电材料的示例，例如隔离器组件208、210、212和214；线圈308、310、312和314；和板408、412和422，以及导电迹线，例如导电迹线222、322和324，包括金和铜，或任何其他合适的导电材料。
可以在本文所述的集成隔离器装置的实施方案中使用的基板材料的示例，例如基板206，包括硅、石英和叠层。在一些实施方案中，集成隔离器装置的基板可以是绝缘基板。在一些实施方案中，集成隔离器装置可以形成在硅、石英或层压基板上，其形成在绝缘基板上。
本文描述的背靠背集成隔离器装置可用于各种应用(例如，工业、医疗、消费)。例如，可以利用这里描述的集成隔离器装置实现电隔离系统之间的数据传输和/或功率传输。作为一个示例，正在执行医疗程序的房间中的医疗设备可以与控制室中的控制系统电隔离。例如，正在执行该过程的房间中的一件医学成像设备和/或监视器可以与控制成像设备和/或显示器的操作的系统隔离。隔离器可以是本文所述任何类型的背靠背集成隔离器装置，并且隔离信号路径可以是模拟的或数字的。
作为另一个例子，工业设备可以与控制设备的控制系统隔离。例如，高瓦数电动机可以通过本文所述类型的集成隔离器装置与控制其操作的控制系统隔离。控制系统可以以比工业设备使用的高瓦数电动机更低的功率运行。隔离器可以设置在电路板上，在该电路板上包括连接到电动机和/或控制设备的各种电路组件。
本文描述的集成隔离器装置的其他用途也是可能的，因为所描述的那些示例是非限制性的。
已经如此描述了本申请的技术的若干方面和实施方案，应当理解，本领域普通技术人员将容易想到各种改变、修改和改进。这些改变、修改和改进旨在落入本申请中描述的技术的精神和范围内。因此，应该理解，前述实施方案仅作为示例呈现，并且在所附权利要求及其等同物的范围内，本发明的实施方案可以不同于具体描述的方式实施。此外，如果这些特征、系统、物品、材料、套件和/或方法不相互矛盾，则本文所述的两个或更多个特征、系统、物品、材料、套件和/或方法的任何组合包括在本公开的范围内。
而且，如所描述的，一些方面可以体现为一种或多种方法。作为方法的一部分执行的动作可以以任何合适的方式排序。因此，可以构造这样的实施方案，其中以不同于所示的顺序执行动作，其可以包括同时执行一些动作，即使在示例性实施方案中示出为顺序动作。
术语“大约”和“大概”在一些实施方案中可用于表示目标值的±20％内，在一些实施方案中可用于表示目标值的±10％内，在一些实施方案中可用于表示目标值的±50％内，在一些实施方案中可用于表示目标值的±2％内。术语“大约”和“大概”可以包括目标值。

Claims (20)

1.集成隔离器装置，包括：
基板；
位于所述基板上方的第一隔离器组件和第二隔离器组件，其中所述第一隔离器组件定位成至少部分地与所述第二隔离器组件重叠；
位于所述基板上方的第三隔离器组件和第四隔离器组件，其中所述第三隔离器组件定位成至少部分地与所述第四隔离器组件重叠；
位于所述第一隔离器组件和所述第二隔离器组件之间的第一离散介电区域；和
位于所述第三隔离器组件和所述第四隔离器组件之间的第二离散介电区域。
2.权利要求1所述的集成隔离器装置，其中所述第一离散介电区域包括第一介电材料和介电常数高于所述第一介电材料的第二介电材料。
3.权利要求2所述的集成隔离器装置，其中所述第二介电材料至少部分地围绕所述第一介电材料的一部分形成。
4.权利要求2所述的集成隔离器装置，其中所述第二介电材料形成在所述第一隔离器组件和所述第一离散介电区域的第一介电材料的一部分之间。
5.权利要求2所述的集成装置，其中所述第二介电材料形成在所述第一离散介电区域的第一介电材料的一部分和所述第二离散介电区域之间。
6.权利要求1所述的集成隔离器装置，还包括至少部分地在所述第一隔离器组件和所述第三隔离器组件上方形成的介电材料。
7.权利要求1所述的集成隔离器装置，其中所述第一隔离器组件和所述第三隔离器组件之间有至少一个间隙。
8.权利要求1所述的集成隔离器装置，其中所述第一隔离器组件与所述第三隔离器组件电隔离，并且所述第一隔离器组件被配置为在第一电压下操作，以及所述第三隔离器组件被配置为在不同于所述第一电压的第二电压下操作。
9.权利要求1所述的集成隔离器装置，其中所述第二隔离器组件耦合到所述第四隔离器组件，两者都与所述基板电隔离。
10.权利要求9所述的集成隔离器装置，其中所述集成隔离器装置包括第一变压器和第二变压器，所述第二隔离器组件是所述第一变压器的第一线圈，并且所述第四隔离器组件是所述第二变压器的第一线圈，所述第一变压器的第一线圈的内端子连接到所述第二变压器的第一线圈的内端子，并且所述第一变压器的第一线圈的外端子连接到所述第二变压器的第一线圈的外端子。
11.系统，包括：
隔离器，包括：
基板；
位于所述基板上方的第一隔离器组件和第二隔离器组件，其中所述第一隔离器组件定位成与所述第二隔离器组件电磁耦合；
位于所述基板上方的第三隔离器组件和第四隔离器组件，其中所述第三隔离器组件定位成与所述第四隔离器组件电磁耦合；
位于所述第一隔离器组件和所述第二隔离器组件之间的第一介电区域；和
位于所述第三隔离器组件和所述第四隔离器组件之间的第二介电区域，其中所述第一介电区域和所述第二介电区域是介电材料的独立区域；
至少一个第一电路，耦合到所述第一隔离器组件并且被配置为在第一电压域中操作；和
至少一个第二电路，耦合到所述第三隔离器组件并且被配置为在不同于所述第一电压域的第二电压域中操作。
12.权利要求11所述的系统，其中所述第一介电区域包括第一介电材料和具有比所述第一介电材料更高的介电常数的第二介电材料。
13.权利要求12所述的系统，其中所述第二介电材料至少部分地围绕所述第一介电材料的一部分形成。
14.权利要求11所述的系统，其中所述至少一个第一电路包括发射器或接收器，并且所述至少一个第二电路包括发射器或接收器。
15.权利要求11所述的系统，还包括耦合到所述第一隔离器组件的多个电触点和耦合到所述第三隔离器组件的多个电触点。
16.集成隔离器装置，包括：
基板；
位于所述基板上方的第一隔离器组件和第二隔离器组件，其中所述第一隔离器组件定位成与所述第二隔离器组件电磁耦合；
位于所述基板上方的第三隔离器组件和第四隔离器组件，其中所述第三隔离器组件定位成与所述第四隔离器组件电磁耦合；
位于所述第一隔离器组件和所述第二隔离器组件之间的第一介电区域；和
位于所述第三隔离器组件和所述第四隔离器组件之间的第二介电区域，其中所述第一介电区域通过至少一个间隙与所述第二介电区域分开。
17.权利要求16所述的集成隔离器装置，其中所述第一介电区域包括第一介电材料和具有比所述第一介电材料更高的介电常数的第二介电材料。
18.权利要求17所述的集成隔离器装置，其中所述第二介电材料至少部分地围绕所述第一介电材料的一部分形成。
19.权利要求16所述的集成隔离器装置，其中所述第二隔离器组件和所述第四隔离器组件形成在所述集成隔离器装置的层中。
20.权利要求16所述的集成隔离器装置，其中所述第一介电区域或所述第二介电区域中的至少一种包括至少一层聚酰亚胺。
CN201910804852.9A 2018-08-29 2019-08-29 背靠背隔离电路 Active CN110875128B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862724166P 2018-08-29 2018-08-29
US62/724,166 2018-08-29
US16/287,796 2019-02-27
US16/287,796 US11044022B2 (en) 2018-08-29 2019-02-27 Back-to-back isolation circuit

Publications (2)

Publication Number Publication Date
CN110875128A true CN110875128A (zh) 2020-03-10
CN110875128B CN110875128B (zh) 2021-10-29

Family

ID=69640452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910804852.9A Active CN110875128B (zh) 2018-08-29 2019-08-29 背靠背隔离电路

Country Status (3)

Country Link
US (1) US11044022B2 (zh)
CN (1) CN110875128B (zh)
TW (1) TWI726399B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670273A (zh) * 2020-12-24 2021-04-16 上海贝岭股份有限公司 隔离结构、数字隔离器及隔离结构的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569340B2 (en) * 2019-03-12 2023-01-31 Analog Devices, Inc. Fully symmetrical laterally coupled transformer for signal and power isolation
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11152975B2 (en) * 2019-10-16 2021-10-19 Analog Devices International Unlimited Company High frequency galvanic isolators
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
WO2021214901A1 (ja) * 2020-04-22 2021-10-28 三菱電機株式会社 入力回路
US11476045B2 (en) 2020-05-29 2022-10-18 Analog Devices International Unlimited Company Electric field grading protection design surrounding a galvanic or capacitive isolator
WO2023032611A1 (ja) * 2021-08-30 2023-03-09 ローム株式会社 信号伝達装置および絶縁チップ
US20230187121A1 (en) * 2021-12-09 2023-06-15 Texas Instruments Incorporated Integrated high voltage electronic device with high relative permittivity layers
US11711894B1 (en) 2022-02-03 2023-07-25 Analog Devices International Unlimited Company Capacitively coupled resonators for high frequency galvanic isolators

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142715A (zh) * 2005-03-15 2008-03-12 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
US20080080624A1 (en) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Encoding Bits into Simultaneous Pulse Pairs
CN103715211A (zh) * 2012-10-01 2014-04-09 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN104022113A (zh) * 2014-06-16 2014-09-03 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器
CN104871307A (zh) * 2012-12-19 2015-08-26 瑞萨电子株式会社 半导体装置
CN106611741A (zh) * 2015-10-23 2017-05-03 亚德诺半导体集团 电介质堆叠，隔离设备并形成隔离设备的方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512774A (en) 1988-02-08 1996-04-30 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5684660A (en) 1995-02-17 1997-11-04 Aiwa Research And Development, Inc. Thin film coil head assembly with protective planarizing cocoon structure
US6512437B2 (en) 1997-07-03 2003-01-28 The Furukawa Electric Co., Ltd. Isolation transformer
US5969590A (en) 1997-08-05 1999-10-19 Applied Micro Circuits Corporation Integrated circuit transformer with inductor-substrate isolation
US20030042571A1 (en) 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US6147411A (en) 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
JP2001167406A (ja) 1999-12-07 2001-06-22 Tdk Corp 薄膜磁気ヘッドおよびその製造方法
JP4409714B2 (ja) 2000-04-07 2010-02-03 東京エレクトロン株式会社 枚葉式熱処理装置
DE10232642B4 (de) 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US20040060164A1 (en) 2002-09-26 2004-04-01 Honeywell International Inc. High-performance substrate for magnetic isolator
US20040101226A1 (en) 2002-11-26 2004-05-27 Eric Zbinden Magnet isolator with integrated focusing apparatus
JP2004229406A (ja) 2003-01-23 2004-08-12 Sony Corp 分離トランス装置
US6903644B2 (en) 2003-07-28 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor device having improved quality factor
US7196607B2 (en) 2004-03-26 2007-03-27 Harris Corporation Embedded toroidal transformers in ceramic substrates
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US7902627B2 (en) 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7847430B2 (en) * 2004-06-03 2010-12-07 Mercer Barton P Power interface apparatus and method
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US7489526B2 (en) 2004-08-20 2009-02-10 Analog Devices, Inc. Power and information signal transfer using micro-transformers
US7256661B2 (en) 2005-04-08 2007-08-14 The Boeing Company Multi-channel circulator/isolator apparatus and method
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US9105391B2 (en) 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8061017B2 (en) 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
CA2663245C (en) * 2006-09-27 2015-12-08 Duerr Systems Gmbh Electrostatic spraying arrangement
US7923710B2 (en) 2007-03-08 2011-04-12 Akros Silicon Inc. Digital isolator with communication across an isolation barrier
JP5045219B2 (ja) 2007-04-27 2012-10-10 富士電機株式会社 マイクロトランスの製造方法
US20080277761A1 (en) 2007-05-08 2008-11-13 Texas Instruments, Inc. On-chip isolation capacitors, circuits therefrom, and methods for forming the same
ITTO20070325A1 (it) 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
US7956491B2 (en) * 2008-03-17 2011-06-07 Asic Advantage Inc. Integrated multi-transformer
US8446243B2 (en) 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
CN105489576A (zh) 2010-11-18 2016-04-13 斯兰纳私人集团有限公司 具有电容性隔离的单片集成电路
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
US8614616B2 (en) 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US8643138B2 (en) 2011-06-30 2014-02-04 Silicon Laboratories Inc. High breakdown voltage integrated circuit isolation structure
WO2013003788A1 (en) 2011-06-30 2013-01-03 Analog Devices, Inc. Isolated power converter with magnetics on chip
US8674486B2 (en) 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
JP5729485B2 (ja) 2012-05-29 2015-06-03 富士電機株式会社 アイソレータおよびアイソレータの製造方法
US8742539B2 (en) 2012-07-27 2014-06-03 Infineon Technologies Austria Ag Semiconductor component and method for producing a semiconductor component
US9508485B1 (en) 2012-10-04 2016-11-29 Vlt, Inc. Isolator with integral transformer
DE102012111069A1 (de) 2012-11-16 2014-05-22 Phoenix Contact Gmbh & Co. Kg Planarübertrager
DE102013100622B4 (de) 2013-01-22 2018-03-01 Phoenix Contact Gmbh & Co. Kg Leiterplatte im Lagenaufbau
US9929038B2 (en) 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US9380705B2 (en) 2013-03-14 2016-06-28 Analog Devices, Inc. Laterally coupled isolator devices
US9496926B2 (en) 2013-05-24 2016-11-15 Texas Instruments Incorporated Galvanic isolator
US9006584B2 (en) 2013-08-06 2015-04-14 Texas Instruments Incorporated High voltage polymer dielectric capacitor isolation device
US9035422B2 (en) 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
CN203554302U (zh) 2013-11-19 2014-04-16 武汉大学 一种基于隔离变压器的高压监测设备供电装置
DE102015000317A1 (de) 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
US10236115B2 (en) 2014-06-16 2019-03-19 Stmicroelectronics S.R.L. Integrated transformer
US9257834B1 (en) 2015-02-13 2016-02-09 The Silanna Group Pty Ltd. Single-laminate galvanic isolator assemblies
WO2017006363A1 (en) 2015-07-03 2017-01-12 Fuji Electric Co., Ltd. Isolator and isolator manufacturing method
US9812389B2 (en) 2015-10-01 2017-11-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
CN107919868A (zh) 2016-10-08 2018-04-17 北京中科格励微科技有限公司 一种数字信号隔离器
US20180130867A1 (en) 2016-11-09 2018-05-10 Analog Devices Global Magnetic isolators for increased voltage operations and related methods
CN206602009U (zh) 2017-03-16 2017-10-31 深圳市华云图科技有限公司 封装的多级绝缘升压变压器
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
US10074939B1 (en) 2017-08-08 2018-09-11 Allegro Microsystems, Llc Signal isolator having inductive and capacitive signal coupling
US10439065B2 (en) 2017-10-11 2019-10-08 Texas Instruments Incorporated Inverted leads for packaged isolation devices
US10749425B2 (en) * 2018-01-17 2020-08-18 Canon Kabushiki Kaisha Power supply apparatus and image forming apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142715A (zh) * 2005-03-15 2008-03-12 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
US20080080624A1 (en) * 2006-10-02 2008-04-03 Infineon Technologies Austria Ag Encoding Bits into Simultaneous Pulse Pairs
CN103715211A (zh) * 2012-10-01 2014-04-09 台湾积体电路制造股份有限公司 注入隔离器件及其形成方法
CN104871307A (zh) * 2012-12-19 2015-08-26 瑞萨电子株式会社 半导体装置
CN104022113A (zh) * 2014-06-16 2014-09-03 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器
CN106611741A (zh) * 2015-10-23 2017-05-03 亚德诺半导体集团 电介质堆叠，隔离设备并形成隔离设备的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670273A (zh) * 2020-12-24 2021-04-16 上海贝岭股份有限公司 隔离结构、数字隔离器及隔离结构的制造方法

Also Published As

Publication number Publication date
TW202017303A (zh) 2020-05-01
US11044022B2 (en) 2021-06-22
CN110875128B (zh) 2021-10-29
TWI726399B (zh) 2021-05-01
US20200076512A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
CN110875128B (zh) 背靠背隔离电路
US11657953B2 (en) Semiconductor device and semiconductor module
TWI740481B (zh) 場效電晶體
US10529796B2 (en) Galvanic isolation device
CN104603940B (zh) 半导体器件
US9941565B2 (en) Isolator and method of forming an isolator
US10204732B2 (en) Dielectric stack, an isolator device and method of forming an isolator device
US8004062B2 (en) Semiconductor device
US9000554B2 (en) Semiconductor device
US9929038B2 (en) Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US20080277761A1 (en) On-chip isolation capacitors, circuits therefrom, and methods for forming the same
KR20140116678A (ko) 박막형 공통모드필터 및 그 제조방법
US20140145297A1 (en) Mim-capacitor and method of manufacturing same
JP2021073687A (ja) 半導体装置
US20220068776A1 (en) Semiconductor device
US11387316B2 (en) Monolithic back-to-back isolation elements with floating top plate
US11756881B2 (en) Semiconductor device
US20240096788A1 (en) Semiconductor device
JP2018088553A (ja) 電界効果トランジスタおよび無線通信装置
DE102019122844A1 (de) Back-to-Back-Isolationsschaltung
WO2023171391A1 (ja) 絶縁チップおよび信号伝達装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220107

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Patentee before: Analog Devices Global Unlimited Co.

TR01 Transfer of patent right