TWI549222B - 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器 - Google Patents

絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器 Download PDF

Info

Publication number
TWI549222B
TWI549222B TW103106869A TW103106869A TWI549222B TW I549222 B TWI549222 B TW I549222B TW 103106869 A TW103106869 A TW 103106869A TW 103106869 A TW103106869 A TW 103106869A TW I549222 B TWI549222 B TW I549222B
Authority
TW
Taiwan
Prior art keywords
insulating
insulator
component
forming
trench
Prior art date
Application number
TW103106869A
Other languages
English (en)
Other versions
TW201442146A (zh
Inventor
勞倫斯 布蘭登 歐蘇麗文
Original Assignee
亞德諾半導體科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 亞德諾半導體科技公司 filed Critical 亞德諾半導體科技公司
Publication of TW201442146A publication Critical patent/TW201442146A/zh
Application granted granted Critical
Publication of TWI549222B publication Critical patent/TWI549222B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器
本揭示內容涉及在積體電路或晶片級尺寸上形成絕緣結構以及在典型積體電路封裝內包括此結構。
大多數電子電路在微電子電路內實施，通常被稱作「晶片」。此晶片包括承載囊封在塑膠殼內之微電子電路之半導體晶片。此使得晶片能夠接合或焊接至電路板等以形成更複雜之產品。許多微電子電路之應用可要求從電壓相對較低側(此處，例如電源線之間僅有幾伏之差)介面連接至電壓較高之組件，如可在能量、打信號、自動化、通信或電動機控制領域所見。還有一些安全關鍵應用，比如醫學應用，其中一定不允許高壓從電路向受監護之病人傳播。儘管此等高壓並非有意生成的，但是其可能在某些故障模式下發生，例如，若是電源產生故障。已知使用「隔離器」使電路之低壓側與高壓側彼此隔離。此等隔離器通常包含安裝在電路板上低壓側與高壓側之間之離散組件，比如信號變壓器。近來，「晶片級」隔離器已可用。在「晶片級」隔離器內，電路之低壓側與高壓側設置在提供積體電路時類型已知的塑膠封裝(比如，雙列直插式封裝)內。
晶片級隔離器內減小之尺寸開始使產生在非晶片級，即離散組 件隔離器內看不到之擊穿機制。
根據本發明之第一態樣，提供一種形成絕緣結構之方法，包括形成包括嵌在其內之至少一電氣或電子組件或電氣或電子組件之部份之絕緣區域及在絕緣區域的表面內形成表面結構。
表面結構可包括從否則會是絕緣區域之平面表面延伸或凹入絕緣區域之平面表面的特徵部。與使用平面表面相比，使用非平面表面增加表面上兩個點之間之放電路徑的長度。該增加之放電路徑長度用於抑制在絕緣體表面或兩個絕緣體之間之邊界處工作的擊穿機制。提供非平面表面亦使得表面之間之機械或化學接合的可能性更大。
在實施例中，表面結構包括複數個溝槽或複數個壁，或其組合。溝槽可看作是由壁界定。此結構導致了表面方向上之適度突變，且不受任何具體理論之限制。此突變似乎可有效抑制沿絕緣體表面之電流。此結構亦增強絕緣區域與絕緣鑄模化合物(在半導體封裝領域，當將半導體晶片放置在塑膠「晶片封裝」內時通常提供其)之間之機械鎖結。
絕緣區域可藉由在基板上方沈積複數個絕緣層形成。絕緣層可由聚醯亞胺或任何其他合適之材料形成。其他合適之絕緣體可包括苯並環丁烷(BCB)、環氧基樹脂及/或聚合物比如SU8(其在半導體製造中用作光刻膠)或絕緣氧化物，比如二氧化矽。基板可為絕緣基板，比如玻璃或聚合物或塑膠，或可為半導體基板，比如矽。部分耦合組件可設置在矽基板上。因此，使用傳統之積體電路程式技術，線圈(比如鋁線圈)可製造在矽基板上方。亦可使用其他金屬。線圈本身可被鈍化層，比如二氧化矽覆蓋。然後，由合適絕緣材料(比如，聚醯亞胺)製成之一或多個層可沈積在線圈上面。此使得可對聚醯亞胺之厚度進行控制，從而控制絕緣體之擊穿電壓。然後，可在聚醯亞胺 之上表面上方沈積第二線圈(例如，為鋁、金或其他合適之金屬)以便此兩個線圈配合形成變壓器。然後，可在附加線圈上方放置一或多個其他絕緣層，比如聚醯亞胺、BCB、SU8等。各絕緣層可位於每一前一層之上，並圍繞前一層之側面延伸。若需要，可製造嵌入其他絕緣體層之其他組件。最後，可對最外之絕緣體層進行遮蔽以及選擇性之蝕刻以在其內形成溝槽圖案，其在使用時可與鑄模化合物(或者實際上是其他絕緣化合物)相互接合以在最上面之聚醯亞胺層上方形成牢固之接合。此結構會防止由橫穿聚醯亞胺表面之漏電起痕造成之擊穿機制。
根據另一態樣，在積體電路封裝內提供絕緣結構，該絕緣結構包括嵌在絕緣結構內之電氣或電子組件或至少其部份，其中該絕緣結構具有紋理化或棱紋表面。
有利的是，絕緣結構可用於形成信號傳送組件，比如變壓器。絕緣結構可用於形成隔離器，其中至少執行輸入功能之第一電路在第一晶片上形成，至少執行輸出功能之第二電路在第二晶片上形成，且第一電路與第二電路藉由絕緣結構相互連接。第一晶粒及第二晶粒可在積體電路封裝內，即晶片內各自之引線框架上形成。絕緣結構可設置在第一晶片或第二晶片上，或在其他配置中可設置在第三晶片或基板上。在使用第三基板的情況下，第三基板無須是半導體基板，切可由任何合適之絕緣材料，比如玻璃、塑膠或聚合物形成。第三晶片可由其自身之引線框架承載，或可藉由第三基板與引線框架之間之絕緣層固定至其他引線框架之其中之一。然後，該兩個或三個基板可在插入塑膠積體電路封裝之過程中嵌入已知的鑄模化合物內。
根據另一個實施例，提供製造電氣裝置之方法，該電氣裝置包括至少一設置在承載用於與電路建立電連接之連接器的封裝內之電氣或電子組件，且其中該電路包括至少一囊封在絕緣體內之組件，該方 法包括形成複數個基本垂直於絕緣體之表面延伸的結構，並將囊封在絕緣體內之電路嵌入封裝內之鑄模化合物中，其中鑄模化合物與處於絕緣體表面的複數個結構接合。
如文中所用，術語「嵌入的」使得能夠有意形成至該至少一元件之連接區域或從該至少一元件有意形成連接區域，使得可與該元件電連接。
10‧‧‧隔離器
12‧‧‧接收電路
14‧‧‧輸入端子
16‧‧‧輸入端子
18‧‧‧處理電子器件
20‧‧‧隔離電路
22‧‧‧第一變壓器線圈
23‧‧‧絕緣材料
24‧‧‧第二變壓器線圈
30‧‧‧輸出電路
32‧‧‧電子電路
50‧‧‧基板
52‧‧‧第一線圈
53‧‧‧絕緣體層
54‧‧‧最外部分
56‧‧‧最內部分
60‧‧‧軌道
62‧‧‧接合焊盤區域
70‧‧‧金屬層
72‧‧‧第一通孔
74‧‧‧金屬軌道
76‧‧‧通孔
80‧‧‧接合焊盤區域
82‧‧‧薄鈍化層
90‧‧‧第一絕緣體層
92‧‧‧第二疊加絕緣體層
100‧‧‧第二金屬層
110‧‧‧接合焊盤
112‧‧‧第三絕緣體層
113‧‧‧連接孔
114‧‧‧第四絕緣體層
120‧‧‧溝槽
132‧‧‧連接區段
140‧‧‧平面之區域
160‧‧‧積體電路封裝
162‧‧‧引腳
170‧‧‧鑄模化合物
174‧‧‧伸展區段
200‧‧‧第一晶片
202‧‧‧第一引線框架
204‧‧‧線互連
210‧‧‧晶片
212‧‧‧第二引線框架
220‧‧‧連接
230‧‧‧連接
240‧‧‧第一絕緣體層
242‧‧‧第一接合焊盤
250‧‧‧金屬條
252‧‧‧接合焊盤
254‧‧‧通孔
260‧‧‧第二絕緣體層
270‧‧‧第二線圈
272‧‧‧接合焊盤
280‧‧‧第三絕緣體層
290‧‧‧壁
292‧‧‧溝槽
300‧‧‧金屬螺旋體
310‧‧‧第四絕緣體層
320‧‧‧接合焊盤
330‧‧‧表面結構
350‧‧‧單個絕緣體層
360‧‧‧金屬層
370‧‧‧金屬層
現在將僅通過非限制性實例參考附圖描述本發明，其中：圖1係隔離器的示意圖，其通過使用可與形成超大規模集成(VLSI)電子電路相當的技術在基板上形成之中間變壓器而在輸入電路與輸出電路之間提供電流隔離；圖2係貫穿隔離變壓器的剖面圖，其一個線圈在基板上方形成，第二線圈嵌入絕緣體內，並且表面結構在最高的絕緣體層形成；圖3係第一表面結構組態的平面圖；圖4展示對圖3之平面圖的修改；圖5係第二表面結構配置的平面圖；圖6展示對圖5之配置的修改；圖7係另一個表面圖案的平面圖；圖8係另一個表面圖案的平面圖；圖9係部分地在半導體基板上方形成之絕緣結構內形成以及嵌入積體電路封裝內之鑄模化合物中之變壓器的示意圖；圖10係包括承載在兩個引線框架上之三個晶粒之雙列直插式封裝隔離器的平面圖；圖11係展示絕緣結構之另一種組態的示意圖；圖12係繪示絕緣結構之另一種變形的示意圖；圖13係另一種絕緣結構及其內基於變壓器之隔離器的示意圖； 以及圖14係其內具有基於電容器之隔離器之絕緣結構的示意圖。
圖1示意性地表示信號隔離器內之組件，該信號隔離器用於在第一電壓或第一電壓範圍(其可為相對較高之電壓)接收輸入信號，並在較低之電壓下傳送輸入信號以便其他組件(未展示，比如微處理器)處理。此隔離器10通常包括具有用於接收輸入信號之輸入端子14及16之接收電路12及用於將信號轉換成適合藉由隔離電路20傳輸的形式的處理電子器件18。處理電子器件18可例如藉由將電壓轉換至頻域來對電壓進行編碼，或當邏輯信號被斷言時可藉由向隔離電路提供高頻正弦波，以及當邏輯信號未被斷言時藉由抑制向隔離電路提供正弦波來對邏輯信號進行編碼。在本實例中，隔離電路20包括磁耦合至第二變壓器線圈24之第一變壓器線圈22。磁耦合可只是線圈彼此相對接近的結果。線圈被絕緣材料23分開。有利的是，其中一個線圈或兩個線圈亦嵌入絕緣材料中。線圈22之輸出被提供至輸出電路30，此處另一個電子電路32對從第二線圈24接收之信號進行處理以重建提供至驅動電路12的輸入信號之表示。圖1中所示配置被大大簡化，例如，單個通道可包括兩個變壓器，以便可以差動方式，或調變相位或頻率之方式傳送信號。此外，理想的是將信號從電路30之低壓側發送回電壓較高側12，因此可以雙向方式提供各組件，且隔離器可用於以雙向方式傳送信號，或可提供附加隔離器以便部份隔離器可專用於向一個方向傳輸資料，而其他隔離器可專用於向另一個方向傳輸資料。此外，若輸入接收器電路12無法從其所連接之設備獲得電能，則亦有可能使用變壓器來供電以使接收器電路運行。
如圖1所示，接收器電路12、隔離器20及輸出電路30已設置在各自之基板上。理想的是在高壓側之接收器及低壓輸出側電路30設置在 各自之基板上，但是該等基板之任一者可視需要併入隔離器20。
圖2係隔離器20之實施例的剖面圖。該圖並非按比例繪製，尤其是基板50之厚度比圖2中所示大很多。在圖2所示之配置中，基板50(比如，半導體晶圓)充當用於形成基於變壓器之信號隔離器的絕緣結構之載體。形成螺旋狀金屬軌道之第一線圈52設置在基板50的表面。絕緣體層53(比如，二氧化矽)使金屬軌道與基板絕緣。金屬軌道可由鋁、金或任何其他合適之金屬形成。亦可使用其他導電材料。螺旋形軌道之特性是形成與螺旋形軌道52之徑向最外大部分54的連接，且亦必須形成與螺旋形軌道52之徑向最內部分56的連接。與最外部分54之連接藉由延伸用於形成螺旋形的金屬層可很容易實現，以便其形成朝接合焊盤區域62延伸之軌道60。與螺旋形之最內部分56的連接須在螺旋形之平面之上或之下的平面內形成。在圖2所示之配置中，已決定藉由，例如形成高摻雜區域或另一個金屬層70(其藉由第一通孔72連接至區域56並藉由另一個通孔76連接至金屬軌道74之另一區段)在螺旋形導體52之平面之下形成互聯70。因此，另一個絕緣氧化物層(未展示)可位於金屬層70下方以將其與基板絕緣。金屬軌道74的另一區段朝接合焊盤區域80延伸。金屬軌道可被薄鈍化層82(比如，二氧化矽或一些其他絕緣體)覆蓋，除了鈍化被蝕刻掉之接合焊盤區域62及80之外。此項技術者已知此結構的製造，因此本文無需贅描述。
此項技術者已知在介質擊穿發生之前，絕緣體通常能夠耐受其兩端之最大電場，且藉由絕緣體之導電路徑斷開。電場以伏特每單位距離表示，因此獲得高擊穿電壓之關鍵是能夠控制絕緣體的厚度。聚醯亞胺是適合用作絕緣體之化合物，此是因為其具有大約800至900伏每μm之擊穿電壓，並且在半導體製程之環境下相對容易操作且自身很平整。積體電路製造中常用之其他絕緣材料包括BCB及SU8。亦可 使用其他絕緣聚合物及氧化物。如圖2所示，第一絕緣體層90(例如，為聚醯亞胺)沈積在基板50及鈍化層82區域(第一線圈52在其內形成)上方。然後，第二疊加絕緣體層92(比如，聚醯亞胺)在第一區域90上方形成以增加絕緣體之厚度。允許區域92之端部包裹區域90的端部，使得絕緣結構在深度及橫向延伸上均增大。在是聚醯亞胺之情況下，各沈積步驟通常使絕緣體之厚度增大10至16微米。因此，在兩個沈積步驟之後，絕緣體通常為20至32微米厚。必要或理想的話，可進一步沈積層以形成更厚之結構。此等厚度相對控制得很好，可由製造者選擇。接下來，在層92上方沈積第二金屬層100並使其圖案化以形成例如與第一螺旋形軌道合作以形成變壓器之第二螺旋形軌道。第二金屬層100可為鋁或其他合適之金屬，比如金。與第一導電螺旋形軌道一樣，需要與該螺旋形軌道之最中心部分及邊緣部分形成連接。為了便於繪示，與外邊緣部分之連接已省略且可假設其位於圖2之平面之上或之下，而中心部分已展示且表示為接合焊盤110。
形成第二螺旋形導電軌道100之後，在第二層92及螺旋形軌道100上方沈積第三絕緣體層112，比如聚醯亞胺。層112延伸超出層92並與其重疊。形成層112之後，對其進行掩埋，然後進行選擇性蝕刻以開出至接合焊盤110之連接孔113。在接合焊盤之空間範圍使得製造者能夠可靠地形成更深的蝕刻以形成孔113以在後續之蝕刻步驟中到達接合焊盤的情況下，可省略該步驟，稍後將對此進行描述。
形成第三絕緣體層112之後，可在其上方沈積第四絕緣層，比如聚醯亞胺層114。第四層114亦可有利地到達前一層，即第三層112之邊緣周圍。沈積並固化第四層114之後，選擇性地對其進行遮蔽以便可在層114內形成表面結構，然後藉由例如等離子蝕刻或其他合適之蝕刻程序對表面結構進行蝕刻以形成一系列部分地或完全穿過層114之深度延伸的溝槽120。該蝕刻亦可足以藉由作用於掩模內更寬之孔 來穿透以暴露接合焊盤110。
圖3是蝕刻得到的可在第四絕緣層114內形成之溝槽圖案的平面圖。俯視時，對層進行蝕刻以形成同心正方形或矩形之圖案。矩形可具有如圖3所示的圓角，或可由基本上交叉90°之溝槽形成。溝槽120之圖案包裹接合焊盤110使得任何試圖沿絕緣層114之表面形成的擊穿路徑須進一步移動很大距離，且如稍後所解釋般，該結構亦提供特徵部來說明與黏合劑或鑄模化合物之鎖結。
圖4繪示對圖3中所示配置的變形，圖3中之壁或者溝槽是不連續的。設計者可自由使用此等選擇之任何一個。在本實例中，壁不連續，使得一個溝槽能夠借助連接區段132延伸入徑向相鄰之溝槽。
壁或溝槽圖案不需要由基本上為矩形之特徵部形成，且圖5及6展示由基本上為圓形或橢圓形之壁或溝槽(其可包括延伸橫跨溝槽的橋或穿過壁之孔)形成之可替代圖案，與結合圖3及4所描述的相似。如所示，大體上是平面之區域140在最外面之溝槽或壁的圍繞，且可不對此等區域進行圖案化，或可在此等區域內形成其他圖案，例如弓形溝槽或壁。
可使用其他圖案化之結構，例如如圖7所示之蜂窩結構，或如圖8所示之塊料鋪砌組態。此等結構僅作為實例給出，亦可提供其他結構，無論其為幾何形狀或基本不規則的形狀。
圖9示意性地繪示當封裝在積體電路封裝160內時結合圖2討論之基於變壓器的隔離器。為了便於繪示，組件未按比例展示，且與圖1相比，儘管應理解相應組件包括在積體電路封裝160內，但是僅繪示隔離器20，接收器電路12及輸出電路30未展示。在本實例中，封裝160為引腳162設置在其相對側之雙列直插式。
為了便於繪示，已展示一些與接合焊盤之接合，應理解此等接合從接合焊盤延伸至引線框架，如稍後將結合圖10描述般。
封裝160內之各種晶粒保持在用於將其保持在適當位置，充當絕緣體並提供環境保護之鑄模化合物170內。如在伸展區段174更詳細地展示般，鑄模化合物170延伸入在第四絕緣體層114內形成之溝槽120中，從而增強了鑄模化合物170與絕緣結構之間之機械及化學接合。由於絕緣結構的表面(即，第四層114)與鑄模化合物170之間之任何間隙可導致擊穿路徑，因此此是有利的。此外，使用時，隨著半導體組件老化，鑄模化合物與其內形成之半導體晶粒之間有可能發生層離。層離導致形成間隙，間隙可引起表面擊穿機制。由表面結構引起之增強的機械接合減輕了絕緣組件與鑄模化合物170之間發生此層離之危險，從而延長組件之壽命，並使得製造商能夠提供可保證在擊穿可能發生之前耐受其高壓側與低壓側之間之較高電壓的組件。
如上結合圖9所述，積體電路封裝內之各種晶粒需要彼此連接且需要與引腳162連接。圖10展示其內之接收器電路12承載在第一引線框架202上安裝之第一晶片200上之三晶片隔離器的組態。在晶片200上之接合焊盤與引線框架202之相應接合區域之間形成線互連例如204。在圖10所示的配置中，輸出電路30在晶片210上形成，晶片210與隔離器20一起承載在第二引線框架212上。線連接在第一晶片200與至隔離器20之第一變壓器線圈之相應的高壓連接之間延伸。一個此連接之實例由220指示。類似地，連接例如230在第二變壓器線圈與晶片210之間延伸。整個配置嵌入以上結合圖9描述之鑄模化合物170內。在圖10所示之配置中，為高壓側之變壓器線圈提供公共回線連接，且為低壓側之變壓器線圈提供單獨之公共回線連接以減少至隔離器20的互連之數量。
圖11展示圖2所示配置之另一種變化，使得最低之變壓器線圈230在絕緣層(比如基板50之上之鈍化層82)上方形成。第一線圈230可嵌入第一絕緣體層240，比如聚醯亞胺、BCB、SU8或其他合適之絕 緣體內。如所示，至第一線圈230之最外面的連接可藉由使金屬化延伸至第一接合焊盤242形成，至線圈230之最內部分之連接可藉由在基板上方(以及在放置在基板上方之絕緣層53頂部，若基板是矽50)形成之在另一個接合焊盤252與通孔254(其延伸穿過鈍化層82(或其他絕緣層)到達線圈230之最內部分)之間延伸之另一個金屬條250形成。第二絕緣體層260在第一層240上方形成，且包裹層240的邊緣以將其圍住。層260限定線圈間之最小距離，並因此限定變壓器之線圈之間的擊穿電壓。接下來，藉由金屬沈積及圖案化在第二絕緣層260上方形成第二線圈270。至線圈之徑向最內部分的連接由接合焊盤272表示，而線圈之最外部分未展示且假設其位於圖平面之上或之下。接下來，在第二線圈270上方沈積第三絕緣體層280。因此，將該配置與圖2中所示之配置相比，可看出被對應之溝槽292圍繞的壁290形式之表面圖案在第三層280而非另一聚醯亞胺層(第四層)內形成。為了便於繪示，僅顯示一個壁290被對應之溝槽圍繞，但是應假設可製造多個壁。為了簡單起見，第一絕緣層、第二絕緣層及第三(或實際為另一個)絕緣層可由相同材料製成，但此並非必須的。
本文描述之配置並不局限於變壓器的製造，如圖12所示，可僅形成單個金屬螺旋體300以製造感應器。因此，除了已省略第一螺旋形感應器230及連接其之金屬層之外，圖12中所示配置與圖11中所示配置相似。此外，僅展示有可能之其他變化，已沈積了第四絕緣體層310以上覆並圍繞其他層，然後，一旦絕緣結構已被放置在積體電路封裝內，對第四絕緣體層進行遮蔽及蝕刻以斷開至接合焊盤320之連接以及形成表面結構330以說明與鑄模化合物接合。組件280下方之層240及層260可看做是在基板上方形成M個層，組件280上方之層或每一層可看作是形成其他N個層。
圖13展示與圖2相似的其他變化，且相同部件已經以相同之附圖 標記標示。將圖13與圖2比較，第三層92及第四層114已被其內形成有溝槽120之單個絕緣體層350(例如，聚醯亞胺)代替。圖13中展示至接合焊盤80及110之連接。
圖14與圖13的相似程度在於最上面的絕緣體層350覆蓋最上面之金屬層360，與圖11的相似之處在於下部金屬層370已在鈍化層82上方形成。然而在文中，金屬層360及金屬層370未被圖案化以形成感應器，而是形成電容器之極板。在鈍化層82下方以及氧化物層53上方之最底金屬層74可用於提供至電容器之最低極板的連接。
使用時，此等變形之各可嵌入鑄模化合物中。
因此，有可能藉由以下之至少之一提高絕緣結構之擊穿電壓：a)加長橫跨絕緣結構最上面之表面的表面擊穿路徑；以及b)增強絕緣結構與其他絕緣材料，比如鑄模化合物之間之黏合。
本文描述之配置的另一個優點是在對聚醯亞胺進行遮蔽及蝕刻以開孔以形成與接合焊盤之電接觸之同時製造表面結構。因此，可藉由提供此結構來有效增強所描述的擊穿電壓，而無額外費用。
50‧‧‧基板
112‧‧‧第三絕緣體層
114‧‧‧第四絕緣體層
120‧‧‧溝槽
160‧‧‧積體電路封裝
162‧‧‧引腳
170‧‧‧鑄模化合物
174‧‧‧伸展區段

Claims (19)

  1. 一種形成一絕緣結構之方法，包括：形成一絕緣區域，一電氣組件至少部分嵌在其內，及在該絕緣區域之一表面上形成一非平面表面結構，其中該非平面表面結構至少包含個別相鄰於該電氣組件之一第一側及一第二側之一第一溝槽及一第二溝槽，及其中至少該第一溝槽及該第二溝槽延伸入該絕緣區域之一最上層。
  2. 如請求項1之方法，其中形成該絕緣區域之步驟包括在一基板上方沈積M個絕緣體層，M為大於或等於一之一整數。
  3. 如請求項2之方法，其進一步包括在該第M個絕緣體層上方形成一第一組件或一第二組件的部份。
  4. 如請求項3之方法，其進一步包括在該M個絕緣體層及其上形成之該或各組件上方沈積N個絕緣體層。
  5. 如請求項4之方法，其進一步包括選擇性地蝕刻最上面之絕緣體層以在其上形成複數個溝槽。
  6. 如請求項4之方法，其進一步包括在沈積該M個絕緣體層之前，形成一第三組件或該第二組件之部份。
  7. 如請求項4之方法，其進一步包括在一基板上形成一第三組件或該第二組件之部份，並在包含該組件或該組件之部份之該部分基板上方沈積該M個絕緣體層。
  8. 如請求項7之方法，其中該第二組件為一變壓器，該變壓器包括在M個絕緣體層之下形成之一第一線圈及在該第M個絕緣體層與N個絕緣體層之間形成之一第二線圈。
  9. 如請求項1之方法，其進一步包括將該絕緣結構封裝在一積體電 路封裝內，其中該絕緣結構嵌入該積體電路封裝內之封裝鑄模化合物中。
  10. 如請求項2之方法，其中該等絕緣體層是藉由沈積並固化聚醯亞胺，或其他絕緣聚合物或氧化物層形成的。
  11. 一種形成用於在一第一電位接收一輸入並在一第二電位將該輸入轉換成一輸出之一隔離器的方法，該方法包括：在一第一半導體基板上形成一輸入電路，在一第二半導體基板上形成一輸出電路，以及藉由一變壓器使該輸入電路與該輸出電路互連，其中包含形成該變壓器至少部分嵌在其內之一絕緣區域，在該絕緣區域之一表面上形成一非平面表面結構，其中該非平面表面結構至少包含個別相鄰於該變壓器之一第一側及一第二側之一第一溝槽及一第二溝槽，及其中至少該第一溝槽及該第二溝槽延伸入該絕緣區域之一最上層，該變壓器包括在M個絕緣體層之下形成之一第一線圈及在該第M個絕緣體層與N個絕緣體層之間形成之一第二線圈，其中該變壓器在一第三半導體基板上形成，該M個絕緣體層係沈積於包含該第一線圈之該第三半導體基板之一部份上，該N個絕緣體層係沈積於該M個絕緣體層上。
  12. 如請求項11之方法，其中該隔離器使用與形成積體電路相容或用於形成積體電路之製造技術形成，且該隔離器封裝在晶片級封裝內。
  13. 一種積體電路封裝內之絕緣結構，該絕緣結構包括至少部分嵌在其內之一電氣組件，其中該絕緣結構具有一紋理化或棱紋(ribbed)表面，在該絕緣結構之一表面上具有一非平面表面結構，其中該非平面表面結構至少包含個別相鄰於該電氣組件之一第一側及一第二側之一第一溝槽及一第二溝槽，及其中至少 該第一溝槽及該第二溝槽延伸入該絕緣結構之一最上層。
  14. 如請求項13之絕緣結構，其進一步包括將該絕緣結構保持在該積體電路封裝內之鑄模化合物，該鑄模化合物與該絕緣結構之該紋理化或棱紋表面在該積體電路封裝內接合。
  15. 如請求項13之絕緣結構，其中該絕緣結構在一第一基板上方形成，一信號傳送組件之第一部份在該第一基板上或上方形成，該信號傳送組件之一第二部分嵌入該絕緣結構中。
  16. 如請求項15之絕緣結構，其中該信號傳送組件為具有第一線圈及第二線圈之一變壓器。
  17. 一種隔離器，包括用於至少接收一輸入信號之一第一電路，用於至少輸出一輸出信號之一第二電路及在請求項13中之絕緣結構內形成之一變壓器。
  18. 如請求項17之隔離器，其中至少該第一電路及該第二電路在各自之基板上形成，承載於該積體電路封裝內之各自的引線框架上。
  19. 一種製造包括至少一電氣或電子電路之電氣裝置的方法，該至少一電氣或電子電路設置在承載用於與該電路建立電連接之連接器的一封裝內，且其中該電路包括囊封在一絕緣體內之至少一組件，該方法包括形成多個基本垂直於該絕緣體之一表面延伸的結構，其中該等結構至少包含個別相鄰於該至少一組件之一第一側及一第二側之一第一溝槽及一第二溝槽，及其中至少該第一溝槽及該第二溝槽延伸入該絕緣體之一最上層，並將囊封在該絕緣體內之電路嵌入該封裝內的鑄模化合物中，其中該鑄模化合物與在該絕緣體表面之複數個結構接合。
TW103106869A 2013-03-07 2014-02-27 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器 TWI549222B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/788,410 US9929038B2 (en) 2013-03-07 2013-03-07 Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure

Publications (2)

Publication Number Publication Date
TW201442146A TW201442146A (zh) 2014-11-01
TWI549222B true TWI549222B (zh) 2016-09-11

Family

ID=50179493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106869A TWI549222B (zh) 2013-03-07 2014-02-27 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器

Country Status (4)

Country Link
US (1) US9929038B2 (zh)
EP (1) EP2775522B1 (zh)
CN (1) CN104037172B (zh)
TW (1) TWI549222B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929038B2 (en) 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
JP6591637B2 (ja) * 2013-11-13 2019-10-16 ローム株式会社 半導体装置および半導体モジュール
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6522402B2 (ja) 2015-04-16 2019-05-29 ローム株式会社 半導体装置
CN105161488A (zh) * 2015-08-31 2015-12-16 中国科学院自动化研究所 一种磁耦数字隔离器及其编解码方法
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US10497506B2 (en) * 2015-12-18 2019-12-03 Texas Instruments Incorporated Methods and apparatus for isolation barrier with integrated magnetics for high power modules
ITUA20162049A1 (it) 2016-03-25 2017-09-25 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso
US10505258B2 (en) 2016-08-02 2019-12-10 Analog Devices Global Unlimited Company Radio frequency isolator
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
US20180130867A1 (en) * 2016-11-09 2018-05-10 Analog Devices Global Magnetic isolators for increased voltage operations and related methods
GB2557614A (en) * 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
US10290532B2 (en) 2017-05-19 2019-05-14 Analog Devices Global Forming an isolation barrier in an isolator
US10236221B2 (en) 2017-05-19 2019-03-19 Analog Devices Global Forming an isolation barrier in an isolator
US11044022B2 (en) 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
US11538766B2 (en) 2019-02-26 2022-12-27 Texas Instruments Incorporated Isolated transformer with integrated shield topology for reduced EMI
CN110417438A (zh) * 2019-07-31 2019-11-05 江西晶磊科技有限公司 一种磁耦合隔离通讯模块
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
US11728090B2 (en) 2020-02-10 2023-08-15 Analog Devices International Unlimited Company Micro-scale device with floating conductive layer
JP7189172B2 (ja) * 2020-03-19 2022-12-13 株式会社東芝 アイソレータ
US11476045B2 (en) 2020-05-29 2022-10-18 Analog Devices International Unlimited Company Electric field grading protection design surrounding a galvanic or capacitive isolator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011761A1 (en) * 1998-01-20 2001-08-09 Shinya Imoto Semiconductor device
US20060077028A1 (en) * 2004-10-08 2006-04-13 Kai-Yi Huang Integrated transformer with stack structure
US20110095392A1 (en) * 2009-10-28 2011-04-28 Infineon Technologies Austria Ag High voltage resistance coupling structure
US20120168901A1 (en) * 2010-12-29 2012-07-05 Stmicroelectronics S.R.L. Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119733A (ja) 1982-12-24 1984-07-11 Toshiba Corp 半導体装置
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US7335965B2 (en) 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP3448025B2 (ja) 2000-10-31 2003-09-16 松下電器産業株式会社 半導体装置の製造方法
JP2003318269A (ja) 2002-04-24 2003-11-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10232642B4 (de) * 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US7067905B2 (en) 2002-08-08 2006-06-27 Micron Technology, Inc. Packaged microelectronic devices including first and second casings
US7489526B2 (en) 2004-08-20 2009-02-10 Analog Devices, Inc. Power and information signal transfer using micro-transformers
JP2006100481A (ja) 2004-09-29 2006-04-13 Nec Electronics Corp 半導体装置
US20060075836A1 (en) 2004-10-13 2006-04-13 Anis Zribi Pressure sensor and method of operation thereof
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
DE102005025083B4 (de) 2005-05-30 2007-05-24 Infineon Technologies Ag Thermoplast-Duroplast-Verbund und Verfahren zum Verbinden eines thermoplastischen Materials mit einem duroplastischen Material
US7839605B2 (en) * 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit
US9105391B2 (en) 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
JP5045219B2 (ja) 2007-04-27 2012-10-10 富士電機株式会社 マイクロトランスの製造方法
ITTO20070325A1 (it) * 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
KR101042253B1 (ko) 2007-10-10 2011-06-17 주식회사 동부하이텍 반도체 소자의 소자분리막 형성 방법
KR100951695B1 (ko) 2007-12-24 2010-04-07 (주)페타리 아이솔레이터 및 그 제조 방법
US8446243B2 (en) 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
KR20110083620A (ko) 2008-11-14 2011-07-20 가부시키가이샤후지쿠라 수지 다층 디바이스 및 그 제조 방법
US8614616B2 (en) 2011-01-18 2013-12-24 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US8519506B2 (en) * 2011-06-28 2013-08-27 National Semiconductor Corporation Thermally conductive substrate for galvanic isolation
CN202210461U (zh) * 2011-08-10 2012-05-02 武汉市华兴特种变压器制造有限公司 环氧树脂浇注式轻型高压试验变压器
US8378776B1 (en) * 2011-08-26 2013-02-19 National Semiconductor Corporation Semiconductor structure with galvanically-isolated signal and power paths
US9117786B2 (en) * 2012-12-04 2015-08-25 Infineon Technologies Ag Chip module, an insulation material and a method for fabricating a chip module
US8987859B2 (en) 2012-12-04 2015-03-24 Intel Corporation Techniques for enhancing dielectric breakdown performance
JP6091206B2 (ja) 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
DE102013100622B4 (de) 2013-01-22 2018-03-01 Phoenix Contact Gmbh & Co. Kg Leiterplatte im Lagenaufbau
US9929038B2 (en) 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
CN104022113B (zh) 2014-06-16 2018-09-11 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011761A1 (en) * 1998-01-20 2001-08-09 Shinya Imoto Semiconductor device
US20060077028A1 (en) * 2004-10-08 2006-04-13 Kai-Yi Huang Integrated transformer with stack structure
US20110095392A1 (en) * 2009-10-28 2011-04-28 Infineon Technologies Austria Ag High voltage resistance coupling structure
US20120168901A1 (en) * 2010-12-29 2012-07-05 Stmicroelectronics S.R.L. Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process

Also Published As

Publication number Publication date
US9929038B2 (en) 2018-03-27
CN104037172A (zh) 2014-09-10
TW201442146A (zh) 2014-11-01
CN104037172B (zh) 2018-07-10
US20140252533A1 (en) 2014-09-11
EP2775522A1 (en) 2014-09-10
EP2775522B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
TWI549222B (zh) 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器
US10157974B2 (en) Semiconductor device and method of manufacturing the same
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US10483199B2 (en) Semiconductor device with coils in different wiring layers
US8344478B2 (en) Inductors having inductor axis parallel to substrate surface
US10115684B2 (en) Semiconductor device
US8722459B2 (en) Methods of forming 3-D circuits with integrated passive devices
CN106611741B (zh) 电介质堆叠，隔离设备并形成隔离设备的方法
US8436707B2 (en) System and method for integrated inductor
US9941565B2 (en) Isolator and method of forming an isolator
CN103579096A (zh) 半导体器件及其制造方法
US9123730B2 (en) Semiconductor device having through silicon trench shielding structure surrounding RF circuit