CN105161488A - 一种磁耦数字隔离器及其编解码方法 - Google Patents

Abstract

本发明公开了一种磁耦数字隔离器及其编码方法，包括编码电路、双微型变压器及解码电路，编码电路用于对输入信号进行编码，分别形成第一脉冲信号和第二脉冲信号；双微型变压器用于对第一、第二脉冲信号进行耦合传输；解码电路用于对耦合传输后的第一、第二脉冲信号进行解码并合并，得到输出信号。本发明采用单通道双变压器，实现编解码电路简化、信号传输频率更高、性能更加稳定、可靠的目的。

Description

一种磁耦数字隔离器及其编解码方法

技术领域

本发明涉及信号传输技术领域，尤其涉及一种磁耦数字隔离器及其编解码方法。

背景技术

在一个完整信号链路中，数字隔离器起着信号隔离、电气绝缘等作用。现在的电子系统设计正面临着高速、高性能和高可靠性的挑战，而目前在信号处理链路中数字隔离器仍是相对独立的器件。因此，数字隔离器的性能对于整个系统的影响正日益受到设计人员的关注。

目前，磁耦数字隔离器普遍采用的是美国ADI(Analogdevice,inc)公司提出一种基于芯片级变压器隔离方案的脉冲调制iCoupler技术。与传统的光电耦合器所采用的发光二极管(LED)与光敏三极管的组合相比，具有更高的数据传输速率、时序精度和瞬态共模抑制能力。同时也消除了光电耦合中不稳定的电流传输率，非线性传输，温度和使用寿命等方面的问题。但是iCoupler技术采用脉冲个数编码方法，编解码方案复杂，电路不易实现，且由于其双脉冲编码的特定方法必然导致数据处理时间过长，传输速率受到很大限制，存在一定的局限性，制约着磁耦数字隔离器的进一步发展和应用。

发明内容

(一)要解决的技术问题

本发明的目的在于，提供一种磁耦数字隔离器及其编解码方法，将原使用的单通道单变压器改为单通道双变压器，实现编解码电路简化、信号传输频率更高、性能更加稳定、可靠的目的。

(二)技术方案

本发明提供一种磁耦数字隔离器，包括编码电路、双微型变压器及解码电路，其中：

编码电路用于对输入信号进行编码，分别形成第一脉冲信号和第二脉冲信号；

双微型变压器用于对所述第一脉冲信号和第二脉冲信号进行耦合传输；

解码电路用于对耦合传输后的第一脉冲信号和第二脉冲信号进行解码并合并，得到输出信号。

本发明还提供一种磁耦数字隔离器的编解码方法，包括：

S1，对输入信号进行滤波处理；

S2，对滤波后的输入信号进行编码，分别得到第一脉冲信号及第二脉冲信号；

S3，对第一脉冲信号及第二脉冲信号进行耦合传输；

S4，对耦合传输后的第一脉冲信号及第二脉冲信号进行整形滤波处理；

S5，对整形滤波处理后的第一脉冲信号及第二脉冲信号进行解码并合并，得到输出信号。

(三)有益效果

本发明具有以下优点：

1、系统可靠性提高：现有技术是将原信号的上升沿和下降沿用不同数目的脉冲加以区分，采用这种处理方式的编解码电路比较复杂，而本发明采用双变压器通道进行上升沿和下降沿分别编码独立传递，电路结构大大简化，具有较高的可靠性和稳定性。

2、响应速度快、工作频率高：本发明采用双变压器通道，编解码过程减少了信号传输过程中的延时，从而提高了电路的工作频率。

附图说明

图1为本发明实施例提供的磁耦数字信号隔离器电路原理框图示意图；

图2为本发明实施例提供的磁耦数字隔离器结构示意图；

图3为本发明实施例提供的微型变压器结构示意图；

图4为本发明实施例提供的磁耦数字隔离器中各关键节点的信号波形示意图。

具体实施方式

本发明提供一种磁耦数字隔离器，包括编码电路、双微型变压器及解码电路，编码电路用于对输入信号进行编码，分别形成第一脉冲信号和第二脉冲信号；双微型变压器用于对第一、第二脉冲信号进行耦合传输；解码电路用于对耦合传输后的第一、第二脉冲信号进行解码并合并，得到输出信号。本发明采用单通道双变压器，实现编解码电路简化、信号传输频率更高、性能更加稳定、可靠的目的。

根据本发明的一种实施方式，编码电路包括上升沿编码电路及下降沿编码电路，上升沿编码电路用于对输入信号的上升沿进行检测，得到第一脉冲信号，下降沿编码电路用于对输入信号的下降沿进行检测，得到第二脉冲信号。

根据本发明的一种实施方式，编码电路还包括自动刷新电路，用于定时刷新对应电平脉冲，防止长时间无变化时次级信号误动作。

根据本发明的一种实施方式，上升沿编码电路包含有上升沿检测电路、上升沿延时电路和第一编码电路，用于检测到上升沿时，对脉冲编码，并延时输出第一脉冲信号，下降沿编码电路包含有下降沿检测电路、下降沿延时电路和第二编码电路，用于检测到下降沿时，对脉冲编码，并延时输出第二脉冲信号，其中，设置延时电路的目的在于避免编码脉冲与刷新脉冲的冲突。

根据本发明的一种实施方式，双微型变压器包括第一微型变压器及第二微型变压器，第一微型变压器用于传输第一脉冲信号，第二微型变压器用于传输第二脉冲信号。

根据本发明的一种实施方式，第一微型变压器及第二微型变压器均由基板、初级金属线圈、次级金属线圈和隔离层构成。优选地，第一微型变压器及第二微型变压器可以共用一块基板，基板可采用硅晶圆；初级金属线圈和次级金属线圈可采用CMOS金属层，线圈材料可选用铜；隔离层可选用抗高击穿电压的聚酰亚胺层。

根据本发明的一种实施方式，解码电路包括上升沿解码电路、下降沿解码电路和信号合成电路，上升沿解码电路用于对第一脉冲信号进行解码，得到第一解码信号，下降沿解码电路用于对第二脉冲信号进行解码，得到第二解码信号，信号合成电路用于对所述第一解码信号及第二解码信号进行合并，得到输出信号。

根据本发明的一种实施方式，磁耦数字隔离器还包括滤波电路，用于对输入信号进行滤波处理后，将输入信号传输至编码电路。

根据本发明的一种实施方式，滤波电路及所述编码电路封装在第一芯片中，作为双微型变压器的初级端集成电路，初级端集成电路可采用标准CMOS工艺、BICMOS工艺或Bipolar工艺实现，双微型变压器与初级端集成电路通过金属键合丝进行连接，金属键合丝可选用金、铜等材料。

根据本发明的一种实施方式，磁耦数字隔离器还包括整形滤波电路，用于对双微型变压器输出的第一脉冲信号和第二脉冲信号进行整形滤波处理后，将第一脉冲信号和第二脉冲信号传输至解码电路。

根据本发明的一种实施方式，滤波整流电路及解码电路封装在第二芯片中，作为双微型变压器的次级端集成电路，次级端集成电路可采用标准CMOS工艺、BICMOS工艺或Bipolar工艺实现，双微型变压器与次级端集成电路通过金属键合丝进行连接，金属键合丝可选用金、铜等材料。

本发明还提供一种磁耦数字隔离器的编解码方法，包括：

S1，对输入信号进行滤波处理；

S2，对滤波后的输入信号进行编码，分别得到第一脉冲信号及第二脉冲信号；

S3，对第一脉冲信号及第二脉冲信号进行耦合传输；

S4，对耦合传输后的第一脉冲信号及第二脉冲信号进行整形滤波处理；

S5，对整形滤波处理后的第一脉冲信号及第二脉冲信号进行解码并合并，得到输出信号。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1为本发明实施例提供的磁耦数字信号隔离器电路原理框图示意图，如图1所示，磁耦数字隔离器由滤波电路100、编码电路200、双微型变压器300、整形滤波电路400和解码电路500组成。数字隔离器的输入端口与输出端口通过双微型变压器的电磁耦合进行信号传递，实现完全的电器隔离。

滤波电路100用于输入信号滤波处理；

编码电路200包括上升沿编码电路210、下降沿编码电路220、自动刷新电路230；上升沿编码电路210包括：上升沿检测电路、延时电路和第一编码电路；所述下降沿编码电路220包括：下降沿检测电路、延时电路和第二编码电路；

双微型变压器300包括第一微型变压器310和第二微型变压器320；第一微型变压器310与上升沿编码电路210连接；第二微型变压器320与下降沿编码电路220连接；

整形滤波电路400与双微型变压器300连接，分别用于对第一微型变压器310和第二微型变压器320耦合传输后的信号进行整形滤波处理；

解码电路500与整形滤波电路400连接，包括上升沿解码电路、下降沿解码电路和信号合成电路，用于将整形滤波后的信号进行合成输出。

图2为本发明实施例提供的磁耦数字隔离器结构示意图，如图2所示，为了将输入和输出隔离开，双微型变压器300的初级端集成电路010和次级端集成电路020必须封装在分开的芯片中。初级端集成电路010包括滤波电路100和编码电路200；次级端集成电路020包括滤波整流电路400和解码电路500；初级端集成电路010和次级端集成电路020标准CMOS工艺实现；双微型变压器300与集成电路010和集成电路020通过金属键合丝030进行连接。上升沿编码电路210和下降沿编码电路220编码输出信号分别进入第一微型变压器310和第二微型变压器320的初级端，通过电磁耦合分别传递到第一微型变压器310和第二微型变压器320的次级端。

图3为本发明实施例提供的双微型变压器结构示意图，如图3所示，双微型变压器300由第一微型变压器310和第二微型变压器320组成；第一微型变压器及第二微型变压器可以共用一块基板340，第一微型变压器310由第一初级金属线圈311、第一次级金属线圈312和隔离层330构成；第二微型变压器320由第一初级金属线圈321、第一次级金属线圈322和隔离层330构成；第一微型变压器310和第二微型变压器320的金属线圈采用CMOS金属层；隔离层330选用抗高击穿电压的聚酰亚胺层；双微型变压器300的底部基板340采用硅晶圆。

图4为编解码电路各关键节点的信号波形示意图，下面结合图4对本实施例中磁耦数字隔离器的编解码方法进行说明。磁耦数字隔离器的编解码方法包括：

S1，对输入信号进行滤波处理；

S2，对滤波后的输入信号进行编码，分别得到第一脉冲信号及第二脉冲信号，输入信号波形经过滤波电路100后，分为两路分别进行编码，编码输出信号的波形如(A)和(B)所示；

S3，对第一脉冲信号及第二脉冲信号进行耦合传输；

S4，对耦合传输后的第一脉冲信号及第二脉冲信号进行整流滤波处理；

S5，对整流滤波后的第一脉冲信号及第二脉冲信号进行解码并合并，得到输出信号，其中，经整流滤波的两路信号合成为一路信号，如(C)所示，再对输出信号的电平转换，将原信号恢复出来，如(D)所示。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种磁耦数字隔离器，其特征在于，包括编码电路、双微型变压器及解码电路，其中：

所述编码电路用于对输入信号进行编码，分别形成第一脉冲信号和第二脉冲信号；

所述双微型变压器用于对所述第一脉冲信号和第二脉冲信号进行耦合传输；

所述解码电路用于对耦合传输后的第一脉冲信号和第二脉冲信号进行解码并合并，得到输出信号。

2.根据权利要求1所述的磁耦数字隔离器，其特征在于，所述编码电路包括上升沿编码电路及下降沿编码电路，所述上升沿编码电路用于对输入信号的上升沿进行检测，得到第一脉冲信号，所述下降沿编码电路用于对输入信号的下降沿进行检测，得到第二脉冲信号。

3.根据权利要求2所述的磁耦数字隔离器，其特征在于，所述双微型变压器包括第一微型变压器及第二微型变压器，所述第一微型变压器用于传输所述第一脉冲信号，所述第二微型变压器用于传输所述第二脉冲信号。

4.根据权利要求3所述的磁耦数字隔离器，其特征在于，所述第一微型变压器及第二微型变压器均由基板、初级金属线圈、次级金属线圈和隔离层构成。

5.根据权利要求2所述的磁耦数字隔离器，其特征在于，所述解码电路包括上升沿解码电路、下降沿解码电路和信号合成电路，所述上升沿解码电路用于对所述第一脉冲信号进行解码，得到第一解码信号，所述下降沿解码电路用于对所述第二脉冲信号进行解码，得到第二解码信号，所述信号合成电路用于对所述第一解码信号及第二解码信号进行合并，得到所述输出信号。

6.根据权利要求1所述的磁耦数字隔离器，其特征在于，还包括滤波电路，用于对所述输入信号进行滤波处理后，将所述输入信号传输至所述编码电路。

7.根据权利要求6所述的磁耦数字隔离器，其特征在于，所述滤波电路及所述编码电路封装在第一芯片中，作为所述双微型变压器的初级端集成电路。

8.根据权利要求7所述的磁耦数字隔离器，其特征在于，还包括整形滤波电路，用于对所述双微型变压器输出的第一脉冲信号和第二脉冲信号进行整形滤波处理后，将所述第一脉冲信号和第二脉冲信号传输至所述解码电路。

9.根据权利要求8所述的磁耦数字隔离器，其特征在于，所述滤波整流电路及所述解码电路封装在第二芯片中，作为所述双微型变压器的次级端集成电路。

10.一种磁耦数字隔离器的编解码方法，其特征在于，包括：

S1，对输入信号进行滤波处理；

S2，对滤波后的输入信号进行编码，分别得到第一脉冲信号及第二脉冲信号；

S3，对所述第一脉冲信号及第二脉冲信号进行耦合传输；

S4，对耦合传输后的第一脉冲信号及第二脉冲信号进行整形滤波处理；

S5，对整形滤波处理后的第一脉冲信号及第二脉冲信号进行解码并合并，得到输出信号。