CN110690888A - 用于数字信号的隔离器 - Google Patents
用于数字信号的隔离器 Download PDFInfo
- Publication number
- CN110690888A CN110690888A CN201910930388.8A CN201910930388A CN110690888A CN 110690888 A CN110690888 A CN 110690888A CN 201910930388 A CN201910930388 A CN 201910930388A CN 110690888 A CN110690888 A CN 110690888A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- transmission
- refreshing
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 154
- 230000008878 coupling Effects 0.000 claims abstract description 57
- 238000010168 coupling process Methods 0.000 claims abstract description 57
- 238000005859 coupling reaction Methods 0.000 claims abstract description 57
- 230000000630 rising effect Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 18
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了用于数字信号的隔离器,涉及隔离器领域。包括:发送端、耦合传输电路和接收端,其中,所述发送端包括:第一刷新电路、第二刷新电路、上升沿编码电路、下降沿编码电路、第一逻辑电路和第二逻辑电路,所述接收端包括:第一迟滞比较器、第二迟滞比较器、RS触发器、第三逻辑电路、看门狗电路和第四逻辑电路。本发明提供的隔离器,适用于数字信号,使隔离器在传输低速信号时,电平长时间维持不变也不会受到共模电平的干扰,从而有效避免了误触发的问题。
Description
技术领域
本发明涉及隔离器领域,尤其涉及一种用于数字信号的隔离器。
背景技术
数字隔离器是一种电气隔离状态下完成数字信号传输的器件,大量应用于工业网络环境的现场总线、军用电子系统、航空航天电子设备以及医疗设备中,尤其是一些应用环境比较恶劣的场合。使用隔离器一是为了消除噪声;二是保护器件、使用者免受高电压的危害。
目前常见的数字隔离器有光耦合隔离器、电容隔离器、巨磁阻隔离器和磁隔离器。其中电容隔离器具有传输速率高、可靠性高、抗电磁干扰能力强、功耗低的优点,成为了数字隔离器的一个主要发展方向。然而,现有的电容隔离器在传输低速信号时,由于电平长时间维持不变,导致隔离器容易受到共模电平的干扰,造成误触发。
发明内容
本发明所要解决的技术问题是针对现有技术的不足,提供一种用于数字信号的隔离器,能够解决因电平长时间维持不变,隔离器容易受到共模电平的干扰,容易造成误触发的问题。
本发明解决上述技术问题的技术方案如下:
一种用于数字信号的隔离器,包括:发送端、耦合传输电路和接收端,其中,所述发送端包括:第一刷新电路、第二刷新电路、上升沿编码电路、下降沿编码电路、第一逻辑电路和第二逻辑电路,所述接收端包括:第一迟滞比较器、第二迟滞比较器、RS触发器、第三逻辑电路、看门狗电路和第四逻辑电路,其中:
所述上升沿编码电路用于对输入的数字信号的上升沿进行编码,生成第一编码信号;所述下降沿编码电路用于对输入的数字信号的下降沿进行编码,生成第二编码信号;
所述第一刷新电路用于对输入的数字信号的上升沿进行检测,当所述数字信号的高电平维持不变的时长超过第一预设时间时,生成第一刷新信号,所述第一刷新信号的周期长度为第一预设周期,并且大于所述数字信号的最大传输速率,所述第一刷新信号的宽度与所述第一编码信号的宽度相同;
所述第二刷新电路用于对输入的数字信号的下降沿进行检测,当所述数字信号的低电平维持不变的时长超过第二预设时间时,生成第二刷新信号,所述第二刷新信号的周期长度为第二预设周期,并且大于所述数字信号的最大传输速率,所述第二刷新信号的宽度与所述第二编码信号的宽度相同;
所述第一逻辑电路用于对所述第一刷新信号和所述第一编码信号进行与逻辑运算,得到第一传输信号;所述第二逻辑电路用于对所述第二刷新信号和所述第二编码信号进行与逻辑运算,得到第二传输信号;
所述耦合传输电路用于将所述第一传输信号和所述第二传输信号隔离传输给所述接收端;
所述第一迟滞比较器用于还原所述第一传输信号的波形;所述第二迟滞比较器用于还原所述第二传输信号的波形;所述RS触发器用于根据还原后的所述第一传输信号和所述第二传输信号生成第一输出信号;
所述第三逻辑电路用于对所述第一传输信号和所述第二传输信号进行或逻辑运算,得到检测信号;
所述看门狗电路用于对所述检测信号的电平进行检测,当所述检测信号的电平维持不变的时长超过第三预设时间时,生成预设电平的第二输出信号;
所述第四逻辑电路用于对所述第一输出信号和所述第二输出信号进行预设逻辑运算,得到最终输出信号。
本发明的有益效果是:本发明提供的隔离器,适用于数字信号,通过分别对数字信号的高电平和低电平进行检测,当数字信号持续高电平或持续低电平的时间超过预设时间时,生成刷新信号,将刷新信号隔离传输到接收端后,再通过RS触发器对刷新信号进行处理,使得隔离器在传输低速信号时,电平长时间维持不变也不会受到共模电平的干扰,从而有效避免了误触发的问题。同时,本发明通过将数字信号的上升沿和下降沿分别进行刷新处理,能够使隔离器在传输低速信号时,不受共模信号的干扰。本发明还可以避免使用繁琐的编码方案,因此,还具有编码方式简单易实现的优点。
本发明解决上述技术问题的另一种技术方案如下:
一种数字信号的隔离传输方法,使用如上述技术方案所述的用于数字信号的隔离器进行信号传输,包括:
上升沿编码电路对输入的数字信号的上升沿进行编码,生成第一编码信号;下降沿编码电路对输入的数字信号的下降沿进行编码,生成第二编码信号;
第一刷新电路对输入的数字信号的上升沿进行检测,当所述数字信号的高电平维持不变的时长超过第一预设时间时,生成第一刷新信号,所述第一刷新信号的周期长度为第一预设周期,并且大于所述数字信号的最大传输速率,所述第一刷新信号的宽度与所述第一编码信号的宽度相同;
第二刷新电路对输入的数字信号的下降沿进行检测,当所述数字信号的低电平维持不变的时长超过第二预设时间时,生成第二刷新信号,所述第二刷新信号的周期长度为第二预设周期,并且大于所述数字信号的最大传输速率,所述第二刷新信号的宽度与所述第二编码信号的宽度相同;
第一逻辑电路对所述第一刷新信号和所述第一编码信号进行与逻辑运算,得到第一传输信号;第二逻辑电路对所述第二刷新信号和所述第二编码信号进行与逻辑运算,得到第二传输信号;
耦合传输电路将所述第一传输信号和所述第二传输信号隔离传输给接收端;
第一迟滞比较器还原所述第一传输信号的波形;第二迟滞比较器还原所述第二传输信号的波形;RS触发器根据还原后的所述第一传输信号和所述第二传输信号生成第一输出信号;
第三逻辑电路对所述第一传输信号和所述第二传输信号进行或逻辑运算,得到检测信号;
看门狗电路对所述检测信号的电平进行检测,当所述检测信号的电平维持不变的时长超过第三预设时间时,生成预设电平的第二输出信号;
第四逻辑电路对所述第一输出信号和所述第二输出信号进行预设逻辑运算,得到最终输出信号。
本发明解决上述技术问题的另一种技术方案如下:
一种封装管壳,包括:第一芯片和第二芯片,其中:
所述第一芯片由上述技术方案所述的用于数字信号的隔离器中的发送端和耦合传输电路封装而成;
所述第二芯片由上述技术方案所述的用于数字信号的隔离器中的接收端封装而成。
本发明解决上述技术问题的另一种技术方案如下:
一种电子设备,包括如上述技术方案所述的用于数字信号的隔离器。
本发明附加的方面的优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明实践了解到。
附图说明
图1为本发明用于数字信号的隔离器的实施例提供的结构示意图;
图2为本发明用于数字信号的隔离器的其他实施例提供的结构示意图;
图3为本发明用于数字信号的隔离器的其他实施例提供的波形变换示意图;
图4为本发明数字信号的隔离传输方法的实施例提供的流程示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实施例只用于解释本发明,并非用于限定本发明的范围。
如图1所示,为本发明用于数字信号的隔离器的实施例提供的结构示意图,该隔离器包括:发送端1、耦合传输电路2和接收端3,其中,发送端1包括:第一刷新电路11、第二刷新电路12、上升沿编码电路13、下降沿编码电路14、第一逻辑电路17和第二逻辑电路18,接收端3包括:第一迟滞比较器31、第二迟滞比较器32、RS触发器33、第三逻辑电路34、看门狗电路35和第四逻辑电路36。
上升沿编码电路13用于对输入的数字信号的上升沿进行编码,生成第一编码信号;下降沿编码电路14用于对输入的数字信号的下降沿进行编码,生成第二编码信号;
应理解,对上升沿和下降沿的编码方案可以根据实际需求选择,编码得到的编码信号为高频窄脉冲信号。
通过编码电路分别对数字信号的上升沿和下降沿进行编码,能够得到适合于耦合传输电路2传输的高频窄脉冲信号,便于耦合隔离传输。
第一刷新电路11用于对输入的数字信号的上升沿进行检测,当数字信号的高电平维持不变的时长超过第一预设时间时,生成第一刷新信号,第一刷新信号的周期长度为第一预设周期,并且大于数字信号的最大传输速率,第一刷新信号的宽度与第一编码信号的宽度相同;
第二刷新电路12用于对输入的数字信号的下降沿进行检测,当数字信号的低电平维持不变的时长超过第二预设时间时,生成第二刷新信号,第二刷新信号的周期长度为第二预设周期,并且大于数字信号的最大传输速率,第二刷新信号的宽度与第二编码信号的宽度相同;
第一逻辑电路17用于对第一刷新信号和第一编码信号进行与逻辑运算,得到第一传输信号;第二逻辑电路18用于对第二刷新信号和第二编码信号进行与逻辑运算,得到第二传输信号;
耦合传输电路2用于将第一传输信号和第二传输信号隔离传输给接收端3;
第一迟滞比较器31用于还原第一传输信号的波形;第二迟滞比较器32用于还原第二传输信号的波形;RS触发器33用于根据还原后的第一传输信号和第二传输信号生成第一输出信号;
第三逻辑电路34用于对还原后的第一传输信号和第二传输信号进行或逻辑运算,得到检测信号;
看门狗电路35用于对检测信号的电平进行检测,当检测信号的电平维持不变的时长超过第三预设时间时,生成预设电平的第二输出信号;
第四逻辑电路36用于对第一输出信号和第二输出信号进行预设逻辑运算,得到最终输出信号。
需要说明的是,预设电平和第三预设时间可以根据实际需求设置,预设电平可以为安全电平,例如,可以为高电平,当看门狗电路35检测到信号的电平长时间不变时,可以将输出的信号拉到安全电平。
优选地,预设逻辑运算可以为二选一的逻辑运算。
需要说明的是,第一预设时间和第二预设时间可以根据实际需求设置,第一预设周期和第二预设周期亦可以根据实际需求设置,只要大于输入的数字信号的最大传输速率即可。
应理解,第一刷新信号的宽度和第二刷新信号的宽度与数字信号相同,具体为第一刷新信号的宽度和第二刷新信号的宽度等于数字信号的上升沿和下降沿的编码脉冲宽度。
应理解,当第一刷新信号和第二刷新信号通过耦合传输电路2传输到接收端3时,会产生波形的形变和噪声,第一迟滞比较器31和第二迟滞比较器32通过做差分消除第一刷新信号和第二刷新信号的噪声,将其恢复为经耦合传输电路2传输前的信号。
应理解,假设输入到RS触发器33的两路信号分别为S和R,输出信号为Q,那么当S=1,R=0时,RS触发器33先判断S电路得到Q=1,电路输出1的状态,在S=1消失后即S=0,此时仍保持R=0,由于Q=1,因而电路1的状态得以保持;但是当R=1时,此时S=0,Q=0,电路保持0状态,R=0,S=0时电路仍保持0。
本实施例提供的隔离器,适用于数字信号,通过分别对数字信号的高电平和低电平进行检测,当数字信号持续高电平或持续低电平的时间超过预设时间时,生成刷新信号,将刷新信号隔离传输到接收端3后,再通过RS触发器33对刷新信号进行处理,使得隔离器在传输低速信号时,电平长时间维持不变也不会受到共模电平的干扰,从而有效避免了误触发的问题。同时,本发明通过将数字信号的上升沿和下降沿分别进行刷新处理,能够使隔离器在传输低速信号时,不受共模信号的干扰。本发明还可以避免使用繁琐的编码方案,因此,还具有编码方式简单易实现的优点。
可选地,在一些实施例中,如图2所示,发送端1还包括:第一延迟电路15和第二延迟电路16。
第一延迟电路15用于对第一编码信号进行延迟处理,得到第一延迟信号;第二延迟电路16用于对第二编码信号进行延迟处理,得到第二延迟信号;
第一逻辑电路17具体用于对第一刷新信号和第一延迟信号进行与逻辑运算,得到第一传输信号;第二逻辑电路18用于对第二刷新信号和第二延迟信号进行与逻辑运算,得到第二传输信号。
需要说明的是,第一延迟信号到第一编码信号的时间与第一刷新信号到第一编码信号的时间相同,第二延迟信号到第二编码信号的时间与第二刷新信号到第二编码信号的时间相同,通过延迟处理,可避免传输数据与刷新信号相冲突。
可选地,在一些实施例中,耦合传输电路2包括:第一耦合传输电容组和第二耦合传输电容组,第一耦合传输电容组包括串联的N个耦合传输电容,第二耦合传输电容组包括串联的N个耦合传输电容,N≥2,其中:
第一耦合传输电容组用于将第一传输信号传输给接收端3;第二耦合传输电容组用于将第二传输信号传输给接收端3。
通过采用多个串联耦合传输电容作为耦合传输电路2,能够提高耐压值。
可选地,在一些实施例中,如图2所示,耦合传输电路2包括:第一耦合传输电容21和第二耦合传输电容22。
其中,第一耦合传输电容21的一端与第一逻辑电路17连接,第一耦合传输电容21的另一端分别与第一迟滞比较器31和第二迟滞比较器32连接;第二耦合传输电容22的一端与第二逻辑电路18连接,第二耦合传输电容22的另一端分别与第一迟滞比较器31和第二迟滞比较器32连接。
第一耦合传输电容21用于将第一传输信号传输给接收端3;第二耦合传输电容22用于将第二传输信号传输给接收端3。
可选地,在一些实施例中,如图2所示,发送端1还包括:滤波电路19,滤波电路19用于对数字信号进行滤波处理。
滤波电路19的输入端可以作为隔离器的输入端,滤波电路19的输出端可以分别与上升沿编码电路13的输入端和下降沿编码电路14的输入端连接。
滤波电路19可以对输入的数字信号进行过滤,去除数字信号高频的毛刺。
在一些实施例中,可以包含上述全部可选实施例,如图3所示,提供了一种示例性的波形变换示意图,下面结合图3,对本发明的优选实施例进行说明。
在经过滤波电路19滤波后,得到数字信号Input,波形如图3所示。信号Input分为两路,分别输送到上升沿编码电路13和下降沿编码电路14,信号Input经上升沿编码电路13对其上升沿进行编码后,生成高频窄脉冲信号A,信号Input经下降沿编码电路14对其下降沿进行编码后,生成高频窄脉冲信号B,其中高频窄脉冲信号的周期长度大于信号Input的最大传输速率,且信号A和信号B的脉冲宽度相同。
第一刷新电路11对信号数字信号Input的上升沿进行检测,当检测到高电平维持不变的时长超过第一预设时间时,产生周期长度为第一预设周期的高频刷新脉冲信号C,第一延迟电路15将信号A做延迟处理得到延迟信号D,且信号D到信号A的延迟时间与信号C到信号A的延迟时间相同。第一逻辑电路17将信号C和信号D进行逻辑计算,得到携带有高频刷新脉冲信息的单端信号G。
同样地,第二刷新电路12对信号数字信号Input的下降沿进行检测,当检测到低电平维持不变的时长超过第二预设时间时,产生周期长度为第二预设周期的高频刷新脉冲信号E,第二延迟电路16将信号B做延迟处理得到延迟信号F,且信号F到信号B的延迟时间与信号E到信号B的延迟时间相同。第二逻辑电路18将信号E和信号F进行逻辑计算,得到携带有高频刷新脉冲信息的单端信号H。
第一耦合传输电容21将信号G从发送端1隔离传输到接收端3,得到信号M,此时,从图中可以看出,信号M相比于信号F波形发生了形变,且产生了噪声;第二耦合传输电容22将信号H从发送端1隔离传输到接收端3,得到信号N,此时,从图中可以看出,信号M相比于信号F波形发生了形变,信号N相比于信号H波形也发生了形变,且产生了噪声。
第一迟滞比较器31和第二迟滞比较器32分别接收了信号M和信号N后,分别对信号M和信号N进行整形去噪处理,第一迟滞比较器31将信号M还原成信号Q,信号Q与信号G相同,第二迟滞比较器32将信号N还原成信号R,信号R与信号H相同。
信号Q和信号R通过RS触发器33得到信号T,同时,信号Q和信号R通过第三逻辑电路34进行逻辑或运算得到信号S,信号S经过看门狗电路35得到信号U,信号U和信号T经第四逻辑电路36进行逻辑运算后,得到最终输出信号Output。
从图3中可以看出,信号Output与Input波形相同,完成了信号的隔离传输。
可以理解,在一些实施例中,可以包含如上述各实施例中的部分或全部可选实施方式。
如图4所示,为本发明数字信号的隔离传输方法的实施例提供的流程示意图;该隔离传输方法使用如上述任意实施例所述的用于数字信号的隔离器进行信号传输,包括:
S1,上升沿编码电路13对输入的数字信号的上升沿进行编码,生成第一编码信号;下降沿编码电路14对输入的数字信号的下降沿进行编码,生成第二编码信号;
S2,第一刷新电路11对输入的数字信号的上升沿进行检测,当数字信号的高电平维持不变的时长超过第一预设时间时,生成第一刷新信号;第二刷新电路12对输入的数字信号的下降沿进行检测,当数字信号的低电平维持不变的时长超过第二预设时间时,生成第二刷新信号;
其中,第一刷新信号的周期长度为第一预设周期,并且大于数字信号的最大传输速率,第一刷新信号的宽度与第一编码信号的宽度相同;第二刷新信号的周期长度为第二预设周期,并且大于数字信号的最大传输速率,第二刷新信号的宽度与第二编码信号的宽度相同;
S3,第一逻辑电路17对所述第一刷新信号和所述第一编码信号进行与逻辑运算,得到第一传输信号;第二逻辑电路18对所述第二刷新信号和所述第二编码信号进行与逻辑运算,得到第二传输信号;
S4,耦合传输电路2将第一传输信号和第二传输信号隔离传输给接收端3;
S5,第一迟滞比较器31还原第一传输信号的波形;第二迟滞比较器32还原第二传输信号的波形;
S6,RS触发器33根据还原后的第一传输信号和第二传输信号生成第一输出信号;
S7,第三逻辑电路34对所述第一传输信号和所述第二传输信号进行或逻辑运算,得到检测信号;
S8,看门狗电路35对所述检测信号的电平进行检测,当所述检测信号的电平维持不变的时长超过第三预设时间时,生成预设电平的第二输出信号;
S9,第四逻辑电路36对所述第一输出信号和所述第二输出信号进行预设逻辑运算,得到最终输出信号。
可选地,在一些实施例中,S1具体包括:
第一延迟电路15对第一编码信号进行延迟处理,得到第一延迟信号;第二延迟电路16对第二编码信号进行延迟处理,得到第二延迟信号;
第一逻辑电路17对第一刷新信号和第一延迟信号进行与逻辑运算,得到第一传输信号;第二逻辑电路18对第二刷新信号和第二延迟信号进行与逻辑运算,得到第二传输信号。
可选地,在一些实施例中,S2具体包括:
通过第一耦合传输电容组将第一传输信号传输给接收端3;通过第二耦合传输电容组将第二传输信号传输给接收端3。
可选地,在一些实施例中,S2具体包括:
通过第一耦合传输电容21将第一传输信号传输给接收端3;通过第二耦合传输电容22将第二传输信号传输给接收端3。
可选地,在一些实施例中,S1之前还包括:
滤波电路19对数字信号进行滤波处理。
可以理解,在一些实施例中,可以包含如上述各实施例中的部分或全部可选实施方式。
需要说明的是,上述各实施例是与在先产品实施例对应的方法实施例,对于方法实施例中各可选实施方式的说明可以参考上述各产品实施例中的对应说明,在此不再赘述。
在本发明的其他实施例中,还提供一种封装管壳,包括:第一芯片和第二芯片,其中:
第一芯片由上述任意实施例所述的用于数字信号的隔离器中的发送端和耦合传输电路封装而成;
第二芯片由上述任意实施例所述的用于数字信号的隔离器中的接收端封装而成。
第一芯片和第二芯片之间通过键合线或其他连接方式封装在同一管壳中
通过将隔离器采用集成电路工艺制作,与线性或非线性光耦合器相比具有芯片面积小、可靠性高等优点。
在本发明的其他实施例中,还提供一种电子设备,包括如上述任意实施例所述的用于数字信号的隔离器。
应理解,电子设备指的是包含上述各实施例中任一的隔离器的军用电子系统、航空航天电子设备、医疗设备等。
读者应理解,在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的方法实施例仅仅是示意性的,例如,步骤的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个步骤可以结合或者可以集成到另一个步骤,或一些特征可以忽略,或不执行。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种用于数字信号的隔离器,其特征在于,包括:发送端、耦合传输电路和接收端,其中,所述发送端包括:第一刷新电路、第二刷新电路、上升沿编码电路、下降沿编码电路、第一逻辑电路和第二逻辑电路,所述接收端包括:第一迟滞比较器、第二迟滞比较器、RS触发器、第三逻辑电路、看门狗电路和第四逻辑电路,其中:
所述上升沿编码电路用于对输入的数字信号的上升沿进行编码,生成第一编码信号;所述下降沿编码电路用于对输入的数字信号的下降沿进行编码,生成第二编码信号;
所述第一刷新电路用于对输入的数字信号的上升沿进行检测,当所述数字信号的高电平维持不变的时长超过第一预设时间时,生成第一刷新信号,所述第一刷新信号的周期长度为第一预设周期,并且大于所述数字信号的最大传输速率,所述第一刷新信号的宽度与所述第一编码信号的宽度相同;
所述第二刷新电路用于对输入的数字信号的下降沿进行检测,当所述数字信号的低电平维持不变的时长超过第二预设时间时,生成第二刷新信号,所述第二刷新信号的周期长度为第二预设周期,并且大于所述数字信号的最大传输速率,所述第二刷新信号的宽度与所述第二编码信号的宽度相同;
所述第一逻辑电路用于对所述第一刷新信号和所述第一编码信号进行与逻辑运算,得到第一传输信号;所述第二逻辑电路用于对所述第二刷新信号和所述第二编码信号进行与逻辑运算,得到第二传输信号;
所述耦合传输电路用于将所述第一传输信号和所述第二传输信号隔离传输给所述接收端;
所述第一迟滞比较器用于还原所述第一传输信号的波形;所述第二迟滞比较器用于还原所述第二传输信号的波形;所述RS触发器用于根据还原后的所述第一传输信号和所述第二传输信号生成第一输出信号;
所述第三逻辑电路用于对所述第一传输信号和所述第二传输信号进行或逻辑运算,得到检测信号;
所述看门狗电路用于对所述检测信号的电平进行检测,当所述检测信号的电平维持不变的时长超过第三预设时间时,生成预设电平的第二输出信号;
所述第四逻辑电路用于对所述第一输出信号和所述第二输出信号进行预设逻辑运算,得到最终输出信号。
2.根据权利要求1所述的用于数字信号的隔离器,其特征在于,所述发送端还包括:第一延迟电路和第二延迟电路,所述第一延迟电路用于对所述第一编码信号进行延迟处理,得到第一延迟信号;所述第二延迟电路用于对所述第二编码信号进行延迟处理,得到第二延迟信号;
所述第一逻辑电路具体用于对所述第一刷新信号和所述第一延迟信号进行与逻辑运算,得到第一传输信号;所述第二逻辑电路用于对所述第二刷新信号和所述第二延迟信号进行与逻辑运算,得到第二传输信号。
3.根据权利要求2所述的用于数字信号的隔离器,其特征在于,所述耦合传输电路包括:第一耦合传输电容组和第二耦合传输电容组,所述第一耦合传输电容组包括串联的N个耦合传输电容,所述第二耦合传输电容组包括串联的N个耦合传输电容,N≥2,其中:
所述第一耦合传输电容组用于将所述第一传输信号传输给所述接收端;所述第二耦合传输电容组用于将所述第二传输信号传输给所述接收端。
4.根据权利要求2所述的用于数字信号的隔离器,其特征在于,所述耦合传输电路包括:第一耦合传输电容和第二耦合传输电容,其中:
所述第一耦合传输电容用于将所述第一传输信号传输给所述接收端;所述第二耦合传输电容用于将所述第二传输信号传输给所述接收端。
5.根据权利要求1至4中任一项所述的用于数字信号的隔离器,其特征在于,所述发送端还包括:滤波电路,所述滤波电路用于对所述数字信号进行滤波处理。
6.一种数字信号的隔离传输方法,其特征在于,使用如权利要求1至5中任一项所述的用于数字信号的隔离器进行信号传输,包括:
上升沿编码电路对输入的数字信号的上升沿进行编码,生成第一编码信号;下降沿编码电路对输入的数字信号的下降沿进行编码,生成第二编码信号;
第一刷新电路对输入的数字信号的上升沿进行检测,当所述数字信号的高电平维持不变的时长超过第一预设时间时,生成第一刷新信号,所述第一刷新信号的周期长度为第一预设周期,并且大于所述数字信号的最大传输速率,所述第一刷新信号的宽度与所述第一编码信号的宽度相同;
第二刷新电路对输入的数字信号的下降沿进行检测,当所述数字信号的低电平维持不变的时长超过第二预设时间时,生成第二刷新信号,所述第二刷新信号的周期长度为第二预设周期,并且大于所述数字信号的最大传输速率,所述第二刷新信号的宽度与所述第二编码信号的宽度相同;
第一逻辑电路对所述第一刷新信号和所述第一编码信号进行与逻辑运算,得到第一传输信号;第二逻辑电路对所述第二刷新信号和所述第二编码信号进行与逻辑运算,得到第二传输信号;
耦合传输电路将所述第一传输信号和所述第二传输信号隔离传输给接收端;
第一迟滞比较器还原所述第一传输信号的波形;第二迟滞比较器还原所述第二传输信号的波形;RS触发器根据还原后的所述第一传输信号和所述第二传输信号生成第一输出信号;
第三逻辑电路对所述第一传输信号和所述第二传输信号进行或逻辑运算,得到检测信号;
看门狗电路对所述检测信号的电平进行检测,当所述检测信号的电平维持不变的时长超过第三预设时间时,生成预设电平的第二输出信号;
第四逻辑电路对所述第一输出信号和所述第二输出信号进行预设逻辑运算,得到最终输出信号。
7.一种封装管壳,其特征在于,包括:第一芯片和第二芯片,其中:
所述第一芯片由权利要求1至5中任一项所述的用于数字信号的隔离器中的发送端和耦合传输电路封装而成;
所述第二芯片由权利要求1至5中任一项所述的用于数字信号的隔离器中的接收端封装而成。
8.一种电子设备,其特征在于,包括如权利要求1至5中任一项所述的用于数字信号的隔离器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910930388.8A CN110690888B (zh) | 2019-09-29 | 2019-09-29 | 用于数字信号的隔离器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910930388.8A CN110690888B (zh) | 2019-09-29 | 2019-09-29 | 用于数字信号的隔离器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110690888A true CN110690888A (zh) | 2020-01-14 |
CN110690888B CN110690888B (zh) | 2022-10-14 |
Family
ID=69110870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910930388.8A Active CN110690888B (zh) | 2019-09-29 | 2019-09-29 | 用于数字信号的隔离器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110690888B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113422600A (zh) * | 2021-08-23 | 2021-09-21 | 南京志杰通信技术有限公司 | 一种适用于数字隔离器的分析方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171346A (ja) * | 1986-01-24 | 1987-07-28 | Matsushita Electric Ind Co Ltd | デ−タ伝送路終端装置 |
KR960001937A (ko) * | 1994-06-09 | 1996-01-26 | 문성주 | 전력패널의 감시 및 제어시스템 |
CN201860313U (zh) * | 2010-11-19 | 2011-06-08 | 陕西千山航空电子有限责任公司 | 信号隔离接口 |
JP2013058878A (ja) * | 2011-09-08 | 2013-03-28 | Rohm Co Ltd | 信号伝達装置 |
CN103338031A (zh) * | 2013-06-26 | 2013-10-02 | 无锡华润矽科微电子有限公司 | 一种rs485电路在两光耦外围应用中的特殊驱动方法 |
CN104935311A (zh) * | 2014-11-19 | 2015-09-23 | 中国科学院自动化研究所 | 一种数字信号隔离器及相应的脉宽编解码方法 |
CN105161488A (zh) * | 2015-08-31 | 2015-12-16 | 中国科学院自动化研究所 | 一种磁耦数字隔离器及其编解码方法 |
CN105790754A (zh) * | 2015-11-06 | 2016-07-20 | 成都芯源系统有限公司 | 一种数字隔离电路及其控制方法 |
CN107919861A (zh) * | 2016-10-08 | 2018-04-17 | 北京中科格励微科技有限公司 | 一种数字信号隔离器 |
CN207380175U (zh) * | 2017-11-09 | 2018-05-18 | 南京厚泰电气科技有限公司 | 一种智能小电流系统接地选线装置 |
CN109995356A (zh) * | 2019-05-20 | 2019-07-09 | 上海客益电子有限公司 | 一种基于电容的信号隔离传输电路 |
-
2019
- 2019-09-29 CN CN201910930388.8A patent/CN110690888B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171346A (ja) * | 1986-01-24 | 1987-07-28 | Matsushita Electric Ind Co Ltd | デ−タ伝送路終端装置 |
KR960001937A (ko) * | 1994-06-09 | 1996-01-26 | 문성주 | 전력패널의 감시 및 제어시스템 |
CN201860313U (zh) * | 2010-11-19 | 2011-06-08 | 陕西千山航空电子有限责任公司 | 信号隔离接口 |
JP2013058878A (ja) * | 2011-09-08 | 2013-03-28 | Rohm Co Ltd | 信号伝達装置 |
CN103338031A (zh) * | 2013-06-26 | 2013-10-02 | 无锡华润矽科微电子有限公司 | 一种rs485电路在两光耦外围应用中的特殊驱动方法 |
CN104935311A (zh) * | 2014-11-19 | 2015-09-23 | 中国科学院自动化研究所 | 一种数字信号隔离器及相应的脉宽编解码方法 |
CN105161488A (zh) * | 2015-08-31 | 2015-12-16 | 中国科学院自动化研究所 | 一种磁耦数字隔离器及其编解码方法 |
CN105790754A (zh) * | 2015-11-06 | 2016-07-20 | 成都芯源系统有限公司 | 一种数字隔离电路及其控制方法 |
CN107919861A (zh) * | 2016-10-08 | 2018-04-17 | 北京中科格励微科技有限公司 | 一种数字信号隔离器 |
CN207380175U (zh) * | 2017-11-09 | 2018-05-18 | 南京厚泰电气科技有限公司 | 一种智能小电流系统接地选线装置 |
CN109995356A (zh) * | 2019-05-20 | 2019-07-09 | 上海客益电子有限公司 | 一种基于电容的信号隔离传输电路 |
Non-Patent Citations (1)
Title |
---|
兰颖: "iCoupler数字隔离技术及其应用", 《电子技术应用》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113422600A (zh) * | 2021-08-23 | 2021-09-21 | 南京志杰通信技术有限公司 | 一种适用于数字隔离器的分析方法 |
CN113422600B (zh) * | 2021-08-23 | 2021-11-16 | 南京志杰通信技术有限公司 | 一种适用于数字隔离器的分析方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110690888B (zh) | 2022-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107919861B (zh) | 一种数字信号隔离器 | |
US9059724B2 (en) | Differential decoder | |
CN104935311B (zh) | 一种数字信号隔离器及相应的脉宽编解码方法 | |
CN117579173B (zh) | 信号丢失检测电路及芯片 | |
CN110690888B (zh) | 用于数字信号的隔离器 | |
US8390614B2 (en) | Timing controller and clock signal detection circuit thereof | |
JPH1022811A (ja) | 量子化されたフィードバックを採用している集積回路 | |
US10320589B1 (en) | Signal isolation circuit | |
EP2840746B1 (en) | DC Restoration For Synchronization Signals | |
CN113949225B (zh) | 一种正余弦编码器的信号处理装置 | |
CN103281068A (zh) | 一种脉冲开关输入的接口电路 | |
CN208092582U (zh) | 一种旋转变压器的信号处理电路 | |
CN104038204A (zh) | 数字信号隔离传输装置 | |
WO2022058286A1 (en) | A bidirectional communication circuit and a method for operating a bidirectional communication circuit | |
JP4246030B2 (ja) | 赤外線受信回路,電子機器および赤外線受信方法 | |
CN103439556A (zh) | 光耦隔离线性检测电路及其实现方法 | |
US9843438B2 (en) | Transmission device, reception device, and transceiver system | |
CN204013474U (zh) | 数字信号隔离传输装置 | |
US11979122B2 (en) | Isolation amplifier and anomaly state detection device | |
CN112147481B (zh) | 一种igbt故障回传电路及电子设备 | |
EP1543469B1 (de) | Verfahren zur gesicherten übertragung von daten, insbesondere zur übertragung über eine luftschnittstelle | |
CN104917478A (zh) | 一种基于传感器信号的滤波模块 | |
US11637724B2 (en) | Coding schemes for communicating multiple logic states through a digital isolator | |
US20230231548A1 (en) | Digital isolator and digital signal transmission method thereof | |
GB2052221A (en) | Method of and apparatus for suppressing interference in binary signals transmitted via an external wire network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 1001, 10th Floor, Building 2, No.1 South Yitiao A, Zhongguancun, Haidian District, Beijing, 100044 Patentee after: GL MICROELECTRONICS, Inc. Address before: Room 501-7, 5/F, Building 18, District 17, No. 188, South Fourth Ring West Road, Fengtai District, Beijing, 100160 Patentee before: GL MICROELECTRONICS, Inc. |
|
CP03 | Change of name, title or address |