CN117895978A - 半导体器件 - Google Patents

Abstract

一种半导体器件包括：绝缘衬底和上部电感器，上部电感器形成在绝缘衬底上并且是在不同电位之间执行非接触式通信的变压器的组件。此处，上部电感器被配置为施加有第一电位。上部电感器形成为使其与下部电感器磁耦合，下部电感器被配置为施加有与第一电位不同的第二电位。

Description

半导体器件

相关申请的交叉引用

于2022年10月12日提交的日本专利申请号2022-163944的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

技术领域

本公开涉及半导体器件，并且更具体地涉及适用于能够使用经电感耦合的电感器对，在不同电位之间传输信号的半导体器件的技术。

背景技术

以下列出了所公开的技术。

[专利文献1]日本未审查专利申请公开号2011-082212

专利文献1公开了一种技术，能够在不妨碍小型化的情况下，增加线圈的截面面积，以减少串联电阻，占据构成变压器的线圈的大部分寄生电阻分量的串联电阻。

发明内容

例如，已知使用经电感耦合的电感器对能够实现进行非接触式信号传输的变压器(数字隔离器)。由于该变压器允许在非接触状态下进行信号传输，因此来自一个电路的电噪声可以被抑制，以免对另一电路产生不利影响。附加地，在如上所述配置的变压器中，改进了击穿电压，以能够在彼此具有不同电位的电路之间实现非接触式信号传输。

在一个实施例中，半导体器件包括绝缘衬底和第一电感器，第一电感器形成在绝缘衬底上并且是在不同电位之间执行非接触式通信的变压器的组件。此处，第一电感器被配置为施加有第一电位。第一电感器被形成为使得第一电感器可以与第二电感器磁耦合，第二电感器被配置为施加有与第一电位不同的第二电位。

根据一个实施例，半导体器件的可靠性可以被改进。

附图说明

图1是示出了驱动控制单元的配置示例的图，驱动控制单元驱动诸如电机的负载电路。

图2是示出了信号传输示例的解释图。

图3是示出了双芯片配置的图。

图4是示出了根据第一实施例的半导体器件的配置的截面图。

图5是示出了详细绝缘结构的截面图。

图6是比较玻璃衬底和树脂衬底的特性的图表。

图7是示出了绝缘结构的制造步骤的截面图。

图8是示出了图7后续的绝缘结构的制造步骤的截面图。

图9是示出了图8后续的绝缘结构的制造步骤的截面图。

图10是示出了图9后续的绝缘结构的制造步骤的截面图。

图11是示出了图10后续的绝缘结构的制造步骤的截面图。

图12是示出了三芯片配置的图。

图13是示出了根据第一实施例的第一修改示例的半导体器件的配置的截面图。

图14是示出了根据第一实施例的第二修改示例的半导体器件的配置的截面图。

图15是示出了根据第二实施例的半导体器件的配置的截面图。

图16A是具有变压器的绝缘结构的上表面图，并且图16B是沿图16A的A-A线的截面图。

图17是示出了绝缘结构的制造步骤的截面图。

图18是示出了图17后续的绝缘结构的制造步骤的截面图。

图19是示出了图18后续的绝缘结构的制造步骤的截面图。

图20是示出了图19后续的绝缘结构的制造步骤的截面图。

图21A是示出了根据第二实施例的第一修改示例的绝缘结构的配置的上表面图，图21B是沿图21A的A-A线的截面图，并且图21C是示出了根据第二实施例的第一修改示例的绝缘结构的配置的仰视图。

图22是示出了根据第二实施例的第二修改示例的绝缘结构的配置的上表面图。

具体实施方式

在用于解释实施例的所有附图中，相同的构件原则上使用相同的附图标记来表示，并且省略了其重复描述。请注意，为了清楚起见，甚至可以对平面视图进行阴影表示。

电路配置

图1是示出了驱动控制单元的配置示例的图，驱动控制单元驱动负载电路，诸如电机。

如图1所示，驱动控制单元包括控制电路CC、变压器TR1、变压器TR2、驱动电路DR和逆变器INV，并与负载电路LOD电连接。

发射电路TX1和接收电路RX1将从控制电路CC输出的控制信号传输到驱动电路DR。另一方面，发射电路TX2和接收电路RX2将从驱动电路DR输出的信号传输到控制电路CC。

控制电路CC具有控制驱动电路DR的功能。驱动电路DR基于控制电路CC的控制来操作用于控制负载电路LOD的逆变器INV。

控制电路CC由电源电位VCC1供电，并且控制电路CC由接地电位GND1接地。另一方面，逆变器INV由电源电位VCC2供电，并且逆变器INV由接地电位GND2接地。在该情况下，例如，电源电位VCC1小于提供给逆变器INV的电源电位VCC2。换言之，提供给逆变器INV的电源电位VCC2大于电源电位VCC1。

由彼此电感(磁)耦合的线圈CL1a和线圈CL1b形成的变压器TR1被插入在发射电路TX1和接收电路RX1之间。因此，信号可以经由变压器TR1从发射电路TX1传输到接收电路RX1。因此，驱动电路DR可以经由变压器TR1接收从控制电路CC输出的控制信号。

如上所述，使用电感耦合而电隔离的变压器TR1能够将控制信号从控制电路CC传输到驱动电路DR，同时抑制电噪声从控制电路CC传送到驱动电路DR。因此，由电噪声在控制信号上叠加而引起的驱动电路DR故障可以被抑制。因此，半导体器件的操作可靠性可以被改进。

对变压器TR1进行配置的线圈CL1a和线圈CL1b各自用作电感器。变压器TR1用作由彼此电感耦合的线圈CL1a和线圈CL1b形成的磁耦合元件。

类似地，由彼此电感耦合的线圈CL2b和线圈CL2a形成的变压器TR2被插入在发射电路TX2和接收电路RX2之间。因此，信号可以经由变压器TR2从发射电路TX2传输到接收电路RX2。因此，控制电路CC可以经由变压器TR2来接收从驱动电路DR输出的信号。

如上所述，使用电感耦合而电隔离的变压器TR2能够将信号从驱动电路DR传输到控制电路CC，同时抑制电噪声从驱动电路DR传送到控制电路CC。因此，由电噪声在信号上叠加而引起的控制电路CC故障可以被抑制。因此，半导体器件的操作可靠性可以被改进。

变压器TR1由线圈CL1a和线圈CL1b来配置，并且线圈CL1a和线圈CL1b不通过导体连接而是被磁耦合的。因此，当电流在线圈CL1a中流动时，根据电流的变化在线圈CL1b中生成感应电动势，使得感应电流在线圈CL1b中流动。在这种情况下，线圈CL1a是初级线圈，并且线圈CL1b是次级线圈。如上所述，变压器TR1利用线圈CL1a和线圈CL1b之间发生的电磁感应现象。即，由于将信号从发射电路TX1传输到变压器TR1的线圈CL1a以流动电流，接收电路RX1检测变压器TR1的线圈CL1b中生成的感应电流，使得接收电路RX1可以接收与从发射电路TX1输出的控制信号相对应的信号。

类似的，变压器TR2被线圈CL2a和线圈CL2b配置，并且线圈CL2a和线圈CL2b不是通过导体连接而是被磁耦合。因此，当电流在线圈CL2b中流动时，根据电流的变化在线圈CL2a中生成感应电动势，使得感应电流在线圈CL2a中流动。如上所述，由于将信号从发射电路TX2传输到变压器TR2的线圈CL2b以流动电流，接收电路RX2检测变压器TR2的线圈CL2a中生成的感应电流，使得接收电路RX2可以接收与从发射电路TX2输出的控制信号相对应的信号。

使用从发射电路TX1经由变压器TR1到接收电路RX1的路径，并且使用从发射电路TX2经由变压器TR2到接收电路RX2的路径，在控制电路CC和驱动电路DR之间执行信号传输。即，通过接收电路RX1接收由发射电路TX1发射的信号，并且通过接收电路RX2接收由发射电路TX2发射的信号，信号传输可以在控制电路CC和驱动电路DR之间执行。如上所述，变压器TR1被插入在从发射电路TX1到接收电路RX1的信号传输中，并且变压器TR2被插入在从发射电路TX2到接收电路RX2的信号传输中。因此，驱动电路DR可以根据从控制电路CC传输的信号，驱动逆变器INV来操作负载电路LOD。

控制电路CC和驱动电路DR具有不同的参考电位。即，参考电位被固定到控制电路CC中的接地电位GND1，而驱动电路DR被电连接到如图1所示的逆变器INV。

逆变器INV包括例如高侧IGBT(绝缘栅双极晶体管)和低侧IGBT。驱动电路DR在逆变器INV中执行高侧IGBT的导通/关断控制和低侧IGBT的导通/关断控制，从而使得逆变器INV可以控制负载电路LOD。

具体而言，驱动电路DR通过控制施加到高侧IGBT的栅电极的电位来执行高侧IGBT的导通/关断控制。类似地，驱动电路DR通过控制施加到低侧IGBT的栅电极的电位来执行低侧IGBT的导通/关断控制。

此处，例如，低侧IGBT的导通控制是通过以连接到地电位GND2的低侧IGBT的发射极电位(0V)为基准，向栅电极施加“发射极电位(0V)+阈值电压(15V)”来实现的。

另一方面，例如，低侧IGBT的关断控制是通过以连接到接地电位GND2的低侧IGBT的发射极电位(0V)为基准，向栅电极施加“发射极电位(0V)”来实现的。

因此，低侧IGBT的导通/关断控制是根据是否以0V为基准电位，向栅电极施加阈值电压(15V)来执行的。

另一方面，例如，高侧IGBT的导通控制是通过使用高侧IGBT的发射极电位作为基准电位，以基准电位为基准，是否向栅电极施加“基准电位+阈值电压(15V)”来执行的。

然而，高侧IGBT的发射极电位与低侧IGBT的发射极电位未被固定到接地电位GND2。即，高侧IGBT和低侧IGBT被串联连接在逆变器INV中的电源电位VCC2和接地电位GND2之间。在逆变器INV中，当高侧IGBT被设置为导通状态时，低侧IGBT被设置为关断状态，并且当高侧IGBT被设置为关断状态时，低侧IGBT被设置为导通状态。

因此，当由于低侧IGBT被设置为导通状态，高侧IGBT被设置为关断状态时，由于低侧IGBT被设置为导通状态，高侧IGBT的发射极电位变为接地电位GND2。

另一方面，当高侧IGBT被设置为导通状态时，由于低侧IGBT被设置为关断状态，高侧IGBT的发射极电位变为IGBT总线电压。

在该情况下，高侧IGBT的导通/关断控制是通过以高侧IGBT的发射极电位作为基准电位，是否向栅电极施加“基准电位+阈值电压(15V)”来执行的。

如上所述，高侧IGBT的发射极电位根据高侧IGBT是被设置为导通状态还是关断状态而变化。即，高侧IGBT的发射极电位从接地电位GND2(0V)到电源电位VCC2(例如800V)变化。因此，为了将高侧IGBT设置为导通状态，需要以高侧IGBT的发射极电位作为基准电位，向栅电极施加“IGBT总线电压(800V)+阈值电压(15V)”。

因此，执行高侧IGBT的导通/关断控制的驱动电路DR需要检测高侧IGBT的发射极电位。因此，驱动电路DR被配置为接收高侧IGBT的发射极电位。因此，驱动电路DR接收800V的基准电位，并且驱动电路DR通过相对于800V的基准电位向高侧IGBT的栅电极施加15V的阈值电压来控制，以将高侧IGBT设置为导通状态。因此，800V量级的高电位被施加到驱动电路DR。

如上所述，驱动控制单元包括处理低电位(几十伏)的控制电路CC和处理高电位(几百伏)的驱动电路DR。因此，控制电路CC和驱动电路DR之间的信号传输需要不同电位电路之间的信号传输。在这方面，控制电路CC和驱动电路DR之间的信号传输经由变压器TR1和变压器TR2来执行，使得信号可以在不同的电位电路之间传输。

如上所述，变压器TR1和变压器TR2中的初级线圈和次级线圈之间可以生成较大的电位差。相反，由于可能生成较大的电位差，彼此磁耦合而不通过导体连接的初级线圈和次级线圈被用于信号传输。因此，在形成变压器TR1时，从改进半导体器件的操作可靠性的角度来看，需要尽可能提高线圈CL1a和线圈CL1b之间的击穿电压。类似地，在形成变压器TR2时，从根据半导体器件的操作可靠性的角度来看，需要尽可能提高线圈CL2b和线圈CL2a之间的击穿电压。

信号传输示例

图2是示出了信号传输示例的说明图。

在图2中，发射电路TX1提取输入到发射电路TX1的方波信号SG1的边缘部分，生成具有恒定脉冲宽度的信号SG2，并将信号SG2传输到变压器TR1的线圈CL1a(初级线圈)。当由信号SG2引起的电流流向变压器TR1(初级线圈)的线圈CL1a时，信号SG3通过感应电动势而流向变压器TR1的线圈CL1b(次级线圈)。接收电路RX1将信号SG3放大并且进一步调制为方波，并且然后接收电路RX1输出方波的信号SG4。因此，接收电路RX1可以输出与输入到发射电路TX1的信号SG1相对应的信号SG4。这样，信号可以从发射电路TX1传输到接收电路RX1。类似地，信号传输可以从发射电路TX2传输到接收电路RX2。

双芯片配置

上述驱动控制单元的收发器电路部分例如被单独形成为两个半导体芯片。具体而言，图3是示出了双芯片配置的图。在图3中，发射电路TX1、变压器TR1和接收电路RX2在半导体芯片CHP1中形成。另一方面，接收电路RX1、驱动电路DR、发射电路TX2和变压器TR2形成在半导体芯片CHP2中。

在这样的双芯片配置中，例如，变压器TR1与发射电路TX1和接收电路RX2形成在同一半导体芯片CHP1上。因此，变压器TR1、发射电路TX1和接收电路RX2可以被集成。类似地，变压器TR2与驱动电路DR、接收电路RX1和发射电路TX2形成在同一半导体芯片CHP2上。因此，变压器TR2、驱动电路DR、接收电路RX1和发射电路TX2可以被集成。

此处，例如，由于发射电路TX1和接收电路RX2形成在半导体芯片CHP1中，因此对发射电路TX1和接收电路RX2进行配置的晶体管形成在半导体芯片CHP1中。类似地，由于驱动电路DR、接收电路RX1和发射电路TX2形成在半导体芯片CHP2中，因此对驱动电路DR、接收电路RX1和发射电路TX2进行配置的晶体管也形成在半导体芯片CHP2中。因此，在半导体芯片CHP1中，变压器TR1和晶体管一起形成。类似地，在半导体芯片CHP2中，变压器TR2和晶体管一起形成。

改进考虑

如上所述，在双芯片配置中，由于变压器和晶体管形成在一个半导体芯片上，因此变压器通过针对晶体管使用普通CMOS技术而形成。

具体而言，在普通CMOS技术中，晶体管形成在半导体衬底上，并且多个布线层形成在晶体管之上。此处，在普通CMOS技术中，在下部布线层中形成的下层布线将晶体管彼此相邻连接，并且具有较短的连接长度。因此，由于在下层布线中不需要考虑寄生电阻，因此下层布线由具有窄宽度和小布线厚度的局部布线来配置。

另一方面，在普通CMOS技术中，在上部布线层中形成的上层布线将彼此间隔一定距离的电路连接起来，并且上层布线的连接长度变长。因此，在上层布线中，必须通过具有大宽度和大布线厚度的全局布线来考虑和配置寄生电阻。如上所述，在普通CMOS技术的多个布线层中，在下部布线层中形成精细的局部布线。在下部布线层之上的层中，该层被设置距上部布线层越近，在该层中形成的布线的布线宽度和布线厚度就越大。即，在普通CMOS技术中，在多个布线层中形成的布线由在下部布线层中形成的局部布线、在中间布线层中形成的半全局布线以及在上部布线层形成的全局布线来配置。

当变压器在这样的普通CMOS技术的前提下形成时，作为变压器组件的下部电感器使用在下部布线层中形成的局部布线而形成。另一方面，作为变压器组件的上部电感器使用在上部布线层中形成的全局布线而形成。因此，可以在下部电感器和上部电感器之间保持足够的距离(半导体芯片的厚度方向上的距离)，使得可以确保变压器的击穿电压。

然而，近年来，人们期望进一步改进变压器的击穿电压，并且需要改进变压器的击穿电压的技术。

例如，在普通CMOS技术中，晶体管形成在半导体衬底上，并且多层布线层形成在晶体管所形成的半导体衬底之上。在该情况下，半导体衬底的厚度约为400μm，而多层布线层的厚度约为4μm。

因此，当变压器使用普通CMOS技术在多层布线层中形成时，对变压器进行配置的下部电感器和上部电感器之间的距离最多约为4μm。但是，当下部电感器和上部电感器之间的距离约为4μm时，很难确保下部电感器和上部电感器之间具有足够的击穿电压(电流击穿电压)。

因此，在使用普通CMOS技术的前提下，尝试通过增加多层布线层的厚度来确保下部电感器和上部电感器之间的距离。但是，当使用普通CMOS技术时，由于半导体衬底中的“翘曲”等因素，多层布线层的厚度无法增加到任何程度，并且例如，厚度仅限于将多层布线层设置为约20μm。即，当采用普通CMOS技术时，下部电感器和上部电感器之间的距离被限制在约20μm。

在该方面，由于变压器所需的击穿电压在交流电(AC)方面是3750V，因此即使变压器使用普通CMOS技术而形成，击穿电压也可以通过设计来确保。

但是，为了改进传输效率，期望使用高电压，并且因此，变压器所需的击穿电压在将来进一步增加。具体而言，变压器所需的击穿电压在交流电(AC)方面是5000V。

因此，下部电感器和上部电感器之间的距离必须约为100μm或更大，这是使用普通CMOS技术来形成变压器的技术无法解决的。换言之，为了实现变压器在交流电方面具有约5000V的击穿电压，需要不同于普通CMOS技术的新设计概念。

因此，在下文中，为了实现在交流电方面具有约5000V的击穿电压的变压器，将描述基于与普通CMOS技术不同的新设计概念开发的技术思想。

基本概念

基本概念是使用与形成多层布线层的半导体衬底不同的新绝缘衬底来确保变压器的击穿电压，而不是使用多层布线层的厚度(层压绝缘膜的厚度)来确保变压器的击穿电压。换言之，基本概念是准备新的绝缘衬底，以通过例如绝缘衬底的厚度来确保下部电感器和上部电感之间的距离。

根据该基本概念，通过将绝缘衬底的厚度设置为约100μm，可以将下部电感器和上部电感器之间的距离设置为约100μm，使得可以实现在交流电方面具有约5000V的击穿电压的变压器。

在下文中，将描述体现基本概念的实施例。

第一实施例

半导体器件的配置

图4是示出了第一实施例中的半导体器件的示意性配置的截面图。

在图4中，半导体器件包括半导体芯片CHP1和半导体芯片CHP2。半导体芯片CHP1被安装在例如管芯焊盘DP1上，管芯焊盘DP1是经由导电粘合剂PST1的芯片安装部。另一方面，半导体芯片CHP2被安装在例如管芯焊盘DP2上，管芯焊盘DP2是经由导电粘合剂PST2的芯片安装部。此处，管芯焊盘DP1和管芯焊盘DP2中的每一个由例如铜材料制成。导电粘合剂PST1和导电粘合剂PST2中的每一个由例如银浆或焊料制成。

如图3所示的发射电路TX1和接收电路RX2形成在半导体芯片CHP1中。如图4所示，半导体芯片CHP1包括半导体衬底SUB1以及在半导体衬底SUB1上形成的多层布线层MWL1。多个晶体管Q1形成在半导体衬底SUB1上，并且多层布线层MWL1形成在多个晶体管Q1所形成的半导体衬底SUB1之上。在多层布线层MWL1中，多个层间绝缘膜和多个布线被层压。布线形成在多层布线层MWL1的每一层中，并且该布线与晶体管Q1电连接。晶体管Q1和彼此电连接的布线对发射电路TX1和接收电路RX2进行配置。

半导体衬底SUB1的厚度约为400μm，并且多层布线层MWL1的厚度约为4μm。因此，半导体芯片CHP1的厚度约为404μm。

接下来，如图3所示的驱动电路DR、接收电路RX1和发射电路TX2形成在半导体芯片CHP2中。如图4所示，半导体芯片CHP2包括半导体衬底SUB2以及在半导体衬底SUB2上形成的多层布线层MWL2。多个晶体管Q2形成在半导体衬底SUB2中，并且多层布线层MWL2形成在多个晶体管Q2所形成的半导体衬底SUB2之上。在多层布线层MWL2中，多个层间绝缘膜和多个布线被层压。布线形成在多层布线层MWL2的每一层中并且布线与晶体管Q2电连接。晶体管Q2和彼此电连接的布线对驱动电路DR、接收电路RX1和发射电路TX2进行配置。除布线外，多层布线层MWL2还由作为变压器组件的下部电感器BL(线圈CL2b)形成。下部电感器BL由例如螺旋布线形成。

随后，如图4所示，在半导体芯片CHP2中，绝缘衬底1S经由粘结构件DAF层压在多层布线层MWL2上。在此处，粘结构件DAF由例如管芯附接膜形成。绝缘衬底1S由玻璃衬底制成。在绝缘衬底1S上，形成绝缘层IL和上部电感器TL(线圈CL2a)，上部电感器TL形成在绝缘层IL上并且是变压器的组件。上部电感器TL经由键合线W而被电连接到例如在半导体芯片CHP1的多层布线层MWL1中设置的布线。上部电感器TL例如由螺旋布线形成。

绝缘衬底1S的厚度大于多层布线层MWL1的厚度。具体而言，半导体衬底SUB2的厚度约为400μm，多层布线层MWL2的厚度约为4μm，并且绝缘衬底1S的厚度约为100μm。如上所述，厚度为约100μm的绝缘衬底1S被层压在厚度为约404μm的半导体芯片CHP2上。

此外，将描述第一实施例中的半导体器件的配置。

在第一实施例中，半导体器件包括绝缘衬底1S和上部电感器TL，上部电感器TL形成在绝缘衬底1S上并且是在不同电位之间执行非接触式通信的变压器的组件。在该情况下，上部电感器TL与半导体芯片CHP1中形成的多层布线层MWL1中存在的布线电连接，并且被施加有第一电位。具体地，半导体器件包括半导体芯片CHP1，半导体芯片CHP1包括将第一电位施加到上部电感器TL的电路(第一电路)。在绝缘衬底1S上形成的上部电感器TL经由作为示例性导电构件的键合线W而被电连接到在半导体芯片CHP1中形成的电路。因此，从半导体芯片CHP1中形成的电路输出的第一电位被施加到上部电感器TL。

半导体器件包括具有下部电感器BL的半导体芯片CHP2，并且半导体芯片CHP2包括向下部电感器BL施加第二电位的电路(第二电路)。因此，从半导体芯片CHP2中形成的电路输出的第二电位被施加到下部电感器BL。因此，第一电位被施加到上部电感器TL，而第二电位被施加到下部电感器BL。

在此处，上部电感器TL被形成为与下部电感器BL磁耦合，在绝缘衬底1S的厚度方向上，与第一电位不同的第二电位被施加到下部电感器BL。具体地，绝缘衬底1S具有第一表面S1以及位于第一表面S1相对的第二表面S2。绝缘衬底1S经由粘结构件DAF被层压在半导体芯片CHP2上，使得下部电感器BL面向第二表面S2，而上部电感器TL在第一表面S1上形成。因此，上部电感器TL和下部电感器BL被配置为彼此磁耦合。

半导体芯片CHP2包括在半导体衬底SUB2上形成的晶体管Q2以及在晶体管Q2之上形成的多层布线层MWL2，并且下部电感器BL形成在多层布线层MWL2中。例如，下部电感器BL形成在多层布线层MWL2的最上层中。然而，下部电感器BL不可以被设置在多层布线层MWL2的最上层中。例如，当使用普通CMOS技术形成多层布线层MWL2并且多层布线层MWL2包括局部布线、半全局布线和全局布线时，下部电感器BL可以与半全局布线或全局布线在同一布线层中形成。

第一实施例中的半导体器件如上所述来配置。

半导体器件的特征

根据第一实施例的半导体器件的第一特征点是，例如如图4所示，绝缘衬底1S被设置在半导体芯片CHP2上，使得具有上部电感器TL的绝缘衬底1S被设置为在绝缘衬底1S的厚度方向上，面向半导体芯片CHP2上形成的下部电感器BL。

因此，根据第一实施例的半导体器件，上部电感器TL和下部电感器BL之间的击穿电压可以通过绝缘衬底1S的厚度来保证，而上部电感器TL和下部电感器BL被磁耦合来形成变压器。例如，通过将绝缘衬底的厚度设置为约100μm，下部电感器BL和上部电感器TL之间的绝缘距离可以被设置为约100μm，使得可以实现在交流电方面具有约为5000V的击穿电压的变压器。

如上所述，在第一特征中，通过使用与形成多层布线层MWL2的半导体芯片CHP2不同的新绝缘衬底1S来确保变压器的击穿电压，而不是通过半导体芯片CHP2上形成的多层布线层MWL2的厚度来确保变压器的击穿电压。即，在第一特征中，下部电感器BL和上部电感器TL之间的绝缘距离通过与半导体芯片CHP2不同的绝缘衬底1S的厚度来保证，而不是通过使用普通CMOS技术形成的半导体芯片CHP2中的多层布线层MWL2来保证上部电感器TL和下部电感BL之间的绝缘距离。因此，根据第一特征，可以确保使用普通CMOS技术难以实现的变压器的击穿电压。因此，根据第一特征，可以确保更高的击穿电压，从而改进半导体器件的可靠性。

此外，例如，如果普通CMOS技术被用来确保下部电感器BL和上部电感器TL之间的绝缘距离，则最大20μm是极限。因此，在使用普通CMOS技术形成变压器的技术中，很难实现在交流电方面具有约5000V的击穿电压的变压器。

另一方面，根据第一特征，通过调整与使用普通CMOS技术的半导体芯片CHP2不同的绝缘衬底1S的厚度，可以很容易地确保变压器的击穿电压。例如，通过使用绝缘衬底1S，可以轻松实现普通CMOS技术难以实现的约100μm的绝缘距离。

另外，通过调整绝缘衬底1S的厚度，还容易将变压器的击穿电压设计到预定值。即，第一特征点具有重要的技术意义，因为它不仅可以实现在交流电方面具有5000V的击穿电压的变压器，还可以通过适当调整绝缘衬底1S的厚度，提供便于将变压器的击穿电压设计为各种值的设计方法。例如，进一步增加绝缘衬底1S的厚度可以实现变压器的更大击穿电压。附加地，根据变压器所需的规格，变压器的小击穿电压可以通过减少绝缘衬底的厚度1S来实现。

随后，根据第一实施例的半导体器件的第二特征点是，例如，在半导体芯片CHP2中形成的下部电感器BL，与多层布线层MWL2中由半全局布线和全局布线之一形成的布线层设置在同一布线层中。换言之，第二特征是下部电感器BL与由普通CMOS技术形成的半全局布线或全局布线形成在同一层中。

因此，根据第二特征，下部电感器BL的厚度可以等于半全局布线的厚度或全局布线的厚度。由于半全局布线的厚度和全局布线的厚度大于局部布线的厚度，因此可以减小下部电感器BL的寄生电阻。因此，根据第二特征点，可以抑制在下部电感器BL中传输的信号的信号振幅的劣化。

例如，在普通CMOS技术中，下层布线由局部布线来配置，而上层布线由全局布线来配置。这样的普通CMOS技术的设计概念是基于下层布线是连接相邻晶体管的布线，并且布线的寄生电阻可以不被考虑太多，而上层布线是连接彼此分离的电路的布线，并且布线的寄生电阻需要被考虑。

在这方面，在使用普通CMOS技术形成变压器的技术中，下部电感器形成在与设置局部布线的布线层相同的层中。但是，由于大电流流过下部电感器，因此寄生电阻的影响很大。具体而言，当下部电感器形成在与设置局部布线的布线层相同的层中时，下部电感器具有高电阻，并且因此，在下部电感器中传输的信号的信号振幅由于高电阻寄生电阻而劣化。这是因为局部布线基于普通CMOS技术的设计概念而设计，寄生电阻不需要考虑太多，而在针对局部布线的普通CMOS技术的设计概念中，不需要考虑用于改进下部电感器的设计所需的信号质量的低电阻。即，尽管下部电感器的设计概念与普通CMOS技术中局部布线的设计概念不同，但是由于下部电感器在与局部布线相同层的布线层中形成，因此在下部电感器BL中传输的信号的信号振幅劣化。

对此，在第二实施例的第二特征点中，为了实现其中设置低电阻下部电感器BL的配置，采用了新颖的设计概念，其中下部电感器BL与具有低寄生电阻的半全局布线或全局布线形成在同一层中，与使用普通CMOS技术的技术不同，在普通CMOS技术中，下部电感器BL与具有大寄生电阻的局部布线形成在同一层中。之所以能够实现该设计概念，是因为采用了在半导体芯片CHP2上层压绝缘衬底1S的第一特征点，使得使用上部电感器TL形成的绝缘衬底1S被设置为面向在半导体芯片CHP2上形成的下部电感器BL。根据该设计概念，下部电感器BL的厚度可以增加，并且因此下部电感器BL的寄生电阻可以被减小。因此，在第二特征点中，由于下部电感器BL的寄生电阻可以被减小，因此在下部电感器BL中传输的信号的信号振幅的劣化可以被抑制。即，根据第二特征点，可以改进半导体器件的性能。

绝缘结构

接下来，将描述绝缘结构的细节。

图5是示出了详细的绝缘结构的截面图。

在图5中，绝缘衬底1S具有第一表面S1以及与第一表面S1相对的第二表面S2，并且绝缘膜IF1形成在第一表面S1上。绝缘膜IF1由例如聚酰亚胺树脂膜等有机绝缘膜形成。

上部电感器TL(线圈CL2a)形成在绝缘膜IF1上，并且绝缘膜IF2被形成为覆盖上部电感器TL。上部电感器TL由例如铜膜或铝膜形成，并且绝缘膜IF2由例如聚酰亚胺树脂膜等有机绝缘膜形成。

绝缘膜IF2包括多个开口，并且焊盘PD1和焊盘PD2形成在绝缘膜IF2上，以填充开口。焊盘PD1和焊盘PD2中的每一个由例如铜膜(Cu膜)或Au/Ni/Cu层压膜形成。

此处，绝缘衬底1S优选由玻璃衬底制成。这是因为，如图6所示，与树脂衬底相比，玻璃衬底具有诸如高刚性、高耐热性(热稳定性)、热膨胀系数、高化学耐久性等特性。附加地，玻璃衬底具有高加工精度和高平整度，并且因此在树脂密封或衬底吸附时可以被稳定。

绝缘结构如上所述来配置。

绝缘结构的制造方法

将描述绝缘结构的制造方法。

如图7所示，例如，由玻璃衬底制成的绝缘衬底1S被准备，并且然后绝缘膜IF1形成在绝缘衬底1S的第一表面S1上。绝缘膜IF1由例如聚酰亚胺树脂膜等有机绝缘膜形成，并且可以通过例如涂覆方法而形成。

接下来，阻挡层金属膜形成在绝缘膜IF1上，并且然后种子膜形成在阻挡层金属膜上。结果，形成了由阻挡层金属膜和种子膜形成的基膜BF。此时，阻挡层金属膜由例如铬膜形成，并且可以通过使用例如溅射方法形成。种子膜由例如铜膜形成，并且可以通过例如使用溅射方法形成。

随后，光致抗蚀剂图案RP使用光刻技术形成在基膜BF上。此后，通过使用电镀方法，例如由铜膜形成的导电膜CF形成在从光致抗蚀剂图案RP暴露的基膜BF上。

接下来，如图8所示，通过对光致抗蚀剂进行灰化来去除光致抗蚀剂图案RP。然后，例如，从导电膜CF暴露的基膜BF通过使用湿法蚀刻技术而被去除。注意，在该状态之后，导电膜CF和基膜BF被整体表示为导电膜CF。因此，由导电膜CF形成的上部电感器TL可以被形成。

此后，如图9所示，绝缘膜IF2形成在形成上部电感器TL的绝缘膜IF1上。绝缘膜IF2由例如聚酰亚胺树脂膜等有机绝缘膜形成，并且可以通过使用例如涂覆方法而形成。

接下来，绝缘膜IF2使用光刻技术被图案化而形成开口。随后，如在形成导电膜CF的情况下，阻挡层金属膜和种子膜形成在绝缘膜IF2上。此后，使用光刻技术和电镀方法，形成例如由铜膜(Cu膜)或Au/Ni/Cu层压膜形成的导电膜。因此，如图9所示与导电膜CF电连接的焊盘PD1和焊盘PD2可以形成。

随后，如图10所示，粘结构件DAF被附接到绝缘衬底1S的第二表面(背表面)S2。粘结构件DAF由例如管芯附接膜形成。

然后，如图11所示，绝缘膜IF2、绝缘膜IF1、绝缘衬底1S和粘结构件DAF均通过切割步骤来切割。因此，可以制造绝缘结构。

三芯片配置

在上述第一实施例的半导体器件中，采用双芯片结构。然而，在双芯片配置中，例如，变压器TR1、发射电路TX1和接收电路RX2需要形成在一个半导体芯片上，导致半导体芯片CHP1的制造过程复杂化。备选地，在双芯片配置中，例如，变压器TR2、驱动电路DR、接收电路RX1和发射电路TX2需要形成在一个半导体芯片上，导致半导体芯片CHP2的制造过程复杂化。因此，半导体芯片CHP1和半导体芯片CHP2的制造成本可能增加。

因此，已研究不在双芯片配置中、而是在三芯片配置中实现上述半导体器件。下文将描述新颖的三芯片配置。

图12是示出了三芯片配置的图。

在图12中，发射电路TX1和接收电路RX2形成在半导体芯片CHP1中。附加地，驱动电路DR、接收电路RX1和发射电路TX2形成在半导体芯片CHP2中。另一方面，变压器TR1和变压器TR2形成在半导体芯片CHP3中。

因此，在三芯片配置中，只有变压器TR1和变压器TR2形成在半导体芯片CHP3中。即，在三芯片配置中，无论半导体芯片CHP1和半导体芯片CHP2的配置如何，都可以使用半导体芯片CHP3。因此，根据三芯片配置，半导体芯片CHP1和半导体芯片CHP2的可用变化可以增加。换言之，形成变压器TR1和变压器TR2的半导体芯片CHP3的通用性可以被改进。此外，由于形成变压器TR1和变压器TR2的半导体芯片CHP3不包括晶体管，因此半导体芯片CHP3只可以通过布线过程形成，并且因此制造过程可以被简化。因此，三芯片配置可以降低制造成本，并且因此可以制造极具竞争力的产品。

然而，在上述三芯片配置中，例如以变压器TR2为重点，对变压器TR2进行配置的线圈CL2a(上部电感器)和线圈CL2b(下部电感器)形成在半导体芯片CHP3中。在这种情况下，变压器TR2的击穿电压通过半导体芯片CHP3上形成的多层布线层的厚度(层压绝缘膜的厚度)来保证。

但是，当形成变压器TR2的线圈CL2a和线圈CL2b均形成在多层布线层中时，线圈CL2a与线圈CL2b之间的距离最多约为4μm。在这方面，当线圈CL2a与线圈CL2b之间的距离约为4μm时，在交流电方面，很难保证足够的约5000V的击穿电压。

因此，在以下描述中，将描述根据第一实施例的修改示例，其中，在三芯片配置中，通过使用与半导体芯片CHP3不同的新型绝缘衬底来确保线圈CL2a和线圈CL2b之间的击穿电压(例如，在交流电方面，5000V的击穿电压)。

第一实施例的第一修改示例

图13是示出了根据第一修改示例的半导体器件的示意性配置的截面图。

在图13中，半导体器件包括半导体芯片CHP1、半导体芯片CHP2和半导体芯片CHP3。即，第一修改示例中的半导体器件具有三芯片配置。如图13所示，半导体芯片CHP1经由导电胶PST1安装在例如管芯焊盘DP1上，管芯焊盘DP1是芯片安装部。另一方面，半导体芯片CHP2经由导电胶PST2被安装在例如管芯焊盘DP2上，管芯焊盘DP2是芯片安装部。半导体芯片CHP3也经由导电胶PST3安装在管芯焊盘DP2上。

此处，管芯焊盘DP1和管芯焊盘DP2中的每一个由例如铜材料制成。导电胶PST1、导电胶PST2和导电胶PST3中的每一个由例如银浆或焊料制成。

如图12所示的发射电路TX1和接收电路RX2形成在半导体芯片CHP1中。另一方面，在半导体芯片CHP2中，如图12所示的驱动电路DR、接收电路RX1和发射电路TX2形成。

接下来，如图13所示，半导体芯片CHP3包括半导体衬底SUB3以及在半导体衬底SUB3上形成的布线层WL。下部电感器BL(线圈CL2b)是变压器的组件，形成在布线层WL的最上层中。在该情况下，为了固定半导体衬底SUB3的电位，下部电感器BL和半导体衬底SUB3经由布线和扩散层彼此电连接。下部电感器BL经由键合线W2而被电连接到例如在半导体芯片CHP2的多层布线层MWL2中设置的布线。

随后，在半导体芯片CHP3中，绝缘衬底1S经由粘结构件DAF2被设置在形成下部电感器BL的布线层WL上。此处，粘结构件DAF2由例如管芯附接膜形成。绝缘衬底1S由玻璃衬底制成。在绝缘衬底1S上，绝缘层IL和上部电感器TL(线圈CL2a)形成，上部电感器TL形成在绝缘层IL上并且是变压器的组件。上部电感器TL经由键合线W1而被电连接到例如在半导体芯片CHP1的多层布线层MWL1中设置的布线。

绝缘衬底1S的厚度大于布线层WL的厚度。具体而言，半导体衬底SUB3的厚度约为400μm，布线层WL的厚度约为几μm，并且绝缘衬底1S的厚度约为100μm。如上所述，厚度为约100μm的绝缘衬底1S被层压在厚度为约400μm的半导体芯片CHP3上。

根据第一修改示例的半导体器件包括具有将第二电位施加到下部电感器BL的电路(第二电路)的半导体芯片CHP2，以及在其中形成下部电感器BL的半导体芯片CHP3。此处，在半导体芯片CHP3中形成的下部电感器BL经由键合线W2而被电连接到半导体芯片CHP2中形成的电路(第二电路)。即，在平面图中，半导体芯片CHP3的尺寸大于绝缘衬底1S的尺寸，并且半导体芯片CHP3经由键合线W2而在半导体芯片CHP3的非安装区域中被电连接到半导体芯片CHP2，绝缘衬底1S未被安装在非安装区域上。具体而言，下部电感器BL、焊盘以及与下部电感器BL和焊盘电连接的布线被形成在布线层WL的最上层中，并且绝缘衬底1S被设置在半导体芯片CHP3上，使得焊盘从绝缘衬底1S暴露。由于焊盘被形成为使其不与绝缘衬底1S重叠，因此与下部电感器BL电连接的焊盘可以经由键合线W2而被电连接到半导体芯片CHP2。

在如上所述配置的第一修改示例的半导体器件中，如图13所示，绝缘衬底1S被设置在半导体芯片CHP3上，使得包括上部电感器TL的绝缘衬底1S被设置为沿着绝缘衬底1S的厚度方向，面向在半导体芯片CHP3中形成的下部电感器BL。

因此，根据第一修改示例的半导体器件，上部电感器TL和下部电感器BL被磁耦合而形成变压器，并且上部电感器TL和下部电感器BL之间的击穿电压可以通过绝缘衬底的厚度1S来保证。

附加地，在第一修改示例的半导体器件中，如图13所示，在半导体芯片CHP3中形成的下部电感器BL被设置在例如最上部的布线层中。

因此，根据第一修改示例的半导体器件，下部电感器BL的厚度可以增加。因此，在下部电感器BL中，由于寄生电阻可以减小，因此在下部电感器BL中传输的信号的信号振幅的劣化可以被抑制。

第一实施例的第二修改示例

图14是示出了根据第二修改示例的半导体器件的示意性配置的截面图。

在图14中，半导体器件包括半导体芯片CHP1、半导体芯片CHP2和芯片CHP3A。即，第二修改示例中的半导体器件具有三芯片配置。如图14所示，半导体芯片CHP1经由导电胶PST1被安装在例如作为芯片安装部的管芯焊盘DP1上。另一方面，半导体芯片CHP2经由导电胶PST2被安装在例如作为芯片安装部的管芯焊盘DP2上。芯片CHP3A也经由粘结构件DAF1被安装在管芯焊盘DP2上。

此处，管芯焊盘DP1和管芯焊盘DP2中的每一个由例如铜材料制成。导电胶PST1和导电胶PST2中的每一个由例如银浆或焊料制成。粘结构件DAF1由例如管芯附接膜形成。

如图12所示的发射电路TX1和接收电路RX2形成在半导体芯片CHP1中。另一方面，在半导体芯片CHP2中，如图12所示的驱动电路DR、接收电路RX1和发射电路TX2形成。

接下来，如图14所示，芯片CHP3A包括由例如玻璃衬底制成的绝缘衬底SUB3A以及在绝缘衬底SUB3A上形成的布线层WL。下部电感器BL(线圈CL2b)是变压器的组件，形成在布线层WL的最上层中。

此处，下部电感器BL经由键合线W2被电连接到在半导体芯片CHP2的多层布线层MWL2中设置的布线。

随后，在芯片CHP3A中，绝缘衬底1S经由粘结构件DAF2被层压在形成下部电感器BL的布线层WL上。此处，粘结构件DAF2由例如管芯附接膜形成。绝缘衬底1S由玻璃衬底制成。在绝缘衬底1S上，作为变压器组件的上部电感器TL(线圈CL2a)与绝缘层IL一起形成。上部电感器TL经由键合线W1与在半导体芯片CHP1的多层布线层MWL1中设置的布线电连接。

绝缘衬底1S的厚度大于布线层WL的厚度。具体而言，绝缘衬底SUB3A的厚度约为400μm，布线层WL的厚度约为几μm，并且绝缘衬底1S的厚度约为100μm。如上所述，厚度为约100μm的绝缘衬底1S被层压在厚度约为400μm的芯片CHP3A上。

第二修改示例中的半导体器件包括半导体芯片CHP2和芯片CHP3A，半导体芯片CHP2包括将第二电位施加到下部电感器BL的电路(第二电路)，下部电感器BL形成在芯片CHP3A中。此处，在芯片CHP3A中形成的下部电感器BL经由键合线W2而被电连接到半导体芯片CHP2中形成的电路(第二电路)。即，在平面图中，芯片CHP3A的尺寸大于绝缘衬底1S的尺寸，并且芯片CHP3A经由键合线W2，在芯片CHP3A的非安装区域中与半导体芯片CHP2电连接，绝缘衬底1S未安装在非安装区域上。

在根据第二修改示例的如上所述配置的半导体器件中，如图14所示，绝缘衬底1S被层压在芯片CHP3A上，使得包括上部电感器TL的绝缘衬底1S沿绝缘衬底1S的厚度方向，面向芯片CHP3A中形成的下部电感器BL。

因此，根据第二修改示例的半导体器件，上部电感器TL和下部电感器BL被磁耦合而形成变压器，并且上部电感器TL和下部电感器BL之间的击穿电压可以通过绝缘衬底1S的厚度来保证。

此外，在第二修改示例的半导体器件中，如图14所示，在芯片CHP3A中形成的下部电感器BL被设置在例如最上层的布线层中。

因此，根据第二修改示例的半导体器件，下部电感器BL的厚度可以增加。因此，在下部电感器BL中，由于寄生电阻可以减小，因此在下部电感器BL中传输的信号的信号振幅的劣化可以被抑制。

此外，根据第二修改示例的半导体器件，芯片CHP3A使用由玻璃衬底表示的绝缘衬底SUB3A来代替半导体衬底。因此，从图13和图14两者的比较中可以看出，没有必要提供将包括绝缘衬底SUB3上形成的布线层WL中形成的下部电感器的布线的电位固定到接地的连接结构。即，根据第二修改示例，芯片CHP3A的器件结构可以被简化，并且因此芯片CHP3A的制造成本可以被减少。

第二实施例

半导体器件的配置

图15是示出了第二实施例中的半导体器件的示意性配置的截面图。

在图15中，半导体器件包括半导体芯片CHP1、半导体芯片CHP2和形成变压器的绝缘衬底1S。半导体芯片CHP1经由导电胶PST1被安装在例如作为芯片安装部的管芯焊盘DP1上。另一方面，半导体芯片CHP2经由导电胶PST2被安装在例如作为芯片安装部的管芯焊盘DP2上。绝缘衬底1S经由粘结构件DAF1被安装在管芯焊盘DP2上。

此处，管芯焊盘DP1和管芯焊盘DP2中的每一个由例如铜材料制成。导电胶PST1和导电胶PST2中的每一个由例如银浆或焊料制成。另外，粘结构件DAF1由例如管芯附接膜形成。

如图3所示的发射电路TX1和接收电路RX2形成在半导体芯片CHP1中。如图15所示，半导体芯片CHP1包括半导体衬底SUB1以及在半导体衬底SUB1上形成的多层布线层MWL1。多个晶体管Q1形成在半导体衬底SUB1上，并且多层布线层MWL1形成在形成多个晶体管Q1的半导体衬底SUB1之上。布线形成在多层布线层MWL1的每一层中，并且布线与晶体管Q1电连接。晶体管Q1和彼此电连接的布线对发射电路TX1和接收电路RX2进行配置。

接下来，如图3所示的驱动电路DR、接收电路RX1和发射电路TX2形成在半导体芯片CHP2中。如图15所示，半导体芯片CHP2包括半导体衬底SUB2以及在半导体衬底SUB2上形成的多层布线层MWL2。多个晶体管Q2形成在半导体衬底SUB2中，并且多层布线层MWL2形成在形成多个晶体管Q2的半导体衬底SUB2之上。布线形成在多层布线层MWL2的每一层中，并且布线与晶体管Q2电连接。晶体管Q2和彼此电连接的布线对驱动电路DR、接收电路RX1和发射电路TX2进行配置。

随后，如图15所示，在不同电位之间进行非接触式通信的变压器形成在绝缘衬底1S中。具体地，绝缘衬底1S具有第一表面S1以及与第一表面S1相对的第二表面S2，并且上部电感器TL形成在第一表面S1上，而下部电感器BL形成在第二表面S2上。此外，绝缘衬底1S被形成有通孔TGV1和通孔TGV2，通孔TGV1和通孔TGV2穿透绝缘衬底1S并且与下部电感器BL电连接。

在绝缘衬底1S的第一表面S1上形成的上部电感器TL经由键合线W1而被电连接到在半导体芯片CHP1中形成的电路(第一电路)。另外，在绝缘衬底1S中形成的通孔TGV1被电连接到在绝缘衬底1S的第一表面S1上形成的连接端子TE1，类似地，在绝缘衬底1S中形成的通孔TGV2被电连接到在绝缘衬底1S的第一表面S1上形成的连接端子TE2。另外，虽然没有在图15中示出，但是在绝缘衬底1S的第一表面S1上形成的连接端子TE1经由键合线被电连接到在半导体芯片CHP2上形成的电路(第二电路)。另外，如图15所示，在绝缘衬底1S的第一表面S1上形成的连接端子TE2经由键合线W2而被电连接到半导体衬底CHP2中形成的电路。在绝缘衬底1S的第二表面S2上形成的下部电感器BL经由通孔TGV1(TGV2)、连接端子TE1(TE2)和键合线W2而被电连接到半导体芯片CHP2中形成的电路。

例如，在图15中，上部电感器TL由螺旋电感器形成，并且类似地，下部电感器BL由螺旋电感器形成。在该情况下，如图15所示，上部电感器TL由单个层形成，而下部电感器BL由至少两个层形成。即，下部电感器BL包括在第二表面S2上形成的第一层布线、在第一层布线上形成的第二层布线以及将第一层布线和第二层布线连接的导电构件。

下部电感器BL包括在两个层的一个层中形成的焊盘PD1A、在一个层中形成的焊盘PD2A以及引线部分DWU，引线部分DWU形成在上述一个层中并且形成在两个层的另一层中并且与焊盘PD2A电连接。此处，存在多个通孔，并且多个通孔包括与焊盘PD1A电连接的通孔TGV1以及与引线部分DWU电连接的通孔TGV2。

第二实施例中的半导体器件如上所述来配置。

半导体器件的特征

在第二实施例的半导体器件中，如图15所示，上部电感器TL形成在绝缘衬底1S的第一表面S1上，并且下部电感器BL形成在绝缘衬底1S的第二表面S2上。结果，上部电感器TL和下部电感器BL彼此面对面设置，以在绝缘衬底1S的厚度方向上，将绝缘衬底1S夹持。因此，根据第二实施例的半导体器件，上部电感器TL和下部电感器BL之间的击穿电压可以通过绝缘衬底1S的厚度来保证，同时上部电感器TL和下部电感器BL被磁耦合而形成变压器。因此，根据第二实施例，半导体器件的可靠性可以被改进。

在第二实施例的半导体器件中，如图15所示，变压器形成在使用普通CMOS技术形成的半导体芯片CHP1或半导体芯片CHP2不同的绝缘衬底1S中。由于在绝缘衬底1S中没有形成晶体管，因此可以在不使用普通CMOS技术的情况下，在绝缘衬底1S中形成的变压器基于适合形成变压器的新设计概念而形成。因此，例如，在绝缘衬底1S中形成的上部电感器TL的厚度和下部电感器BL的厚度可以增加。因此，由于上部电感器TL和下部电感器BL的寄生电阻都可以减小，因此可以抑制在上部电感器TL和下部电感BL器中的每一个中传输的信号的信号振幅的劣化。因此，根据第二实施例，半导体器件的性能可以被改进。

此外，在第二实施例的半导体器件中，如图15所示，下部电感器BL形成在绝缘衬底1S的第二表面S2上。在这方面，下部电感器BL被配置为经由通孔TGV1，从焊盘PD1A电连接到第一表面S1上的连接端子TE1，并且被配置为经由焊盘PD2A和通孔TGV2，从引线部分DWU电连接到第一表面S1上的连接端子TE2。因此，根据第二实施例的半导体器件，尽管下部电感器BL形成在绝缘衬底1S的第二表面S2上，但是与下部电感器BL连接的连接端子TE2可以被连接到在第一表面S1侧的半导体芯片CHP2中形成的电路。即，根据第二实施例中的半导体器件，如图15所示，即使绝缘衬底1S被安装在管芯焊盘BL上，第一表面CHP2朝上，不仅第一表面S1上形成的上部电感器TL和半导体芯片CHP1中形成的电路可以经由键合线W1而彼此电连接，而且在第二表面S2上形成的下部电感器BL和半导体芯片CHP2中形成的电路也可以经由键合线W2而彼此电连接。

绝缘结构

接下来，将描述包括变压器的绝缘结构。

图16A是具有变压器的绝缘结构的上表面图，并且图16B是沿图16A的A-A线的截面图。

在图16A中，在绝缘衬底1S的第一表面S1上，由螺旋电感器配置的上部电感器TL、连接端子TE1和连接端子TE2被设置。接下来，在图16B中，在绝缘衬底1S的第一表面S1上形成的上部电感器TL被形成为单个层，而在绝缘衬底1S的第二表面S2上形成的下部电感器BL被形成为两个层。下部电感器BL包括在两个层的一个层中形成的焊盘PD1A、在一个层中形成的焊盘PD2A以及引线部分DWU，引线部分DWU形成在上述一个层中以及两个层的另一层中并且被电连接到焊盘PD2A。此处，存在多个通孔，并且多个通孔包括与焊盘PD1A电连接的通孔TGV1以及与引线部分DWU电连接的通孔TGV2。通孔TGV1被电连接到连接端子TE1，而通孔TGV2被电连接到连接端子TE2。这样，对变压器进行配置的上部电感器TL和下部电感器BL被设置为在绝缘衬底1S中彼此面对，并且上部电感器TL和下部电感器BL之间的绝缘距离由绝缘衬底1S的厚度来限定。绝缘结构如上所述来配置。

绝缘结构的制造方法

接下来，将描述具有变压器的绝缘结构的制造方法。

首先，如图17所示，制备由例如厚度为300μm或更大的玻璃衬底制成的绝缘衬底1S。然后，通过使用溅射法、光刻技术、CVD方法等，在绝缘衬底1S的第二表面S2上形成由两个层形成的下部电感器BL。下部电感器BL包括分别在第一层中形成的焊盘PD1A和焊盘PD2A，以及在第二层中形成的引线部分DWU。此后，覆盖下部电感器BL的绝缘膜PI1形成在绝缘衬底1S的第二表面S2上。绝缘膜PI1由例如聚酰亚胺树脂膜等有机绝缘膜形成，并且可以通过使用例如涂覆方法而形成。

接下来，如图18所示，形成下部电感器BL和绝缘膜PI1的绝缘衬底1S经由树脂层RL而被耦合到支撑衬底2S，并且然后绝缘衬底1S被减薄。具体地，绝缘衬底1S被抛光，使得绝缘衬底1S的厚度变为约10μm至100μm。根据变压器的击穿电压，绝缘衬底1S的厚度可以是100μm或更大。

随后，如图19所示，通过使用激光束照射绝缘衬底1S的第一表面S1，穿透绝缘衬底1S的通孔被形成。此后，通孔利用例如铜等被填充，以形成通孔TGV1和通孔TGV2。

此后，如图20所示，上部电感器TL、连接端子TE1和连接端子TE2使用例如溅射法、光刻技术、CVD方法等而形成在绝缘衬底1S的第一表面S1上。此处，连接端子TE1被形成为与通孔TGV1电连接，并且连接端子TE2被形成为与通孔TGV2电连接。

然后，覆盖上部电感器TL、连接端子TE1和连接端子TE2的绝缘膜PI2形成在绝缘衬底1S的第一表面S1上。绝缘膜PI2由例如聚酰亚胺树脂膜等有机绝缘膜形成，并且可以通过使用例如涂覆方法而形成。此后，绝缘膜PI2被抛光，以暴露上部电感器TL、连接端子TE1和连接端子TE2。

这样，具有变压器的绝缘结构可以形成。此外，通过将包括变压器的绝缘结构与支撑衬底2S分离，可以制造包括变压器的绝缘结构。

第二实施例的第一修改示例

图21A是示出了第一修改示例中的绝缘结构的上表面图。

在图21A中，由例如曲流电感器形成的上部电感器TL、连接端子TE1和连接端子TE2形成在绝缘衬底1S上。

图21B是沿图21A中的A-A线的截面图。

如图21B所示，绝缘衬底1S具有第一表面S1和第二表面S2，并且上部电感器TL、连接端子TE1和连接端子TE2形成在第一表面S1上。另一方面，下部电感器BL形成在第二表面S2上。下部电感器BL具有焊盘PD1B和焊盘PD2B。通孔TGV1和通孔TGV2被形成为穿透绝缘衬底1S，并且焊盘PD1B和连接端子TE1经由通孔TGV1而彼此电连接。附加地，焊盘PD2B和连接端子TE2经由通孔TGV2而彼此电连接。

图21C是示出了第一修改示例中的绝缘结构的仰视图。

在图21C中，例如，由曲流电感器配置的下部电感器BL形成在绝缘衬底1S上，下部电感器BL具有焊盘PD1B和焊盘PD2B，并且对下部电感器BL配置的曲流电感器和焊盘PD2B经由引线部分DWU1而彼此连接。

如上所述，在图21A至图21C所示的绝缘结构中，上部电感器TL由曲流电感器配置，并且类似地，下部电感器BL也由曲流电感器配置。上部电感器TL由单个层(第一单个层)形成，并且下部电感器BL也由单个层(第二单个层)形成。在这种情况下，下部电感器BL包括在第二单个层中形成的焊盘PD1B、在第二单个层中形成的焊盘PD2B，以及在第二单个层中形成并与焊盘PD2B电连接的引线部分DWU1。存在穿透绝缘衬底1S的多个通孔，并且多个通孔包括与焊盘PD1B电连接的通孔TGV1以及与焊盘PD2B电连接的通孔TGV2。

如上所述，在根据第一修改示例的绝缘结构中，例如如图21C所示，下部电感器BL由曲流电感器形成。因此，曲流电感器和焊盘PD2B可以通过第二单个层中的引线部分DWU1连接。因此，根据第一修改示例，即使采用其中在第二表面S2上形成的下部电感器BL被连接到在第一表面S1上形成的连接端子TE1和连接端子TE2的配置，下部电感器BL也可以通过将下部电感器BL由曲流电感器而不是螺旋电感器配置而形成在单个层而不是两个层中。

即，当下部电感器BL由螺旋电感器形成时，如果在第二表面S2上形成的下部电感器BL以及在第一表面S1上形成的连接端子TE1和连接端子TE2彼此连接，则下部电感器BL必须由两个层形成。另一方面，当下部电感器BL由曲流电感器形成时，例如，因为能够如图21C所示在单个层而不是两个层中布线，下部电感器BL可以由单个层形成。

第二实施例的第二修改示例

图22是示出了第二修改示例中的绝缘结构的上表面图。

在图22中，绝缘衬底1S具有第一表面(前表面)以及与第一表面的相对第二表面(后表面)，并且第一层形成在第一表面上，而第二层形成在第二表面上。此处，在图22中，在第一层中形成的组件由实线表示，而在第二层中形成的组件由虚线表示。

如图22所示，第一电感器FL和第二电感器SL形成在绝缘衬底1S中。在这种情况下，如图22所示，第一电感器FL具有在第一层中形成的第一布线部分LU1、与第一布线部分LU1连接的第一插塞PLG1、与第一插塞PLG1连接并且在第二层中形成的第二布线部分LU2、以及与第二布线部分LU2连接的第二插塞PLG2。

另一方面，如图22所示，第二电感器SL具有在第二层中形成的第三布线部分LU3、与第三布线部分LU3连接的第三插塞PLG3、与第三插塞PLG3连接并且在第一层中形成的第四布线部分LU4以及与第四布线部分LU4连接的第四插塞PLG4。

此处，在平面图中，第一布线部分LU1和第三布线部分LU3彼此相交，并且在平面图中，第二布线部分LU2和第四布线部分LU4彼此相交。

因此，根据第二修改示例，第一电感器FL和第二电感器SL，作为在不同电位之间执行非接触式通信的变压器的组件，被形成为磁耦合。根据第二修改示例，第一电感器FL和第二电感器SL中的每一个可以由在绝缘衬底1S的第一表面上形成的第一层(单个层)以及在绝缘衬底1S的第二表面上形成的第二层(单个层)来配置。

本发明人所作出的本发明基于上述实施例已进行了详细描述，但是本发明并不限于上述实施例，并且显而易见的是，可以在不脱离其要点的情况下进行各种修改。

Claims (15)

1.一种半导体器件，包括：

绝缘衬底；以及

第一电感器，形成在所述绝缘衬底上，所述第一电感器是在不同电位之间执行非接触式通信的变压器的组件，

其中所述第一电感器被配置为施加有第一电位，并且

其中所述第一电感器被形成为使得所述第一电感器能够与第二电感器磁耦合，所述第二电感器被配置为施加有与所述第一电位不同的第二电位。

2.根据权利要求1所述的半导体器件，包括：

第二芯片，包括所述第二电感器，

其中所述绝缘衬底具有第一表面以及与所述第一表面相对的第二表面，

其中所述第一电感器形成在绝缘层中，所述绝缘层形成在所述第一表面上，并且

其中所述绝缘衬底经由粘结构件而被设置在所述第二芯片上，使得所述第二电感器面向所述第二表面。

3.根据权利要求2所述的半导体器件，

其中所述第二芯片包括：

晶体管，形成在半导体衬底上；以及

多层布线层，形成在所述晶体管之上，

其中所述第二电感器形成在所述多层布线层中。

4.根据权利要求3所述的半导体器件，

其中所述第二电感器形成在所述多层布线层的最上层中。

5.根据权利要求3所述的半导体器件，

其中所述绝缘衬底的厚度大于所述多层布线层的厚度。

6.根据权利要求2所述的半导体器件，包括：

第一芯片，包括将所述第一电位施加到所述第一电感器的第一电路，

其中形成在所述绝缘衬底上的所述第一电感器经由第一导电构件被电连接到形成在所述第一芯片中的所述第一电路。

7.根据权利要求6所述的半导体器件，

其中所述第二芯片包括将所述第二电位施加到所述第二电感器的第二电路。

8.根据权利要求1所述的半导体器件，包括：

第二芯片，包括将所述第二电位施加到所述第二电感器的第二电路；以及

第三芯片，所述第二电感器形成在所述第三芯片中，

其中所述第二电感器经由第二导电构件被电连接到所述第二电路。

9.根据权利要求8所述的半导体器件，

其中在平面图中，所述第三芯片的尺寸大于所述绝缘衬底的尺寸，

其中所述绝缘衬底形成在所述第三芯片上，并且

其中从所述绝缘衬底暴露的所述第三芯片的部分经由所述第二导电构件被电连接到所述第二芯片。

10.根据权利要求1所述的半导体器件，

其中所述绝缘衬底是玻璃衬底。

11.根据权利要求1所述的半导体器件，

其中所述绝缘衬底具有第一表面以及与所述第一表面相对的第二表面，

其中所述第一电感器形成在绝缘层中，所述绝缘层形成在所述第一表面上，

其中所述第二电感器形成在所述第二表面上，并且

其中穿透所述绝缘衬底、并且被电连接到所述第二电感器的至少一个穿通过孔形成在所述绝缘衬底中。

12.根据权利要求11所述的半导体器件，包括：

第一芯片，包括将所述第一电位施加到所述第一电感器的第一电路；以及

第二芯片，包括将所述第二电位施加到所述第二电感器的第二电路，

其中形成在所述绝缘衬底的所述第一表面上的所述第一电感器，经由第一导电构件被电连接到形成在所述第一芯片中的所述第一电路，

其中形成在所述绝缘衬底中的所述至少一个穿通过孔被电连接到形成在所述绝缘衬底的所述第一表面上的连接端子，

其中形成在所述绝缘衬底的所述第一表面上的所述连接端子，经由第二导电构件被电连接到形成在所述第二芯片中的所述第二电路，并且

其中形成在所述绝缘衬底的所述第二表面上的所述第二电感器经由所述至少一个穿通过孔、所述连接端子和所述第二导电构件被电连接到形成在所述第二芯片中的所述第二电路。

13.根据权利要求11所述的半导体器件，

其中所述第一电感器由螺旋电感器配置，

其中所述第二电感器由螺旋电感器配置，

其中所述第一电感器由单层形成，

其中所述第二电感器由两层形成，

其中所述第二电感器包括：

第一焊盘，形成在所述两层中的一层中；

第二焊盘，形成在所述两层中的所述一层中；以及

引线部分，形成在所述两层中的所述一层和另一层中并且电连接到所述第二焊盘，

其中所述至少一个穿通过孔包括多个穿通过孔，

其中所述多个穿通过孔包括：

第一穿通过孔，电连接到所述第一焊盘，以及

第二穿通过孔，电连接到所述引线部分。

14.根据权利要求11所述的半导体器件，

其中所述第一电感器由曲流电感器配置，

其中所述第二电感器由曲流电感器配置，

其中所述第一电感器由第一单层形成，

其中所述第二电感器由第二单层形成，

其中所述第二电感器包括：

第一焊盘，形成在所述第二单层中；

第二焊盘，形成在所述第二单个层中；以及

引线部分，形成在所述第二单个层中并且被电连接到所述第二焊盘，

其中所述至少一个穿通过孔包括多个穿通过孔，

其中所述多个穿通过孔包括：

第一穿通过孔，电连接到所述第一焊盘，以及

第二穿通过孔，电连接到所述第二焊盘。

15.根据权利要求1所述的半导体器件，

其中所述绝缘衬底具有第一表面以及与所述第一表面相对的第二表面，

其中第一层形成在所述第一表面上，

其中第二层形成在所述第二表面上，

其中所述第一电感器包括：

第一布线部分，形成在所述第一层中；

第一插塞，连接到所述第一布线部分；

第二布线部分，形成在所述第二层中并且被连接到所述第一插塞；以及

第二插塞，连接到所述第二布线部分，

其中所述第二电感器包括：

第三布线部分，形成在所述第二层中；

第三插塞，连接到所述第三布线部分；

第四布线部分，形成在所述第一层中并且被连接到所述第三插塞；以及

第四插塞，被连接到所述第四布线部分，

其中在平面图中，所述第一布线部分和所述第三布线部分彼此相交，并且

其中在平面图中，所述第二布线部分与所述第四布线部分彼此相交。