JP3616306B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3616306B2 JP3616306B2 JP2000126094A JP2000126094A JP3616306B2 JP 3616306 B2 JP3616306 B2 JP 3616306B2 JP 2000126094 A JP2000126094 A JP 2000126094A JP 2000126094 A JP2000126094 A JP 2000126094A JP 3616306 B2 JP3616306 B2 JP 3616306B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- functional block
- block
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、複数の機能ブロックを１チップ上に集積したＡＳＩＣなどの半導体集積回路に関し、特に各機能ブロック間の接続テストを容易に行えるようにした半導体集積回路に関する。
【０００２】
【従来の技術】
ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ ）などの半導体集積回路は、例えばＣＰＵコアを中心に通信用回路、データ処理用回路などの複数の機能ブロックを１チップ上に集積したものである。このような半導体集積回路の各機能ブロックの動作テストを行うために、各機能ブロックの入力もしくは出力と並列に接続したテスト端子を設け、これらのテスト端子を介して各機能ブロックの入出力を検査している。
【０００３】
また、各機能ブロック間を接続する信号伝達用配線の接続状態をテストする場合は、各機能ブロックを同時に動作させ、各機能ブロックの相互間の動作が正常に行われるか否かを検査している。
【０００４】
【発明が解決しようとする課題】
ところが、このような半導体集積回路の各機能ブロック間の接続テスト方法では、複数の機能ブロックを同時に動作させるためのプログラムを格別に作成する必要がある。
【０００５】
また、機能ブロックはＩＰ（Ｉｎｆｏｒｍａｔｉｏｎ Ｐｒｏｖｉｄｅｒ）コアとして組み込まれることが多い。このＩＰコアのテスト用プログラムは回路と共に各ＩＰペンダより製造側に供給される。さらには、ＩＰペンダによっては機能ブロックの内部情報を公開しないものもある。このような理由から各機能ブロック間の接続テストを行うためのプログラムを作成することは非常に困難であった。
【０００６】
そこで、本発明は、上記従来の問題に鑑みなされたもので、複数の機能ブロックを同時に動作させることなく、各機能ブロック間の接続テストを容易に行うことが可能な半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、第１及び第２機能ブロックと、前記第１及び第２機能ブロック間を接続する信号伝達用配線とを少なくとも備える半導体集積回路において、前記第２機能ブロックから前記信号伝達用配線を介して前記第１機能ブロックへと伝達されてきた信号を遮断するとともに、この遮断された信号に代わって、前記第１機能ブロックから出力された信号を前記信号伝達用配線を介して前記第１機能ブロックに返還して入力させるループバック回路を備えている。
【０００８】
このような本発明によれば、ループバック回路は、第２機能ブロックから信号伝達用配線を介して第１機能ブロックへと伝達されてきた信号を遮断するとともに、この信号に代わって、第１機能ブロックから出力された信号を信号伝達用配線を介して第１機能ブロックに返還して入力させている。この状態で、第１機能ブロックに入力される信号と出力される信号を比較すれば、この信号が伝達される配線経路の接続状態を判定することができる。また、ループバック回路によって第２機能ブロックからの信号を遮断しない場合は、このループバック回路を通じて第２機能ブロックの機能を確認することにより、このループバック回路を含む第２機能ブロック近辺の配線経路の接続状態を判定することができる。この結果として、第１及び第２機能ブロック間の信号伝達用配線全体の接続状態を判定することができる。
【０００９】
なお、本発明は、半導体集積回路上の多数の機能ブロックのうちの一組の第１及び第２機能ブロックのみに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００１０】
また、本発明は、第１及び第２機能ブロックと、前記第１及び第２機能ブロック間を接続する信号伝達用配線とを少なくとも備える半導体集積回路において、前記第２機能ブロックから出力された信号を遮断するとともに、この遮断された信号に代わって、前記第１機能ブロックから前記信号伝達用配線を介して前記第２機能ブロックへと伝達されてきた信号を該第２機能ブロックの出力とするスルー回路を備えている。
【００１１】
このような本発明によれば、スルー回路は、第２機能ブロックから出力された信号を遮断するとともに、この遮断された信号に代わって、第１機能ブロックから信号伝達用配線を介して第２機能ブロックへと伝達されてきた信号を第２機能ブロックの出力としている。この状態で、第１機能ブロックから出力される信号と第２機能ブロックの出力を比較すれば、この信号が伝達される配線経路の接続状態を判定することができる。また、スルー回路によって信号を遮断しない場合は、このスルー回路を通じて第２機能ブロックの機能をテストすることにより、このスルー回路を含む第２機能ブロック近辺の配線経路の接続状態を判定することができる。この結果として、第１及び第２機能ブロック間の信号伝達用配線全体の接続状態を判定することができる。
【００１２】
なお、本発明は、半導体集積回路上の多数の機能ブロックのうちの一組の第１及び第２機能ブロックのみに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００１３】
以上説明したように本発明においては、従来のように接続テストのためのプログラムを格別に作成する必要がない。また、本発明は各機能ブロックの動作テストを妨げないため、本発明を適用したとしても、ＩＰベンダ等から供給される機能ブロックのテスト用プログラムを修正する必要がない。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
図１は、本発明の半導体集積回路の第１実施形態を示すブロック図である。図１に示すように本実施形態の半導体集積回路は、１チップ上に集積されたものであって、第１機能ブロック１１、第２機能ブロック１２、第１及び第２機能ブロック１１，１２間を接続する信号伝達用配線１３、及び信号伝達用配線１３に設けられたループバック回路１４を備えている。
【００１５】
信号伝送用配線１３は、第１機能ブロック１１と第２機能ブロック１２間で信号を伝達する各配線１３ａ，１３ｂ，１３ｃ，１３ｄからなる。各配線１３ｃ，１３ｄ間にはループバック回路１４が挿入され、各配線１３ａ，１３ｂ間から分岐した配線１４ａがループバック回路１４に接続されている。
【００１６】
このような構成において、通常動作時には、ループバック回路１４に加えられているセレクト信号ＴＥＳＴを非アクティブ状態とする。この非アクティブ状態のセレクト信号ＴＥＳＴに応答してループバック回路１４は、各配線１３ｃ，１３ｄを相互接続するとともに、配線１４ａを各配線１３ｃ，１３ｄのいずれからも切り離す。この状態では、第１機能ブロック１１から第２機能ブロック１２への信号の伝達を各配線１３ａ，１３ｂを通じて行うことができ、また第２機能ブロック１２から第１機能ブロック１１への信号の伝達を各配線１３ｃ，１３ｄを通じて行うことができる。
【００１７】
次に、第１及び第２機能ブロック１１，１２間の信号伝送用配線１３の接続状態をテストするための手順を述べる。
【００１８】
まず、セレクト信号ＴＥＳＴをアクティブ状態とする。これに応答してループバック回路１４は、各配線１３ｃ，１３ｄ間を切り離すとともに、配線１４ａを配線１３ｄに接続する。各配線１３ｃ，１３ｄ間の切り離しにより、第２機能ブロック１２から第１機能ブロック１１への信号の伝達が遮断される。また、配線１４ａを配線１３ｄに接続したことにより、配線１３ａ→配線１４ａ→配線１３ｄという配線経路が形成され、この配線経路を通じて、第１機能ブロック１１から出力された信号が該第１機能ブロック１１に返還されて入力される。
【００１９】
ここで、第１機能ブロック１１の出力を信号アとし、第１機能ブロック１１の入力を信号オとする。これらの信号ア，オを比較し、この結果として両者の信号ア，オが同じレベルであれば、配線１３ａ→配線１４ａ→配線１３ｄという配線経路の接続が正常であると判定することができる。また、両者の信号ア，オが同じレベルでなければ、この配線経路の接続が異常であると判定することができる。両者の信号ア，オを比較するには、この比較のためのテストプログラムを第１機能ブロック１１で実行したり、第１機能ブロック１１の入出力に並列接続した各テスト端子を設け、これらのテスト端子を介して両者の信号ア，オを比較すれば良い。
【００２０】
次に、セレクト信号ＴＥＳＴを非アクティブ状態とする。この場合は、先に述べたようにループバック回路１４によって各配線１３ｃ，１３ｄが相互接続されるとともに配線１４ａと配線１３ｄ間が切り離される。
【００２１】
ここで、第２機能ブロック１２の入力を信号イとし、第２機能ブロック１２の出力を信号ウとする。また、第２機能ブロック１２及びループバック回路１４を含むブロック１５の入力を信号イ’とし、ブロック１５の出力を信号ウ’とする。ブロック１５内の配線経路の接続が正常であれば、各信号ウ，ウ’の論理レベルが一致し、かつ各信号イ，イ’の論理レベルが一致する。従って、第２機能ブロック１２をテストプログラムにより動作させた状態でブロック１５の信号イ’と信号ウ’を測定することにより、第２機能ブロック１２の動作が正常であるか否かを判定することができ、この動作が正常であれば、更にはブロック１５内での配線経路の接続が正常であると判定することができる。また、第２機能ブロック１２の動作が異常であると判定されれば、ブロック１５内での配線経路の接続に異常が発生している可能性がある。
【００２２】
こうして配線１３ａ→配線１４ａ→配線１３ｄという配線経路の接続が正常であり、かつブロック１５内での配線経路の接続が正常であることが明らかになれば、信号伝達用配線１３全体の接続が正常であると言える。このようなテストに際しては、従来のように第１及び第２機能ブロック１１，１２を同時に動作させる必要がなく、また従来のよう接続テストのためのプログラムを格別に作成する必要がない。
【００２３】
なお、本実施形態では一組の第１及び第２機能ブロックを例示しているが、本発明はこれに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００２４】
図２は、本発明の半導体集積回路の第２実施形態を示すブロック図である。本実施形態の半導体集積回路は、第１機能ブロック２１、第２機能ブロック２２、第１及び第２機能ブロック２１，２２間を接続する信号伝達用配線２３、及び信号伝達用配線２３に設けられたスルー回路２４を備えている。
【００２５】
信号伝送用配線２３は、各配線２３ａ，２３ｂ，２３ｃ，２３ｄからなる。各配線２３ｃ，２３ｄ間にはスルー回路２４が挿入され、各配線２３ａ，２３ｂから分岐した配線２４ａがスルー回路２４に接続されている。
【００２６】
このような構成において、通常動作時には、スルー回路２４に加えられているセレクト信号ＴＥＳＴを非アクティブ状態とする。これに応答してスルー回路２４は、各配線２３ｃ，２３ｄを相互接続するとともに、配線２４ａを各配線２３ｃ，２３ｄのいずれからも切り離す。この状態では、第１機能ブロック２１から各配線２３ａ，２３ｂを通じて第２機能ブロック２２へと信号を伝達することができ、また第２機能ブロック２２から各配線２３ｃ，２３ｄを通じて信号を伝達することができる。
【００２７】
次に、信号伝送用配線２３の接続状態をテストするための手順を述べる。
【００２８】
まず、セレクト信号ＴＥＳＴをアクティブ状態とする。これに応答してスルー回路２４は、各配線２３ｃ，２３ｄ間を切り離すとともに、配線２４ａを配線２３ｄに接続する。各配線２３ｃ，２３ｄ間の切り離しにより、第２機能ブロック２２からの信号の出力が遮断される。また、配線２４ａを配線２３ｄに接続したことにより、配線２３ａ→配線２４ａ→配線２３ｄという配線経路が形成され、この配線経路を通じて、第１機能ブロック２１から出力された信号が伝達される。
【００２９】
ここで、第１機能ブロック２１の出力を信号カとし、第２機能ブロック２２及びスルー回路２４を含むブロック２５の出力を信号ク’とする。これらの信号カ，ク’を比較し、この結果として両者の信号カ，ク’が同じレベルであれば、配線２３ａ→配線２４ａ→配線２３ｄという配線経路の接続が正常であると判定することができる。また、両者の信号カ，ク’が同じレベルでなければ、この配線経路の接続が異常であると判定することができる。
【００３０】
次に、セレクト信号ＴＥＳＴを非アクティブ状態とする。この場合は、先に述べたようにスルー回路２４によって各配線２３ｃ，２３ｄが相互接続されるとともに配線２４ａと配線２３ｄ間が切り離される。
【００３１】
ここで、第２機能ブロック２２の入力を信号キとし、第２機能ブロック２２の出力を信号クとする。また、ブロック２５の入力を信号キ’とし、先に述べたようにブロック２５の出力を信号ク’とする。ブロック２５内の配線経路の接続が正常であれば、各信号キ，キ’の論理レベルが一致し、かつ各信号ク，ク’の論理レベルが一致する。従って、第２機能ブロック２２をテストプログラムにより動作させた状態でブロック２５の各信号キ’，ク’を測定することにより、第２機能ブロック２２の動作が正常であるか否かを判定することができ、この動作が正常であれば、更にはブロック２５内での配線経路の接続が正常であると判定することができる。また、第２機能ブロック２２の動作が異常であると判定されれば、ブロック２５内での配線経路の接続に異常が発生している可能性がある。
【００３２】
こうして配線２３ａ→配線２４ａ→配線２３ｄという信号の配線経路の接続が正常であり、かつブロック２５内での配線経路の接続が正常であることが明らかになれば、信号伝達用配線２３全体の接続が正常であると判定することができる。しかも、従来のように第１及び第２機能ブロック２１，２２を同時に動作させる必要がなく、接続テストのためのプログラムを格別に作成する必要がない。
【００３３】
なお、本実施形態では一組の第１及び第２機能ブロックを例示しているが、本発明はこれに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００３４】
図３は、本発明の半導体集積回路の第３実施形態を示すブロック図である。本実施形態の半導体集積回路は、第１機能ブロック３１、第２機能ブロック３２、第１及び第２機能ブロック３１，３２間を接続する信号伝達用配線３３、及び信号伝達用配線３３に設けられたループバック回路３４とスルー回路３５を備えている。
【００３５】
信号伝送用配線３３は、各配線３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆからなる。各配線３３ｃ，３３ｄ間にはループバック回路３４が挿入され、各配線３３ａ，３３ｂから分岐した配線３４ａがループバック回路３４に接続されている。また、各配線３３ｅ，３３ｆ間にはスルー回路３５が挿入され、各配線３３ａ，３３ｂから分岐した配線３５ａがスルー回路３５に接続されている。
【００３６】
このような構成において、通常動作時には、セレクト信号ＴＥＳＴを非アクティブ状態とする。これに応答してループバック回路３４は、各配線３３ｃ，３３ｄを相互接続するとともに、配線３４ａを各配線３３ｃ，３３ｄのいずれからも切り離す。また、スルー回路３５は、各配線３３ｅ，３３ｆを相互接続するとともに、配線３５ａを各配線３３ｅ，３３ｆのいずれからも切り離す。この状態では、第１及び第２機能ブロック３１，３２間で信号の授受を行うことができ、また第２機能ブロック３２から各配線３３ｅ，３３ｆを通じて信号を伝達することができる。
【００３７】
次に、信号伝送用配線３３の接続状態をテストするための手順を述べる。 まず、セレクト信号ＴＥＳＴをアクティブ状態とする。これに応答してループバック回路３４は、各配線３３ｃ，３３ｄ間を切り離すとともに、配線３４ａを配線３３ｄに接続する。これにより、第２機能ブロック３２から第１機能ブロック３１への信号の伝達が遮断されるとともに、配線３３ａ→配線３４ａ→配線３３ｄという配線経路が形成され、この配線経路を通じて、第１機能ブロック３１から出力された信号が該第１機能ブロック３１に返還されて入力される。このとき、第１機能ブロック３１から出力される信号サと第１機能ブロック３１に入力される信号セを比較し、両者の信号サ，セが同じレベルであれば、配線３３ａ→配線３４ａ→配線３３ｄという配線経路の接続が正常であると判定することができる。
【００３８】
また、アクティブ状態のセレクト信号ＴＥＳＴに応答してスルー回路３５は、各配線３３ｅ，３３ｆ間を切り離すとともに、配線３５ａを配線３３ｆに接続する。これにより、第２機能ブロック３２からの信号の出力が遮断されるとともに、配線３３ａ→配線３５ａ→配線３３ｆという配線経路が形成され、この配線経路を通じて、第１機能ブロック３１から出力された信号が伝達される。このとき、第１機能ブロック３１から出力される信号サと、第２機能ブロック３２及びスルー回路３５を含むブロック３６から出力される信号タ’を比較し、両者の信号サ，タ’が同じレベルであれば、配線３３ａ→配線３５ａ→配線３３ｆという配線経路の接続が正常であると判定することができる。
【００３９】
次に、セレクト信号ＴＥＳＴを非アクティブ状態とする。この場合は、先に述べたようにループバック回路３４によって各配線３３ｃ，３３ｄが相互接続されるとともに配線３４ａと配線３３ｄ間が切り離される。また、スルー回路３５によって各配線３３ｅ，３３ｆが相互接続されるとともに配線３５ａと配線３３ｆ間が切り離される。
【００４０】
ここで、第２機能ブロック３２の入力を信号シとし、第２機能ブロック３２の各出力を各信号ス，タとする。また、ブロック３６の入力を信号シ’とし、ブロック３６の出力を各信号ス’，タ’とする。ブロック３６内の配線経路の接続が正常であれば、各信号シ，シ’の論理レベルが一致し、かつ各信号ス，ス’の論理レベルが一致し、かつ各信号タ，タ’の論理レベルが一致する。従って、第２機能ブロック３２をテストプログラムにより動作させた状態でブロック３６の各信号シ’，タ’，ス’を測定することにより、第２機能ブロック３２の動作が正常であるか否かを判定することができ、この動作が正常であると判定されれば、更にはブロック３６内での配線経路の接続が正常であると判定することができる。
【００４１】
こうして配線３３ａ→配線３４ａ→配線３３ｄという配線経路及び配線３３ａ→配線３５ａ→配線３３ｆという配線経路の接続が正常であり、かつブロック３６内での配線経路の接続が正常であることが明らかになれば、信号伝達用配線３３全体の接続が正常であると判定することができる。
【００４２】
なお、本実施形態では一組の第１及び第２機能ブロックを例示しているが、本発明はこれに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００４３】
また、ブロック３６から出力された信号タ’を第１機能ブロック３１の信号サと同様に扱って、この信号タ’を後段の機能ブロック（図示せず）のループバック回路やスルー回路に入力させれば、各機能ブロック間の接続テストを広範囲にかつ簡単に行うことができる。
【００４４】
更に、第１機能ブロック３１から出力された同一の信号をループバック回路３４及びスルー回路３５に入力させているが、相互に異なるそれぞれの信号を各回路３４，３５に入力させ、これにより２つの配線経路の接続を個別にテストしても良い。
【００４５】
また、配線の数が増大する場合は、入力側の配線数と出力側の配線数のうちの少ない方を適宜に分岐して、両者の配線数を調整し、入力側の各配線と出力側の各配線を適宜に組み合わせた上で、ループバック回路及びスルー回路を構成する。
【００４６】
更に、第１機能ブロック３１から出力される信号サに相当するものがない回路構成の場合は、テスト端子を半導体集積回路の外部に設け、このテスト端子を通じて信号サを供給しても良い。同様に、信号セを観測できるような第１機能ブロック３１に相当するものがない場合も、テスト端子を半導体集積回路の外部に設け、このテスト端子を通じて信号セを観測しても良い。
【００４７】
【発明の効果】
以上説明したように本発明によれば、複数の機能ブロックを同時に動作させることなく、また複数の機能ブロックを同時に動作させるためのプログラムを格別に作成する必要がないので、各機能ブロック間の接続テストを容易に行うことができる。更に、各請求項１及び２に記載の２つの発明を組み合わせることにより、半導体集積回路がどのような構成であっても、各機能ブロック間の接続テストを可能にする。
【図面の簡単な説明】
【図１】図１は本発明の半導体集積回路の第１実施形態を示すブロック図である。
【図２】図２は本発明の半導体集積回路の第２実施形態を示すブロック図である。
【図３】図３は本発明の半導体集積回路の第３実施形態を示すブロック図である。
【符号の説明】
１１，２１，３１ 第１機能ブロック
１２，２２，３２ 第２機能ブロック
１３，２３，３３ 信号伝達用配線
１４，３４ ループバック回路
２４，３５ スルー回路
【産業上の利用分野】
本発明は、複数の機能ブロックを１チップ上に集積したＡＳＩＣなどの半導体集積回路に関し、特に各機能ブロック間の接続テストを容易に行えるようにした半導体集積回路に関する。
【０００２】
【従来の技術】
ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ ）などの半導体集積回路は、例えばＣＰＵコアを中心に通信用回路、データ処理用回路などの複数の機能ブロックを１チップ上に集積したものである。このような半導体集積回路の各機能ブロックの動作テストを行うために、各機能ブロックの入力もしくは出力と並列に接続したテスト端子を設け、これらのテスト端子を介して各機能ブロックの入出力を検査している。
【０００３】
また、各機能ブロック間を接続する信号伝達用配線の接続状態をテストする場合は、各機能ブロックを同時に動作させ、各機能ブロックの相互間の動作が正常に行われるか否かを検査している。
【０００４】
【発明が解決しようとする課題】
ところが、このような半導体集積回路の各機能ブロック間の接続テスト方法では、複数の機能ブロックを同時に動作させるためのプログラムを格別に作成する必要がある。
【０００５】
また、機能ブロックはＩＰ（Ｉｎｆｏｒｍａｔｉｏｎ Ｐｒｏｖｉｄｅｒ）コアとして組み込まれることが多い。このＩＰコアのテスト用プログラムは回路と共に各ＩＰペンダより製造側に供給される。さらには、ＩＰペンダによっては機能ブロックの内部情報を公開しないものもある。このような理由から各機能ブロック間の接続テストを行うためのプログラムを作成することは非常に困難であった。
【０００６】
そこで、本発明は、上記従来の問題に鑑みなされたもので、複数の機能ブロックを同時に動作させることなく、各機能ブロック間の接続テストを容易に行うことが可能な半導体集積回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、第１及び第２機能ブロックと、前記第１及び第２機能ブロック間を接続する信号伝達用配線とを少なくとも備える半導体集積回路において、前記第２機能ブロックから前記信号伝達用配線を介して前記第１機能ブロックへと伝達されてきた信号を遮断するとともに、この遮断された信号に代わって、前記第１機能ブロックから出力された信号を前記信号伝達用配線を介して前記第１機能ブロックに返還して入力させるループバック回路を備えている。
【０００８】
このような本発明によれば、ループバック回路は、第２機能ブロックから信号伝達用配線を介して第１機能ブロックへと伝達されてきた信号を遮断するとともに、この信号に代わって、第１機能ブロックから出力された信号を信号伝達用配線を介して第１機能ブロックに返還して入力させている。この状態で、第１機能ブロックに入力される信号と出力される信号を比較すれば、この信号が伝達される配線経路の接続状態を判定することができる。また、ループバック回路によって第２機能ブロックからの信号を遮断しない場合は、このループバック回路を通じて第２機能ブロックの機能を確認することにより、このループバック回路を含む第２機能ブロック近辺の配線経路の接続状態を判定することができる。この結果として、第１及び第２機能ブロック間の信号伝達用配線全体の接続状態を判定することができる。
【０００９】
なお、本発明は、半導体集積回路上の多数の機能ブロックのうちの一組の第１及び第２機能ブロックのみに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００１０】
また、本発明は、第１及び第２機能ブロックと、前記第１及び第２機能ブロック間を接続する信号伝達用配線とを少なくとも備える半導体集積回路において、前記第２機能ブロックから出力された信号を遮断するとともに、この遮断された信号に代わって、前記第１機能ブロックから前記信号伝達用配線を介して前記第２機能ブロックへと伝達されてきた信号を該第２機能ブロックの出力とするスルー回路を備えている。
【００１１】
このような本発明によれば、スルー回路は、第２機能ブロックから出力された信号を遮断するとともに、この遮断された信号に代わって、第１機能ブロックから信号伝達用配線を介して第２機能ブロックへと伝達されてきた信号を第２機能ブロックの出力としている。この状態で、第１機能ブロックから出力される信号と第２機能ブロックの出力を比較すれば、この信号が伝達される配線経路の接続状態を判定することができる。また、スルー回路によって信号を遮断しない場合は、このスルー回路を通じて第２機能ブロックの機能をテストすることにより、このスルー回路を含む第２機能ブロック近辺の配線経路の接続状態を判定することができる。この結果として、第１及び第２機能ブロック間の信号伝達用配線全体の接続状態を判定することができる。
【００１２】
なお、本発明は、半導体集積回路上の多数の機能ブロックのうちの一組の第１及び第２機能ブロックのみに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００１３】
以上説明したように本発明においては、従来のように接続テストのためのプログラムを格別に作成する必要がない。また、本発明は各機能ブロックの動作テストを妨げないため、本発明を適用したとしても、ＩＰベンダ等から供給される機能ブロックのテスト用プログラムを修正する必要がない。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
図１は、本発明の半導体集積回路の第１実施形態を示すブロック図である。図１に示すように本実施形態の半導体集積回路は、１チップ上に集積されたものであって、第１機能ブロック１１、第２機能ブロック１２、第１及び第２機能ブロック１１，１２間を接続する信号伝達用配線１３、及び信号伝達用配線１３に設けられたループバック回路１４を備えている。
【００１５】
信号伝送用配線１３は、第１機能ブロック１１と第２機能ブロック１２間で信号を伝達する各配線１３ａ，１３ｂ，１３ｃ，１３ｄからなる。各配線１３ｃ，１３ｄ間にはループバック回路１４が挿入され、各配線１３ａ，１３ｂ間から分岐した配線１４ａがループバック回路１４に接続されている。
【００１６】
このような構成において、通常動作時には、ループバック回路１４に加えられているセレクト信号ＴＥＳＴを非アクティブ状態とする。この非アクティブ状態のセレクト信号ＴＥＳＴに応答してループバック回路１４は、各配線１３ｃ，１３ｄを相互接続するとともに、配線１４ａを各配線１３ｃ，１３ｄのいずれからも切り離す。この状態では、第１機能ブロック１１から第２機能ブロック１２への信号の伝達を各配線１３ａ，１３ｂを通じて行うことができ、また第２機能ブロック１２から第１機能ブロック１１への信号の伝達を各配線１３ｃ，１３ｄを通じて行うことができる。
【００１７】
次に、第１及び第２機能ブロック１１，１２間の信号伝送用配線１３の接続状態をテストするための手順を述べる。
【００１８】
まず、セレクト信号ＴＥＳＴをアクティブ状態とする。これに応答してループバック回路１４は、各配線１３ｃ，１３ｄ間を切り離すとともに、配線１４ａを配線１３ｄに接続する。各配線１３ｃ，１３ｄ間の切り離しにより、第２機能ブロック１２から第１機能ブロック１１への信号の伝達が遮断される。また、配線１４ａを配線１３ｄに接続したことにより、配線１３ａ→配線１４ａ→配線１３ｄという配線経路が形成され、この配線経路を通じて、第１機能ブロック１１から出力された信号が該第１機能ブロック１１に返還されて入力される。
【００１９】
ここで、第１機能ブロック１１の出力を信号アとし、第１機能ブロック１１の入力を信号オとする。これらの信号ア，オを比較し、この結果として両者の信号ア，オが同じレベルであれば、配線１３ａ→配線１４ａ→配線１３ｄという配線経路の接続が正常であると判定することができる。また、両者の信号ア，オが同じレベルでなければ、この配線経路の接続が異常であると判定することができる。両者の信号ア，オを比較するには、この比較のためのテストプログラムを第１機能ブロック１１で実行したり、第１機能ブロック１１の入出力に並列接続した各テスト端子を設け、これらのテスト端子を介して両者の信号ア，オを比較すれば良い。
【００２０】
次に、セレクト信号ＴＥＳＴを非アクティブ状態とする。この場合は、先に述べたようにループバック回路１４によって各配線１３ｃ，１３ｄが相互接続されるとともに配線１４ａと配線１３ｄ間が切り離される。
【００２１】
ここで、第２機能ブロック１２の入力を信号イとし、第２機能ブロック１２の出力を信号ウとする。また、第２機能ブロック１２及びループバック回路１４を含むブロック１５の入力を信号イ’とし、ブロック１５の出力を信号ウ’とする。ブロック１５内の配線経路の接続が正常であれば、各信号ウ，ウ’の論理レベルが一致し、かつ各信号イ，イ’の論理レベルが一致する。従って、第２機能ブロック１２をテストプログラムにより動作させた状態でブロック１５の信号イ’と信号ウ’を測定することにより、第２機能ブロック１２の動作が正常であるか否かを判定することができ、この動作が正常であれば、更にはブロック１５内での配線経路の接続が正常であると判定することができる。また、第２機能ブロック１２の動作が異常であると判定されれば、ブロック１５内での配線経路の接続に異常が発生している可能性がある。
【００２２】
こうして配線１３ａ→配線１４ａ→配線１３ｄという配線経路の接続が正常であり、かつブロック１５内での配線経路の接続が正常であることが明らかになれば、信号伝達用配線１３全体の接続が正常であると言える。このようなテストに際しては、従来のように第１及び第２機能ブロック１１，１２を同時に動作させる必要がなく、また従来のよう接続テストのためのプログラムを格別に作成する必要がない。
【００２３】
なお、本実施形態では一組の第１及び第２機能ブロックを例示しているが、本発明はこれに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００２４】
図２は、本発明の半導体集積回路の第２実施形態を示すブロック図である。本実施形態の半導体集積回路は、第１機能ブロック２１、第２機能ブロック２２、第１及び第２機能ブロック２１，２２間を接続する信号伝達用配線２３、及び信号伝達用配線２３に設けられたスルー回路２４を備えている。
【００２５】
信号伝送用配線２３は、各配線２３ａ，２３ｂ，２３ｃ，２３ｄからなる。各配線２３ｃ，２３ｄ間にはスルー回路２４が挿入され、各配線２３ａ，２３ｂから分岐した配線２４ａがスルー回路２４に接続されている。
【００２６】
このような構成において、通常動作時には、スルー回路２４に加えられているセレクト信号ＴＥＳＴを非アクティブ状態とする。これに応答してスルー回路２４は、各配線２３ｃ，２３ｄを相互接続するとともに、配線２４ａを各配線２３ｃ，２３ｄのいずれからも切り離す。この状態では、第１機能ブロック２１から各配線２３ａ，２３ｂを通じて第２機能ブロック２２へと信号を伝達することができ、また第２機能ブロック２２から各配線２３ｃ，２３ｄを通じて信号を伝達することができる。
【００２７】
次に、信号伝送用配線２３の接続状態をテストするための手順を述べる。
【００２８】
まず、セレクト信号ＴＥＳＴをアクティブ状態とする。これに応答してスルー回路２４は、各配線２３ｃ，２３ｄ間を切り離すとともに、配線２４ａを配線２３ｄに接続する。各配線２３ｃ，２３ｄ間の切り離しにより、第２機能ブロック２２からの信号の出力が遮断される。また、配線２４ａを配線２３ｄに接続したことにより、配線２３ａ→配線２４ａ→配線２３ｄという配線経路が形成され、この配線経路を通じて、第１機能ブロック２１から出力された信号が伝達される。
【００２９】
ここで、第１機能ブロック２１の出力を信号カとし、第２機能ブロック２２及びスルー回路２４を含むブロック２５の出力を信号ク’とする。これらの信号カ，ク’を比較し、この結果として両者の信号カ，ク’が同じレベルであれば、配線２３ａ→配線２４ａ→配線２３ｄという配線経路の接続が正常であると判定することができる。また、両者の信号カ，ク’が同じレベルでなければ、この配線経路の接続が異常であると判定することができる。
【００３０】
次に、セレクト信号ＴＥＳＴを非アクティブ状態とする。この場合は、先に述べたようにスルー回路２４によって各配線２３ｃ，２３ｄが相互接続されるとともに配線２４ａと配線２３ｄ間が切り離される。
【００３１】
ここで、第２機能ブロック２２の入力を信号キとし、第２機能ブロック２２の出力を信号クとする。また、ブロック２５の入力を信号キ’とし、先に述べたようにブロック２５の出力を信号ク’とする。ブロック２５内の配線経路の接続が正常であれば、各信号キ，キ’の論理レベルが一致し、かつ各信号ク，ク’の論理レベルが一致する。従って、第２機能ブロック２２をテストプログラムにより動作させた状態でブロック２５の各信号キ’，ク’を測定することにより、第２機能ブロック２２の動作が正常であるか否かを判定することができ、この動作が正常であれば、更にはブロック２５内での配線経路の接続が正常であると判定することができる。また、第２機能ブロック２２の動作が異常であると判定されれば、ブロック２５内での配線経路の接続に異常が発生している可能性がある。
【００３２】
こうして配線２３ａ→配線２４ａ→配線２３ｄという信号の配線経路の接続が正常であり、かつブロック２５内での配線経路の接続が正常であることが明らかになれば、信号伝達用配線２３全体の接続が正常であると判定することができる。しかも、従来のように第１及び第２機能ブロック２１，２２を同時に動作させる必要がなく、接続テストのためのプログラムを格別に作成する必要がない。
【００３３】
なお、本実施形態では一組の第１及び第２機能ブロックを例示しているが、本発明はこれに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００３４】
図３は、本発明の半導体集積回路の第３実施形態を示すブロック図である。本実施形態の半導体集積回路は、第１機能ブロック３１、第２機能ブロック３２、第１及び第２機能ブロック３１，３２間を接続する信号伝達用配線３３、及び信号伝達用配線３３に設けられたループバック回路３４とスルー回路３５を備えている。
【００３５】
信号伝送用配線３３は、各配線３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆからなる。各配線３３ｃ，３３ｄ間にはループバック回路３４が挿入され、各配線３３ａ，３３ｂから分岐した配線３４ａがループバック回路３４に接続されている。また、各配線３３ｅ，３３ｆ間にはスルー回路３５が挿入され、各配線３３ａ，３３ｂから分岐した配線３５ａがスルー回路３５に接続されている。
【００３６】
このような構成において、通常動作時には、セレクト信号ＴＥＳＴを非アクティブ状態とする。これに応答してループバック回路３４は、各配線３３ｃ，３３ｄを相互接続するとともに、配線３４ａを各配線３３ｃ，３３ｄのいずれからも切り離す。また、スルー回路３５は、各配線３３ｅ，３３ｆを相互接続するとともに、配線３５ａを各配線３３ｅ，３３ｆのいずれからも切り離す。この状態では、第１及び第２機能ブロック３１，３２間で信号の授受を行うことができ、また第２機能ブロック３２から各配線３３ｅ，３３ｆを通じて信号を伝達することができる。
【００３７】
次に、信号伝送用配線３３の接続状態をテストするための手順を述べる。 まず、セレクト信号ＴＥＳＴをアクティブ状態とする。これに応答してループバック回路３４は、各配線３３ｃ，３３ｄ間を切り離すとともに、配線３４ａを配線３３ｄに接続する。これにより、第２機能ブロック３２から第１機能ブロック３１への信号の伝達が遮断されるとともに、配線３３ａ→配線３４ａ→配線３３ｄという配線経路が形成され、この配線経路を通じて、第１機能ブロック３１から出力された信号が該第１機能ブロック３１に返還されて入力される。このとき、第１機能ブロック３１から出力される信号サと第１機能ブロック３１に入力される信号セを比較し、両者の信号サ，セが同じレベルであれば、配線３３ａ→配線３４ａ→配線３３ｄという配線経路の接続が正常であると判定することができる。
【００３８】
また、アクティブ状態のセレクト信号ＴＥＳＴに応答してスルー回路３５は、各配線３３ｅ，３３ｆ間を切り離すとともに、配線３５ａを配線３３ｆに接続する。これにより、第２機能ブロック３２からの信号の出力が遮断されるとともに、配線３３ａ→配線３５ａ→配線３３ｆという配線経路が形成され、この配線経路を通じて、第１機能ブロック３１から出力された信号が伝達される。このとき、第１機能ブロック３１から出力される信号サと、第２機能ブロック３２及びスルー回路３５を含むブロック３６から出力される信号タ’を比較し、両者の信号サ，タ’が同じレベルであれば、配線３３ａ→配線３５ａ→配線３３ｆという配線経路の接続が正常であると判定することができる。
【００３９】
次に、セレクト信号ＴＥＳＴを非アクティブ状態とする。この場合は、先に述べたようにループバック回路３４によって各配線３３ｃ，３３ｄが相互接続されるとともに配線３４ａと配線３３ｄ間が切り離される。また、スルー回路３５によって各配線３３ｅ，３３ｆが相互接続されるとともに配線３５ａと配線３３ｆ間が切り離される。
【００４０】
ここで、第２機能ブロック３２の入力を信号シとし、第２機能ブロック３２の各出力を各信号ス，タとする。また、ブロック３６の入力を信号シ’とし、ブロック３６の出力を各信号ス’，タ’とする。ブロック３６内の配線経路の接続が正常であれば、各信号シ，シ’の論理レベルが一致し、かつ各信号ス，ス’の論理レベルが一致し、かつ各信号タ，タ’の論理レベルが一致する。従って、第２機能ブロック３２をテストプログラムにより動作させた状態でブロック３６の各信号シ’，タ’，ス’を測定することにより、第２機能ブロック３２の動作が正常であるか否かを判定することができ、この動作が正常であると判定されれば、更にはブロック３６内での配線経路の接続が正常であると判定することができる。
【００４１】
こうして配線３３ａ→配線３４ａ→配線３３ｄという配線経路及び配線３３ａ→配線３５ａ→配線３３ｆという配線経路の接続が正常であり、かつブロック３６内での配線経路の接続が正常であることが明らかになれば、信号伝達用配線３３全体の接続が正常であると判定することができる。
【００４２】
なお、本実施形態では一組の第１及び第２機能ブロックを例示しているが、本発明はこれに限定されるものでなく、複数組の第１及び第２機能ブロックに適用することが可能であり、また複数組の第１及び第２機能ブロックが相互に重複した関係であっても構わない。
【００４３】
また、ブロック３６から出力された信号タ’を第１機能ブロック３１の信号サと同様に扱って、この信号タ’を後段の機能ブロック（図示せず）のループバック回路やスルー回路に入力させれば、各機能ブロック間の接続テストを広範囲にかつ簡単に行うことができる。
【００４４】
更に、第１機能ブロック３１から出力された同一の信号をループバック回路３４及びスルー回路３５に入力させているが、相互に異なるそれぞれの信号を各回路３４，３５に入力させ、これにより２つの配線経路の接続を個別にテストしても良い。
【００４５】
また、配線の数が増大する場合は、入力側の配線数と出力側の配線数のうちの少ない方を適宜に分岐して、両者の配線数を調整し、入力側の各配線と出力側の各配線を適宜に組み合わせた上で、ループバック回路及びスルー回路を構成する。
【００４６】
更に、第１機能ブロック３１から出力される信号サに相当するものがない回路構成の場合は、テスト端子を半導体集積回路の外部に設け、このテスト端子を通じて信号サを供給しても良い。同様に、信号セを観測できるような第１機能ブロック３１に相当するものがない場合も、テスト端子を半導体集積回路の外部に設け、このテスト端子を通じて信号セを観測しても良い。
【００４７】
【発明の効果】
以上説明したように本発明によれば、複数の機能ブロックを同時に動作させることなく、また複数の機能ブロックを同時に動作させるためのプログラムを格別に作成する必要がないので、各機能ブロック間の接続テストを容易に行うことができる。更に、各請求項１及び２に記載の２つの発明を組み合わせることにより、半導体集積回路がどのような構成であっても、各機能ブロック間の接続テストを可能にする。
【図面の簡単な説明】
【図１】図１は本発明の半導体集積回路の第１実施形態を示すブロック図である。
【図２】図２は本発明の半導体集積回路の第２実施形態を示すブロック図である。
【図３】図３は本発明の半導体集積回路の第３実施形態を示すブロック図である。
【符号の説明】
１１，２１，３１ 第１機能ブロック
１２，２２，３２ 第２機能ブロック
１３，２３，３３ 信号伝達用配線
１４，３４ ループバック回路
２４，３５ スルー回路
Claims (1)
- 第１及び第２機能ブロックと、前記第１及び第２機能ブロック間で信号を相互伝達する信号伝達用配線とを少なくとも備える半導体集積回路において、
前記第２機能ブロックから前記信号伝達用配線を介して前記第１機能ブロックへと伝達されてきた信号を遮断するとともに、この遮断された信号に代わって、前記第１機能ブロックから前記信号伝達用配線を介して前記第２機能ブロックへと伝達されるべき信号を前記第１機能ブロックに返還して入力させるループバック回路を備えることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000126094A JP3616306B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000126094A JP3616306B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308278A JP2001308278A (ja) | 2001-11-02 |
| JP3616306B2 true JP3616306B2 (ja) | 2005-02-02 |
Family
ID=18635935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000126094A Expired - Fee Related JP3616306B2 (ja) | 2000-04-26 | 2000-04-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3616306B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4886311B2 (ja) * | 2006-02-09 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びそのテスト方法 |
| KR101085565B1 (ko) * | 2008-06-02 | 2011-11-24 | 가부시키가이샤 어드밴티스트 | 시험용 웨이퍼 유닛, 및 시험 시스템 |
-
2000
- 2000-04-26 JP JP2000126094A patent/JP3616306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308278A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626411B2 (en) | Semiconductor device, semiconductor integrated circuit and bump resistance measurement method | |
| US7904770B2 (en) | Testing circuit split between tiers of through silicon stacking chips | |
| KR20130042076A (ko) | 반도체 장치 | |
| JP6859672B2 (ja) | 情報処理装置および情報処理装置の障害検出方法 | |
| JP2010118408A (ja) | 半導体装置、半導体装置の試験方法 | |
| JP3616306B2 (ja) | 半導体集積回路 | |
| KR100369022B1 (ko) | 자기 테스트 장치를 갖춘 집적 회로 | |
| US20080197872A1 (en) | Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same | |
| US6300787B1 (en) | System and method for observing information transmitted between two integrated circuits | |
| JP3237584B2 (ja) | Ｆｐｇａ／ｐｌｄの信号まわり込みチェック回路 | |
| CN116266543A (zh) | 三维堆叠芯片及其键合测试方法、测试机台 | |
| US6714002B2 (en) | Integrated semiconductor circuit and multi-chip module with a plurality of integrated semiconductor circuits | |
| KR101222737B1 (ko) | 내장형 기판의 경계 스캔 테스트 장치 및 그 방법 | |
| JP3844300B2 (ja) | 接続検査機能付きｌｓｉ | |
| JP4278360B2 (ja) | マルチチップパッケージｌｓｉのテスト回路 | |
| KR20080061735A (ko) | 피시험 장치, 이를 테스트 하기 위한 시스템 및 방법 | |
| US20240085473A1 (en) | Semiconductor device and semiconductor device testing method | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JP4455556B2 (ja) | テストインターフェース装置を有する半導体デバイス | |
| JPH1051942A (ja) | 電気機器の信号発信ユニット特定方法及び信号発信ユニット特定機能付き電気機器 | |
| JP5290054B2 (ja) | 半導体集積回路の試験システム | |
| US5754561A (en) | Large scale integrated circuit equipped with a normal internal logic testing circuit and unconnected/substandard solder testing circuit | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JP2003004808A (ja) | 半導体装置および半導体装置のテスト方法 | |
| JPH10221408A (ja) | テスト回路、論理回路およびテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |