KR101085565B1 - 시험용 웨이퍼 유닛, 및 시험 시스템 - Google Patents

시험용 웨이퍼 유닛, 및 시험 시스템 Download PDF

Info

Publication number
KR101085565B1
KR101085565B1 KR1020107026132A KR20107026132A KR101085565B1 KR 101085565 B1 KR101085565 B1 KR 101085565B1 KR 1020107026132 A KR1020107026132 A KR 1020107026132A KR 20107026132 A KR20107026132 A KR 20107026132A KR 101085565 B1 KR101085565 B1 KR 101085565B1
Authority
KR
South Korea
Prior art keywords
test
circuit
under test
signal
loopback
Prior art date
Application number
KR1020107026132A
Other languages
English (en)
Other versions
KR20110008259A (ko
Inventor
다이스케 와타나베
토시유키 오카야스
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110008259A publication Critical patent/KR20110008259A/ko
Application granted granted Critical
Publication of KR101085565B1 publication Critical patent/KR101085565B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Abstract

피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험 시스템에 있어서, 복수의 피시험 회로와 신호를 주고 받는 시험용 웨이퍼 유닛과, 상기 시험용 웨이퍼 유닛을 제어하는 제어 장치를 포함하고, 상기 시험용 웨이퍼 유닛은, 반도체 재료로 형성되어, 각각의 상기 피시험 회로와 신호를 주고 받는 시험용 웨이퍼와, 상기 시험용 웨이퍼에서, 복수의 상기 피시험 회로와 대응하여 설치되어, 각각 대응하는 상기 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 상기 피시험 회로에 공급하는 복수의 루프백부를 포함하는 시험 시스템을 제공한다.

Description

시험용 웨이퍼 유닛, 및 시험 시스템{TEST WAFER UNIT AND TEST SYSTEM}
본 발명은, 시험용 웨이퍼 유닛, 및 시험 시스템에 관한 것이다. 특히 본 발명은, 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험용 웨이퍼 유닛 및 시험 시스템에 관한 것이다.
반도체 회로 등을 가지는 피시험 회로의 시험에 있어서, 피시험 회로의 송신 회로가 출력하는 신호를, 피시험 회로의 수신 회로에 루프백하는 것으로, 송신 회로 및 수신 회로가 정상적으로 동작하고 있는지 여부를 판정하는 경우가 있다. 예를 들면, 송신 회로에 미리 정해진 신호를 출력시켜, 수신 회로에서의 해당 신호의 수신 결과로부터, 송신 회로 및 수신 회로가 정상적으로 동작하고 있는지 여부를 판정할 수 있다.
피시험 회로를 시험하는 시험 장치는, 본체부 및 퍼포먼스 보드를 가진다. 퍼포먼스 보드는, 피시험 디바이스의 근처에 설치되어 본체부 및 피시험 디바이스의 사이에 신호를 전송한다. 또한, 본체부는, 피시험 회로를 시험하는 시험 모듈이 설치되어 퍼포먼스 보드를 통해서 피시험 회로를 시험한다.
또한, 피시험 회로의 루프백 시험을 실시하는 경우, 시험 장치는, 피시험 회로의 출력 신호를 본체부에서 반환하여, 피시험 회로에 루프백한다(예를 들면, 특허 문헌 1 및 2 참조).
일본특허공개 2005-292004호 공보 일본특허공표 2004-525546호 공보
그러나, 시험 장치의 본체부에서 신호를 루프백하는 경우, 루프백 신호의 전송 경로가 길어져, 루프백 신호가 열화한다. 이 때문에, 루프백 시험을 양호한 정밀도로 실시하는 것이 곤란했다. 또한, 전송 경로에서의 저항, 용량 등이 비교적 커지므로, 피시험 회로 및 본체부의 신호 출력단에, 해당 전송 경로를 구동하는 드라이버를 설치하지 않으면 안 된다. 또한, 피시험 회로로부터 신호를 취출하는 장소도, 드라이버 등이 설치되는 신호 출력단으로 한정되어 버린다.
또한, 퍼포먼스 보드 상에서 신호를 반환하는 것으로, 전송 경로 길이를 비교적 짧게 하는 것도 고려할 수 있다. 그러나, 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 일괄하여 시험하는 경우, 퍼포먼스 보드 상에, 각 피시험 회로에 대응하는 루프백 경로를 설치하지 않으면 안 된다.
또한, 피시험 회로가 출력하는 신호에, 소정의 잡음을 인가하여 루프백하는 경우도 고려된다. 이러한 경우, 퍼포먼스 보드의 각각의 루프백 경로 상에, 잡음 발생 회로를 설치하지 않으면 안 된다. 퍼포먼스 보드는, 일반적으로 프린트 기판이 이용되므로, 피시험 웨이퍼에 형성되는 다수의 피시험 회로의 각각에 대응하는 잡음 발생 회로를, 퍼포먼스 보드 상에 설치하는 것은 용이하지 않다.
여기에서 본 발명은, 상기의 과제를 해결할 수 있는 피시험 웨이퍼 유닛, 및 시험 시스템을 제공하는 것을 목적으로한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험용 웨이퍼 유닛에 있어서, 반도체 재료로 형성되어, 각각의 피시험 회로와 신호를 주고 받는 시험용 웨이퍼와, 시험용 웨이퍼에서, 복수의 피시험 회로와 대응하여 설치되어, 각각 대응하는 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 피시험 회로에 공급하는 복수의 루프백부를 포함하는 시험용 웨이퍼 유닛를 제공한다.
본 발명의 제2 형태에서는, 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험 시스템에 있어서, 복수의 피시험 회로와 신호를 주고 받는 시험용 웨이퍼 유닛과, 시험용 웨이퍼 유닛을 제어하는 제어 장치를 포함하고, 시험용 웨이퍼 유닛은, 반도체 재료로 형성되어 각각의 피시험 회로와 신호를 주고 받는 시험용 웨이퍼와, 시험용 웨이퍼에서, 복수의 피시험 회로와 대응하여 설치되어, 각각 대응하는 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 피시험 회로에 공급하는 복수의 루프백부를 포함하는 시험 시스템을 제공한다.
또한, 상기의 발명의 개요는, 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 시험 시스템(400)의 일례를 나타내는 도면이다.
도 2는 피시험 회로(310) 및 시험 회로(110)의 구성예를 나타내는 도면이다.
도 3은 피시험 회로(310) 및 시험 회로(110)의 다른 구성예를 나타내는 도면이다.
도 4는 신호 처리부(128)의 구성예를 나타내는 도면이다.
도 5는 피시험 회로(310) 및 시험 회로(110)의 다른 구성예를 나타내는 도면이다.
도 6은 피시험 회로(310)의 다른 구성예를 나타내는 도면이다.
도 7은 피시험 회로(310)의 다른 구성예를 나타내는 도면이다.
도 8은 피시험 회로(310)에서의, 측정용 단자(314)의 배치예를 나타내는 도면이다.
도 9는 루프백부(120)의 다른 구성예를 나타내는 도면이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 시험 시스템(400)의 일례를 나타내는 도면이다. 시험 시스템(400)은, 피시험 웨이퍼(300)에 형성된 복수의 피시험 회로(310)를 시험한다. 피시험 웨이퍼(300)는, 예를 들면 실리콘 웨이퍼이고, 복수의 피시험 회로(310)는, 예를 들면 노광 등의 반도체 프로세스에 의해, 피시험 웨이퍼(300)에 형성된다.
본 예의 시험 시스템(400)은, 복수의 피시험 회로(310)를 평행하게 시험한다. 시험 시스템(400)은, 시험용 웨이퍼 유닛(200) 및 제어 장치(10)를 구비한다. 시험용 웨이퍼 유닛(200)은, 시험용 웨이퍼(100)를 가진다. 시험용 웨이퍼(100)는, 피시험 웨이퍼(300)에서의 복수의 피시험 회로(310)를 일괄하여 시험하여도 된다.
예를 들면 시험용 웨이퍼(100)는, 복수의 피시험 회로(310)와 일대일로 대응하는 복수의 시험 회로(110)를 가져도 된다. 각각의 시험 회로(110)는, 대응하는 피시험 회로(310)를 시험한다. 예를 들면 시험 회로(110)는, 대응하는 피시험 회로(310)에 소정의 신호를 공급했을 때의, 피시험 회로(310)가 출력하는 응답 신호를 검출하는 것으로, 피시험 회로(310)를 시험하여도 된다. 시험 회로(110)는, 피시험 회로(310)에 설치된 복수의 외부 단자(311)와 일대일로 대응하여, 복수의 시험 단자(111)를 가져도 된다. 외부 단자(311)는, 피시험 회로(310)가 반도체 칩으로 패키지되었을 경우에, 외부에 표출되는 단자와 전기적으로 접속되는 단자이어도 된다.
본 예에서, 각각의 시험 회로(110)는, 대응하는 피시험 회로(310)의 루프백 시험을 실시한다. 예를 들면, 각각의 시험 회로(110)는, 대응하는 피시험 회로(310)로부터 수취한 신호에 따른 루프백 신호를, 각각의 피시험 회로(310)에 공급한다.
각각의 시험 단자(111)는, 대응하는 외부 단자(311)와의 사이에 신호를 주고 받는다. 예를 들면, 각각의 시험 단자(111)는, 대응하는 외부 단자(311)와 전기적으로 접속하는 것으로, 전기 신호를 주고 받아도 된다. 또한, 각각의 시험 단자(111)는, 정전 결합 또는 유도 결합 등의 비접촉의 결합을 통해서, 대응하는 외부 단자(311)와 신호를 주고 받아도 된다. 또한, 각각의 시험 단자(111)는, 광전송 로를 통해서, 대응하는 외부 단자(311)와 신호를 주고 받아도 된다. 이하에서는, 각각의 시험 단자(111)가, 대응하는 외부 단자(311)와 전기적으로 접속하는 경우를 예로서 설명한다.
각각의 시험 단자(111)는, 대응하는 외부 단자(311)와 접촉하는 것으로, 해당 외부 단자(311)와 전기적으로 접속하여도 된다. 예를 들면, 시험용 웨이퍼(100)를, 피시험 웨이퍼(300)에 붙여 맞추는 것으로, 복수의 시험 단자(111) 및 복수의 외부 단자(311)를 직접 접촉시켜도 된다.
또한, 각각의 시험 단자(111)는, 도체를 통해서, 대응하는 외부 단자(311)와 전기적으로 접속되어도 된다. 예를 들면, 시험용 웨이퍼(100)를, 프로브 기판을 통해서, 피시험 웨이퍼(300)에 붙여 맞추는 것으로, 복수의 시험 단자(111) 및 복수의 외부 단자(311)를, 프로브 기판을 통해서 전기적으로 접속하여도 된다. 이 경우, 프로브 기판의 표면에는, 복수의 시험 단자(111)와 전기적으로 접속되는 복수의 표면 단자가 형성되고, 프로브 기판의 이면에는, 복수의 외부 단자(311)와 전기적으로 접속되는 복수의 이면 단자가 형성된다. 또한, 프로브 기판에는, 표면 및 이면을 관통하여 설치되어, 표면 단자 및 이면 단자를 전기적으로 접속하는 비어 홀이 형성되어도 된다. 이러한 구성에 의해, 복수의 시험 단자(111) 및 복수의 외부 단자(311)를 전기적으로 접속할 수 있다. 또한, 프로브 카드에서의, 표면의 패드 간격과 이면의 패드 간격은 달라도 된다.
또한, 시험용 웨이퍼(100) 및 피시험 웨이퍼(300)의 사이에는, 이방성 도전 시트가 설치되어도 된다. 이방성 도전 시트는, 시험용 웨이퍼(100) 및 피시험 웨이퍼(300)를 붙여 맞춘 경우에, 시험 단자(111) 및 외부 단자(311)에 의해 가압 되는 것으로, 시험 단자(111) 및 외부 단자(311)를 전기적으로 접속시킨다.
제어 장치(10)는, 시험용 웨이퍼(100)를 제어한다. 제어 장치(10)는, 복수의 시험 회로(110)를 제어하여도 된다. 예를 들면 제어 장치(10)는, 복수의 시험 회로(110)를 동기하여 동작시키는 동작 개시 신호, 클록 신호 등을, 각각의 시험 회로(110)에 공급하여도 된다.
또한, 시험용 웨이퍼(100)는, 피시험 웨이퍼(300)와 대응하는 형상을 가지는 웨이퍼이어도 된다. 여기에서, 대응하는 형상이란, 동일한 형상, 및 일방이 타방의 일부분이 되는 형상을 포함한다.
예를 들면 시험용 웨이퍼(100)는, 피시험 웨이퍼(300)와 동일한 형상의 웨이퍼이어도 된다. 보다 구체적으로는, 시험용 웨이퍼(100)는, 피시험 웨이퍼(300)와 실질적으로 동일한 직경을 가지는 원반 형상의 웨이퍼이어도 된다. 또한, 시험용 웨이퍼(100)는, 피시험 웨이퍼(300)와 중첩되는 때에, 피시험 웨이퍼(300)의 일부를 덮는 형상을 가져도 된다. 피시험 웨이퍼(300)가 원반 형상인 경우, 시험용 웨이퍼(100)는, 예를 들면 반원 형상과 같이, 해당 원반의 일부를 차지하는 형상이어도 된다.
또한, 시험용 웨이퍼(100)는, 피시험 웨이퍼(300)와 동일한 반도체 재료의 웨이퍼이어도 된다. 이 경우, 복수의 시험 회로(110)는, 노광 등의 반도체 프로세스에 의해, 시험용 웨이퍼(100)에 형성되어도 된다. 또한, 시험용 웨이퍼(100)는, 프린트 기판이어도 된다. 이 경우, 각각의 시험 회로(110)를 가지는 회로 칩이, 해당 프린트 기판에 실장되어도 된다.
이와 같이, 피시험 웨이퍼(300)의 근처에 배치되는 시험용 웨이퍼(100)에, 피시험 회로(310)를 시험하는 시험 회로(110)를 설치하는 것으로, 피시험 회로(310) 및 시험 회로(110)의 사이의 전송 선로 길이를 짧게 할 수 있다. 즉, 시험용 웨이퍼(100)는, 직접 또는 간접으로 피시험 웨이퍼(300)에 붙여 합쳐지므로, 시험 회로(110) 및 피시험 회로(310)의 사이의 전송로에, 케이블 등을 설치하지 않아도 된다. 이 때문에, 피시험 회로(310)에 공급하는 루프백 신호의 열화를 저감할 수 있어, 피시험 회로(310)의 루프백 시험을 양호한 정밀도로 실시할 수 있다.
도 2는, 피시험 회로(310) 및 시험 회로(110)의 구성예를 나타내는 도면이다. 또한, 각각의 피시험 회로(310)는 동일한 구성을 가져도 된다. 또한, 각각의 시험 회로(110)는 동일한 구성을 가져도 된다.
본 예의 피시험 회로(310)는, 로컬 발진기(360), 송신측 회로(320), 수신측 회로(340), 및 복수의 실동작용 단자(312)를 가진다. 실동작용 단자(312)는, 외부 단자(311)의 일례이며, 피시험 회로(310)의 실장시에 사용된다. 예를 들면, 실동작용 단자(312)는, 피시험 회로(310)가 통신 기기 등에 실장된 때에, 해당 통신 기기 내에서의 다른 회로의 단자, 또는 해당 통신 기기 외에서의 다른 회로의 단자와 전기적으로 접속되는 단자이어도 된다.
송신측 회로(320)는, 통신 기기 등으로부터 송신해야 할 송신 신호를 출력한다. 본 예의 송신측 회로(320)는, DA 변환기(322), 믹서(324), 및 드라이버(326)를 가진다. DA 변환기(322)는, 주어지는 디지털 신호를, 아날로그 신호로 변환한다. 예를 들면 DA 변환기(322)는, 송신 신호가 가져야 하는 논리 패턴을 나타내는 디지털 신호를 수취하여도 된다.
믹서(324)는, DA 변환기(322)가 출력하는 아날로그 신호와 로컬 발진기(360)가 출력하는 로컬 신호를 곱셈한다. 즉, 믹서(324)는, 아날로그 신호의 주파수를, 로컬 신호의 주파수에 따라 쉬프트시킨다. 드라이버(326)는, 믹서(324)가 출력하는 신호를, 실동작용 단자(312)에 공급한다. 드라이버(326)는, 소정의 범위의 전력을 출력 가능한 전력 증폭기이어도 된다. 또한, 송신측 회로(320)는, 믹서(324)의 후단에 필터를 가져도 된다. 이러한 구성에 의해, 송신측 회로(320)는, 주어지는 디지털 신호에 따른 아날로그 신호를 생성한다.
본 예의 수신측 회로(340)은, AD 변환기(342), 믹서(344), 및 저잡음 증폭기(346)를 가진다. 저잡음 증폭기(346)는, 실동작용 단자(312)를 통해서 외부의 회로로부터 신호를 수취한다. 또한, 저잡음 증폭기(346)는, 수취한 신호에 따른 신호를 출력한다.
믹서(344)는, 저잡음 증폭기(346)가 출력하는 신호와 로컬 발진기(360)가 출력하는 신호를 곱셈한 신호를 출력한다. 또한, AD 변환기(342)는, 로컬 발진기(360)로부터 수취한 아날로그 신호를 디지털 신호로 변환한다. 또한, 수신측 회로(340)는, 믹서(344)의 후단에 필터를 가져도 된다. 이러한 구성에 의해, 수신측 회로(340)는, 수취한 아날로그 신호에 따른 디지털 신호를 생성한다.
시험 회로(110)는, 루프백부(120) 및 판정부(160)를 가진다. 본 예의 루프백부(120)는, 송신측 회로(320)가 출력하는 출력 신호를, 실동작용 단자(312)를 통해서 수취한다. 또한, 루프백부(120)는, 수취한 출력 신호에 따른 루프백 신호를, 실동작용 단자(312)를 통해서, 수신측 회로(340)에 공급하는 것으로, 송신측 회로(320)가 생성한 신호를 수신측 회로(340)에 루프백한다. 본 예의 루프백부(120)는, 루프 입력 단자(122), 루프 출력 단자(124), 및 배선(126)을 가진다. 루프 입력 단자(122) 및 루프 출력 단자(124)는, 시험 단자(111)의 일례이어도 된다.
루프 입력 단자(122)는, 실동작용 단자(312)를 통해서, 송신측 회로(320)와 전기적으로 접속한다. 또한, 루프 출력 단자(124)는, 실동작용 단자(312)를 통해서, 수신측 회로(340)와 전기적으로 접속한다. 배선(126)은, 루프 입력 단자(122) 및 루프 출력 단자(124)의 사이에 설치되어, 루프 입력 단자(122)로부터 루프 출력 단자(124)에 신호를 전송한다. 이러한 구성에 의해, 송신측 회로(320)의 출력 신호에 따른 루프백 신호를, 수신측 회로(340)에 공급할 수 있다.
판정부(160)는, 루프백 신호에 따라 수신측 회로(340)가 생성하는 신호에 기초하여, 피시험 회로(310)의 양부를 판정한다. 예를 들면 판정부(160)는, 수신측 회로(340)가 생성하는 신호의 논리 패턴, 또는 엣지 타이밍 등의 전기적 특성이, 소정의 기대값과 일치하는지 여부에 기초하여, 피시험 회로(310)의 양부를 판정하여도 된다. 또한, 피시험 회로(310)가, 판정부(160)를 가져도 된다. 이 경우, 시험 회로(110)는, 피시험 회로(310)에서의 판정부(160)로부터, 판정 결과를 수취하여도 된다. 또한, 판정부(160)는, 제어 장치(10)에 판정 결과를 송신하여도 된다.
또한, 도 2에 도시된 바와 같이, 루프백부(120)는, 신호 처리부(128)를 더 가져도 된다. 신호 처리부(128)는, 배선(126)에서 전송되는 루프백 신호에 대해서, 미리 정해진 처리를 실시하여도 된다. 예를 들면 신호 처리부(128)는, 루프백 신호에, 미리 정해진 진폭 잡음, 위상 잡음 등의 잡음을 인가하여도 된다. 또한, 신호 처리부(128)는, 루프백 신호를, 미리 정해진 전송로를 모의한 에뮬레이트 회로를 통과시켜도 된다.
이러한 구성에 의해, 다양한 전송로를 상정한 루프백 시험을 실시할 수 있다. 또한, 시험용 웨이퍼(100)로서 반도체 웨이퍼를 이용하는 것으로, 다수의 피시험 회로(310)에 대응하는 다수의 신호 처리부(128)를, 노광 등의 반도체 프로세스에 의해 용이하게 형성할 수 있다.
도 3은, 피시험 회로(310) 및 시험 회로(110)의 다른 구성예를 나타내는 도면이다. 본 예의 피시험 회로(310)는, 도 2에 관련해 설명한 피시험 회로(310)의 구성에 더하여 선택부(328), 복수의 측정 배선(332), 측정용 단자(314), 및 제어용 단자(316)를 더 가진다. 다른 구성 요소는, 도 2에 관련해 설명한 피시험 회로(310)의 구성 요소와 동일하여도 된다. 측정용 단자(314) 및 제어용 단자(316)는, 외부 단자(311)의 일례이어도 된다. 본 예의 시험 회로(110)는, 피시험 회로(310)의 내부 노드에 전송되는 내부 신호를 취출하여, 내부 신호에 따른 루프백 신호를, 피시험 회로(310)의 내부 노드에 공급한다.
복수의 측정 배선(332)은, 피시험 회로(310)에서의 복수의 내부 노드에 대응하여 설치되어, 각각 대응하는 내부 노드에 전기적으로 접속된다. 예를 들면 송신측 회로(320)에서, 각각의 측정 배선(332)의 일단은, DA 변환기(322)의 입력단, DA 변환기(322)의 출력단, 믹서(324)의 출력단, 드라이버(326)의 출력단에 전기적으로 접속된다.
선택부(328)는, 복수의 측정 배선(332)의 어느 하나를 선택하여, 측정용 단자(314)에 전기적으로 접속한다. 선택부(328)는, 대응하는 시험 회로(110)로부터 주어지는 제어 신호에 따른 측정 배선(332)을 선택하여도 된다. 피시험 회로(310)는, 제어용 단자(316)를 통해서, 시험 회로(110)로부터 제어 신호를 수취하여도 된다.
상술한 바와 같이, 시험 회로(110)가, 피시험 회로(310)의 근처에 설치되므로, 송신측 회로(320)의 내부의 측정점에 대해서 측정 배선(332)을 접속하는 것으로, 드라이버 등을 통하지 않고, 해당 내부 노드에 전송되는 내부 신호를 취출할 수 있다. 또한, 선택부(328)를 설치하는 것으로, 복수의 내부 노드보다 적은 개수의 측정용 단자(314)를 이용하여, 복수의 내부 노드에서의 신호를 취출할 수 있다. 이 때문에, 피시험 회로(310)에서, 측정용 단자(314)가 차지하는 면적을 축소할 수 있다.
또한, 측정용 단자(314) 및 제어용 단자(316)는, 피시험 회로(310)를 시험하는 경우에, 외부의 시험 회로(110)와 전기적으로 접속되는 단자이어도 된다. 또한, 측정용 단자(314) 및 제어용 단자(316)는, 피시험 회로(310)가 통신 기기 등에 실장되었을 경우에, 통신 기기 내의 다른 회로와 전기적으로 접속되지 않는 단자이어도 된다.
또한, 수신측 회로(340)에서도 마찬가지로, 수신측 회로(340)에서의 복수의 내부 노드에 각각의 측정 배선(352)이 접속되어도 된다. 복수의 측정 배선(352)은, 수신측 회로(340)에서의 복수의 내부 노드에 대응하여 설치되어, 각각 대응하는 내부 노드에 전기적으로 접속된다. 예를 들면 수신측 회로(340)에서, 각각의 측정 배선(352)의 일단은, AD 변환기(342)의 입력단, AD 변환기(342)의 출력단, 믹서(344)의 출력단, 저잡음 증폭기(346)의 출력단에 전기적으로 접속된다.
선택부(348)는, 복수의 측정 배선(352)의 어느 하나를 선택하여, 측정용 단자(314)에 전기적으로 접속한다. 선택부(348)는, 대응하는 시험 회로(110)로부터 주어지는 제어 신호에 따른 측정 배선(352)을 선택하여도 된다. 이러한 구성에 의해, 수신측 회로(340)의 소정의 내부 노드에, 루프백 신호를 공급할 수 있다.
또한, 선택부(328) 및 선택부(348)는, 피시험 회로(310)에서 쌍이 되는 회로 에서, 대응하는 내부 노드를 선택하여도 된다. 여기서, 대응하는 내부 노드란, 전송 신호의 특성이 공통되는 측정점을 가리켜도 된다. 또한, 전송 신호의 특성이란, 아날로그/디지털의 신호 종류, 주파수, 및 신호 레벨 등을 포함한 개념이어도 된다.
예를 들면, 선택부(328)가, DA 변환기(322)의 출력단의 내부 노드를 선택한 경우, 해당 내부 노드에 전송되는 신호는, 베이스 밴드의 아날로그 신호가 된다. 이 경우, 선택부(348)는, 수신측 회로(340)에서, 베이스 밴드의 아날로그 신호가 전송되는 AD 변환기(342)의 입력단을, 내부 노드로서 선택하여도 된다. 시험 회로(110)는, 이러한 내부 노드를 선택시킬 수 있도록, 선택부(328) 및 선택부(348)에 제어 신호를 공급하여도 된다. 이러한 제어에 의해, 피시험 회로(310)에서, 다양한 루프백 시험을 실시할 수 있다. 또한, 복수의 측정 배선, 외부 단자, 및 선택부를, 복수의 피시험 회로(310)의 각각에 설치하는 것으로, 시험 회로(110)는, 각각의 피시험 회로(310)에 대해, 다양한 루프백 시험을 실시할 수 있다.
본 예의 루프백부(120)는, 송신측 회로(320)의 내부 노드에 전송되는 내부 신호를, 측정용 출력 단자로서 기능하는 측정용 단자(314)를 통해서 수취한다. 또한, 루프백부(120)는, 수취한 내부 신호에 따른 루프백 신호를, 측정용 입력 단자로서 기능하는 측정용 단자(314)를 통해서, 수신측 회로(340)의 내부 노드에 공급한다. 루프백부(120)는, 도 2에 관련해 설명한 루프백부(120)의 구성에 더하여 제어 출력 단자(121) 및 선택 제어부(123)를 더 가진다. 다른 구성 요소는, 도 2에 관련해 설명한 시험 회로(110)의 구성 요소와 동일하여도 된다.
선택 제어부(123)는, 내부 신호를 취출해야 할 송신측 회로(320)의 내부 노드, 및 루프백 신호를 공급해야 할 수신측 회로(340)의 내부 노드를 선택하기 위하여, 선택부(328) 및 선택부(348)를 제어한다. 선택 제어부(123)는, 제어 출력 단자(121)를 통해서, 선택부(328) 및 선택부(348)에 제어 신호를 공급하여도 된다. 제어 출력 단자(121)는, 시험 단자(111)의 일례이어도 된다.
상술한 바와 같이, 선택 제어부(123)는, 송신측 회로(320) 및 수신측 회로(340)에서 대응하는 내부 노드를 선택하여도 된다. 이러한 구성에 의해, 시험 회로(110)는, 피시험 회로(310)에 대해서 다양한 루프백 시험을 실시할 수 있다.
또한, 도 3에서는, 루프백부(120)는, 송신측 회로(320) 및 수신측 회로(340)에 대해서, 측정용 단자(314)를 통해서 신호를 주고 받았다. 다른 예에서는, 루프백부(120)는, 측정용 단자(314)를 통해서 송신측 회로(320)의 내부 신호를 취출하여, 해당 내부 신호에 따른 루프백 신호를, 실동작용 단자(312)를 통해서 수신측 회로(340)에 공급하여도 된다. 또한, 루프백부(120)는, 실동작용 단자(312)를 통해서 송신측 회로(320)의 출력 신호를 수취하여, 해당 출력 신호에 따른 루프백 신호를, 측정용 단자(314)를 통해서 수신측 회로(340)의 내부 노드에 공급하여도 된다.
도 4는, 신호 처리부(128)의 구성예를 나타내는 도면이다. 또한, 도 4에서는, 신호 처리부(128)의 구성으로서 에뮬레이트 회로(130), 잡음 발생부(132), DC 레벨 조정부(134), 및 임피던스 조정부(136)를 나타내지만, 신호 처리부(128)는, 이러한 구성 가운데, 어느 하나를 가지는 회로이어도 된다. 또한, 도 4에 도시된 바와 같이, 신호 처리부(128)는, 스위치(138)에 의해 선택되는 구성 요소를 이용해, 루프백 신호를 생성하여도 된다. 또한, 신호 처리부(128)는, 이러한 구성 가운데, 2 이상의 구성을 가지는 회로이어도 된다.
에뮬레이트 회로(130)는, 피시험 회로(310)로부터 수취한 신호를 통과시켜 루프백 신호를 생성한다, 미리 정해진 전송로의 특성을 모의한 회로이어도 된다. 예를 들면 에뮬레이트 회로(130)는, 지연 회로 및 밴드 패스 필터에 의해, 소정의 전송로와 실질적으로 동일한 전달 특성을 가지는 회로이어도 된다. 또한, 에뮬레이트 회로(130)는, 직렬로 접속한 지연 회로 및 밴드 패스 필터의 경로를 병렬로 복수로 설치하여, 각 경로에 루프백 신호를 통과시키는 멀티 패스 페이징 회로이어도 된다. 또한, 에뮬레이트 회로(130)는, 루프백 신호의 진폭을 감쇠시키는 어테뉴에이터를 가져도 된다.
잡음 발생부(132)는, 피시험 회로(310)로부터 수취한 신호에 미리 정해진 잡음을 인가하여 루프백 신호를 생성한다. 예를 들면 잡음 발생부(132)는, 진폭 잡음을 인가한 루프백 신호를 생성하여도 되고, 위상 잡음을 인가한 루프백 신호를 생성하여도 된다. 잡음 발생부(132)는, 진폭 변조기 또는 위상 변조기를 이용하여, 신호에 잡음을 인가하여도 된다.
DC 레벨 조정부(134)는, 피시험 회로(310)로부터 수취한 신호의 직류 레벨을 조정한 루프백 신호를 생성한다. 예를 들면 DC 레벨 조정부(134)는, 수신측 회로(340)의 사양에 기초하여, 루프백 신호의 직류 레벨을 조정하여도 된다. 또한, DC 레벨 조정부(134)는, 송신측 회로(320)로부터 받은 신호의 직류 성분을 제거하여 루프백 신호를 생성하여도 된다.
임피던스 조정부(136)는, 루프백 신호를 전송하는 전송 경로와 피시험 회로(310)의 사이에 임피던스를 정합시킨다. 예를 들면 임피던스 조정부(136)는, 배선(126) 상에 설치되어 피시험 회로(310)의 입출력 임피던스에 따른 임피던스를 가지는 회로이어도 된다. 또한, 임피던스 조정부(136)의 임피던스는 가변이어도 된다.
스위치(138)는, 에뮬레이트 회로(130), 잡음 발생부(132), DC 레벨 조정부(134), 및 임피던스 조정부(136)의 각각에 대응하여 설치된다. 각각의 스위치(138)는, 배선(126)에 전송되는 루프백 신호를, 에뮬레이트 회로 등의 회로를 통과하여 다음 단의 회로에 전송되는 경로에 공급하는지, 또는, 해당 회로를 바이패스하여 다음 단의 회로에 전송되는 경로에 공급할지를 스위칭한다. 이러한 구성에 의해, 피시험 회로(310)에 대해서 다양한 루프백 시험을 실시할 수 있다.
도 5는, 피시험 회로(310) 및 시험 회로(110)의 다른 구성예를 나타내는 도면이다. 본 예의 시험 회로(110)는, 피시험 회로(310)에서의 제1 동작 회로(370)로부터 수취한 신호를, 피시험 회로(310)에서의 제2 동작 회로(380)에 공급한다. 그리고, 제2 동작 회로(380)가 해당 신호에 따라 생성한 신호를 수취하여, 제1 동작 회로(370)에 루프백한다. 즉, 본 예의 시험 회로(110)는, 피시험 회로(310)의 제2 동작 회로(380)를 이용하여, 제1 동작 회로(370)에의 루프백 신호를 생성한다.
본 예의 피시험 회로(310)는, 제1 동작 회로(370) 및 제2 동작 회로(380)를 가진다. 제1 동작 회로(370) 및 제2 동작 회로(380)는, 도 2 또는 도 3에 관련해 설명한 피시험 회로(310)와 동일한 구성을 각각 가져도 된다.
본 예의 시험 회로(110)는, 제1 루프 입력 단자(122-1), 제1 배선(126-1), 제1 루프 출력 단자(124-1), 제2 루프 입력 단자(122-2), 제2 배선(126-2), 및 제2 루프 출력 단자(124-2)를 가진다. 또한, 본 예의 시험 회로(110)는, 도 3에 관련해 설명한 시험 회로(110)와 마찬가지로, 제어 출력 단자(121) 및 선택 제어부(123)를 더 가져도 된다.
제1 루프 입력 단자(122-1)는, 제1 동작 회로(370)가 생성한 신호를 수취한다. 본 예의 제1 루프 입력 단자(122-1)는, 제1 동작 회로(370)의 내부 신호를 받는다. 제1 배선(126-1)은, 제1 루프 입력 단자(122-1) 및 제1 루프 출력 단자(124-1)의 사이에 설치되어, 제1 루프 입력 단자(122-1)로부터 제1 루프 출력 단자(124-1)에 신호를 송신한다. 제1 루프 출력 단자(124-1)는, 제1 배선(126-1)으로부터 수취한 신호를, 제2 동작 회로(380)에 공급한다. 본 예의 제1 루프 출력 단자(124-1)는, 해당 신호를, 제2 동작 회로(380)의 내부 노드에 공급한다.
제2 루프 입력 단자(122-2)는, 제2 동작 회로(380)가 생성한 신호를 수취한다. 본 예의 제2 루프 입력 단자(122-2)는, 제2 동작 회로(380)의 내부 노드로부터 신호를 취출한다. 예를 들면 제2 루프 입력 단자(122-2)는, 제2 동작 회로(380)의 내부에서의 필터 등이 출력하는 신호를 취출하여도 된다.
제2 배선(126-2)은, 제2 루프 입력 단자(122-2) 및 제2 루프 출력 단자(124-2)의 사이에 설치되어, 제2 루프 입력 단자(122-2)로부터 제2 루프 출력 단자(124-2)에 신호를 전송한다. 제2 루프 출력 단자(124-2)는, 제2 배선(126-2)으로부터 수취한 루프백 신호를, 제1 동작 회로(370)에 공급한다. 본 예의 제2 루프 출력 단자(124-2)는, 루프백 신호를, 제1 동작 회로(370)의 내부 노드에 공급한다.
이러한 구성에 의해, 피시험 회로(310)의 내부의 회로를 이용하여, 루프백 신호를 생성할 수 있다. 이 때문에, 루프백부(120)의 회로 규모를 저감할 수 있다. 또한, 루프백부(120)는, 도 5에 도시된 바와 같이, 제1 신호 처리부(128-1), 및 제2 신호 처리부(128-2)를 더 가져도 된다.
제1 신호 처리부(128-1) 및 제2 신호 처리부(128-2)는, 도 2 내지 도 4에 관련해 설명한 신호 처리부(128)와 동일하여도 된다. 또한, 본 예에서는, 피시험 회로(310)의 내부의 회로를 이용해, 루프백 신호에 잡음 등을 인가할 수 있으므로, 제1 신호 처리부(128-1) 및 제2 신호 처리부(128-2)는, DC 레벨 조정부(134) 및 임피던스 조정부(136)를 가지는 구성이어도 된다. 이러한 구성에 의해, 비교적으로 작은 회로 규모의 시험 회로(110)를 이용하여, 피시험 회로(310)에 대해서 다양한 루프백 시험을 실시할 수 있다.
또한, 본 예에서는, 제1 동작 회로(370)에의 루프백 신호를, 동일한 피시험 회로(310)에서의 제2 동작 회로(380)를 이용하여 생성했지만, 다른 예에서는, 제1 동작 회로(370)에의 루프백 신호를, 다른 피시험 회로(310)의 회로를 이용해 생성하여도 된다. 이 경우, 각각의 루프백부(120)는, 다른 루프백부(120)을 통해서, 다른 피시험 회로(310)의 회로에 신호를 입력하여도 된다. 또한, 각각의 루프백부(120)는, 다른 루프백부(120)을 통해서, 다른 피시험 회로(310)의 회로로부터 신호를 수취하여도 된다.
도 6은, 피시험 회로(310)의 다른 구성예를 나타내는 도면이다. 본 예에서는, 피시험 회로(310)로서 디지털 고속 통신 인터페이스 회로를 이용하여 설명한다. 또한, 시험 회로(110)는, 도 1 내지 도 5에 관련해 설명한 시험 회로(110)와 동일하여도 된다.
본 예의 송신측 회로(320)는, 멀티플렉서(402), 드라이버(404), 앰퍼시스 회로(406), 복수의 측정 배선(332), 및 선택부(328)를 가진다. 멀티플렉서(402)는, 로직 회로 등으로부터 수취하는 패러렐의 디지털 신호를, 시리얼의 디지털 신호로 변환한다. 또한, 멀티플렉서(402)는, 피시험 회로(310)에 설치된 로컬 클록 소스(408)로부터 주어지는 클록 신호의 주기에 따른 비트 레이트의 디지털 신호를 생성하여도 된다.
드라이버(404)는, 멀티플렉서(402)가 생성한 디지털 신호를 수취하여, 해당 신호에 따른 신호를 출력한다. 예를 들면 드라이버(404)는, 디지털 신호의 각 비트의 논리값에 따라 신호 레벨이 변화하는 아날로그 신호를 출력하여도 된다. 앰퍼시스 회로(406)는, 드라이버(404)가 출력하는 신호에 대해서, 소정의 신호 처리를 수행한다. 예를 들면 앰퍼시스 회로(406)는, 드라이버(404)가 출력하는 신호의 소정의 주파수 성분을 강조하여도 된다. 이러한 처리에 의해, 송신측 회로(320)로부터 출력되는 신호에 대해서, 신호 전송시에서의 신호의 열화를 미리 보상한다.
복수의 측정 배선(332) 및 선택부(328)는, 도 1 내지 도 5에 관련해 설명한 측정 배선(332) 및 선택부(328)과 동일하여도 된다. 즉, 각각의 측정 배선(332)은, 송신측 회로(320)에서의 각각의 측정 노드에 일단이 접속되고, 타단이 선택부(328)에 접속된다. 선택부(328)는, 어느 하나의 측정 배선(332)을 선택하여, 루프백부(120)에 접속한다.
본 예의 수신측 회로(340)는, 디멀티플렉서(412), 리시버(414), 이퀄라이저(416), 복수의 측정 배선(352), 및 선택부(348)를 가진다. 이퀄라이저(416)는, 외부로부터의 신호를 수취하여, 수취한 신호에 대해서 소정의 신호 처리를 수행한다. 예를 들면 이퀄라이저(416)는, 수취한 신호의 소정의 주파수 성분을 강조하여도 된다. 이러한 처리에 의해, 수신측 회로(340)가 수취한 신호에 대해서, 신호 전송에 의해 생긴 신호의 열화를 보상할 수 있다.
리시버(414)는, 이퀄라이저(416)가 출력하는 신호에 따른 신호를, 디멀티플렉서(412)에 공급한다. 예를 들면 리시버(414)는, 수취한 아날로그 신호를 디지털 신호로 변환하여도 된다. 디멀티플렉서(412)는, 리시버(414)가 출력하는 시리얼의 디지털 신호를, 패러럴의 디지털 신호로 변환한다.
디멀티플렉서(412)는, 피시험 회로(310)에 설치된 클록 리커버리 회로(410)로부터 수취하는 클록 신호에 따라 동작하여도 된다. 예를 들면 디멀티플렉서(412)는, 주어지는 클록 신호에 따라, 시리얼의 디지털 신호의 각 논리값를 검출하여도 된다. 클록 리커버리 회로(410)는, 리시버(414)가 출력하는 신호와 실질적으로 동일한 주기의 클록 신호를 생성하여도 된다.
복수의 측정 배선(352) 및 선택부(348)는, 도 1 내지 도 5에 관련해 설명한 측정 배선(352) 및 선택부(348)와 동일하여도 된다. 즉, 각각의 측정 배선(352)은, 수신측 회로(340)에서의 각각의 측정 노드에 일단이 접속되고, 타단이 선택부(348)에 접속된다. 선택부(348)는, 어느 하나의 측정 배선(352)을 선택하여, 루프백부(120)로부터의 신호를 인가한다. 이와 같이, 루프백부(120)는, 무선 통신 회로, 디지털 고속 인터페이스 회로 등의 다양한 피시험 회로(310)에 대해서, 다양한 측정 노드를 통해서 루프백 시험을 실시할 수 있다.
도 7은, 피시험 회로(310)의 다른 구성예를 나타내는 도면이다. 본 예에서는, 피시험 회로(310)로서 메모리 회로를 이용하여 설명한다. 또한, 시험 회로(110)는, 도 1 내지 도 5에 관련해 설명한 시험 회로(110)와 동일하여도 된다.
본 예의 피시험 회로(310)는, 메모리 코어(420), 인터페이스 회로(422), 측정 배선(332), 측정 배선(352), 실동작용 단자(312), 및 측정용 단자(314)를 가진다. 메모리 코어(420)는, 예를 들면 반도체 메모리이어도 된다. 메모리 코어(420)는, 주어지는 데이터를 격납하고, 또한, 격납한 데이터를 출력한다.
인터페이스 회로(422)는, 외부로부터 주어지는 신호에 따라, 메모리 코어(420)를 제어한다. 예를 들면 인터페이스 회로(422)는, 외부로부터 주어지는 기입 명령에 따라, 주어지는 기입 데이터를, 주어지는 기입 어드레스에 따른 메모리 코어(420)의 어드레스에 격납하여도 된다. 또한, 인터페이스 회로(422)는, 외부로부터 주어지는 독출 명령에 따라, 주어지는 독출 어드레스에 따른 메모리 코어(420)의 어드레스로부터 데이터를 독출하여도 된다. 측정 배선(332) 및 측정 배선(352)은, 메모리 코어(420) 및 인터페이스 회로(422)의 사이에 일단이 접속되고, 타단이 측정용 단자(314)에 각각 접속된다.
본 예의 시험 회로(110)는, 신호 처리부(128)로서 메모리 코어(420)를 시험하는 메모리 BIST를 가진다. 메모리 BIST는, 일반적으로 메모리 디바이스 내부에 설치되어, 자기 진단을 수행하는 회로이어도 된다. 본 예의 시험 시스템(400)은, 피시험 웨이퍼(300)의 근처에 시험 회로(110)가 설치되므로, 피시험 회로(310)의 동작 회로의 근처에 설치되어야 할 메모리 BIST를, 시험 회로(110)에 형성하여, 피시험 회로(310)의 시험을 수행할 수 있다. 이 때문에, 피시험 회로(310)에서 실동작 회로를 형성할 수 있는 영역을 증대시킬 수 있다.
또한, 시험 회로(110)는, 인터페이스 회로(422)의 루프백 시험을 더 수행하여 된다. 예를 들면 시험 회로(110)는, 실동작용 단자(312)를 통해서, 인터페이스 회로(422)의 루프백 시험을 실시하여도 된다.
도 8은, 피시험 회로(310)에서의, 측정용 단자(314)의 배치예를 나타내는 도면이다. 일반적으로, 피시험 회로(310)는, 동작 회로가 형성되는 회로 영역(390)의 외측에, 복수의 실동작용 단자(312)가 형성된다. 도 8에 도시된 바와 같이, 측정용 단자(314)는, 회로 영역(390)에 형성되어도 된다.
또한, 실동작용 단자(312)는, 사각형의 각 변에 따라 형성되어도 된다. 이에 대해서, 측정용 단자(314)는, 해당 사각형의 내부에 형성되어도 된다. 또한, 측정용 단자(314)는, 실동작용 단자(312)와 마찬가지로, 회로 영역(390)의 외측에 형성되어도 된다. 또한, 측정용 단자(314)도, 상술한 사각형의 각 변에 따라 형성되어도 된다.
도 9는, 루프백부(120)의 다른 구성예를 나타내는 도면이다. 본 예의 루프백부(120)는, 도 1 내지 도 8에 관련해 설명한 어느 하나의 루프백부(120)의 구성에 더하여 스위치(170), 특성 측정부(172), 및 타이밍 측정부(174)를 더 가진다. 특성 측정부(172) 및 타이밍 측정부(174)는, 측정 회로의 일례이다.
특성 측정부(172) 및 타이밍 측정부(174)는, 피시험 회로(310)로부터 수취한 신호를 측정한다. 예를 들면 특성 측정부(172)는, 해당 신호의 전압값 또는 전류값을 측정하여도 된다. 또한, 특성 측정부(172)는, 피시험 회로(310)에 일정 전압 또는 일정 전류를 인가했을 때에, 피시험 회로(310)에 공급되는 전류 또는 전압을 측정하여도 된다. 즉, 특성 측정부(172)는, 전압 인가 전류 측정(VSIM) 또는 전류 인가전압 측정(ISVM)을 수행하여도 된다. 또한, 특성 측정부(172)는, 피시험 회로(310)의 동작이 정지 상태가 되었을 때의, 전류 또는 전압을 측정하여도 된다. 특성 측정부(172)는, 측정한 이러한 값에 기초하여, 피시험 회로(310)의 양부를 판정하여도 된다.
또한, 특성 측정부(172)에 의해 피시험 회로(310)의 양부를 판정하는 경우, 루프백부(120)는, 루프백 시험을 평행하게 실시하지 않는 것이 바람직하다. 스위치(170)는, 피시험 회로에, 특성 측정부(172), 또는 잡음 발생부(132)의 어느 것을 접속할지를 스위칭하여도 된다. 스위치(170)는, 루프 입력 단자(122) 및 루프 출력 단자(124)의 각각에 대하여 설치되어, 루프 입력 단자(122) 및 루프 출력 단자(124)의 각각에, 특성 측정부(172), 또는 잡음 발생부(132)의 어느 것을 접속할지를 스위칭한다.
타이밍 측정부(174)는, 피시험 회로(310)로부터 수취한 신호의 타이밍 특성을 측정하여도 된다. 예를 들면 타이밍 측정부(174)는, 해당 신호의 엣지 타이밍의 지터를 측정하여도 된다. 타이밍 측정부(174)는, 신호 처리부(128)를 통한 루프백 시험과 평행하게, 신호의 타이밍 특성을 측정하여도 된다. 타이밍 측정부(174)는, 신호 처리부(128)에 입력되는 신호를 병렬로 수취하여도 된다.
또한, 신호 처리부(128)는, 타이밍 측정부(174)에서의 측정 결과에 따른 신호 처리를, 루프백 신호에 대해서 수행하여도 된다. 예를 들면 신호 처리부(128)는, 타이밍 측정부(174)가 측정한 지터값에 따라, 루프백 신호에 지터를 인가하여도 된다. 보다 구체적으로는, 신호 처리부(128)는, 신호 처리부(128)가 출력하는 루프백 신호에 포함되어야 할 지터의 진폭값과, 타이밍 측정부(174)가 측정한 지터 진폭값의 차이에 따른 진폭의 지터를, 루프백 신호에 인가하여도 된다. 이에 의해, 수신측 회로(340)에의 루프백 신호에 포함되는 지터의 진폭을, 양호한 정밀도로 제어할 수 있다.
이상, 발명을 실시 형태를 이용해 설명했지만, 발명의 기술적 범위는 상기 실시 형태에 기재\된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
10···제어 장치 100···시험용 웨이퍼
110···시험 회로 111···시험 단자
120···루프백부 121···제어 출력 단자
122···루프 입력 단자 123···선택 제어부
124···루프 출력 단자 126···배선
128···신호 처리부 130···에뮬레이트 회로
132···잡음 발생부 134···DC 레벨 조정부
136···임피던스 조정부 138···스위치
160···판정부 170···스위치
172···특성 측정부 174···타이밍 측정부
200···시험용 웨이퍼 유닛 300···피시험 웨이퍼
310···피시험 회로 311···외부 단자
312···실동작용 단자 314···측정용 단자
316···제어용 단자 320···송신측 회로
322···DA 변환기 324···믹서
326···드라이버 328···선택부
332···측정 배선 340···수신측 회로
342···AD 변환기 344···믹서
346···저잡음 증폭기 348···선택부
352···측정 배선 360···로컬 발진기
370···제1 동작 회로 380···제2 동작 회로
390···회로 영역 400···시험 시스템
402···멀티플렉서 404···드라이버
406···앰퍼시스 회로 408···로컬 클록 소스
410···클록 리커버리 회로 412···디멀티플렉서
414···리시버 416···이퀄라이저
420···메모리 코어 422···인터페이스 회로

Claims (15)

  1. 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험용 웨이퍼 유닛에 있어서,
    반도체 재료로 형성되어, 각각의 상기 피시험 회로와 신호를 주고 받는 시험용 웨이퍼; 및
    상기 시험용 웨이퍼에서, 복수의 상기 피시험 회로와 대응하여 설치되어, 각각 대응하는 상기 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 상기 피시험 회로에 공급하는 복수의 루프백부
    를 포함하는,
    시험용 웨이퍼 유닛.
  2. 제1항에 있어서,
    각각의 상기 루프백부는, 상기 피시험 회로가 출력하는 출력 신호를, 상기 피시험 회로의 실장시에 사용되는 실동작용 출력 단자를 통해서 수취하여, 수취한 상기 출력 신호에 따른 상기 루프백 신호를 상기 피시험 회로에 공급하는,
    시험용 웨이퍼 유닛.
  3. 제1항에 있어서,
    각각의 상기 루프백부는, 상기 피시험 회로의 내부 노드에 전송되는 내부 신호를, 상기 피시험 회로의 실장시에 사용되지 않는 측정용 출력 단자를 통해서 수취하여, 수취한 상기 내부 신호에 따른 상기 루프백 신호를 상기 피시험 회로에 공급하는,
    시험용 웨이퍼 유닛.
  4. 제2항 또는 제3항에 있어서,
    각각의 상기 루프백부는, 상기 루프백 신호를, 상기 피시험 회로의 실장시에 사용되는 실동작용 입력 단자에 공급하는,
    시험용 웨이퍼 유닛.
  5. 제2항 또는 제3항에 있어서,
    각각의 상기 루프백부는, 상기 루프백 신호를, 상기 피시험 회로의 실장시에 사용되지 않는 측정용 입력 단자를 통해서 피시험 회로의 내부 노드에 공급하는,
    시험용 웨이퍼 유닛.
  6. 제1항에 있어서,
    상기 루프백부는, 상기 피시험 회로로부터 수취한 신호를 통과시켜 상기 루프백 신호를 생성하는, 미리 정해진 전송로의 특성을 모의한 에뮬레이트 회로를 가지는,
    시험용 웨이퍼 유닛.
  7. 제1항에 있어서,
    상기 루프백부는, 상기 피시험 회로로부터 수취한 신호에 미리 정해진 잡음을 인가하여 상기 루프백 신호를 생성하는 잡음 발생부를 포함하는,
    시험용 웨이퍼 유닛.
  8. 제1항에 있어서,
    상기 루프백부는, 상기 피시험 회로로부터 수취한 신호의 직류 레벨을 조정한 상기 루프백 신호를 생성하는 DC 레벨 조정부를 포함하는,
    시험용 웨이퍼 유닛.
  9. 제6항에 있어서,
    상기 루프백부는, 상기 루프백 신호를 전송하는 전송 경로와 상기 피시험 회로의 사이에 임피던스를 정합시키는 임피던스 정합부를 더 포함하는,
    시험용 웨이퍼 유닛.
  10. 제1항에 있어서,
    상기 루프백부는,
    제1 동작 회로로부터 수취한 신호를, 상기 피시험 웨이퍼에 형성된 제2 동작 회로에 공급하는 제1 배선; 및
    상기 제1 배선으로부터 공급된 신호에 따라 상기 제2 동작 회로가 출력하는 신호를, 상기 루프백 신호로서 상기 제1 동작 회로에 공급하는 제2 배선
    을 포함하는,
    시험용 웨이퍼 유닛.
  11. 제7항에 있어서,
    상기 루프백부는, 상기 피시험 회로로부터 수취한 신호를 측정하는 측정 회로를 더 포함하는,
    시험용 웨이퍼 유닛.
  12. 제11항에 있어서,
    상기 측정 회로는, 상기 피시험 회로로부터 수취한 신호의 타이밍 특성을 측정하는,
    시험용 웨이퍼 유닛.
  13. 제11항에 있어서,
    상기 피시험 회로에, 상기 측정 회로 또는 상기 잡음 발생부의 어느 것을 접속할지를 스위칭하는 스위치를 더 포함하는,
    시험용 웨이퍼 유닛.
  14. 제3항에 있어서,
    상기 피시험 회로는,
    상기 피시험 회로에서의 복수의 측정점에 대응하여 설치되어, 각각 대응하는 상기 측정점에 전기적으로 접속되는 복수의 측정 배선; 및
    상기 복수의 측정 배선의 어느 하나를 선택하여, 상기 측정용 출력 단자에 전기적으로 접속하는 선택부
    를 포함하고,
    상기 루프백부는, 상기 선택부에 어느 상기 측정 배선을 선택시킬지를 제어하는 선택 제어부를 포함하는,
    시험용 웨이퍼 유닛.
  15. 피시험 웨이퍼에 형성되는 복수의 피시험 회로를 시험하는 시험 시스템에 있어서,
    복수의 상기 피시험 회로와 신호를 주고 받는 시험용 웨이퍼 유닛; 및
    상기 시험용 웨이퍼 유닛을 제어하는 제어 장치
    를 포함하고,
    상기 시험용 웨이퍼 유닛은,
    반도체 재료로 형성되어, 각각의 상기 피시험 회로와 신호를 주고 받는 시험용 웨이퍼; 및
    상기 시험용 웨이퍼에서, 복수의 상기 피시험 회로와 대응하여 설치되어, 각각 대응하는 상기 피시험 회로로부터 수취한 신호에 따른 루프백 신호를, 각각의 상기 피시험 회로에 공급하는 복수의 루프백부
    를 포함하는,
    시험 시스템.
KR1020107026132A 2008-06-02 2008-06-02 시험용 웨이퍼 유닛, 및 시험 시스템 KR101085565B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/060173 WO2009147721A1 (ja) 2008-06-02 2008-06-02 試験用ウエハユニット、および、試験システム

Publications (2)

Publication Number Publication Date
KR20110008259A KR20110008259A (ko) 2011-01-26
KR101085565B1 true KR101085565B1 (ko) 2011-11-24

Family

ID=41397812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107026132A KR101085565B1 (ko) 2008-06-02 2008-06-02 시험용 웨이퍼 유닛, 및 시험 시스템

Country Status (5)

Country Link
US (1) US8610449B2 (ko)
JP (1) JP5269896B2 (ko)
KR (1) KR101085565B1 (ko)
TW (1) TWI392885B (ko)
WO (1) WO2009147721A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120194206A1 (en) * 2011-01-28 2012-08-02 Advantest Corporation Measuring Apparatus
JP5542720B2 (ja) * 2011-03-04 2014-07-09 新光電気工業株式会社 伝送装置、ｓパラメータ測定方法、およびゲイン調整方法
TWI512296B (zh) * 2014-01-24 2015-12-11 Sitronix Technology Corp 主動式探針裝置
CN110146729A (zh) 2014-01-24 2019-08-20 矽创电子股份有限公司 主动式探针装置
US9826495B2 (en) * 2014-12-30 2017-11-21 Hughes Network Systems, Llc Apparatus and method for testing synchronized transmission between systems operating at different clock rates
US10536553B1 (en) * 2015-09-04 2020-01-14 Cadence Design Systems, Inc. Method and system to transfer data between components of an emulation system
CN108072824A (zh) * 2016-11-15 2018-05-25 英业达科技有限公司 产品自我检测的方法
TWI636260B (zh) * 2017-01-06 2018-09-21 新特系統股份有限公司 探針卡模組
US10677818B1 (en) * 2017-06-19 2020-06-09 Cardell Damian Webster Dual circuit current loading analysis apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06289099A (ja) * 1993-03-30 1994-10-18 Toshiba Corp スキャン回路
US5929650A (en) * 1997-02-04 1999-07-27 Motorola, Inc. Method and apparatus for performing operative testing on an integrated circuit
JP3616306B2 (ja) * 2000-04-26 2005-02-02 シャープ株式会社 半導体集積回路
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US7017087B2 (en) 2000-12-29 2006-03-21 Teradyne, Inc. Enhanced loopback testing of serial devices
US7412639B2 (en) * 2002-05-24 2008-08-12 Verigy (Singapore) Pte. Ltd. System and method for testing circuitry on a wafer
JP4197657B2 (ja) 2004-04-01 2008-12-17 株式会社アドバンテスト 試験装置及び設定方法
TWI268354B (en) * 2005-04-01 2006-12-11 Via Tech Inc Method and related apparatus for chip testing
JP3972076B2 (ja) * 2005-07-04 2007-09-05 国立大学法人東北大学 テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置
US7504822B2 (en) * 2005-10-28 2009-03-17 Teradyne, Inc. Automatic testing equipment instrument card and probe cabling system and apparatus

Also Published As

Publication number Publication date
US8610449B2 (en) 2013-12-17
TWI392885B (zh) 2013-04-11
TW201005313A (en) 2010-02-01
JP5269896B2 (ja) 2013-08-21
KR20110008259A (ko) 2011-01-26
WO2009147721A1 (ja) 2009-12-10
US20110128027A1 (en) 2011-06-02
JPWO2009147721A1 (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
KR101085565B1 (ko) 시험용 웨이퍼 유닛, 및 시험 시스템
KR100548199B1 (ko) 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
US7327153B2 (en) Analog built-in self-test module
US8032030B2 (en) Multiple core system
JP5269897B2 (ja) 試験システムおよび試験用基板ユニット
KR101138200B1 (ko) 반도체 웨이퍼, 반도체 회로, 시험용 기판, 및 시험 시스템
US7514950B2 (en) Semiconductor device testing apparatus and device interface board
CN107271879B (zh) 半导体芯片老化测试装置及方法
JP3851766B2 (ja) 半導体集積回路
JP2006343146A (ja) 試験装置
US7888955B2 (en) Method and apparatus for testing devices using serially controlled resources
CN107045100B (zh) 片上测试图案生成
KR101137540B1 (ko) 시험 시스템, 전자 디바이스, 및 시험 장치
US6777971B2 (en) High speed wafer sort and final test
US6653855B2 (en) External test auxiliary device to be used for testing semiconductor device
US6704897B1 (en) Semiconductor device and the test system for the same
US7296202B2 (en) Semiconductor module with a configuration for the self-test of a plurality of interface circuits and test method
KR20230060736A (ko) Bost 보드를 포함한 반도체 테스트 장치
JP2008116420A (ja) 試験用モジュール
JP2008298701A (ja) テスト基板とテスト方法
JP2000266820A (ja) 半導体試験装置
US6647525B1 (en) Electronics testing circuit and method
JP2004170079A (ja) 試験波形供給方法、半導体試験方法、ドライバ、及び半導体試験装置
JP2011114285A (ja) 無線集積回路装置の製造方法、無線集積回路装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191023

Year of fee payment: 9