JPWO2009147721A1 - 試験用ウエハユニット、および、試験システム - Google Patents

Abstract

被試験ウエハに形成される複数の被試験回路を試験する試験システムであって、複数の前記被試験回路と信号を受け渡す試験用ウエハユニットと、前記試験用ウエハユニットを制御する制御装置とを備え、前記試験用ウエハユニットは、半導体材料で形成され、それぞれの前記被試験回路と信号を受け渡す試験用ウエハと、前記試験用ウエハにおいて、複数の前記被試験回路と対応して設けられ、それぞれ対応する前記被試験回路から受け取った信号に応じたループバック信号を、それぞれの前記被試験回路に供給する複数のループバック部とを有する試験システムを提供する。

Description

本発明は、試験用ウエハユニット、および、試験システムに関する。特に本発明は、被試験ウエハに形成される複数の被試験回路を試験する試験用ウエハユニットおよび試験システムに関する。

半導体回路等を有する被試験回路の試験において、被試験回路の送信回路が出力する信号を、被試験回路の受信回路にループバックすることで、送信回路および受信回路が正常に動作しているか否かを判定する場合がある。例えば、送信回路に予め定められた信号を出力させ、受信回路における当該信号の受信結果から、送信回路および受信回路が正常に動作しているか否かを判定できる。

被試験回路を試験する試験装置は、本体部およびパフォーマンスボードを有する。パフォーマンスボードは、被試験デバイスの近傍に設けられ、本体部および被試験デバイスの間で信号を伝送する。また、本体部は、被試験回路を試験する試験モジュールが設けられ、パフォーマンスボードを介して被試験回路を試験する。

また、被試験回路のループバック試験を行う場合、試験装置は、被試験回路の出力信号を本体部において折り返して、被試験回路にループバックする（例えば、特許文献１および２参照）。
特開２００５−２９２００４号公報 特表２００４−５２５５４６号公報

しかし、試験装置の本体部において信号をループバックする場合、ループバック信号の伝送経路が長くなり、ループバック信号が劣化してしまう。このため、ループバック試験を精度よく行うことが困難であった。また、伝送経路における抵抗、容量等が比較的に大きくなるので、被試験回路および本体部の信号出力端に、当該伝送経路を駆動するドライバを設けなければならない。また、被試験回路から信号を取り出す箇所も、ドライバ等が設けられる信号出力端に限定されてしまう。

なお、パフォーマンスボード上で信号を折り返すことで、伝送経路長を比較的に短くすることも考えられる。しかし、被試験ウエハに形成される複数の被試験回路を一括して試験する場合、パフォーマンスボード上に、各被試験回路に対応するループバック経路を設けなければならない。

また、被試験回路が出力する信号に、所定の雑音を印加してループバックする場合も考えられる。このような場合、パフォーマンスボードのそれぞれのループバック経路上に、雑音発生回路を設けなければならない。パフォーマンスボードは、一般にプリント基板が用いられるので、被試験ウエハに形成される多数の被試験回路のそれぞれに対応する雑音発生回路を、パフォーマンスボード上に設けるのは容易でない。

そこで本発明は、上記の課題を解決することのできる被試験ウエハユニット、および、試験システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被試験ウエハに形成される複数の被試験回路を試験する試験用ウエハユニットであって、半導体材料で形成され、それぞれの被試験回路と信号を受け渡す試験用ウエハと、試験用ウエハにおいて、複数の被試験回路と対応して設けられ、それぞれ対応する被試験回路から受け取った信号に応じたループバック信号を、それぞれの被試験回路に供給する複数のループバック部とを備える試験用ウエハユニットを提供する。

本発明の第２の形態においては、被試験ウエハに形成される複数の被試験回路を試験する試験システムであって、複数の被試験回路と信号を受け渡す試験用ウエハユニットと、試験用ウエハユニットを制御する制御装置とを備え、試験用ウエハユニットは、半導体材料で形成され、それぞれの被試験回路と信号を受け渡す試験用ウエハと、試験用ウエハにおいて、複数の被試験回路と対応して設けられ、それぞれ対応する被試験回路から受け取った信号に応じたループバック信号を、それぞれの被試験回路に供給する複数のループバック部とを有する試験システムを提供する。

なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

試験システム４００の一例を示す図である。 被試験回路３１０および試験回路１１０の構成例を示す図である。 被試験回路３１０および試験回路１１０の他の構成例を示す図である。 信号処理部１２８の構成例を示す図である。 被試験回路３１０および試験回路１１０の他の構成例を示す図である。 被試験回路３１０の他の構成例を示す図である。 被試験回路３１０の他の構成例を示す図である。 被試験回路３１０における、測定用端子３１４の配置例を示す図である。 ループバック部１２０の他の構成例を示す図である。

符号の説明

１０・・・制御装置、１００・・・試験用ウエハ、１１０・・・試験回路、１１１・・・試験端子、１２０・・・ループバック部、１２１・・・制御出力端子、１２２・・・ループ入力端子、１２３・・・選択制御部、１２４・・・ループ出力端子、１２６・・・配線、１２８・・・信号処理部、１３０・・・エミュレート回路、１３２・・・雑音発生部、１３４・・・ＤＣレベル調整部、１３６・・・インピーダンス調整部、１３８・・・スイッチ、１６０・・・判定部、１７０・・・スイッチ、１７２・・・特性測定部、１７４・・・タイミング測定部、２００・・・試験用ウエハユニット、３００・・・被試験ウエハ、３１０・・・被試験回路、３１１・・・外部端子、３１２・・・実動作用端子、３１４・・・測定用端子、３１６・・・制御用端子、３２０・・・送信側回路、３２２・・・ＤＡ変換器、３２４・・・ミキサ、３２６・・・ドライバ、３２８・・・選択部、３３２・・・測定配線、３４０・・・受信側回路、３４２・・・ＡＤ変換器、３４４・・・ミキサ、３４６・・・低ノイズアンプ、３４８・・・選択部、３５２・・・測定配線、３６０・・・ローカル発振器、３７０・・・第１の動作回路、３８０・・・第２の動作回路、３９０・・・回路領域、４００・・・試験システム、４０２・・・マルチプレクサ、４０４・・・ドライバ、４０６・・・エンファシス回路、４０８・・・ローカルクロック源、４１０・・・クロックリカバリ回路、４１２・・・デマルチプレクサ、４１４・・・レシーバ、４１６・・・イコライザ、４２０・・・メモリコア、４２２・・・インターフェース回路

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、試験システム４００の一例を示す図である。試験システム４００は、被試験ウエハ３００に形成された複数の被試験回路３１０を試験する。被試験ウエハ３００は、例えばシリコンウエハであり、複数の被試験回路３１０は、例えば露光等の半導体プロセスにより、被試験ウエハ３００に形成される。

本例の試験システム４００は、複数の被試験回路３１０を平行して試験する。試験システム４００は、試験用ウエハユニット２００および制御装置１０を備える。試験用ウエハユニット２００は、試験用ウエハ１００を有する。試験用ウエハ１００は、被試験ウエハ３００における複数の被試験回路３１０を一括して試験してよい。

例えば試験用ウエハ１００は、複数の被試験回路３１０と一対一に対応する複数の試験回路１１０を有してよい。それぞれの試験回路１１０は、対応する被試験回路３１０を試験する。例えば試験回路１１０は、対応する被試験回路３１０に所定の信号を供給したときの、被試験回路３１０が出力する応答信号を検出することで、被試験回路３１０を試験してよい。試験回路１１０は、被試験回路３１０に設けられた複数の外部端子３１１と一対一に対応して、複数の試験端子１１１を有してよい。外部端子３１１は、被試験回路３１０が半導体チップとしてパッケージされた場合に、外部に表出する端子と電気的に接続される端子であってよい。

本例において、それぞれの試験回路１１０は、対応する被試験回路３１０のループバック試験を行う。例えば、それぞれの試験回路１１０は、対応する被試験回路３１０から受け取った信号に応じたループバック信号を、それぞれの被試験回路３１０に供給する。

それぞれの試験端子１１１は、対応する外部端子３１１との間で信号を受け渡す。例えば、それぞれの試験端子１１１は、対応する外部端子３１１と電気的に接続することで、電気信号を受け渡してよい。また、それぞれの試験端子１１１は、静電結合または誘導結合等の非接触の結合を介して、対応する外部端子３１１と信号を受け渡してもよい。また、それぞれの試験端子１１１は、光伝送路を介して、対応する外部端子３１１と信号を受け渡してもよい。以下においては、それぞれの試験端子１１１が、対応する外部端子３１１と電気的に接続する場合を例として説明する。

それぞれの試験端子１１１は、対応する外部端子３１１と接触することで、当該外部端子３１１と電気的に接続してよい。例えば、試験用ウエハ１００を、被試験ウエハ３００に貼り合わせることで、複数の試験端子１１１および複数の外部端子３１１を直接に接触させてよい。

また、それぞれの試験端子１１１は、導体を介して、対応する外部端子３１１と電気的に接続されてもよい。例えば、試験用ウエハ１００を、プローブ基板を介して、被試験ウエハ３００に貼り合わせることで、複数の試験端子１１１および複数の外部端子３１１を、プローブ基板を介して電気的に接続してよい。この場合、プローブ基板の表面には、複数の試験端子１１１と電気的に接続される複数の表面端子が形成され、プローブ基板の裏面には、複数の外部端子３１１と電気的に接続される複数の裏面端子が形成される。また、プローブ基板には、表面および裏面を貫通して設けられ、表面端子および裏面端子を電気的に接続するビアホールが形成されてよい。このような構成により、複数の試験端子１１１および複数の外部端子３１１を電気的に接続することができる。なお、プローブカードにおける、表面のパッド間隔と、裏面のパッド間隔とは異なってよい。

また、試験用ウエハ１００および被試験ウエハ３００の間には、異方性導電シートが設けられてもよい。異方性導電シートは、試験用ウエハ１００および被試験ウエハ３００を貼り合わせた場合に、試験端子１１１および外部端子３１１により押圧されることで、試験端子１１１および外部端子３１１を電気的に接続させる。

制御装置１０は、試験用ウエハ１００を制御する。制御装置１０は、複数の試験回路１１０を制御してよい。例えば制御装置１０は、複数の試験回路１１０を同期して動作させる動作開始信号、クロック信号等を、それぞれの試験回路１１０に供給してよい。

また、試験用ウエハ１００は、被試験ウエハ３００と対応する形状を有するウエハであってよい。ここで、対応する形状とは、同一の形状、および、一方が他方の一部分となる形状を含む。

例えば試験用ウエハ１００は、被試験ウエハ３００と同一形状のウエハであってよい。より具体的には、試験用ウエハ１００は、被試験ウエハ３００と略同一の直径を有する円盤状のウエハであってよい。また、試験用ウエハ１００は、被試験ウエハ３００と重ね合わせたときに、被試験ウエハ３００の一部を覆う形状を有してもよい。被試験ウエハ３００が円盤形状の場合、試験用ウエハ１００は、例えば半円形状のように、当該円盤の一部を占める形状であってよい。

また、試験用ウエハ１００は、被試験ウエハ３００と同一の半導体材料のウエハであってよい。この場合、複数の試験回路１１０は、露光等の半導体プロセスによって、試験用ウエハ１００に形成されてよい。また、試験用ウエハ１００は、プリント基板であってもよい。この場合、それぞれの試験回路１１０を有する回路チップが、当該プリント基板に実装されてよい。

このように、被試験ウエハ３００の近傍に配置される試験用ウエハ１００に、被試験回路３１０を試験する試験回路１１０を設けることで、被試験回路３１０および試験回路１１０の間の伝送線路長を短くすることができる。つまり、試験用ウエハ１００は、直接または間接に被試験ウエハ３００に貼り合わされるので、試験回路１１０および被試験回路３１０の間の伝送路に、ケーブル等を設けなくてよい。このため、被試験回路３１０に供給するループバック信号の劣化を低減することができ、被試験回路３１０のループバック試験を精度よく行うことができる。

図２は、被試験回路３１０および試験回路１１０の構成例を示す図である。なお、それぞれの被試験回路３１０は同一の構成を有してよい。また、それぞれの試験回路１１０は同一の構成を有してよい。

本例の被試験回路３１０は、ローカル発振器３６０、送信側回路３２０、受信側回路３４０、および、複数の実動作用端子３１２を有する。実動作用端子３１２は、外部端子３１１の一例であり、被試験回路３１０の実装時に使用される。例えば、実動作用端子３１２は、被試験回路３１０が通信機器等に実装されたときに、当該通信機器内における他の回路の端子、または、当該通信機器外における他の回路の端子と電気的に接続される端子であってよい。

送信側回路３２０は、通信機器等から送信すべき送信信号を出力する。本例の送信側回路３２０は、ＤＡ変換器３２２、ミキサ３２４、および、ドライバ３２６を有する。ＤＡ変換器３２２は、与えられるデジタル信号を、アナログ信号に変換する。例えばＤＡ変換器３２２は、送信信号が有するべき論理パターンを示すデジタル信号を受け取ってよい。

ミキサ３２４は、ＤＡ変換器３２２が出力するアナログ信号と、ローカル発振器３６０が出力するローカル信号とを乗算する。つまり、ミキサ３２４は、アナログ信号の周波数を、ローカル信号の周波数に応じてシフトさせる。ドライバ３２６は、ミキサ３２４が出力する信号を、実動作用端子３１２に供給する。ドライバ３２６は、所定の範囲の電力を出力可能な電力増幅器であってよい。また、送信側回路３２０は、ミキサ３２４の後段にフィルタを有してもよい。このような構成により、送信側回路３２０は、与えられるデジタル信号に応じたアナログ信号を生成する。

本例の受信側回路３４０は、ＡＤ変換器３４２、ミキサ３４４、および、低ノイズアンプ３４６を有する。低ノイズアンプ３４６は、実動作用端子３１２を介して外部の回路から信号を受け取る。また、低ノイズアンプ３４６は、受け取った信号に応じた信号を出力する。

ミキサ３４４は、低ノイズアンプ３４６が出力する信号と、ローカル発振器３６０が出力する信号とを乗算した信号を出力する。また、ＡＤ変換器３４２は、ローカル発振器３６０から受け取ったアナログ信号をデジタル信号に変換する。また、受信側回路３４０は、ミキサ３４４の後段にフィルタを有してもよい。このような構成により、受信側回路３４０は、受け取ったアナログ信号に応じたデジタル信号を生成する。

試験回路１１０は、ループバック部１２０および判定部１６０を有する。本例のループバック部１２０は、送信側回路３２０が出力する出力信号を、実動作用端子３１２を介して受け取る。また、ループバック部１２０は、受け取った出力信号に応じたループバック信号を、実動作用端子３１２を介して、受信側回路３４０に供給することで、送信側回路３２０が生成した信号を受信側回路３４０にループバックする。本例のループバック部１２０は、ループ入力端子１２２、ループ出力端子１２４、および、配線１２６を有する。ループ入力端子１２２およびループ出力端子１２４は、試験端子１１１の一例であってよい。

ループ入力端子１２２は、実動作用端子３１２を介して、送信側回路３２０と電気的に接続する。また、ループ出力端子１２４は、実動作用端子３１２を介して、受信側回路３４０と電気的に接続する。配線１２６は、ループ入力端子１２２およびループ出力端子１２４の間に設けられ、ループ入力端子１２２からループ出力端子１２４に信号を伝送する。このような構成により、送信側回路３２０の出力信号に応じたループバック信号を、受信側回路３４０に供給することができる。

判定部１６０は、ループバック信号に応じて受信側回路３４０が生成する信号に基づいて、被試験回路３１０の良否を判定する。例えば判定部１６０は、受信側回路３４０が生成する信号の論理パターン、または、エッジタイミング等の電気的特性が、所定の期待値と一致するか否かに基づいて、被試験回路３１０の良否を判定してよい。なお、被試験回路３１０が、判定部１６０を有してもよい。この場合、試験回路１１０は、被試験回路３１０における判定部１６０から、判定結果を受け取ってよい。また、判定部１６０は、制御装置１０に判定結果を送信してよい。

また、図２に示すように、ループバック部１２０は、信号処理部１２８を更に有してよい。信号処理部１２８は、配線１２６を伝送するループバック信号に対して、予め定められた処理を行ってよい。例えば信号処理部１２８は、ループバック信号に、予め定められた振幅雑音、位相雑音等の雑音を印加してよい。また、信号処理部１２８は、ループバック信号を、予め定められた伝送路を模擬したエミュレート回路を通過させてもよい。

このような構成により、多様な伝送路を想定したループバック試験を行うことができる。また、試験用ウエハ１００として半導体ウエハを用いることで、多数の被試験回路３１０に対応する多数の信号処理部１２８を、露光等の半導体プロセスにより容易に形成することができる。

図３は、被試験回路３１０および試験回路１１０の他の構成例を示す図である。本例の被試験回路３１０は、図２に関連して説明した被試験回路３１０の構成に加え、選択部３２８、複数の測定配線３３２、測定用端子３１４、および、制御用端子３１６を更に有する。他の構成要素は、図２に関連して説明した被試験回路３１０の構成要素と同一であってよい。測定用端子３１４および制御用端子３１６は、外部端子３１１の一例であってよい。本例の試験回路１１０は、被試験回路３１０の内部ノードを伝送する内部信号を取り出し、内部信号に応じたループバック信号を、被試験回路３１０の内部ノードに供給する。

複数の測定配線３３２は、被試験回路３１０における複数の内部ノードに対応して設けられ、それぞれ対応する内部ノードに電気的に接続される。例えば送信側回路３２０において、それぞれの測定配線３３２の一端は、ＤＡ変換器３２２の入力端、ＤＡ変換器３２２の出力端、ミキサ３２４の出力端、ドライバ３２６の出力端に電気的に接続される。

選択部３２８は、複数の測定配線３３２のいずれかを選択して、測定用端子３１４に電気的に接続する。選択部３２８は、対応する試験回路１１０から与えられる制御信号に応じた測定配線３３２を選択してよい。被試験回路３１０は、制御用端子３１６を介して、試験回路１１０から制御信号を受け取ってよい。

上述したように、試験回路１１０が、被試験回路３１０の近傍に設けられるので、送信側回路３２０の内部の測定点に対して測定配線３３２を接続することで、ドライバ等を介さずに、当該内部ノードを伝送する内部信号を取り出すことができる。また、選択部３２８を設けることにより、複数の内部ノードより少ない個数の測定用端子３１４を用いて、複数の内部ノードにおける信号を取り出すことができる。このため、被試験回路３１０において、測定用端子３１４が占める面積を縮小することができる。

なお、測定用端子３１４および制御用端子３１６は、被試験回路３１０を試験する場合に、外部の試験回路１１０と電気的に接続される端子であってよい。また、測定用端子３１４および制御用端子３１６は、被試験回路３１０が通信機器等に実装された場合に、通信機器内の他の回路と電気的に接続されない端子であってよい。

また、受信側回路３４０においても同様に、受信側回路３４０における複数の内部ノードにそれぞれの測定配線３５２が接続されてよい。複数の測定配線３５２は、受信側回路３４０おける複数の内部ノードに対応して設けられ、それぞれ対応する内部ノードに電気的に接続される。例えば受信側回路３４０において、それぞれの測定配線３５２の一端は、ＡＤ変換器３４２の入力端、ＡＤ変換器３４２の出力端、ミキサ３４４の出力端、低ノイズアンプ３４６の出力端に電気的に接続される。

選択部３４８は、複数の測定配線３５２のいずれかを選択して、測定用端子３１４に電気的に接続する。選択部３４８は、対応する試験回路１１０から与えられる制御信号に応じた測定配線３５２を選択してよい。このような構成により、受信側回路３４０の所定の内部ノードに、ループバック信号を供給することができる。

また、選択部３２８および選択部３４８は、被試験回路３１０で対となる回路において、対応する内部ノードを選択してよい。ここで、対応する内部ノードとは、伝送信号の特性が共通する測定点を指してよい。また、伝送信号の特性とは、アナログ／デジタルの信号種類、周波数、および、信号レベル等を含む概念であってよい。

例えば、選択部３２８が、ＤＡ変換器３２２の出力端の内部ノードを選択した場合、当該内部ノードを伝送する信号は、ベースバンドのアナログ信号となる。この場合、選択部３４８は、受信側回路３４０において、ベースバンドのアナログ信号が伝送されるＡＤ変換器３４２の入力端を、内部ノードとして選択してよい。試験回路１１０は、このような内部ノードを選択させるべく、選択部３２８および選択部３４８に制御信号を供給してよい。このような制御により、被試験回路３１０において、多様なループバック試験を行うことができる。また、複数の測定配線、外部端子、および、選択部を、複数の被試験回路３１０のそれぞれに設けることで、試験回路１１０は、それぞれの被試験回路３１０について、多様なループバック試験を行うことができる。

本例のループバック部１２０は、送信側回路３２０の内部ノードを伝送する内部信号を、測定用出力端子として機能する測定用端子３１４を介して受け取る。また、ループバック部１２０は、受け取った内部信号に応じたループバック信号を、測定用入力端子として機能する測定用端子３１４を介して、受信側回路３４０の内部ノードに供給する。ループバック部１２０は、図２に関連して説明したループバック部１２０の構成に加え、制御出力端子１２１および選択制御部１２３を更に有する。他の構成要素は、図２に関連して説明した試験回路１１０の構成要素と同一であってよい。

選択制御部１２３は、内部信号を取り出すべき送信側回路３２０の内部ノード、および、ループバック信号を供給すべき受信側回路３４０の内部ノードを選択すべく、選択部３２８および選択部３４８を制御する。選択制御部１２３は、制御出力端子１２１を介して、選択部３２８および選択部３４８に制御信号を供給してよい。制御出力端子１２１は、試験端子１１１の一例であってよい。

上述したように、選択制御部１２３は、送信側回路３２０および受信側回路３４０において対応する内部ノードを選択してよい。このような構成により、試験回路１１０は、被試験回路３１０に対して多様なループバック試験を行うことができる。

なお、図３においては、ループバック部１２０は、送信側回路３２０および受信側回路３４０に対して、測定用端子３１４を介して信号を受け渡した。他の例では、ループバック部１２０は、測定用端子３１４を介して送信側回路３２０の内部信号を取り出して、当該内部信号に応じたループバック信号を、実動作用端子３１２を介して受信側回路３４０に供給してよい。また、ループバック部１２０は、実動作用端子３１２を介して送信側回路３２０の出力信号を受け取り、当該出力信号に応じたループバック信号を、測定用端子３１４を介して受信側回路３４０の内部ノードに供給してもよい。

図４は、信号処理部１２８の構成例を示す図である。なお図４では、信号処理部１２８の構成として、エミュレート回路１３０、雑音発生部１３２、ＤＣレベル調整部１３４、および、インピーダンス調整部１３６を示すが、信号処理部１２８は、これらの構成のうち、いずれか一つを有する回路であってよい。また、図４に示すように、信号処理部１２８は、スイッチ１３８により選択される構成要素を用いて、ループバック信号を生成してもよい。また、信号処理部１２８は、これらの構成のうち、２以上の構成を有する回路であってもよい。

エミュレート回路１３０は、被試験回路３１０から受け取った信号を通過させてループバック信号を生成する、予め定められた伝送路の特性を模擬した回路であってよい。例えばエミュレート回路１３０は、遅延回路およびバンドパスフィルタにより、所定の伝送路と略同一の伝達特性を有する回路であってよい。また、エミュレート回路１３０は、直列に接続した遅延回路およびバンドパスフィルタの経路を並列に複数設け、各経路にループバック信号を通過させるマルチパスフェージング回路であってもよい。また、エミュレート回路１３０は、ループバック信号の振幅を減衰させるアッテネータを有してもよい。

雑音発生部１３２は、被試験回路３１０から受け取った信号に予め定められた雑音を印加してループバック信号を生成する。例えば雑音発生部１３２は、振幅雑音を印加したループバック信号を生成してよく、位相雑音を印加したループバック信号を生成してもよい。雑音発生部１３２は、振幅変調器または位相変調器を用いて、信号に雑音を印加してよい。

ＤＣレベル調整部１３４は、被試験回路３１０から受け取った信号の直流レベルを調整したループバック信号を生成する。例えばＤＣレベル調整部１３４は、受信側回路３４０の仕様に基づいて、ループバック信号の直流レベルを調整してよい。また、ＤＣレベル調整部１３４は、送信側回路３２０から受け取った信号の直流成分を除去してループバック信号を生成してもよい。

インピーダンス調整部１３６は、ループバック信号を伝送する伝送経路と、被試験回路３１０との間でインピーダンスを整合させる。例えばインピーダンス調整部１３６は、配線１２６上に設けられ、被試験回路３１０の入出力インピーダンスに応じたインピーダンスを有する回路であってよい。また、インピーダンス調整部１３６のインピーダンスは可変であってよい。

スイッチ１３８は、エミュレート回路１３０、雑音発生部１３２、ＤＣレベル調整部１３４、および、インピーダンス調整部１３６のそれぞれに対応して設けられる。それぞれのスイッチ１３８は、配線１２６を伝送するループバック信号を、エミュレート回路等の回路を通過して次段の回路に伝送する経路に供給するか、または、当該回路をバイパスして次段の回路に伝送する経路に供給するかを切り替える。このような構成により、被試験回路３１０に対して多様なループバック試験を行うことができる。

図５は、被試験回路３１０および試験回路１１０の他の構成例を示す図である。本例の試験回路１１０は、被試験回路３１０における第１の動作回路３７０から受け取った信号を、被試験回路３１０における第２の動作回路３８０に供給する。そして、第２の動作回路３８０が当該信号に応じて生成した信号を受け取り、第１の動作回路３７０にループバックする。つまり、本例の試験回路１１０は、被試験回路３１０の第２の動作回路３８０を用いて、第１の動作回路３７０へのループバック信号を生成する。

本例の被試験回路３１０は、第１の動作回路３７０および第２の動作回路３８０を有する。第１の動作回路３７０および第２の動作回路３８０は、図２または図３に関連して説明した被試験回路３１０と同一の構成をそれぞれ有してよい。

本例の試験回路１１０は、第１のループ入力端子１２２−１、第１の配線１２６−１、第１のループ出力端子１２４−１、第２のループ入力端子１２２−２、第２の配線１２６−２、および、第２のループ出力端子１２４−２を有する。また、本例の試験回路１１０は、図３に関連して説明した試験回路１１０と同様に、制御出力端子１２１および選択制御部１２３を更に有してもよい。

第１のループ入力端子１２２−１は、第１の動作回路３７０が生成した信号を受け取る。本例の第１のループ入力端子１２２−１は、第１の動作回路３７０の内部信号を受けとる。第１の配線１２６−１は、第１のループ入力端子１２２−１および第１のループ出力端子１２４−１の間に設けられ、第１のループ入力端子１２２−１から第１のループ出力端子１２４−１に信号を伝送する。第１のループ出力端子１２４−１は、第１の配線１２６−１から受け取った信号を、第２の動作回路３８０に供給する。本例の第１のループ出力端子１２４−１は、当該信号を、第２の動作回路３８０の内部ノードに供給する。

第２のループ入力端子１２２−２は、第２の動作回路３８０が生成した信号を受け取る。本例の第２のループ入力端子１２２−２は、第２の動作回路３８０の内部ノードから信号を取り出す。例えば第２のループ入力端子１２２−２は、第２の動作回路３８０の内部におけるフィルタ等が出力する信号を取り出してよい。

第２の配線１２６−２は、第２のループ入力端子１２２−２および第２のループ出力端子１２４−２の間に設けられ、第２のループ入力端子１２２−２から第２のループ出力端子１２４−２に信号を伝送する。第２のループ出力端子１２４−２は、第２の配線１２６−２から受け取ったループバック信号を、第１の動作回路３７０に供給する。本例の第２のループ出力端子１２４−２は、ループバック信号を、第１の動作回路３７０の内部ノードに供給する。

このような構成により、被試験回路３１０の内部の回路を用いて、ループバック信号を生成することができる。このため、ループバック部１２０の回路規模を低減することができる。また、ループバック部１２０は、図５に示すように、第１の信号処理部１２８−１、および、第２の信号処理部１２８−２を更に有してよい。

第１の信号処理部１２８−１および第２の信号処理部１２８−２は、図２から図４に関連して説明した信号処理部１２８と同一であってよい。また本例においては、被試験回路３１０の内部の回路を用いて、ループバック信号に雑音等を印加することができるので、第１の信号処理部１２８−１および第２の信号処理部１２８−２は、ＤＣレベル調整部１３４およびインピーダンス調整部１３６を有する構成であってよい。このような構成により、比較的に小さい回路規模の試験回路１１０を用いて、被試験回路３１０に対して多様なループバック試験を行うことができる。

なお、本例においては、第１の動作回路３７０へのループバック信号を、同一の被試験回路３１０における第２の動作回路３８０を用いて生成したが、他の例では、第１の動作回路３７０へのループバック信号を、他の被試験回路３１０の回路を用いて生成してもよい。この場合、それぞれのループバック部１２０は、他のループバック部１２０を介して、他の被試験回路３１０の回路に信号を入力してよい。また、それぞれのループバック部１２０は、他のループバック部１２０を介して、他の被試験回路３１０の回路から信号を受け取ってよい。

図６は、被試験回路３１０の他の構成例を示す図である。本例においては、被試験回路３１０として、デジタル高速通信インターフェース回路を用いて説明する。なお、試験回路１１０は、図１から図５に関連して説明した試験回路１１０と同一であってよい。

本例の送信側回路３２０は、マルチプレクサ４０２、ドライバ４０４、エンファシス回路４０６、複数の測定配線３３２、および、選択部３２８を有する。マルチプレクサ４０２は、ロジック回路等から受け取るパラレルのデジタル信号を、シリアルのデジタル信号に変換する。また、マルチプレクサ４０２は、被試験回路３１０に設けられたローカルクロック源４０８から与えられるクロック信号の周期に応じたビットレートのデジタル信号を生成してよい。

ドライバ４０４は、マルチプレクサ４０２が生成したデジタル信号を受け取り、当該信号に応じた信号を出力する。例えばドライバ４０４は、デジタル信号の各ビットの論理値に応じて信号レベルが変化するアナログ信号を出力してよい。エンファシス回路４０６は、ドライバ４０４が出力する信号に対して、所定の信号処理を行う。例えばエンファシス回路４０６は、ドライバ４０４が出力する信号の所定の周波数成分を強調してよい。このような処理により、送信側回路３２０から出力される信号に対して、信号伝送時における信号の劣化を予め補償する。

複数の測定配線３３２および選択部３２８は、図１から図５に関連して説明した測定配線３３２および選択部３２８と同一であってよい。つまり、それぞれの測定配線３３２は、送信側回路３２０におけるそれぞれの測定ノードに一端が接続され、他端が選択部３２８に接続される。選択部３２８は、いずれかの測定配線３３２を選択して、ループバック部１２０に接続する。

本例の受信側回路３４０は、デマルチプレクサ４１２、レシーバ４１４、イコライザ４１６、複数の測定配線３５２、および、選択部３４８を有する。イコライザ４１６は、外部からの信号を受け取り、受け取った信号に対して所定の信号処理を行う。例えばイコライザ４１６は、受け取った信号の所定の周波数成分を強調してよい。このような処理により、受信側回路３４０が受け取る信号に対して、信号伝送により生じた信号の劣化を補償することができる。

レシーバ４１４は、イコライザ４１６が出力する信号に応じた信号を、デマルチプレクサ４１２に供給する。例えばレシーバ４１４は、受け取ったアナログ信号をデジタル信号変換してよい。デマルチプレクサ４１２は、レシーバ４１４が出力するシリアルのデジタル信号を、パラレルのデジタル信号に変換する。

デマルチプレクサ４１２は、被試験回路３１０に設けられたクロックリカバリ回路４１０から受け取るクロック信号に応じて動作してよい。例えばデマルチプレクサ４１２は、与えられるクロック信号に応じて、シリアルのデジタル信号の各論理値を検出してよい。クロックリカバリ回路４１０は、レシーバ４１４が出力する信号と略同一の周期のクロック信号を生成してよい。

複数の測定配線３５２および選択部３４８は、図１から図５に関連して説明した測定配線３５２および選択部３４８と同一であってよい。つまり、それぞれの測定配線３５２は、受信側回路３４０におけるそれぞれの測定ノードに一端が接続され、他端が選択部３４８に接続される。選択部３４８は、いずれかの測定配線３５２を選択して、ループバック部１２０からの信号を印加する。このように、ループバック部１２０は、無線通信回路、デジタル高速インターフェース回路等の多様な被試験回路３１０に対して、多様な測定ノードを介してループバック試験を行うことができる。

図７は、被試験回路３１０の他の構成例を示す図である。本例においては、被試験回路３１０として、メモリ回路を用いて説明する。なお、試験回路１１０は、図１から図５に関連して説明した試験回路１１０と同一であってよい。

本例の被試験回路３１０は、メモリコア４２０、インターフェース回路４２２、測定配線３３２、測定配線３５２、実動作用端子３１２、および、測定用端子３１４を有する。メモリコア４２０は、例えば半導体メモリであってよい。メモリコア４２０は、与えられるデータを格納して、また、格納したデータを出力する。

インターフェース回路４２２は、外部から与えられる信号に応じて、メモリコア４２０を制御する。例えばインターフェース回路４２２は、外部から与えられる書込命令に応じて、与えられる書込データを、与えられる書込アドレスに応じたメモリコア４２０のアドレスに格納してよい。また、インターフェース回路４２２は、外部から与えられる読出命令に応じて、与えられる読出アドレスに応じたメモリコア４２０のアドレスからデータを読み出してよい。測定配線３３２および測定配線３５２は、メモリコア４２０およびインターフェース回路４２２の間に一端が接続され、他端が測定用端子３１４にそれぞれ接続される。

本例の試験回路１１０は、信号処理部１２８として、メモリコア４２０を試験するメモリＢＩＳＴを有する。メモリＢＩＳＴは、一般にメモリデバイス内部に設けられ、自己診断を行う回路であってよい。本例の試験システム４００は、被試験ウエハ３００の近傍に試験回路１１０が設けられるので、被試験回路３１０の動作回路の近傍に設けられるべきメモリＢＩＳＴを、試験回路１１０に形成して、被試験回路３１０の試験を行うことができる。このため、被試験回路３１０において実動作回路を形成できる領域を増大させることができる。

また、試験回路１１０は、インターフェース回路４２２のループバック試験を更に行ってもよい。例えば試験回路１１０は、実動作用端子３１２を介して、インターフェース回路４２２のループバック試験を行ってよい。

図８は、被試験回路３１０における、測定用端子３１４の配置例を示す図である。一般に、被試験回路３１０は、動作回路が形成される回路領域３９０の外側に、複数の実動作用端子３１２が形成される。図８に示すように、測定用端子３１４は、回路領域３９０に形成されてよい。

また、実動作用端子３１２は、四角形の各辺に沿って形成されてよい。これに対して、測定用端子３１４は、当該四角形の内部に形成されてよい。また、測定用端子３１４は、実動作用端子３１２と同様に、回路領域３９０の外側に形成されてもよい。また、測定用端子３１４も、上述した四角形の各辺に沿って形成されてよい。

図９は、ループバック部１２０の他の構成例を示す図である。本例のループバック部１２０は、図１から図８に関連して説明したいずれかのループバック部１２０の構成に加え、スイッチ１７０、特性測定部１７２、および、タイミング測定部１７４を更に有する。特性測定部１７２およびタイミング測定部１７４は、測定回路の一例である。

特性測定部１７２およびタイミング測定部１７４は、被試験回路３１０から受け取った信号を測定する。例えば特性測定部１７２は、当該信号の電圧値または電流値を測定してよい。また、特性測定部１７２は、被試験回路３１０に一定電圧または一定電流を印加したときに、被試験回路３１０に供給される電流または電圧を測定してよい。つまり特性測定部１７２は、電圧印加電流測定（ＶＳＩＭ）または電流印加電圧測定（ＩＳＶＭ）を行ってよい。また、特性測定部１７２は、被試験回路３１０の動作が定常状態となったときの、電流または電圧を測定してもよい。特性測定部１７２は、測定したこれらの値に基づいて、被試験回路３１０の良否を判定してよい。

また、特性測定部１７２により被試験回路３１０の良否を判定する場合、ループバック部１２０は、ループバック試験を平行して行わないことが好ましい。スイッチ１７０は、被試験回路に、特性測定部１７２、または、雑音発生部１３２のいずれを接続するかを切り替えてよい。スイッチ１７０は、ループ入力端子１２２およびループ出力端子１２４のそれぞれに対して設けられ、ループ入力端子１２２およびループ出力端子１２４のそれぞれに、特性測定部１７２、または、雑音発生部１３２のいずれを接続するかを切り替える。

タイミング測定部１７４は、被試験回路３１０から受け取った信号のタイミング特性を測定してよい。例えばタイミング測定部１７４は、当該信号のエッジタイミングのジッタを測定してよい。タイミング測定部１７４は、信号処理部１２８を介したループバック試験と平行して、信号のタイミング特性を測定してよい。タイミング測定部１７４は、信号処理部１２８に入力される信号を並列に受け取ってよい。

また、信号処理部１２８は、タイミング測定部１７４における測定結果に応じた信号処理を、ループバック信号に対して行ってよい。例えば信号処理部１２８は、タイミング測定部１７４が測定したジッタ値に応じて、ループバック信号にジッタを印加してよい。より具体的には、信号処理部１２８は、信号処理部１２８が出力するループバック信号に含まれるべきジッタの振幅値と、タイミング測定部１７４が測定したジッタ振幅値との差分に応じた振幅のジッタを、ループバック信号に印加してよい。これにより、受信側回路３４０へのループバック信号に含まれるジッタの振幅を、精度よく制御することができる。

以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (15)

1. 被試験ウエハに形成される複数の被試験回路を試験する試験用ウエハユニットであって、
   半導体材料で形成され、それぞれの前記被試験回路と信号を受け渡す試験用ウエハと、
   前記試験用ウエハにおいて、複数の前記被試験回路と対応して設けられ、それぞれ対応する前記被試験回路から受け取った信号に応じたループバック信号を、それぞれの前記被試験回路に供給する複数のループバック部と
   を備える試験用ウエハユニット。
2. それぞれの前記ループバック部は、前記被試験回路が出力する出力信号を、前記被試験回路の実装時に使用される実動作用出力端子を介して受け取り、受け取った前記出力信号に応じた前記ループバック信号を前記被試験回路に供給する
   請求項１に記載の試験用ウエハユニット。
3. それぞれの前記ループバック部は、前記被試験回路の内部ノードを伝送する内部信号を、前記被試験回路の実装時に使用されない測定用出力端子を介して受け取り、受け取った前記内部信号に応じた前記ループバック信号を前記被試験回路に供給する
   請求項１に記載の試験用ウエハユニット。
4. それぞれの前記ループバック部は、前記ループバック信号を、前記被試験回路の実装時に使用される実動作用入力端子に供給する
   請求項２または３のいずれかに記載の試験用ウエハユニット。
5. それぞれの前記ループバック部は、前記ループバック信号を、前記被試験回路の実装時に使用されない測定用入力端子を介して被試験回路の内部ノードに供給する
   請求項２または３のいずれかに記載の試験用ウエハユニット。
6. 前記ループバック部は、前記被試験回路から受け取った信号を通過させて前記ループバック信号を生成する、予め定められた伝送路の特性を模擬したエミュレート回路を有する
   請求項１に記載の試験用ウエハユニット。
7. 前記ループバック部は、前記被試験回路から受け取った信号に予め定められた雑音を印加して前記ループバック信号を生成する雑音発生部を有する
   請求項１に記載の試験用ウエハユニット。
8. 前記ループバック部は、前記被試験回路から受け取った信号の直流レベルを調整した前記ループバック信号を生成するＤＣレベル調整部を有する
   請求項１に記載の試験用ウエハユニット。
9. 前記ループバック部は、前記ループバック信号を伝送する伝送経路と、前記被試験回路との間でインピーダンスを整合させるインピーダンス整合部を更に有する
   請求項６に記載の試験用ウエハユニット。
10. 前記ループバック部は、
    第１の動作回路から受け取った信号を、前記被試験ウエハに形成された第２の動作回路に供給する第１配線と、
    前記第１配線から供給された信号に応じて前記第２の動作回路が出力する信号を、前記ループバック信号として前記第１の動作回路に供給する第２配線と
    を有する請求項１に記載の試験用ウエハユニット。
11. 前記ループバック部は、前記被試験回路から受け取った信号を測定する測定回路を更に有する
    請求項７に記載の試験用ウエハユニット。
12. 前記測定回路は、前記被試験回路から受け取った信号のタイミング特性を測定する
    請求項１１に記載の試験用ウエハユニット。
13. 前記被試験回路に、前記測定回路、または、前記雑音発生部のいずれを接続するかを切り替えるスイッチを更に有する
    請求項１１に記載の試験用ウエハユニット。
14. 前記被試験回路は、
    前記被試験回路における複数の測定点に対応して設けられ、それぞれ対応する前記測定点に電気的に接続される複数の測定配線と、
    前記複数の測定配線のいずれかを選択して、前記測定用出力端子に電気的に接続する選択部と
    を備え、
    前記ループバック部は、前記選択部にいずれの前記測定配線を選択させるかを制御する選択制御部を有する
    請求項３に記載の試験用ウエハユニット。
15. 被試験ウエハに形成される複数の被試験回路を試験する試験システムであって、
    複数の前記被試験回路と信号を受け渡す試験用ウエハユニットと、
    前記試験用ウエハユニットを制御する制御装置と
    を備え、
    前記試験用ウエハユニットは、
    半導体材料で形成され、それぞれの前記被試験回路と信号を受け渡す試験用ウエハと、
    前記試験用ウエハにおいて、複数の前記被試験回路と対応して設けられ、それぞれ対応する前記被試験回路から受け取った信号に応じたループバック信号を、それぞれの前記被試験回路に供給する複数のループバック部と
    を有する試験システム。

Images