WO2009147720A1 - 半導体ウエハ、半導体回路、試験用基板、および、試験システム - Google Patents

半導体ウエハ、半導体回路、試験用基板、および、試験システム Download PDF

Info

Publication number
WO2009147720A1
WO2009147720A1 PCT/JP2008/060172 JP2008060172W WO2009147720A1 WO 2009147720 A1 WO2009147720 A1 WO 2009147720A1 JP 2008060172 W JP2008060172 W JP 2008060172W WO 2009147720 A1 WO2009147720 A1 WO 2009147720A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
semiconductor wafer
selection
semiconductor
measurement
Prior art date
Application number
PCT/JP2008/060172
Other languages
English (en)
French (fr)
Inventor
大輔 渡邊
岡安　俊幸
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to PCT/JP2008/060172 priority Critical patent/WO2009147720A1/ja
Priority to KR1020107026135A priority patent/KR101138200B1/ko
Priority to JP2010515690A priority patent/JPWO2009147720A1/ja
Priority to TW098118198A priority patent/TWI405985B/zh
Publication of WO2009147720A1 publication Critical patent/WO2009147720A1/ja
Priority to US12/957,168 priority patent/US8593166B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor wafer, a test substrate, and a test system.
  • the present invention relates to a semiconductor wafer on which a plurality of semiconductor circuits are formed, and a test substrate and a test system for testing the plurality of semiconductor circuits formed on the semiconductor wafer.
  • the quality of the circuit under test may be determined by measuring a signal output from the circuit under test. For example, the test apparatus determines pass / fail of the circuit under test based on a criterion such as whether the output signal of the circuit under test has a predetermined logic pattern or a predetermined electrical characteristic.
  • a test module in which a test circuit is formed is connected to a circuit under measurement via a cable, a connector, a substrate, or the like (see, for example, Patent Document 1). For this reason, it is difficult for the test apparatus to accurately measure the signal under measurement unless an element having a drive capability corresponding to the parasitic capacitance of the cable, connector, substrate, or the like is used.
  • the test apparatus can measure the signal output from the driver provided at the output end of the circuit under test with relatively high accuracy, but it is not possible to accurately measure the signal at each node in the circuit under test. It was difficult.
  • the measurement terminal since the measurement terminal is electrically connected to an external measurement device, the measurement terminal has a certain area or more to facilitate electrical connection. Providing a large number of such measurement terminals in the circuit to be measured is not preferable because it compresses a space where an actual use circuit can be formed.
  • an object of the present invention is to provide a semiconductor wafer, a test substrate, and a test system that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a semiconductor wafer including a selection unit for transmitting a signal between the external terminal and the external terminal.
  • a semiconductor circuit having an operation circuit is provided corresponding to an external terminal connected to an external measurement circuit and a plurality of measurement points in the operation circuit, and corresponding measurement Selection of multiple selection wirings provided so that points and signals can be exchanged, and selection of multiple selection wirings, and transmission of signals between corresponding measurement points and external terminals via the selected selection wiring
  • a semiconductor circuit comprising a portion.
  • a test substrate for testing a plurality of semiconductor circuits formed on a semiconductor wafer.
  • the semiconductor wafer includes an external terminal connected to an external measurement circuit, and a semiconductor wafer. Select one of multiple selection wirings and multiple selection wirings that are provided corresponding to multiple measurement points so that signals can be transferred to and from the corresponding measurement points, and respond via the selected selection wiring.
  • a selection unit for transmitting a signal between the measurement point and the external terminal, the test substrate is connected to the external terminal of the semiconductor wafer, and the electrical characteristics of the signal transmitted by the selection wiring selected by the selection unit
  • a test substrate is provided that includes a measurement circuit that measures the above and a control unit that controls which selection wiring is selected by the selection unit of the semiconductor wafer.
  • a test system for testing a plurality of semiconductor circuits formed on a semiconductor wafer, wherein the test substrate provided so as to be able to exchange signals with the semiconductor wafer, and the test substrate are controlled. And a control device, and the semiconductor wafer is provided corresponding to an external terminal connected to an external measurement circuit and a plurality of measurement points on the semiconductor wafer, and is provided so as to be able to exchange signals with the corresponding measurement points.
  • a plurality of selection wirings and a selection unit that selects any of the plurality of selection wirings and transmits a signal between a corresponding measurement point and an external terminal via the selected selection wirings are formed.
  • Is connected to the external terminal of the semiconductor wafer, and the measurement circuit for measuring the characteristics of the signal transmitted by the selection wiring selected by the selection unit and the selection unit of the semiconductor wafer are either selected.
  • FIG. 1 is a diagram illustrating an example of a test system 400.
  • FIG. 2 is a diagram showing a configuration example of a semiconductor circuit 310 formed on a semiconductor wafer 300.
  • FIG. 6 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • FIG. 6 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • FIG. 6 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • FIG. 6 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • FIG. 6 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • FIG. 2 is a diagram showing a configuration example of each test circuit 110 provided on a test substrate 100.
  • FIG. FIG. 6 is a diagram illustrating an arrangement example of measurement terminals 314 in a semiconductor circuit 310.
  • FIG. 1 is a diagram illustrating an example of a test system 400.
  • the test system 400 tests a plurality of semiconductor circuits 310 formed on the semiconductor wafer 300.
  • the semiconductor wafer 300 is, for example, a silicon wafer, and the plurality of semiconductor circuits 310 are formed on the semiconductor wafer 300 by a semiconductor process such as exposure.
  • the test system 400 of this example tests a plurality of semiconductor circuits 310 in parallel.
  • the test system 400 includes a probe card 200, a test substrate 100, and the control device 10.
  • the probe card 200 is provided between the semiconductor wafer 300 and the test substrate 100, and passes signals between the semiconductor wafer 300 and the test substrate 100.
  • the probe card 200 of this example may be electrically connected to each of the semiconductor wafer 300 and the test substrate 100.
  • Signal transfer between circuits and the like is performed by electrostatic coupling, inductive coupling, and light. You may carry out by the coupling
  • the probe card 200 may collectively connect a plurality of semiconductor circuits 310 on the semiconductor wafer 300 to the test substrate 100.
  • the probe card 200 of this example may be a wafer having substantially the same diameter as the semiconductor wafer 300.
  • the probe card 200 may be a wafer made of the same material as the semiconductor wafer 300.
  • a pad that is electrically connected to the semiconductor wafer 300 and the test substrate 100 may be formed on the front and back surfaces of the probe card 200.
  • the probe card 200 may be formed with a via hole that electrically connects the front and back pads.
  • the pad spacing on the front surface and the pad spacing on the back surface may be different.
  • the test substrate 100 is electrically connected to the plurality of semiconductor circuits 310 in the semiconductor wafer 300 via the probe card 200.
  • the semiconductor wafer 300, the probe card 200, and the test substrate 100 may be overlapped to electrically connect the semiconductor wafer 300 and the test substrate 100 via the probe card 200. More specifically, the pads on the semiconductor wafer 300 and the pads on the front surface of the probe card 200 are electrically connected, and the pads on the test substrate 100 and the pads on the back surface of the probe card 200 are electrically connected. Thus, the test substrate 100 and the semiconductor wafer 300 may be electrically connected.
  • the probe card 200 may be a flexible substrate such as an anisotropic conductive sheet or a membrane sheet with bumps. As described above, the probe card 200 may be a substrate that transmits signals in a non-contact manner between the pad of the semiconductor wafer 300 and the pad of the test substrate 100. For example, the probe card 200 may transmit a signal between the pad of the semiconductor wafer 300 and the pad of the test substrate 100 by electrostatic coupling, inductive coupling, optical coupling, or the like.
  • the test substrate 100 includes a plurality of test circuits 110.
  • the plurality of test circuits 110 may be provided in one-to-one correspondence with the plurality of semiconductor circuits 310 and may be electrically connected to the corresponding semiconductor circuits 310 via the probe card 200.
  • Each test circuit 110 may test a corresponding semiconductor circuit 310.
  • Each test circuit 110 may determine the quality of each semiconductor circuit 310 based on the output signal received from the corresponding semiconductor circuit 310. For example, the test circuit 110 may determine whether the logic pattern of the output signal of the semiconductor circuit 310 matches a predetermined expected value pattern. Further, the test circuit 110 may determine whether or not the electrical characteristics of the output signal of the semiconductor circuit 310 satisfy a predetermined specification. Further, the test circuit 110 may perform a loopback test of the semiconductor circuit 310 by supplying the output signal of the semiconductor circuit 310 in a loopback manner to the semiconductor circuit 310.
  • the control device 10 controls the test substrate 100.
  • the control device 10 may control a plurality of test circuits 110.
  • the control device 10 may supply operation test signals, clock signals, and the like that cause the plurality of test circuits 110 to operate in synchronization with each test circuit 110.
  • the test substrate 100 may be a wafer having substantially the same diameter as the semiconductor wafer 300. Further, the test substrate 100 may be a wafer made of the same material as the semiconductor wafer 300. In this case, the plurality of test circuits 110 may be formed on the test substrate 100 by a semiconductor process such as exposure. Further, the test substrate 100 may be a printed circuit board. In this case, a circuit chip having each test circuit 110 may be mounted on the printed board.
  • the test circuit 110 for testing the semiconductor circuit 310 on the test substrate 100 arranged in the vicinity of the semiconductor wafer 300, the transmission line length between the semiconductor circuit 310 and the test circuit 110 can be shortened. Can do. For this reason, the semiconductor circuit 310 and the test circuit 110 can pass signals using a driver having a relatively small driving capability or without using a driver.
  • FIG. 2 is a diagram illustrating a configuration example of the semiconductor circuit 310 formed on the semiconductor wafer 300. Note that the circuit configuration of the semiconductor circuit 310 is not limited to the circuit configuration illustrated in FIG.
  • the semiconductor circuit 310 can have various circuit configurations. Each semiconductor circuit 310 may have the same circuit configuration.
  • the semiconductor circuit 310 of this example is a semiconductor chip used for communication equipment, for example, and includes a local oscillator 360, a transmission side circuit 320, and a reception side circuit 340.
  • the semiconductor circuit 310 is provided with a plurality of external terminals to be electrically connected to external devices.
  • the semiconductor circuit 310 includes an actual operation terminal 312 and a measurement terminal 314 as external terminals.
  • the actual operation terminal 312 may be a terminal that is electrically connected to other circuits in the communication device when the semiconductor circuit 310 is mounted on the communication device or the like.
  • the measurement terminal 314 may be a terminal that is electrically connected to the external test circuit 110 when the semiconductor circuit 310 is tested. Further, the measurement terminal 314 may be a terminal that is not electrically connected to other circuits in the communication device when the semiconductor circuit 310 is mounted on the communication device or the like.
  • the transmission side circuit 320 outputs a transmission signal to be transmitted from a communication device or the like.
  • the transmission side circuit 320 of this example includes a DA converter 322, a mixer 324, a driver 326, a plurality of measurement wirings 332, and a selection unit 328.
  • the measurement wiring 332 shows an example of the selection wiring.
  • the DA converter 322 converts a given digital signal into an analog signal.
  • the DA converter 322 may receive a digital signal indicating a logical pattern that the transmission signal should have.
  • the mixer 324 multiplies the analog signal output from the DA converter 322 and the local signal output from the local oscillator 360. That is, the mixer 324 shifts the frequency of the analog signal according to the frequency of the local signal.
  • the driver 326 supplies the signal output from the mixer 324 to the actual operation terminal 312.
  • the driver 326 may be a power amplifier capable of outputting a predetermined range of power.
  • the transmission side circuit 320 may have a filter in the subsequent stage of the mixer 324. With this configuration, the transmission side circuit 320 generates a transmission signal.
  • the plurality of measurement wirings 332 are provided corresponding to the plurality of measurement points in the respective semiconductor circuits 310 provided on the semiconductor wafer 300, and are provided so as to exchange signals with the corresponding measurement points.
  • the measurement wiring 332 in this example is electrically connected to the corresponding measurement point.
  • one end of each measurement wiring 332 is electrically connected to the input end of the DA converter 322, the output end of the DA converter 322, the output end of the mixer 324, and the output end of the driver 326. .
  • the selection unit 328 selects any one of the plurality of measurement wirings 332 and transmits a signal between the corresponding measurement point and the external terminal via the selected measurement wiring 332.
  • the selection unit 328 of this example electrically connects the selected measurement wiring 332 to the measurement terminal 314.
  • the selection unit 328 may select the measurement wiring 332 according to the control signal given from the corresponding test circuit 110.
  • the semiconductor circuit 310 may further include a control terminal that receives a control signal from the test circuit 110 as an external terminal.
  • the measurement wiring 332 is connected to the measurement point inside the transmission side circuit 320, so that the measurement can be performed without using a driver or the like.
  • the signal at the point can be measured.
  • the measurement wiring 332 by connecting the measurement wiring 332 to a plurality of measurement points in the transmission side circuit 320, signals transmitted through the plurality of measurement points in the transmission side circuit 320 can be measured. Therefore, the observability with respect to the transmission side circuit 320 can be improved, and the characteristics of the transmission side circuit 320 can be measured in detail.
  • signals at a plurality of measurement points can be measured using a smaller number of measurement terminals 314 than the plurality of measurement points. Therefore, the area occupied by the measurement terminal 314 in the semiconductor circuit 310 can be reduced.
  • the selection unit 328 may be a circuit in which transfer characteristics between input and output are linear.
  • the selection unit 328 may be a circuit in which a plurality of gate transistors or a plurality of transfer gates are provided between input and output in order to pass a selected analog signal.
  • each measurement wiring 352 may be connected to a plurality of measurement points in the reception side circuit 340.
  • the reception side circuit 340 of this example includes an AD converter 342, a mixer 344, a low noise amplifier 346, a plurality of measurement wirings 352, and a selection unit 348.
  • the measurement wiring 352 shows an example of the selection wiring.
  • the low noise amplifier 346 receives a signal from an external circuit via the actual operation terminal 312.
  • the low noise amplifier 346 outputs a signal corresponding to the received signal.
  • the mixer 344 outputs a signal obtained by multiplying the signal output from the low noise amplifier 346 and the signal output from the local oscillator 360.
  • the AD converter 342 converts the analog signal received from the local oscillator 360 into a digital signal.
  • the reception-side circuit 340 may include a filter at the subsequent stage of the mixer 344.
  • the plurality of measurement wirings 352 are provided corresponding to the plurality of measurement points in the respective semiconductor circuits 310 provided on the semiconductor wafer 300, and are electrically connected to the corresponding measurement points, respectively.
  • one end of each measurement wiring 352 is electrically connected to the input end of the AD converter 342, the output end of the AD converter 342, the output end of the mixer 344, and the output end of the low noise amplifier 346. Is done.
  • the selection unit 348 selects any one of the plurality of measurement wirings 352 and electrically connects it to the measurement terminal 314.
  • the selection unit 348 may select the measurement wiring 352 according to the control signal given from the corresponding test circuit 110.
  • the semiconductor circuit 310 may further include a control terminal that receives a control signal from the test circuit 110. With such a configuration, the reception side circuit 340 can also measure signals at a plurality of measurement points, similarly to the transmission side circuit 320.
  • the selection unit 328 and the selection unit 348 may receive a signal from an external circuit via the measurement terminal 314 and apply the received signal to any of a plurality of measurement points.
  • a loopback test can be performed in which a signal is extracted from any measurement point of the transmission side circuit 320 and applied to any measurement point of the reception side circuit 340.
  • the test circuit 110 may loop back to the reception circuit 350 after performing predetermined signal processing on the signal extracted from the transmission side circuit 320.
  • the selection unit 328 and the selection unit 348 may select corresponding measurement points in a pair of circuits in the semiconductor circuit 310.
  • the corresponding measurement point may refer to a measurement point having the same transmission signal characteristics.
  • the characteristics of the transmission signal may be a concept including analog / digital signal types, frequencies, signal levels, and the like.
  • the selection unit 328 selects a measurement point at the output end of the DA converter 322, a signal transmitted through the measurement point is a baseband analog signal.
  • the selection unit 348 may select the input end of the AD converter 342 to which the baseband analog signal is transmitted as the measurement point.
  • the test circuit 110 may supply a control signal to the selection unit 328 and the selection unit 348 so as to select such measurement points. By such control, various loopback tests can be performed in the semiconductor circuit 310.
  • test circuit 110 may be electrically connected to the semiconductor circuit 310 via the actual operation terminal 312.
  • the semiconductor circuit 310 does not have the measurement terminal 314, and the selection unit 328 and the selection unit 348 determine which of the plurality of measurement points is connected to the test circuit 110 via the actual operation terminal 312. You may choose.
  • FIG. 3 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • the semiconductor circuit 310 of this example includes a plurality of operation circuits 370, a plurality of measurement wirings 372, a plurality of actual operation terminals 312, a selection unit 328, and a measurement terminal 314.
  • the measurement wiring 372 shows an example of the selection wiring.
  • the plurality of operation circuits 370 may be circuits that operate when the semiconductor circuit 310 is mounted.
  • the plurality of operation circuits 370 are provided in one-to-one correspondence with the plurality of actual operation terminals 312.
  • Each operation circuit 370 is electrically connected to an external circuit via a corresponding actual operation terminal 312.
  • the plurality of measurement wirings 372 are provided in one-to-one correspondence with the plurality of operation circuits 370. Each measurement wiring 372 electrically connects each measurement point and the selection unit 328 with the input / output end of the corresponding operation circuit 370 as a measurement point.
  • the selection unit 328 selects one of the measurement wirings 372.
  • the selection unit 328 electrically connects the selected measurement wiring 372 to the measurement terminal 314.
  • each measurement wiring and selection unit may be capable of transmitting signals in both directions, that is, from the measurement node to the external terminal in the semiconductor circuit 310 and from the external terminal to the measurement node.
  • the selection unit 328 and the measurement wiring 372 illustrated in FIG. 3 may be capable of bidirectional signal transmission.
  • each measurement wiring and selection unit may be capable of signal transmission in one of the signal transmission directions described above.
  • the measurement wiring 332 and the selection unit 328 illustrated in FIG. 2 may be capable of transmitting a signal from the measurement node to the external terminal.
  • the measurement wiring 352 and the selection unit 328 illustrated in FIG. 2 may be capable of transmitting a signal from an external terminal to the measurement node.
  • the semiconductor circuit 310 may include a measurement wiring and a selection unit capable of bidirectional signal transmission.
  • the semiconductor circuit 310 may include a measurement wiring and a selection unit that can transmit a signal in any one of the above-described directions.
  • FIG. 4 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • the semiconductor circuit 310 of this example further includes a plurality of application wirings 374, a selection unit 348, and a measurement terminal 314 in addition to the configuration of the semiconductor circuit 310 described with reference to FIG. 3.
  • the application wiring 374 shows an example of the selection wiring.
  • the plurality of application wirings 374 are provided in one-to-one correspondence with the plurality of operation circuits 370. Each application wiring 374 electrically connects each measurement point to the selection unit 348 with the input / output end of the corresponding operation circuit 370 as a measurement point.
  • the selection unit 348 selects one of the measurement wirings 372.
  • the selection unit 348 electrically connects the selected measurement wiring 372 to a measurement terminal 314 that is different from the selection unit 328. Further, the selection unit 348 applies the signal received from the test circuit 110 via the measurement terminal 314 to the operation circuit 370 via the selected measurement wiring 372. With such a configuration, a signal output from the predetermined operation circuit 370 can be taken out, subjected to predetermined signal processing in the test circuit 110, and looped back to the predetermined operation circuit 370.
  • FIG. 5 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • 5 shows the configuration of the transmission side circuit 320, the reception side circuit 340 may have the same configuration.
  • the transmission side circuit 320 of this example is different from the configuration described with reference to FIG. 2 in that a plurality of selection units 328 are provided.
  • the other circuit configuration may be the same as the transmission side circuit 320 described in relation to FIG.
  • the semiconductor circuit 310 may have a plurality of measurement terminals 314 corresponding to the plurality of selection units 328.
  • Each selection unit 328 is electrically connected to a plurality of measurement wires 332.
  • the measurement wiring 332 connected to each selection unit 328 may be different for each selection unit 328.
  • the measurement wiring 332 connected to each selection unit 328 may partially overlap for each selection unit 328.
  • Each selection unit 328 selects one of the corresponding plurality of measurement wirings 332 and electrically connects to the test circuit 110 via the corresponding measurement terminal 314. With such a configuration, signals at a plurality of measurement points inside the semiconductor circuit 310 can be measured simultaneously.
  • FIG. 6 is a diagram illustrating another configuration example of the semiconductor circuit 310. 6 shows the configuration of the transmission side circuit 320, the reception side circuit 340 may have the same configuration.
  • the transmission side circuit 320 of this example is different from the configuration described with reference to FIG. 2 in that a measurement driver 334 is provided.
  • the other circuit configuration may be the same as the transmission side circuit 320 described in relation to FIG.
  • each measurement point is electrically connected to the measurement terminal 314 without passing through the driver circuit.
  • each measurement point is electrically connected to the measurement terminal 314 via the measurement driver 334.
  • the measurement driver 334 may be provided between the selection unit 328 and the measurement terminal 314.
  • the measurement driver 334 outputs a voltage corresponding to the voltage supplied from the measurement wiring 332 selected by the selection unit 328.
  • the test circuit 110 is provided in the vicinity of the semiconductor circuit 310. That is, the capacity of the transmission line to be driven by the measurement driver 334 is relatively small. For this reason, the measurement driver 334 may be a driver whose outputable current is relatively small. For example, the current that can be output by the measurement driver 334 may be smaller than the current that can be output by the driver 326 that is provided in the semiconductor circuit 310 to output a signal to the outside.
  • the measurement driver 334 may have a linear transfer characteristic between input and output.
  • the measurement driver 334 may be a linear amplifier. By using such a driver, an analog signal can be measured externally.
  • FIG. 7 is a diagram illustrating another configuration example of the semiconductor circuit 310.
  • 7 shows the configuration of the transmission side circuit 320
  • the reception side circuit 340 may have the same configuration.
  • the transmission side circuit 320 of this example is different from the configuration described with reference to FIG. 2 in that it further includes a switch 336.
  • the other circuit configuration may be the same as the transmission side circuit 320 described in relation to FIG.
  • the semiconductor circuit 310 further includes a control terminal 316 as an external terminal.
  • the switch 336 is provided between the selection unit 328 and the measurement terminal 314, and switches whether or not the signal is passed through the signal transmission path between the selection unit 328 and the measurement terminal 314.
  • the switch 336 in this example switches whether the selection unit 328 and the measurement terminal 314 are electrically connected.
  • the switch 336 switches whether to electrically connect the selection unit 328 and the measurement terminal 314 in accordance with a switching signal given from the test circuit via the control terminal 316.
  • the switch 336 may be a semiconductor switch, for example. Further, the switch 336 may be a switch that is turned off when a switching signal is not given and turned on when a switching signal is given. That is, the switch 336 is fixed to the off state when the semiconductor circuit 310 is mounted. With such a configuration, it is possible to prevent noise from being applied from the measurement terminal 314 to the transmission side circuit 320 when the semiconductor circuit 310 is mounted.
  • FIG. 8 is a diagram illustrating a configuration example of each test circuit 110 provided on the test substrate 100. In FIG. 8, the configuration of one test circuit 110 is shown. Each test circuit 110 may have the same configuration.
  • Each test circuit 110 includes a control unit 130 and a measurement circuit 120.
  • the control unit 130 is electrically connected to the control terminal 316 of the semiconductor circuit 310.
  • the measurement circuit 120 is electrically connected to the measurement terminal 314 of the semiconductor circuit 310.
  • the control unit 130 supplies a control signal to the selection unit 328 via the control terminal 316, thereby controlling which measurement wiring 332 is selected by the selection unit 328. Further, the measurement circuit 120 receives a signal transmitted through the measurement wiring 332 selected by the selection unit 328 via the measurement terminal 314. The measurement circuit 120 may determine the quality of the semiconductor circuit 310 by measuring the electrical characteristics of the received signal.
  • the test substrate 100 can measure signals transmitted through various measurement points in the semiconductor circuit 310. Therefore, the semiconductor circuit 310 can be tested with high accuracy.
  • the test circuit 110 may include a signal processing unit that performs predetermined signal processing on a signal received from the transmission side circuit 320 in the semiconductor circuit 310 and loops back to the reception side circuit 340.
  • the signal processing unit may loop back a signal that has passed through a filter, a delay circuit, a noise generation circuit, a jitter generation circuit, a modulation circuit, and the like to the reception side circuit 340.
  • FIG. 9 is a diagram illustrating an arrangement example of the measurement terminals 314 in the semiconductor circuit 310.
  • a plurality of actual operation terminals 312 are formed outside a circuit region 380 where an operation circuit is formed.
  • the measurement terminal 314 and the control terminal 316 may be formed in the circuit region 380.
  • the actual operation terminal 312 may be formed along each side of the rectangle.
  • the measurement terminal 314 and the control terminal 316 may be formed inside the rectangle. Further, the measurement terminal 314 and the control terminal 316 may be formed outside the circuit region 380 in the same manner as the actual operation terminal 312. Further, the measurement terminal 314 and the control terminal 316 may also be formed along each side of the above-described square.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

　半導体ウエハに形成された複数の半導体回路を試験する試験システムであって、半導体ウエハと信号を受け渡し可能に設けられる試験用基板と、試験用基板を制御する制御装置とを備え、半導体ウエハには、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とが形成され、試験用基板は、半導体ウエハの外部端子に接続され、選択部により選択された選択配線が伝送する信号の特性を測定する測定回路と、半導体ウエハの選択部に、いずれの選択配線を選択させるかを制御する制御部とを有する試験システムを提供する。

Description

半導体ウエハ、半導体回路、試験用基板、および、試験システム
　本発明は、半導体ウエハ、試験用基板、および、試験システムに関する。特に本発明は、複数の半導体回路が形成される半導体ウエハ、ならびに、半導体ウエハに形成された複数の半導体回路を試験する試験用基板および試験システムに関する。
　半導体回路等の被測定回路の試験において、被測定回路が出力する信号を測定することで、被測定回路の良否を判定する場合がある。例えば試験装置は、被測定回路の出力信号が、所定の論理パターンを有するか、所定の電気的な特性を有するか等の基準に基づいて、被測定回路の良否を判定する。
　一般に、試験用の回路が形成されるテストモジュールは、ケーブル、コネクタ、基板等を介して被測定回路に接続される（例えば、特許文献１参照）。このため試験装置は、当該ケーブル、コネクタ、基板等の寄生容量等に応じたドライブ能力を有する素子を介さなければ、被測定信号を精度よく測定することが困難であった。例えば試験装置は、被測定回路の出力端に設けられたドライバが出力する信号は、比較的に精度よく測定することができるが、被測定回路中の各ノードにおける信号を精度よく測定することは困難であった。
国際公開第２００４／０９０５６１号パンフレット
　このような課題に対して、被測定回路の直近に試験用の回路を設けることで、被測定回路と試験用回路との間の信号伝送距離を短くすることが考えられる。そして、被測定回路中における内部ノードを、測定用の端子に接続することで、被測定回路中の内部ノードにおける信号を、精度よく測定することができる。このような測定用端子を、測定すべき内部ノード毎に設けることで、被測定回路中の様々な内部ノードにおける信号を測定することができる。
　しかし、測定用端子は、外部の測定機器と電気的に接続されるので、電気的な接続を容易にすべく一定以上の面積を有する。このような測定用端子を被測定回路に多数設けることは、実使用回路を形成できるスペースを圧迫してしまい、好ましくない。
　そこで本発明は、上記の課題を解決することのできる半導体ウエハ、試験用基板、および、試験システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　上記課題を解決するために、本発明の第１の形態においては、複数の半導体回路が形成される半導体ウエハであって、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とを備える半導体ウエハを提供する。
　本発明の第２の形態においては、動作回路を有する半導体回路であって、外部の測定回路に接続される外部端子と、動作回路における複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とを備える半導体回路を提供する。
　本発明の第３の形態においては、半導体ウエハに形成された複数の半導体回路を試験する試験用基板であって、半導体ウエハには、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とが形成され、試験用基板は、半導体ウエハの外部端子に接続され、選択部により選択された選択配線が伝送する信号の電気特性を測定する測定回路と、半導体ウエハの選択部に、いずれの選択配線を選択させるかを制御する制御部とを備える試験用基板を提供する。
　本発明の第４の形態においては、半導体ウエハに形成された複数の半導体回路を試験する試験システムであって、半導体ウエハと信号を受け渡し可能に設けられる試験用基板と、試験用基板を制御する制御装置とを備え、半導体ウエハには、外部の測定回路に接続される外部端子と、半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる複数の選択配線と、複数の選択配線のいずれかを選択し、選択した選択配線を介して、対応する測定点と外部端子との間で信号を伝送させる選択部とが形成され、試験用基板は、半導体ウエハの外部端子に接続され、選択部により選択された選択配線が伝送する信号の特性を測定する測定回路と、半導体ウエハの選択部に、いずれの選択配線を選択させるかを制御する制御部とを有する試験システムを提供する。
　なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
試験システム４００の一例を示す図である。 半導体ウエハ３００に形成される半導体回路３１０の構成例を示す図である。 半導体回路３１０の他の構成例を示す図である。 半導体回路３１０の他の構成例を示す図である。 半導体回路３１０の他の構成例を示す図である。 半導体回路３１０の他の構成例を示す図である。 半導体回路３１０の他の構成例を示す図である。 試験用基板１００に設けられるそれぞれの試験回路１１０の構成例を示す図である。 半導体回路３１０における、測定用端子３１４の配置例を示す図である。
符号の説明
１０・・・制御装置、１００・・・試験用基板、１１０・・・試験回路、１２０・・・測定回路、１３０・・・制御部、２００・・・プローブカード、３００・・・半導体ウエハ、３１０・・・半導体回路、３１２・・・実動作用端子、３１４・・・測定用端子、３１６・・・制御用端子、３２０・・・送信側回路、３２２・・・ＤＡ変換器、３２４・・・ミキサ、３２６・・・ドライバ、３２８・・・選択部、３３２・・・測定配線、３３４・・・測定用ドライバ、３３６・・・スイッチ、３４０・・・受信側回路、３４２・・・ＡＤ変換器、３４４・・・ミキサ、３４６・・・低ノイズアンプ、３４８・・・選択部、３５２・・・測定配線、３６０・・・ローカル発振器、３７０・・・動作回路、３７２・・・測定配線、３７４・・・印加配線、３８０・・・回路領域、４００・・・試験システム
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、試験システム４００の一例を示す図である。試験システム４００は、半導体ウエハ３００に形成された複数の半導体回路３１０を試験する。半導体ウエハ３００は、例えばシリコンウエハであり、複数の半導体回路３１０は、例えば露光等の半導体プロセスにより、半導体ウエハ３００に形成される。
　本例の試験システム４００は、複数の半導体回路３１０を平行して試験する。試験システム４００は、プローブカード２００、試験用基板１００、および、制御装置１０を備える。
　プローブカード２００は、半導体ウエハ３００および試験用基板１００の間に設けられ、半導体ウエハ３００および試験用基板１００との間で信号を受け渡す。本例のプローブカード２００は、半導体ウエハ３００および試験用基板１００のそれぞれと電気的に接続されてよい。以下の例においては、回路等の間における信号の受け渡しを、電気的な信号伝送路を用いて行う例を説明するが、回路等の間における信号の受け渡しは、静電結合、誘導結合、光結合等により行ってもよい。
　プローブカード２００は、半導体ウエハ３００における複数の半導体回路３１０を一括して、試験用基板１００に電気的に接続してよい。本例のプローブカード２００は、半導体ウエハ３００と略同一の直径を有するウエハであってよい。また、プローブカード２００は、半導体ウエハ３００と同一材料のウエハであってよい。
　プローブカード２００の表面および裏面には、半導体ウエハ３００および試験用基板１００と電気的に接続するパッドが形成されてよい。また、プローブカード２００には、表面および裏面のパッドを電気的に接続するビアホールが形成されてよい。プローブカード２００は、表面のパッド間隔と、裏面のパッド間隔とが異なってよい。
　試験用基板１００は、プローブカード２００を介して、半導体ウエハ３００における複数の半導体回路３１０と電気的に接続する。例えば、半導体ウエハ３００、プローブカード２００、および、試験用基板１００を重ね合わせることで、プローブカード２００を介して半導体ウエハ３００および試験用基板１００を電気的に接続してよい。より具体的には、半導体ウエハ３００のパッドと、プローブカード２００の表面のパッドとが電気的に接続され、試験用基板１００のパッドと、プローブカード２００の裏面のパッドとが電気的に接続されることで、試験用基板１００および半導体ウエハ３００が電気的に接続してよい。
　また、プローブカード２００は、例えば異方性導電シート、バンプ付メンブレンシート等の、フレキシブルな基板であってよい。また上述したように、プローブカード２００は、半導体ウエハ３００のパッドと、試験用基板１００のパッドとの間で、非接触で信号を伝送する基板であってもよい。例えばプローブカード２００は、静電結合、誘導結合、光結合等により、半導体ウエハ３００のパッドと、試験用基板１００のパッドとの間で信号を伝送してよい。
　また、試験用基板１００は、複数の試験回路１１０を有する。複数の試験回路１１０は、複数の半導体回路３１０と一対一に対応して設けられ、プローブカード２００を介して対応する半導体回路３１０と電気的に接続されてよい。それぞれの試験回路１１０は、対応する半導体回路３１０を試験してよい。
　それぞれの試験回路１１０は、対応する半導体回路３１０から受け取った出力信号に基づいて、それぞれの半導体回路３１０の良否を判定してよい。例えば試験回路１１０は、半導体回路３１０の出力信号の論理パターンが、所定の期待値パターンと一致するか否かを判定してよい。また、試験回路１１０は、半導体回路３１０の出力信号の電気的特性が、所定の仕様を満たすか否かを判定してもよい。また、試験回路１１０は、半導体回路３１０の出力信号を、半導体回路３１０にループバックして供給することで、半導体回路３１０のループバック試験を行ってもよい。
　制御装置１０は、試験用基板１００を制御する。制御装置１０は、複数の試験回路１１０を制御してよい。例えば制御装置１０は、複数の試験回路１１０を同期して動作させる動作開始信号、クロック信号等を、それぞれの試験回路１１０に供給してよい。
　また、試験用基板１００は、半導体ウエハ３００と略同一の直径を有するウエハであってよい。また、試験用基板１００は、半導体ウエハ３００と同一材料のウエハであってよい。この場合、複数の試験回路１１０は、露光等の半導体プロセスによって、試験用基板１００に形成されてよい。また、試験用基板１００は、プリント基板であってもよい。この場合、それぞれの試験回路１１０を有する回路チップが、当該プリント基板に実装されてよい。
　このように、半導体ウエハ３００の近傍に配置される試験用基板１００に、半導体回路３１０を試験する試験回路１１０を設けることで、半導体回路３１０および試験回路１１０の間の伝送線路長を短くすることができる。このため、半導体回路３１０および試験回路１１０は、比較的にドライブ能力の小さいドライバを用いて、または、ドライバを用いずに、信号を受け渡すことができる。
　図２は、半導体ウエハ３００に形成される半導体回路３１０の構成例を示す図である。なお、半導体回路３１０の回路構成は、図２に示す回路構成に限定されない。半導体回路３１０は、多様な回路構成を有することができる。また、それぞれの半導体回路３１０は、同一の回路構成を有してよい。
　本例の半導体回路３１０は、例えば通信機器に用いられる半導体チップであって、ローカル発振器３６０、送信側回路３２０、および、受信側回路３４０を有する。また、半導体回路３１０は、外部の機器と電気的に接続されるべき複数の外部端子が設けられる。例えば半導体回路３１０は、外部端子として、実動作用端子３１２および測定用端子３１４を有する。実動作用端子３１２は、半導体回路３１０が通信機器等に実装された場合に、通信機器内の他の回路と電気的に接続される端子であってよい。また、測定用端子３１４は、半導体回路３１０を試験する場合に、外部の試験回路１１０と電気的に接続される端子であってよい。また、測定用端子３１４は、半導体回路３１０が通信機器等に実装された場合に、通信機器内の他の回路と電気的に接続されない端子であってよい。
　送信側回路３２０は、通信機器等から送信すべき送信信号を出力する。本例の送信側回路３２０は、ＤＡ変換器３２２、ミキサ３２４、ドライバ３２６、複数の測定配線３３２、および、選択部３２８を有する。なお、測定配線３３２は、選択配線の一例を示す。
　ＤＡ変換器３２２は、与えられるデジタル信号を、アナログ信号に変換する。例えばＤＡ変換器３２２は、送信信号が有するべき論理パターンを示すデジタル信号を受け取ってよい。
　ミキサ３２４は、ＤＡ変換器３２２が出力するアナログ信号と、ローカル発振器３６０が出力するローカル信号とを乗算する。つまり、ミキサ３２４は、アナログ信号の周波数を、ローカル信号の周波数に応じてシフトさせる。ドライバ３２６は、ミキサ３２４が出力する信号を、実動作用端子３１２に供給する。ドライバ３２６は、所定の範囲の電力を出力可能な電力増幅器であってよい。また、送信側回路３２０は、ミキサ３２４の後段にフィルタを有してもよい。このような構成により、送信側回路３２０は、送信信号を生成する。
　複数の測定配線３３２は、半導体ウエハ３００に設けられたそれぞれの半導体回路３１０における複数の測定点に対応して設けられ、それぞれ対応する測定点と信号を受け渡し可能に設けられる。本例の測定配線３３２は、それぞれ対応する測定点に電気的に接続される。例えば送信側回路３２０において、それぞれの測定配線３３２の一端は、ＤＡ変換器３２２の入力端、ＤＡ変換器３２２の出力端、ミキサ３２４の出力端、ドライバ３２６の出力端に電気的に接続される。
　選択部３２８は、複数の測定配線３３２のいずれかを選択して、選択した測定配線３３２を介して、対応する測定点と外部端子との間で信号を伝送させる。本例の選択部３２８は、選択した測定配線３３２を、測定用端子３１４に電気的に接続する。選択部３２８は、対応する試験回路１１０から与えられる制御信号に応じた測定配線３３２を選択してよい。半導体回路３１０は、外部端子として、試験回路１１０から制御信号を受け取る制御用端子を更に有してよい。
　上述したように、試験回路１１０が、半導体回路３１０の近傍に設けられるので、送信側回路３２０の内部の測定点に対して測定配線３３２を接続することで、ドライバ等を介さずに、当該測定点における信号を測定することができる。また、送信側回路３２０の内部における複数の測定点に対して測定配線３３２を接続することで、送信側回路３２０における複数の測定点を伝送する信号を測定することができる。このため、送信側回路３２０に対する可観測性を向上させることができ、送信側回路３２０の特性を、詳細に測定することができる。
　また、選択部３２８を設けることにより、複数の測定点より少ない個数の測定用端子３１４を用いて、複数の測定点における信号を測定することができる。このため、半導体回路３１０において、測定用端子３１４が占める面積を縮小することができる。
　なお、選択部３２８は、入出力間の伝達特性が線形となる回路であってよい。例えば選択部３２８は、選択したアナログ信号を通過させるべく、入出力間に複数のゲートトランジスタ、または、複数のトランスファゲート等を設けた回路であってよい。
　また、受信側回路３４０においても同様に、受信側回路３４０における複数の測定点にそれぞれの測定配線３５２が接続されてよい。本例の受信側回路３４０は、ＡＤ変換器３４２、ミキサ３４４、低ノイズアンプ３４６、複数の測定配線３５２、および、選択部３４８を有する。測定配線３５２は、選択配線の一例を示す。
　低ノイズアンプ３４６は、実動作用端子３１２を介して外部の回路から信号を受け取る。低ノイズアンプ３４６は、受け取った信号に応じた信号を出力する。ミキサ３４４は、低ノイズアンプ３４６が出力する信号と、ローカル発振器３６０が出力する信号とを乗算した信号を出力する。また、ＡＤ変換器３４２は、ローカル発振器３６０から受け取ったアナログ信号をデジタル信号に変換する。また、受信側回路３４０は、ミキサ３４４の後段にフィルタを有してもよい。
　複数の測定配線３５２は、半導体ウエハ３００に設けられたそれぞれの半導体回路３１０における複数の測定点に対応して設けられ、それぞれ対応する測定点に電気的に接続される。例えば受信側回路３４０において、それぞれの測定配線３５２の一端は、ＡＤ変換器３４２の入力端、ＡＤ変換器３４２の出力端、ミキサ３４４の出力端、低ノイズアンプ３４６の出力端に電気的に接続される。
　選択部３４８は、複数の測定配線３５２のいずれかを選択して、測定用端子３１４に電気的に接続する。選択部３４８は、対応する試験回路１１０から与えられる制御信号に応じた測定配線３５２を選択してよい。半導体回路３１０は、試験回路１１０から制御信号を受け取る制御用端子を更に有してよい。このような構成により、受信側回路３４０においても、送信側回路３２０と同様に、複数の測定点における信号を測定することができる。
　また、選択部３２８および選択部３４８は、測定用端子３１４を介して外部の回路から信号を受け取り、受け取った信号を、複数の測定点のいずれかに印加してよい。このような構成により、例えば送信側回路３２０のいずれかの測定点から信号を取り出して、受信側回路３４０のいずれかの測定点に印加するループバック試験を行うことができる。この場合、試験回路１１０は、送信側回路３２０から取り出した信号に対して所定の信号処理を行ってから、受信回路３５０にループバックしてもよい。
　また、ループバック試験を行う場合、選択部３２８および選択部３４８は、半導体回路３１０で対となる回路において、対応する測定点を選択してよい。ここで、対応する測定点とは、伝送信号の特性が共通する測定点を指してよい。また、伝送信号の特性とは、アナログ／デジタルの信号種類、周波数、および、信号レベル等を含む概念であってよい。
　例えば、選択部３２８が、ＤＡ変換器３２２の出力端の測定点を選択した場合、当該測定点を伝送する信号は、ベースバンドのアナログ信号となる。この場合、選択部３４８は、ベースバンドのアナログ信号が伝送されるＡＤ変換器３４２の入力端を、測定点として選択してよい。試験回路１１０は、このような測定点を選択させるべく、選択部３２８および選択部３４８に制御信号を供給してよい。このような制御により、半導体回路３１０において、多様なループバック試験を行うことができる。
　また、複数の測定配線、外部端子、および、選択部を、複数の半導体回路３１０のそれぞれに設けることで、それぞれの半導体回路３１０について、詳細な測定および試験を行うことができる。また、試験回路１１０は、実動作用端子３１２を介して、半導体回路３１０と電気的に接続されてよい。この場合、半導体回路３１０は、測定用端子３１４を有さず、選択部３２８および選択部３４８は、複数の測定点のいずれを、実動作用端子３１２を介して試験回路１１０に接続するかを選択してよい。
　図３は、半導体回路３１０の他の構成例を示す図である。本例の半導体回路３１０は、複数の動作回路３７０、複数の測定配線３７２、複数の実動作用端子３１２、選択部３２８、および、測定用端子３１４を有する。なお、測定配線３７２は、選択配線の一例を示す。
　複数の動作回路３７０は、半導体回路３１０の実装時に動作する回路であってよい。また、複数の動作回路３７０は、複数の実動作用端子３１２と一対一に対応して設けられる。それぞれの動作回路３７０は、対応する実動作用端子３１２を介して、外部の回路と電気的に接続される。
　複数の測定配線３７２は、複数の動作回路３７０と一対一に対応して設けられる。それぞれの測定配線３７２は、対応する動作回路３７０の入出力端を測定点として、各測定点と選択部３２８とを電気的に接続する。
　選択部３２８は、いずれかの測定配線３７２を選択する。また、選択部３２８は、選択した測定配線３７２を、測定用端子３１４に電気的に接続する。このような構成により、一つの測定用端子３１４を用いて、複数の動作回路３７０の入出力端を伝送する信号を測定することができる。
　なお、それぞれの測定配線および選択部は、半導体回路３１０内の測定ノードから外部端子への方向、および、外部端子から測定ノードへの方向の、双方向において信号伝送が可能であってよい。例えば、図３に示した選択部３２８および測定配線３７２は、双方向に信号伝送が可能であってよい。
　また、それぞれの測定配線および選択部は、上述した信号伝送の方向のうち、一方向に信号伝送が可能であってもよい。例えば、図２に示した測定配線３３２および選択部３２８は、測定ノードから外部端子に信号伝送が可能であってよい。また、図２に示した測定配線３５２および選択部３２８は、外部端子から測定ノードに信号伝送が可能であってよい。
　このように、半導体回路３１０は、双方向に信号伝送が可能な測定配線および選択部を有してよい。また他の例では、半導体回路３１０は、上述した方向のうち、いずれか一方の方向に信号伝送が可能な測定配線および選択部を有してもよい。
　図４は、半導体回路３１０の他の構成例を示す図である。本例の半導体回路３１０は、図３に関連して説明した半導体回路３１０の構成に加え、複数の印加配線３７４、選択部３４８、および、測定用端子３１４を更に有する。印加配線３７４は、選択配線の一例を示す。
　複数の印加配線３７４は、複数の動作回路３７０と一対一に対応して設けられる。それぞれの印加配線３７４は、対応する動作回路３７０の入出力端を測定点として、各測定点と選択部３４８とを電気的に接続する。
　選択部３４８は、いずれかの測定配線３７２を選択する。また、選択部３４８は、選択した測定配線３７２を、選択部３２８とは異なる測定用端子３１４に電気的に接続する。また、選択部３４８は、測定用端子３１４を介して試験回路１１０から受け取った信号を、選択した測定配線３７２を介して動作回路３７０に印加する。このような構成により、所定の動作回路３７０が出力する信号を取り出して、試験回路１１０において所定の信号処理を行い、所定の動作回路３７０にループバックすることができる。
　図５は、半導体回路３１０の他の構成例を示す図である。なお、図５においては、送信側回路３２０の構成を示すが、受信側回路３４０も同様の構成を有してよい。本例の送信側回路３２０は、図２に関連して説明した構成に対して、選択部３２８を複数有する点で相違する。他の回路構成は、図２に関連して説明した送信側回路３２０と同一であってよい。また、半導体回路３１０は、複数の選択部３２８に対応して、複数の測定用端子３１４を有してよい。
　それぞれの選択部３２８は、複数の測定配線３３２と電気的に接続される。それぞれの選択部３２８に接続される測定配線３３２は、選択部３２８ごとに異なってよい。また、それぞれの選択部３２８に接続される測定配線３３２は、選択部３２８ごとに一部が重複していてもよい。
　それぞれの選択部３２８は、対応する複数の測定配線３３２のいずれかを選択して、対応する測定用端子３１４を介して試験回路１１０に電気的に接続する。このような構成により、半導体回路３１０内部の複数の測定点における信号を、同時に測定することができる。
　図６は、半導体回路３１０の他の構成例を示す図である。なお、図６においては、送信側回路３２０の構成を示すが、受信側回路３４０も同様の構成を有してよい。本例の送信側回路３２０は、図２に関連して説明した構成に対して、測定用ドライバ３３４を有する点で相違する。他の回路構成は、図２に関連して説明した送信側回路３２０と同一であってよい。
　図１から図５に関連して説明した半導体回路３１０においては、それぞれの測定点は、ドライバ回路を介さずに、測定用端子３１４に電気的に接続された。これに対して、本例の半導体回路３１０においては、それぞれの測定点は、測定用ドライバ３３４を介して、測定用端子３１４に電気的に接続される。測定用ドライバ３３４は、選択部３２８と、測定用端子３１４との間に設けられてよい。測定用ドライバ３３４は、選択部３２８が選択した測定配線３３２から与えられる電圧に応じた電圧を出力する。
　上述したように、試験回路１１０は、半導体回路３１０の近傍に設けられる。つまり、測定用ドライバ３３４が駆動すべき伝送線路の容量等は、比較的小さい。このため、測定用ドライバ３３４は、出力可能な電流が比較的小さいドライバであってよい。例えば、測定用ドライバ３３４が出力可能な電流は、半導体回路３１０において外部に信号を出力すべく設けられたドライバ３２６が出力可能な電流より小さくてよい。
　また、測定用ドライバ３３４は、入出力間の伝達特性が線形であってよい。例えば、測定用ドライバ３３４は、線形増幅器であってよい。このようなドライバを用いることで、アナログ信号を外部で測定することができる。
　図７は、半導体回路３１０の他の構成例を示す図である。なお、図７においては、送信側回路３２０の構成を示すが、受信側回路３４０も同様の構成を有してよい。本例の送信側回路３２０は、図２に関連して説明した構成に対して、スイッチ３３６を更に有する点で相違する。他の回路構成は、図２に関連して説明した送信側回路３２０と同一であってよい。また、半導体回路３１０は、外部端子として、制御用端子３１６を更に有する。
　スイッチ３３６は、選択部３２８および測定用端子３１４の間に設けられ、選択部３２８および測定用端子３１４の間の信号伝送路において、信号を通過させるか否かを切り替える。本例のスイッチ３３６は、選択部３２８および測定用端子３１４を電気的に接続するか否かを切り替える。スイッチ３３６は、制御用端子３１６を介して試験回路から与えられる切替信号に応じて、選択部３２８および測定用端子３１４を電気的に接続するか否かを切り替える。
　スイッチ３３６は、例えば半導体スイッチであってよい。またスイッチ３３６は、切替信号が与えられない場合にオフ状態となり、切替信号が与えられた場合にオン状態となるスイッチであってよい。つまり、スイッチ３３６は、半導体回路３１０の実装時には、オフ状態に固定される。このような構成により、半導体回路３１０の実装時等において、測定用端子３１４から送信側回路３２０にノイズが印加されることを防ぐことができる。
　図８は、試験用基板１００に設けられるそれぞれの試験回路１１０の構成例を示す図である。なお、図８においては、一つの試験回路１１０の構成を示す。それぞれの試験回路１１０は同一の構成を有してよい。
　それぞれの試験回路１１０は、制御部１３０および測定回路１２０を有する。制御部１３０は、半導体回路３１０の制御用端子３１６に電気的に接続される。また、測定回路１２０は、半導体回路３１０の測定用端子３１４に電気的に接続される。
　制御部１３０は、制御用端子３１６を介して、選択部３２８に制御信号を供給することで、選択部３２８に、いずれの測定配線３３２を選択させるかを制御する。また、測定回路１２０は、選択部３２８が選択した測定配線３３２を伝送する信号を、測定用端子３１４を介して受け取る。測定回路１２０は、受け取った信号の電気的特性を測定することで、半導体回路３１０の良否を判定してよい。
　このような構成により、試験用基板１００は、半導体回路３１０における多様な測定点を伝送する信号を測定することができる。このため、半導体回路３１０を精度よく試験することができる。
　また、試験回路１１０は、半導体回路３１０における送信側回路３２０から受け取った信号に対して所定の信号処理を行って、受信側回路３４０にループバックする信号処理部有してもよい。信号処理部は、例えばフィルタ、遅延回路、ノイズ発生回路、ジッタ発生回路、変調回路等を通過させた信号を、受信側回路３４０にループバックしてよい。
　図９は、半導体回路３１０における、測定用端子３１４の配置例を示す図である。一般に、半導体回路３１０は、動作回路が形成される回路領域３８０の外側に、複数の実動作用端子３１２が形成される。図９に示すように、測定用端子３１４および制御用端子３１６は、回路領域３８０に形成されてよい。
　また、実動作用端子３１２は、四角形の各辺に沿って形成されてよい。これに対して、測定用端子３１４および制御用端子３１６は、当該四角形の内部に形成されてよい。また、測定用端子３１４および制御用端子３１６は、実動作用端子３１２と同様に、回路領域３８０の外側に形成されてもよい。また、測定用端子３１４および制御用端子３１６も、上述した四角形の各辺に沿って形成されてよい。
　以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (13)

  1. 　複数の半導体回路が形成される半導体ウエハであって、
    　外部の測定回路に接続される外部端子と、
    　前記半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
    　前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
    　を備える半導体ウエハ。
  2. 　前記外部端子は、前記半導体回路の実装時に使用される実動作用端子とは独立して設けられる
    　請求項１に記載の半導体ウエハ。
  3. 　前記選択部と、前記外部端子との間の信号伝送路において、信号を伝送させるか否かを切り替えるスイッチを更に備える
    　請求項２に記載の半導体ウエハ。
  4. 　前記スイッチは、前記半導体回路の実装時にオフ状態に固定される
    　請求項３に記載の半導体ウエハ。
  5. 　前記外部端子および前記選択部は、複数の前記半導体回路に対応して複数ずつ設けられ、
    　それぞれの前記半導体回路における複数の測定点に、それぞれ前記選択配線が対応して設けられ、
    　前記選択部は、対応する前記半導体回路における複数の測定点に対応する複数の前記選択配線から、いずれかを選択する
    　請求項１に記載の半導体ウエハ。
  6. 　前記外部端子および前記選択部は、一つの前記半導体回路に対して複数ずつ設けられる
    　請求項５に記載の半導体ウエハ。
  7. 　前記選択配線は、対応する前記測定点と前記外部端子とを電気的に接続すべく設けられ、
    　それぞれの前記測定点は、ドライバ回路を介さずに、前記外部端子と電気的に接続される
    　請求項１に記載の半導体ウエハ。
  8. 　前記選択配線は、対応する前記測定点と前記外部端子とを電気的に接続すべく設けられ、
    　それぞれの前記測定点と、前記外部端子との間には、前記半導体回路において、前記半導体回路の外部に信号を出力するべく設けられたドライバ回路より出力可能な電流の小さい測定用ドライバが設けられる
    　請求項１に記載の半導体ウエハ。
  9. 　前記測定用ドライバは、前記選択部と前記外部端子との間に設けられ、前記選択部が選択した前記選択配線から与えられる電圧に応じた電圧を出力する
    　請求項８に記載の半導体ウエハ。
  10. 　前記選択部は、入出力間の伝達特性が線形である
    　請求項１に記載の半導体ウエハ。
  11. 　動作回路を有する半導体回路であって、
    　外部の測定回路に接続される外部端子と、
    　前記動作回路における複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
    　前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
    　を備える半導体回路。
  12. 　半導体ウエハに形成された複数の半導体回路を試験する試験用基板であって、
    　前記半導体ウエハには、
    　外部の測定回路に接続される外部端子と、
    　前記半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
    　前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
    　が形成され、
    　前記試験用基板は、
    　前記半導体ウエハの前記外部端子に接続され、前記選択部により選択された前記選択配線が伝送する信号の電気特性を測定する測定回路と、
    　前記半導体ウエハの前記選択部に、いずれの前記選択配線を選択させるかを制御する制御部と
    　を備える試験用基板。
  13. 　半導体ウエハに形成された複数の半導体回路を試験する試験システムであって、
    　前記半導体ウエハと信号を受け渡し可能に設けられる試験用基板と、
    　前記試験用基板を制御する制御装置と
    　を備え、
    　前記半導体ウエハには、
    　外部の測定回路に接続される外部端子と、
    　前記半導体ウエハにおける複数の測定点に対応して設けられ、それぞれ対応する前記測定点と信号を受け渡し可能に設けられる複数の選択配線と、
    　前記複数の選択配線のいずれかを選択し、選択した前記選択配線を介して、対応する前記測定点と前記外部端子との間で信号を伝送させる選択部と
    　が形成され、
    　前記試験用基板は、
    　前記半導体ウエハの前記外部端子に接続され、前記選択部により選択された前記選択配線が伝送する信号の特性を測定する測定回路と、
    　前記半導体ウエハの前記選択部に、いずれの前記選択配線を選択させるかを制御する制御部と
    　を有する試験システム。
PCT/JP2008/060172 2008-06-02 2008-06-02 半導体ウエハ、半導体回路、試験用基板、および、試験システム WO2009147720A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2008/060172 WO2009147720A1 (ja) 2008-06-02 2008-06-02 半導体ウエハ、半導体回路、試験用基板、および、試験システム
KR1020107026135A KR101138200B1 (ko) 2008-06-02 2008-06-02 반도체 웨이퍼, 반도체 회로, 시험용 기판, 및 시험 시스템
JP2010515690A JPWO2009147720A1 (ja) 2008-06-02 2008-06-02 半導体ウエハ、半導体回路、試験用基板、および、試験システム
TW098118198A TWI405985B (zh) 2008-06-02 2009-06-02 半導體晶圓、半導體電路、測試用基板以及測試系統
US12/957,168 US8593166B2 (en) 2008-06-02 2010-11-30 Semiconductor wafer, semiconductor circuit, substrate for testing and test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/060172 WO2009147720A1 (ja) 2008-06-02 2008-06-02 半導体ウエハ、半導体回路、試験用基板、および、試験システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/957,168 Continuation US8593166B2 (en) 2008-06-02 2010-11-30 Semiconductor wafer, semiconductor circuit, substrate for testing and test system

Publications (1)

Publication Number Publication Date
WO2009147720A1 true WO2009147720A1 (ja) 2009-12-10

Family

ID=41397811

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/060172 WO2009147720A1 (ja) 2008-06-02 2008-06-02 半導体ウエハ、半導体回路、試験用基板、および、試験システム

Country Status (5)

Country Link
US (1) US8593166B2 (ja)
JP (1) JPWO2009147720A1 (ja)
KR (1) KR101138200B1 (ja)
TW (1) TWI405985B (ja)
WO (1) WO2009147720A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI410644B (zh) * 2010-08-13 2013-10-01 Gemtek Technology Co Ltd 量測系統
TW201234026A (en) * 2011-02-01 2012-08-16 Chang Yu Technology Co Ltd Inspection system of photo-link light receiver and method thereof
TWI490486B (zh) * 2012-10-16 2015-07-01 King Yuan Electronics Co Ltd 用於感測元件之自我測試系統及其方法
DE102016222434A1 (de) 2016-11-15 2018-05-17 Thyssenkrupp Ag Radaufhängungsvorrichtung mit Einzelradlenkung für ein Kraftfahrzeug mit Antrieb der gelenkten Räder
KR102583174B1 (ko) 2018-06-12 2023-09-26 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
US10747282B2 (en) * 2018-10-17 2020-08-18 Stmicroelectronics International N.V. Test circuit for electronic device permitting interface control between two supply stacks in a production test of the electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134034A (ja) * 1984-12-05 1986-06-21 Mitsubishi Electric Corp 試験回路付集積回路
JPH02301150A (ja) * 1989-05-15 1990-12-13 Hitachi Ltd 半導体集積回路及びそのテスト方法
JPH05281304A (ja) * 1992-03-30 1993-10-29 Nec Corp テスト回路を内蔵したアナログ・ディジタル混在マスタ
JP2005147679A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 半導体ウエハ、半導体装置の検査方法および検査装置
JP2005340343A (ja) * 2004-05-25 2005-12-08 Seiko Epson Corp 半導体装置及び回路検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7328387B2 (en) * 2004-12-10 2008-02-05 Texas Instruments Incorporated Addressable tap domain selection circuit with selectable ⅗ pin interface
US5053700A (en) * 1989-02-14 1991-10-01 Amber Engineering, Inc. Method for wafer scale testing of redundant integrated circuit dies
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
JPH04212524A (ja) * 1990-12-06 1992-08-04 Matsushita Electric Ind Co Ltd 半導体集積回路
US5994912A (en) * 1995-10-31 1999-11-30 Texas Instruments Incorporated Fault tolerant selection of die on wafer
DE19735406A1 (de) * 1997-08-14 1999-02-18 Siemens Ag Halbleiterbauelement und Verfahren zum Testen und Betreiben eines Halbleiterbauelementes
US7417450B2 (en) * 2005-12-02 2008-08-26 Texas Instruments Incorporated Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit
JP2001338953A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp 半導体試験装置、半導体試験方法および半導体装置
CN100480718C (zh) 2003-04-04 2009-04-22 爱德万测试株式会社 连接单元、测试头以及测试装置
JP4465995B2 (ja) * 2003-07-02 2010-05-26 株式会社日立製作所 プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
DE102005041614B4 (de) * 2005-09-01 2014-11-06 Infineon Technologies Ag Halbleiter-Bauelement-Testsystem mit Test-Schnittstellen-Einrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134034A (ja) * 1984-12-05 1986-06-21 Mitsubishi Electric Corp 試験回路付集積回路
JPH02301150A (ja) * 1989-05-15 1990-12-13 Hitachi Ltd 半導体集積回路及びそのテスト方法
JPH05281304A (ja) * 1992-03-30 1993-10-29 Nec Corp テスト回路を内蔵したアナログ・ディジタル混在マスタ
JP2005147679A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 半導体ウエハ、半導体装置の検査方法および検査装置
JP2005340343A (ja) * 2004-05-25 2005-12-08 Seiko Epson Corp 半導体装置及び回路検査方法

Also Published As

Publication number Publication date
KR20110005286A (ko) 2011-01-17
KR101138200B1 (ko) 2012-05-10
US20110148454A1 (en) 2011-06-23
TWI405985B (zh) 2013-08-21
TW201003091A (en) 2010-01-16
JPWO2009147720A1 (ja) 2011-10-20
US8593166B2 (en) 2013-11-26

Similar Documents

Publication Publication Date Title
JP5269896B2 (ja) 試験用ウエハユニット、および、試験システム
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
JP5269897B2 (ja) 試験システムおよび試験用基板ユニット
WO2009147720A1 (ja) 半導体ウエハ、半導体回路、試験用基板、および、試験システム
US7514950B2 (en) Semiconductor device testing apparatus and device interface board
KR20070097095A (ko) 전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
TW200809233A (en) Apparatus, systems and methods for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array
KR101989232B1 (ko) 테스트 회로기판 및 이를 구동하기 위한 방법
US7888955B2 (en) Method and apparatus for testing devices using serially controlled resources
TW202041873A (zh) 用於測試晶片或晶粒的設備
WO2009141907A1 (ja) 試験用ウエハユニットおよび試験システム
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
JP2008261853A (ja) 試験装置及び診断用パフォーマンスボード
WO2009144948A1 (ja) 試験用ユニットおよび試験システム
JP4066265B2 (ja) 半導体試験装置のコンタクトリング
JP2008116420A (ja) 試験用モジュール
JPH11231022A (ja) 半導体装置の検査方法および検査装置
CN107305217B (zh) 探针卡
KR20200132424A (ko) 시스템 온 칩(SoC) 테스트 시스템
KR20230060736A (ko) Bost 보드를 포함한 반도체 테스트 장치
KR100835466B1 (ko) 반도체 테스트장치의 핀 일렉트로닉스 확장 구조
TWI396854B (zh) 測試裝置以及配接板
JPH1048289A (ja) 半導体集積回路テストシステム
JP2011114285A (ja) 無線集積回路装置の製造方法、無線集積回路装置及び電子機器
JP2011196969A (ja) 被検査装置用インタフェース回路及び、検査方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08764985

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010515690

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107026135

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08764985

Country of ref document: EP

Kind code of ref document: A1