KR100835466B1 - 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 - Google Patents

반도체 테스트장치의 핀 일렉트로닉스 확장 구조 Download PDF

Info

Publication number
KR100835466B1
KR100835466B1 KR1020060125060A KR20060125060A KR100835466B1 KR 100835466 B1 KR100835466 B1 KR 100835466B1 KR 1020060125060 A KR1020060125060 A KR 1020060125060A KR 20060125060 A KR20060125060 A KR 20060125060A KR 100835466 B1 KR100835466 B1 KR 100835466B1
Authority
KR
South Korea
Prior art keywords
pin electronics
dut
semiconductor
pin
electronics
Prior art date
Application number
KR1020060125060A
Other languages
English (en)
Inventor
김성봉
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060125060A priority Critical patent/KR100835466B1/ko
Application granted granted Critical
Publication of KR100835466B1 publication Critical patent/KR100835466B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 핀 일렉트로닉스의 추가 없이 동시에 많은 반도체장치를 테스트할 수 있도록 한 반도체 테스트장치의 핀 일렉트로닉스 확장 구조에 관한 것이다.
반도체장치(DUT)를 테스트하기 위한 핀 일렉트로닉스(PE)를 포함하는 반도체 테스트 장치의 핀 일렉트로닉스 확장 구조에 있어서, 상기 핀 일렉트로닉스(PE)의 확장을 위해 선택적인 탈부착이 가능하도록 연결되는 핀 일렉트로닉스(PE) 확장모듈; 상기 핀 일렉트로닉스(PE)와 반도체장치(DUT)의 연결을 온(ON)/오프(OFF) 시킬 수 있도록 상기 핀 일렉트로닉스(PE) 확장모듈에 구성된 스위치; 상기 스위치의 온(ON)/오프(OFF)를 제어하는 콘트롤부; 를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 확장모듈을 사용하여 반도체장치(DUT)의 수용량을 늘릴 수 있게 됨으로써, 핀 일렉트로닉스(PE)를 추가하지 않고도 동시에 많은 반도체장치를 테스트할 수 있는 있는 장점이 있다.
핀 일렉트로닉스(PE), 확장모듈, 반도체 테스트장치

Description

반도체 테스트장치의 핀 일렉트로닉스 확장 구조{Structure for increasing the functions of Pin Electronics}
도 1은 종래 핀 일렉트로닉스와 반도체장치의 연결구조를 보여주는 연결도,
도 2는 핀 일렉트로닉스의 일반적인 구성을 보여주는 구성도,
도 3은 본 발명에 따른 반도체 테스트장치의 핀 일렉트로닉스 확장 구조의 일 실시예를 보여주는 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 테스트장치 101 : 콘트롤부
110 : 핀 일렉트로닉스(PE) 150 : PE 확장모듈
170 : 스위치 200 : 반도체 장치(DUT)
본 발명은 반도체 테스트장치의 핀 일렉트로닉스 확장 구조에 관한 것으로, 더욱 상세하게는 핀 일렉트로닉스의 추가 없이 동시에 많은 반도체장치를 테스트할 수 있도록 한 반도체 테스트장치의 핀 일렉트로닉스 확장 구조에 관한 것이다.
일반적으로, 반도체 장치에 대한 테스트는 테스트 시스템을 이용하여 DC, AC, 기능(function)의 3가지 특성을 측정하는 과정이다. 반도체 장치의 기능 테스트는 주로 반도체 테스트 시스템에서 소정의 패턴을 발생하여 각 핀들로 입력하고, 이때 출력되는 패턴을 예측 패턴과 비교함으로써 이루어진다. 따라서, 반도체 테스트 시스템은 측정하고자 하는 반도체 장치(이하 DUT : Device Under Test)의 모든 핀들과 전기적으로 연결될 수 있어야 한다. 반도체 테스트 시스템을 DUT와 전기적으로 접속시켜 주는 장치가 핀 일렉트로닉스(이하 PE : Pin Electronics)로서, 반도체 테스트 시스템의 테스트 헤드(test head)에 포함된다.
도 1은 종래 핀 일렉트로닉스와 반도체장치의 연결구조를 보여주는 연결도이고, 도 2는 핀 일렉트로닉스의 일반적인 구성을 보여주는 구성도이다.
도 1 및 도 2를 참조하면, PE(110)는 DUT(200)의 각 핀과 연결되는 다수의 채널(channel)을 포함하는데, DUT(200)의 기능이 적절하게 테스트 되려면, PE(110)의 채널수는 DUT(200)의 핀 수와 1:1로 대응되어야 한다. 즉, DUT(200)의 핀 수가 N개이면, 반도체 테스트 장치(100)에 포함되는 PE(110)의 채널 수는 적어도 N개이어야 한다. 이로 인해 핀 수가 많은 DUT(200)에 대한 테스트 진행 시 PE(110)의 확장 및 패턴 메모리의 증가와 같은 반도체 테스트 시스템의 업그레이드가 요구된다.
그러나 기존 테스트 시스템의 업그레이드로 인한 비용 증가의 문제가 있다.
또한, 상기 테스트 시스템이 업그레이드가 안 되는 경우, 즉 PE(110)를 더 이상 확장할 수 없는 경우에는 상기 테스트 시스템으로는 테스트를 수행할 수가 없는 문제가 있다.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로, 핀 일렉트로닉스의 추가 없이 동시에 많은 반도체장치를 테스트할 수 있는 확장모듈을 사용함으로써, 수용량을 늘릴 수 있도록 한 반도체 테스트장치의 핀 일렉트로닉스 확장 구조를 제공하는데 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 반도체 테스트장치의 핀 일렉트로닉스 확장 구조는,
반도체장치(DUT)를 테스트하기 위한 핀 일렉트로닉스(PE)를 포함하는 반도체 테스트 장치의 핀 일렉트로닉스 확장 구조에 있어서, 상기 핀 일렉트로닉스(PE)의 확장을 위해 선택적인 탈부착이 가능하도록 연결되는 핀 일렉트로닉스(PE) 확장모듈; 상기 핀 일렉트로닉스(PE)와 반도체장치(DUT)의 연결을 온(ON)/오프(OFF) 시킬 수 있도록 상기 핀 일렉트로닉스(PE) 확장모듈에 구성된 스위치; 상기 스위치의 온(ON)/오프(OFF)를 제어하는 콘트롤부; 를 포함하는 것을 특징으로 한다.
또한, 상기 핀 일렉트로닉스(PE) 모듈에 형성되는 핀의 개수는 상기 다양한 형태로 연결되는 반도체장치(DUT)의 핀 개수에 대응되도록 형성되는 것을 특징으로 한다.
또한, 상기 핀 일렉트로닉스(PE) 확장모듈은 슬롯 또는 소켓형태로 형성되어 반도체 테스트장치의 디바이스 인터페이스 보드(DIB)에 탈부착 가능하게 된 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
여기서, 종래 구성과 동일한 부분에 대해서는 동일한 부호 및 명칭을 사용한다.
도 3은 본 발명에 따른 반도체 테스트장치의 핀 일렉트로닉스 확장 구조의 일 실시예를 보여주는 구성도이다.
다양한 형태의 DUT(200)를 테스트하기 위해서는 상기 DUT(200)에 맞는 장치가 구비되는 것이 중요함으로, 초기 반도체 테스트장치(100)의 PE(110)는 DUT(200)에 맞게 셋업 된다. 이 경우 추가적인 PE(110)를 셋업 하려면 초기의 비용보다 많이 들기 때문에, PE(110)를 추가하지 않고도 DUT(200)의 수용량을 늘릴 수 있는 구조가 마련되어야 한다.
이를 구현하기 위한 실시 예를 설명하기 위하여 도 3을 참조하면, 본 발명에 따른 반도체 테스트 장치의 핀 일렉트로닉스 확장 구조는 핀 일렉트로닉스(PE) 확장모듈(150)을 포함하여 구성된다.
상기 핀 일렉트로닉스(PE) 확장모듈(150)(이하, PE 확장모듈이라 함.)은 상기 PE(110)의 확장을 위해 선택적인 탈부착이 가능하도록 되어 있다.
상기 PE 확장모듈(150)은 PE(110)의 접속핀(111)에 직접 연결되지 않고 중간 에 콘트롤장치(101) 및 스위치(170)를 통해 연결되어, 상기 콘트롤장치(101)에 입력된 프로그램에 의해 순차적인 테스트가 수행된다.
이 경우 상기 스위치(170)는 콘트롤장치(101)에 저장된 프로그램에 따라 PE(110)와 DUT(200)의 연결을 온(ON)/오프(OFF) 제어하게 된다.
상기 각각의 DUT(200)를 선택할 수 있는 콘트롤시그널(Control signal)은 여분의 PE(110)중에서 사용되며, 콘트롤부(101)의 프로그램에 따라 각각의 스위치(170) 회로를 선택할 수 있도록 되어 있다.
상기 콘트롤시그널(Control signal)로 소요되는 PE(110)는 동시에 테스트할 수 있는 DUT(200)의 수와 같으며, DUT(200)의 핀 수가 많을수록 PE(110)의 수가 절감된다.
한편, 상기 PE 확장모듈(150)에 형성되는 핀(151)의 개수는 상기 다양한 형태로 연결되는 DUT(200)의 핀 개수에 대응되도록 제작함으로써, PE(110)의 기능을 더욱 효과적으로 다양하게 적용시키는 것이 바람직하다.
또한, 상기 PE 확장모듈은(150)은 슬롯 또는 소켓형태로 형성되어 있어, 반도체 테스트장치(100)의 디바이스 인터페이스 보드(DIB : Device Interface Board)에 탈부착 가능하게 된다.
또한, 상기 스위치(170) 소자와 DUT(200)는 연결하는 선로가 동일한 길이가 될 수 있도록 동축케이블 등과 같은 소자로 구성되는 것이 바람직하다.
이상과 같은 구성의 본 발명의 일 실시 예에 따른 작용을 설명하면 다음과 같다.
상기 PE 확장모듈(150)을 사용하여 동일한 종류의 DUT(200) 네 개를 동시에 테스트할 경우, 먼저 상기 PE 확장모듈(150)에 형성된 네 개의 접속핀(151)에 상기 네 개의 DUT(200) 동일한 핀을 각각 연결하고, 상기 PE 확장모듈(150)은 오직 한 개의 PE(110)의 접속핀(111)에 연결되도록 한다.
이 경우 특정한 DUT(200)를 제외한 나머지 선로는 상기 콘트롤부(101)에서 스위치(170)의 온(ON)/오프(OFF)를 제어함으로써, 해당되는 DUT(200)와 PE(110)만이 연결되면서 테스트가 진행된다.
이상에서는 본 발명을 특정의 바람직한 실시 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 않으며 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능함은 물론이다.
이상에서 상세히 설명한 바와 같이 본 발명에 따른 반도체 테스트장치의 핀 일렉트로닉스 확장 구조는 확장모듈을 사용하여 반도체장치(DUT)의 수용량을 늘릴 수 있게 됨으로써, 핀 일렉트로닉스(PE)를 추가하지 않고도 동시에 많은 반도체장치를 테스트할 수 있는 있는 장점이 있다.

Claims (3)

  1. 반도체장치(DUT)를 테스트하기 위한 핀 일렉트로닉스(PE)를 포함하는 반도체 테스트 장치의 핀 일렉트로닉스 확장 구조에 있어서,
    상기 핀 일렉트로닉스(PE)의 확장을 위해 선택적인 탈부착이 가능하도록 연결되는 핀 일렉트로닉스(PE) 확장모듈;
    상기 핀 일렉트로닉스(PE)와 반도체장치(DUT)의 연결을 온(ON)/오프(OFF) 시킬 수 있도록 상기 핀 일렉트로닉스(PE) 확장모듈에 구성된 스위치;
    상기 스위치의 온(ON)/오프(OFF)를 제어하는 콘트롤부;
    를 포함하며,
    상기 핀 일렉트로닉스(PE) 확장모듈은 슬롯 또는 소켓형태로 형성되어 반도체 테스트장치의 디바이스 인터페이스 보드(DIB)에 탈부착 가능하게 된 것을 특징으로 하는 반도체 테스트 장치의 핀 일렉트로닉스 확장 구조.
  2. 제 1항에 있어서, 상기 핀 일렉트로닉스(PE) 확장모듈에 형성되는 핀의 개수는 상기 다양한 형태로 연결되는 반도체장치(DUT)의 핀 개수에 대응되도록 형성되는 것을 특징으로 하는 반도체 테스트 장치의 핀 일렉트로닉스 확장 구조.
  3. 삭제
KR1020060125060A 2006-12-08 2006-12-08 반도체 테스트장치의 핀 일렉트로닉스 확장 구조 KR100835466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060125060A KR100835466B1 (ko) 2006-12-08 2006-12-08 반도체 테스트장치의 핀 일렉트로닉스 확장 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125060A KR100835466B1 (ko) 2006-12-08 2006-12-08 반도체 테스트장치의 핀 일렉트로닉스 확장 구조

Publications (1)

Publication Number Publication Date
KR100835466B1 true KR100835466B1 (ko) 2008-06-04

Family

ID=39770154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125060A KR100835466B1 (ko) 2006-12-08 2006-12-08 반도체 테스트장치의 핀 일렉트로닉스 확장 구조

Country Status (1)

Country Link
KR (1) KR100835466B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03128473A (ja) * 1989-06-22 1991-05-31 Texas Instr Inc <Ti> 再構成可能論理検査装置
JPH03282273A (ja) * 1990-03-29 1991-12-12 Mitsubishi Electric Corp テスト装置
JPH0526985A (ja) * 1991-07-23 1993-02-05 Mitsubishi Electric Corp 半導体集積回路の測定方法
JP2004361111A (ja) * 2003-06-02 2004-12-24 Renesas Technology Corp 半導体試験装置および半導体集積回路の試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03128473A (ja) * 1989-06-22 1991-05-31 Texas Instr Inc <Ti> 再構成可能論理検査装置
JPH03282273A (ja) * 1990-03-29 1991-12-12 Mitsubishi Electric Corp テスト装置
JPH0526985A (ja) * 1991-07-23 1993-02-05 Mitsubishi Electric Corp 半導体集積回路の測定方法
JP2004361111A (ja) * 2003-06-02 2004-12-24 Renesas Technology Corp 半導体試験装置および半導体集積回路の試験方法

Similar Documents

Publication Publication Date Title
US7472321B2 (en) Test apparatus for mixed-signal semiconductor device
KR100649648B1 (ko) 자동 테스트 장치용 원격 테스트 모듈
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
US20070261009A1 (en) Programmable devices to route signals on probe cards
US20060282735A1 (en) Fasttest module
US8872534B2 (en) Method and apparatus for testing devices using serially controlled intelligent switches
CN101315411A (zh) 用于测试电路组合的系统、方法和装置
US6255843B1 (en) Semiconductor integrated circuit testing apparatus and composite semiconductor integrated circuit testing apparatus
US7106081B2 (en) Parallel calibration system for a test device
US7219278B2 (en) Configurator arrangement and approach therefor
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
US20040193979A1 (en) Circuit configurator arrangement and approach therefor
US7148676B2 (en) Ancillary equipment for testing semiconductor integrated circuit
KR100835466B1 (ko) 반도체 테스트장치의 핀 일렉트로닉스 확장 구조
KR20140078170A (ko) 제이택 인터페이스 보드
US7284171B2 (en) Integrated circuit device
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
JP3191791B2 (ja) プローブカード
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
KR100622143B1 (ko) 입출력 포트의 다중화 장치
JPH10267980A (ja) 多配線の布線検査装置
US10935594B1 (en) Curve trace analysis testing apparatus controller
KR20050051856A (ko) 디버깅용 주사 체인을 가지는 반도체 장치 및 주사 체인을이용한 디버깅 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee