KR20200132424A - 시스템 온 칩(SoC) 테스트 시스템 - Google Patents

시스템 온 칩(SoC) 테스트 시스템 Download PDF

Info

Publication number
KR20200132424A
KR20200132424A KR1020190057919A KR20190057919A KR20200132424A KR 20200132424 A KR20200132424 A KR 20200132424A KR 1020190057919 A KR1020190057919 A KR 1020190057919A KR 20190057919 A KR20190057919 A KR 20190057919A KR 20200132424 A KR20200132424 A KR 20200132424A
Authority
KR
South Korea
Prior art keywords
soc
chip
signal
test
driver
Prior art date
Application number
KR1020190057919A
Other languages
English (en)
Other versions
KR102191678B1 (ko
Inventor
신종경
홍성수
최재욱
Original Assignee
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엑시콘 filed Critical 주식회사 엑시콘
Priority to KR1020190057919A priority Critical patent/KR102191678B1/ko
Publication of KR20200132424A publication Critical patent/KR20200132424A/ko
Application granted granted Critical
Publication of KR102191678B1 publication Critical patent/KR102191678B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

시스템 온 칩(SoC) 테스트 시스템이 개시된다. 본 발명의 일 실시 예에 따른 시스템 온 칩(SoC) 테스트 시스템은, 시스템 온 칩(SoC)의 입/출력 단자를 통해 테스트 신호를 송수신하는 시스템 온 칩(SoC) 테스트 시스템에 있어서, 상기 시스템 온 칩(SoC)에 테스트 신호를 전송하는 신호 전송부와 상기 시스템 온 칩(SoC)으로부터 응답 출력 신호를 수신하는 신호 수신부가 구비된 테스트 헤드; 상기 시스템 온 칩(SoC)과 전기적으로 접속된 프로브 인터페이스 보드(PIB)를 상기 신호 전송부 및 상기 신호 수신부와 전기적으로 연결하는 접속 부재; 상기 프로브 인터페이스 보드(PIB)와 상기 신호 수신부 사이에 연결된 스위치를 포함하되, 상기 신호 전송부는 테스트 신호 또는 응답 출력 신호의 경로를 제어하는 드라이버를 포함할 수 있다.

Description

시스템 온 칩(SoC) 테스트 시스템{SoC TEST SYSTEM}
본 발명은 테스트 시스템에 관한 것으로, 더욱 상세하게는 시스템 온 칩(SoC)을 테스트하여 정확도 높은 결과를 얻을 수 있는 시스템 온 칩(SoC) 테스트 시스템에 관한 것이다.
현재 시스템 온 칩(SoC) 기술이 발전함에 따라 시스템 온 칩(SoC, system on chip)의 정확하고 빠른 테스트가 점차 중요해지고 있다.
시스템 온 칩(SoC)이란 한 개의 칩에 완전 구동이 가능한 제품과 시스템이 내장된 것으로서, 메모리와 디지털 및 아날로그 신호를 제어, 처리하는 프로세서를 포함한다. 시스템 온 칩(SoC)은 시스템 기술과 반도체 기술이 융합된 It 핵심기술의 결정체이다.
신뢰성 확보 차원에서, 시스템 온 칩(SoC)의 출하 전 시스템 온 칩(SoC)의 전기적, 물리적 특성을 검증하기 위해 다양한 종류의 성능 테스트를 수행한다. 시스템 온 칩(SoC)의 입/출력 단자를 테스트 신호 발생 회로에 연결하여 시스템 온 칩(SoC)에 대한 전기적 특성 검사, 기능 검사(function test), 신뢰성 평가 등 다양한 성능 테스트를 거치게 된다. 시스템 온 칩(SoC)을 테스트하여 출하 전 결함이 발견된 시스템 온 칩(SoC)을 검출, 제거함으로써 제품의 신뢰성을 보장하게 된다. 이러한 시스템 온 칩(SoC) 테스트는 제조에 있어서 필수공정에 해당한다.
시스템 온 칩(SoC)의 테스트를 수행하는 데 있어 테스트 헤드에서 다양한 테스트 신호를 시스템 온 칩(SoC)에 전송해 피드백 된 결과값에 따라 시스템 온 칩(SoC)의 성능을 판별할 수 있다. 시스템 온 칩(SoC)을 테스트 하기 위한 시스템 온 칩(SoC)의 테스트 시스템은, 테스트 헤드와 접속 부재, 시스템 온 칩(SoC)을 순차적으로 연결한다. 시스템 온 칩(SoC) 테스트 시스템은, 시스템 온 칩(SoC)에 테스트 신호를 전송하고, 시스템 온 칩(SoC)으로부터 응답 출력 신호를 수신하는 과정을 거친다. 이에 따라 테스트 헤드가 기대값과 응답 출력 신호를 비교하여 시스템 온 칩(SoC)의 불량 여부를 테스트한다.
폐루프(close loop)와 달리 개방회로를 구성할 경우, 일부 신호가 원하지 않는 다른 경로를 거쳐 전송됨에 따라 반사파(Reflected wave)가 생성되어 입력된 신호의 왜곡을 생기게 한다. 나아가 매질이 다른 경계면이나 선로 상수가 다른 선로의 접합점에서 송신 및 수신 신호의 일부가 반사되어 추가적으로 반사파를 생성하여 원하는 신호 처리 성능을 저하시키는 문제점이 있었다.
종래의 테스트 시스템은 테스트 헤드와, 프로브 인터페이스 보드(PIB), 시스템 온 칩(SoC) 각각을 연결하기 위해 신호 접속 단자로 이용하고 있다. 이때 시스템 온 칩(SoC)과 프로브 인터페이스 보드(PIB) 간의 신호 접속 단자도 탄력적으로 길이 조절이 가능하며 상하 방향의 이격된 접속 단자들 간 공간에 맞게 변형이 가능한 케이블을 연결부재로 사용한다. 다만 케이블을 이용해 연결시 신호처리 길이를 일정하게 맞추기 어렵고 신호처리길이가 길어져 처리성능이 저하되는 문제점이 있었다.
한국등록특허 제10-1750927호는 반도체(DUT)별 개별 테스트 수행할 수 있는 반도체 테스트 장치에 관한 기술로서, 스위칭 제어를 통해 비교기로 유입되는 반사파를 차단하는 시스템 온 칩(SoC) 테스트 시스템에 관하여 개시하고 있지 않다.
한국등록특허 제10-1750927호(공고일자: 2017.06.26.)
본 발명이 해결하고자 하는 일 기술적 과제는, 테스트 신호로부터 반사파 신호를 제거해 일정한 주기를 가지는 테스트 신호를 시스템 온 칩(SoC)에 전송 가능한 시스템 온 칩(SoC) 테스트 시스템을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위해, 본 발명은 시스템 온 칩(SoC) 테스트 시스템을 제공한다.
본 발명의 일 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템은, 시스템 온 칩(SoC)의 입/출력 단자를 통해 테스트 신호를 송수신하는 시스템 온 칩(SoC) 테스트 시스템에 있어서, 상기 시스템 온 칩(SoC)에 테스트 신호를 전송하는 신호 전송부와 상기 시스템 온 칩(SoC)으로부터 응답 출력 신호를 수신하는 신호 수신부가 구비된 테스트 헤드; 상기 시스템 온 칩(SoC)과 전기적으로 접속된 프로브 인터페이스 보드(PIB)를 상기 신호 전송부 및 상기 신호 수신부와 전기적으로 연결하는 접속 부재; 상기 프로브 인터페이스 보드(PIB)와 상기 신호 수신부 사이에 연결된 스위치를 포함하되, 상기 신호 전송부는 테스트 신호 또는 응답 출력 신호의 경로를 제어하는 드라이버를 포함할 수 있다.
일 실시 예에 따르면, 상기 드라이버는 신호 전송부로부터 상기 테스트 신호가 상기 시스템 온 칩(SoC)에 전송시 상기 스위치를 개방하여 상기 테스트 신호가 상기 신호 수신부로 전송되는 것을 차단할 수 있다.
일 실시 예에 따르면, 상기 입/출력 단자와 상기 프로브 인터페이스 보드(PIB)를 전기적으로 연결하는 PCB 패턴을 더 포함할 수 있다.
일 실시예에 따르면, 상기 신호 전송부에 구비되어, 상기 접속 부재와 상기 드라이버의 출력단을 연결하거나 차단하는 드라이버 스위치; 및 상기 신호 수신부에 구비되어, 상기 접속 부재와 비교기의 입력단을 연결하거나 차단하는 비교기 스위치를 더 포함하며, 상기 드라이버 스위치와 상기 비교기 스위치는 상기 드라이버의 테스트 헤드 스위칭 제어 신호에 의해 상보적으로 동작할 수 있다.
본 발명의 실시 예에 따르면, 신호 수신부의 입력단에 스위치를 마련함으로써 드라이버에서 곧바로 비교기로 유입되는 테스트 신호를 차단하여 테스트 신호의 무결성을 확보하고, 테스트 정확성과 신뢰성을 향상시킬 수 있는 이점이 있다.
또한 본 발명의 일 실시 예에 따르면, 시스템 온 칩(SoC) 연결단자를 케이블에서 PCB 패턴으로 대체함으로써 고가의 케이블 사용이 줄어 테스트 시스템의 제조 비용을 절감할 있는 이점이 있다.
또한 본 발명의 일 실시 예에 따르면, 시스템 온 칩(SoC) 연결단자를 케이블에서 PCB 패턴으로 대체함으로써 테스트 헤드와 시스템 온 칩(SoC) 간의 송수신 전송 거리를 단축시키고, 신호 및 전력 손실을 감소시켜 빠른 신호처리에 따른 제품 생산 효율성을 향상시킨 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템을 보여주는 개념도이다.
도 2는, 본 발명의 다른 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템을 보여주는 개념도이다.
도 3a와 도 3b는 본 발명의 일 실시예에 의한 시스템 온 칩(SoC) 테스트 시스템에서 시스템 온 칩(SoC)에 인가되는 테스트 신호를 종래 테스트 시스템과 비교한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
이하에서는, 본 발명의 일 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템을 구성하는 각 구성요소에 대하여 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템을 보여주는 개념도이고, 도 2는, 본 발명의 다른 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템을 보여주는 개념도이다.
도 1과 도 2를 참고하면 본 발명의 일 실시 예에 따른 시스템 온 칩(SoC) 테스트 시스템은, 외부 전원을 공급받아 시스템 온 칩(SoC, 600)에 필요한 전원전압을 인가하여 시스템 온 칩(SoC, 600)의 입/출력 단자(500)를 통해 시스템 온 칩(SoC, 600)과 신호를 주고 받으며 오픈/쇼트 테스트, 커패시터 용량 검사 등의 다양한 전기적 특성을 테스트할 수 있다. 시스템 온 칩(SoC) 테스트 시스템은, 테스트 헤드(100)와 접속 부재(200), 스위치(300)를 포함할 수 있다. 나아가 PCB 패턴(400)을 더 포함할 수 있다.
테스트 헤드(100)는, 시스템 온 칩(SoC)의 입/출력 단자와 테스트 신호 및 응답 출력 신호를 송수신 하여 시스템 온 칩(SoC)의 불량 여부를 판별할 수 있다. 테스트 헤드(100)는, 신호 전송부(110)와 신호 수신부(120)를 포함할 수 있다.
신호 전송부(110)는, 시스템 온 칩(SoC, 600)의 성능 테스트 하기 위한 테스트 신호를 시스템 온 칩(SoC, 600)에 전송할 수 있다. 신호 전송부(110)는, 테스트 헤드(100)에 구비된 테스트 신호 생성부(미도시)로부터 테스트 신호를 전송 받아 시스템 온 칩(SoC, 600)에 전송할 수 있다. 신호 전송부(110)는, 드라이버(111)와 드라이버 스위치(112)를 포함할 수 있다.
드라이버(111)는, 테스트 신호 또는 응답 출력 신호의 경로를 제어할 수 있다. 드라이버(111)는, 스위치(300)를 스위칭 온/오프(on/off) 제어할 수 있다. 즉 드라이버(111)는, 테스트 신호가 신호 전송부(110)로부터 시스템 온 칩(SoC, 600)에 전송시 테스트 신호가 신호 수신부(120)로 전송되는 것을 차단하기 위해 스위치(300)를 스위칭 오프(off)시킬 수 있다. 또한 드라이버(111)는, 테스트 헤드 스위칭 제어 신호에 의해 드라이버 스위치(112)와 비교기 스위치(122)를 상보적으로 동작시킬 수 있다.
드라이버(111)는, 신호 전송부(에서 시스템 온 칩(SoC, 600)의 출력단에 구비될 수 있다.
드라이버 스위치(112)는, 드라이버(111)의 출력단과 접속 부재(200)를 연결하거나 차단할 수 있다.
신호 수신부(120)는, 시스템 온 칩(SoC, 600)으로부터 응답 출력 신호를 수신할 수 있다. 응답 출력 신호는, 테스트 신호를 전송 받은 시스템 온 칩(SoC, 600)의 테스트 결과값으로, 시스템 온 칩(SoC, 600)으로부터 다시 테스트 헤드(100)로 전송한 신호일 수 있다. 신호 수신부(120)는, 비교기(121)와 비교기 스위치(122)를 포함할 수 있다.
비교기(121)는, 시스템 온 칩(SoC, 600)의 응답 출력 신호를 수신하고, 기준 신호와 비교하여 디지털 논리 "0"과 "1"의 조합 신호를 출력할 수 있다. 예컨대 비교기(121)는, 기준 신호 보다 크면 “1”, 기준 신호 보다 작으면 “0”의 논리를 출력시킬 수 있다.
비교기 스위치(122)는, 비교기(121)의 입력단과 접속 부재(200)를 연결하거나 차단할 수 있다. 비교기 스위치(122)는, 드라이버(111)의 테스트 헤드 스위칭 제어 신호에 의해 드라이버 스위치(112)와 상보적으로 동작할 수 있다.
신호 전송부(110)에서 시스템 온 칩(SoC)에 테스트 신호를 전송시, 드라이버(111)에 테스트 헤드 스위칭 제어 신호에 의해, 드라이버 스위치(112)는 스위칭 온(on)되고 비교기 스위치(122)는 이와 상보적으로 스위칭 오프(off)될 수 있다.
시스템 온 칩(SoC)에서 응답 출력 신호를 신호 수신부(120)로 전송시, 드라이버(111)에 테스트 헤드 스위칭 제어 신호에 의해, 비교기 스위치(122)는 스위칭 온(on)되고 드라이버 스위치(112)는 이와 상보적으로 스위칭 오프(off)될 수 있다.
접속 부재(200)는, 신호 전송부(110)와 신호 수신부(120), 프로브 인터페이스 보드(PIB)를 전기적으로 연결할 수 있다. 접속 부재(200)는, 전송 라인(transmit line, t-1, t-2, t-3, t-4)과 수신 라인(receive line, r-1, r-2, r-3 또는 r-1, r-2, r-3, r-4)을 포함할 수 있다. 일 실시 예에 따른 접속 부재(200)는, 케이블일 수 있다. 프로브 인터페이스 보드(PIB)는 시스템 온 칩(SoC, 600)과 전기적으로 접속될 수 있다.
스위치(300)는, 신호 전송부(110)로부터 전송된 테스트 신호가 곧바로 신호 수신부(120)로 전송되지 않도록 테스트 신호의 흐름을 차단할 수 있다.
도 1에 도시된 대로 일 실시 예에 따른 스위치(300)는, 프로브 인터페이스 보드(PIB)에 마련되어, 인터페이스 보드(PIB)와 신호 수신부(120)를 연결하거나 차단할 수 있다. 도 2에 도시된 대로 다른 실시 예에 따른 스위치(300)는, 프로브 인터페이스 보드(PIB)와 PCB 패턴(400)에 마련되어, 인터페이스 보드(PIB)와 PCB 패턴(400), 신호 수신부(120)를 연결하거나 차단할 수 있다.
PCB 패턴(400)은, 송수신 전송 길이를 짧게 해 테스트 헤드(100)와 시스템 온 칩(SoC) 간의 전체 송수신 전송 거리를 단축시키고, 신호 및 전력 손실을 감소시킬 수 있다. PCB 패턴(400)은, 케이블을 대신하여 입/출력 단자(500)와 프로브 인터페이스 보드(PIB)를 전기적으로 연결할 수 있다.
입/출력 단자(500)는, 테스트 헤드(100)와 양방향으로 통신할 수 있는 시스템 온 칩(SoC)의 단자를 의미한다. 입/출력 단자(500)는, 복수 개로 이루어질 수 있다.
시스템 온 칩(SoC, 600)은, 비메모리 반도체의 종류에 따라 AP(application processor), CIS(cmos image sensor), DDI(display driver IC), PMIC(Power Management Integrated Circuit), Power IC일 수 있다. 또한 시스템 온 칩(SoC, 600)는, 양태에 따라 웨이퍼(wafer) 또는 칩 패키지(chip package)일 수 있다.
아래에서는, 본 발명의 일 실시예에 따른 시스템 온 칩(SoC) 테스트 시스템의 연결 구조를 살펴보기로 한다.
시스템 온 칩(SoC, 600)에 테스트 신호를 전송시, 드라이브(111)에 의해 스위치(300)를 스위칭 오프(off)할 수 있다. 스위칭 오프함으로써, 시스템 온 칩(SoC, 600)에 전송되는 테스트 신호에 대한 수신 라인(r-1, r-2, r-3 또는 r-1, r-2, r-3, r-4)에서 발생하는 반사파 신호를 물리적으로 차단할 수 있다. 도 3b에 도시된 대로 반사파에 의한 신호 왜곡 현상이 개선된 것을 알 수 있다.
테스트를 거친 결과값을 테스트 헤드(100)로 피드백
시스템 온 칩(SoC, 600)으로부터 응답 출력 신호를 신호 수신부로 인가시에는 드라이브에 의해 스위치를 스위칭 온(on)함으로써, 응답 출력 신호가 신호 수신부로 전송될 수 있다.
나아가 드라이버(111)는, 테스트 헤드(100) 내에서 테스트 신호를 생성해 시스템 온 칩(SoC, 600)에 전송시 드라이버 스위치(112)를 온(on)시키고, 상보적으로 비교기 스위치를 오프(off)시킬 수 있다. 역으로 시스템 온 칩(SoC, 600)으로부터 응답 출력 신호를 전송받을 경우, 드라이버 스위치(112)를 오프(off)시키고, 상보적으로 비교기 스위치(122)를 온(on)시킬 수 있다.
시스템 온 칩(SoC) 테스트 시스템의 연결 구조에 따른 테스트 신호와 응답 출력 신호의 이동 경로를 설명하기로 한다.
다시 도 1 및 도 2를 참조하면 시스템 온 칩(SoC) 테스트 시스템에 의한 테스트 신호와 응답 출력 신호의 이동 경로는, 테스트 헤드(100)와 접속 부재(200), 시스템 온 칩(SoC, 600), 접속 부재(200), 테스트 헤드(100) 순서일 수 있다.
보다 구체적으로 시스템 온 칩(SoC, 600)를 테스트하기 위한 시스템 온 칩(SoC) 테스트 시스템에서, 테스트 헤드(100)에서 생성된 테스트 신호가 전송 라인(t-1, t-2, t-3, t-4)을 거쳐 시스템 온 칩(SoC, 600)에 전송되고, 테스트 성능을 판별하기 위하여 시스템 온 칩(SoC, 600)에서 생성한 응답 출력 신호가 수신 라인(r-1, r-2, r-3 또는 r-1, r-2, r-3, r-4)을 거쳐 테스트 헤드(100)에 수신될 수 있다.
도 3a와 도 3b는 본 발명의 일 실시예에 의한 시스템 온 칩(SoC) 테스트 시스템에서 시스템 온 칩(SoC, 600)에 인가되는 테스트 신호를 종래 테스트 시스템과 비교한 그래프이다.
도 3a는 종래 테스트 시스템에서 시스템 온 칩(SoC, 600)에 인가되는 테스트 신호 파형을 나타낸 것이다. 도 3a를 참조하면 종래 테스트 시스템의 경우, 반사파가 발생해 테스트 신호의 파형이 왜곡된 것을 확인할 수 있다. 그에 따라 시스템 온 칩(SoC, 600)에 입력되는 테스트 신호가 불안정해져 시스템 온 칩(SoC, 600) 성능 특성값을 저하시키거나 시스템 온 칩(SoC, 600)을 정상 동작할 수 없게 할 수 있다.
도 3b는 본 발명의 일 실시예에 의한 시스템 온 칩(SoC) 테스트 시스템에서 시스템 온 칩(SoC, 600)에 인가되는 테스트 신호 파형을 나타낸 것이다. 도 3b를 참조하면 본 발명의 일 실시 예에 의한 시스템 온 칩(SoC) 테스트 시스템에 의할 경우 반사파가 발생하지 않아, High, Low 레벨의 24MHz 일정한 주기를 가지는 테스트 신호를 시스템 온 칩(SoC, 600)에 전송할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100 : 테스트 헤드 110 : 신호 전송부
111 : 드라이버 112 : 드라이버 스위치
120 : 신호 수신부 121 : 비교기
122 : 비교기 스위치
200 : 접속 부재
300 : 스위치
400 : PCB 패턴
500 : 입/출력 단자
600 : 시스템 온 칩(SoC)

Claims (4)

  1. 시스템 온 칩(SoC)의 입/출력 단자를 통해 테스트 신호를 송수신하는 시스템 온 칩(SoC) 테스트 시스템에 있어서,
    상기 시스템 온 칩(SoC)에 테스트 신호를 전송하는 신호 전송부와 상기 시스템 온 칩(SoC)으로부터 응답 출력 신호를 수신하는 신호 수신부가 구비된 테스트 헤드;
    상기 시스템 온 칩(SoC)과 전기적으로 접속된 프로브 인터페이스 보드(PIB)를 상기 신호 전송부 및 상기 신호 수신부와 전기적으로 연결하는 접속 부재;
    상기 프로브 인터페이스 보드(PIB)와 상기 신호 수신부 사이에 연결된 스위치를 포함하되,
    상기 신호 전송부는 테스트 신호 또는 응답 출력 신호의 경로를 제어하는 드라이버를 포함하는, 시스템 온 칩(SoC) 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 드라이버는 신호 전송부로부터 상기 테스트 신호가 상기 시스템 온 칩(SoC)에 전송시 상기 스위치를 개방하여 상기 테스트 신호가 상기 신호 수신부로 전송되는 것을 차단하는, 시스템 온 칩(SoC) 테스트 시스템.
  3. 제 1 항에 있어서,
    상기 입/출력 단자와 상기 프로브 인터페이스 보드(PIB)를 전기적으로 연결하는 PCB 패턴을 더 포함하는, 시스템 온 칩(SoC) 테스트 시스템.
  4. 제 1 항에 있어서,
    상기 신호 전송부에 구비되어, 상기 접속 부재와 상기 드라이버의 출력단을 연결하거나 차단하는 드라이버 스위치; 및
    상기 신호 수신부에 구비되어, 상기 접속 부재와 비교기의 입력단을 연결하거나 차단하는 비교기 스위치를 더 포함하며,
    상기 드라이버 스위치와 상기 비교기 스위치는 상기 드라이버의 테스트 헤드 스위칭 제어 신호에 의해 상보적으로 동작하는, 시스템 온 칩(SoC) 테스트 시스템.
KR1020190057919A 2019-05-17 2019-05-17 시스템 온 칩(SoC) 테스트 시스템 KR102191678B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190057919A KR102191678B1 (ko) 2019-05-17 2019-05-17 시스템 온 칩(SoC) 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190057919A KR102191678B1 (ko) 2019-05-17 2019-05-17 시스템 온 칩(SoC) 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20200132424A true KR20200132424A (ko) 2020-11-25
KR102191678B1 KR102191678B1 (ko) 2020-12-16

Family

ID=73645219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190057919A KR102191678B1 (ko) 2019-05-17 2019-05-17 시스템 온 칩(SoC) 테스트 시스템

Country Status (1)

Country Link
KR (1) KR102191678B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191683A1 (en) * 2007-02-14 2008-08-14 Silicon Test Systems, Inc. High impedance, high parallelism, high temperature memory test system architecture
KR101750927B1 (ko) 2011-04-15 2017-06-26 삼성전자 주식회사 반도체 테스트 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191683A1 (en) * 2007-02-14 2008-08-14 Silicon Test Systems, Inc. High impedance, high parallelism, high temperature memory test system architecture
KR101750927B1 (ko) 2011-04-15 2017-06-26 삼성전자 주식회사 반도체 테스트 장치

Also Published As

Publication number Publication date
KR102191678B1 (ko) 2020-12-16

Similar Documents

Publication Publication Date Title
US8169230B2 (en) Semiconductor device and method of testing the same
US8593166B2 (en) Semiconductor wafer, semiconductor circuit, substrate for testing and test system
US6714038B2 (en) Apparatus for controlling input termination of semiconductor memory device and method for the same
KR102191678B1 (ko) 시스템 온 칩(SoC) 테스트 시스템
US6573862B2 (en) Phased array antenna including element control device providing fault detection and related methods
US5821529A (en) Measuring board having an optically driven switch and I/O terminal testing system using the same
US8294483B2 (en) Testing of multiple integrated circuits
US7812625B2 (en) Chip test apparatus and probe card circuit
US20120280708A1 (en) Integrated circuit chip and testing method thereof
KR100369022B1 (ko) 자기 테스트 장치를 갖춘 집적 회로
US7688087B2 (en) Test apparatus
CN112763935B (zh) 执行多种测试的测试系统、传送器与接收器
KR102179063B1 (ko) 신호 라인 길이를 산정하는 SoC 테스트 장치
US6479985B2 (en) Compare path bandwidth control for high performance automatic test systems
KR102576342B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법
KR20100082153A (ko) 반도체 디바이스 테스트 시스템
TWI598600B (zh) 用來於一網路系統中進行電纜診斷之方法與裝置
US11774497B2 (en) Isolation circuit having test mechanism and test method thereof
US11598807B2 (en) Test system and probe device
CN116961784B (zh) 一种射频芯片接收通路的测试系统及测试方法
JP4627924B2 (ja) 半導体デバイス試験装置
JP2019168309A (ja) 集積回路
CN110907795B (zh) 测试用电路板及其操作方法
US20060076965A1 (en) Contact-free test system for semiconductor device
US20070170927A1 (en) Semiconductor testing system and testing method

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant